JP3473485B2 - 薄膜抵抗体およびその製造方法 - Google Patents

薄膜抵抗体およびその製造方法

Info

Publication number
JP3473485B2
JP3473485B2 JP10147299A JP10147299A JP3473485B2 JP 3473485 B2 JP3473485 B2 JP 3473485B2 JP 10147299 A JP10147299 A JP 10147299A JP 10147299 A JP10147299 A JP 10147299A JP 3473485 B2 JP3473485 B2 JP 3473485B2
Authority
JP
Japan
Prior art keywords
thin film
oxygen
film resistor
resistor
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10147299A
Other languages
English (en)
Other versions
JP2000294738A (ja
Inventor
明信 渋谷
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10147299A priority Critical patent/JP3473485B2/ja
Priority to US09/546,334 priority patent/US6466124B1/en
Publication of JP2000294738A publication Critical patent/JP2000294738A/ja
Application granted granted Critical
Publication of JP3473485B2 publication Critical patent/JP3473485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/06Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material including means to minimise changes in resistance with changes in temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜抵抗体、およ
び薄膜抵抗体を内蔵する配線基板に関し、さらに抵抗体
を構成する薄膜材料を製造する方法に関する。
【0002】
【従来の技術】近年、実装基板の小型化の要求が高ま
り、配線の微細,高密度化が進められている。一方、抵
抗体を基板に内蔵することによる実装基板の小型化の報
告例も増えてきている。抵抗内蔵基板の構造は、チップ
抵抗部品を内蔵した基板,厚膜抵抗ペーストを内蔵した
基板,薄膜抵抗体を内蔵した基板に分類される。チップ
抵抗部品を内蔵した基板では小型化に限界があり、厚膜
抵抗ペーストを内蔵した基板では抵抗値の精度を高くで
きない問題があった。
【0003】薄膜抵抗体を内蔵した基板は最も小型化に
優れており、抵抗値の精度も比較的高くできる。薄膜抵
抗体内蔵基板に使用されている抵抗体については、特開
平4−174590号公報,特開平6−85100号公
報,特開平7−34510号公報にニクロム合金,窒化
タンタル,ITO(Indium Tin Oxide),金属シリサイ
ドが報告されている。しかし、これらの薄膜を使用した
場合、パターニング方法においてウェットエッチングで
は強酸を使用するため基板を劣化させる問題があり、ド
ライエッチングでは工程が長くなってしまう問題があっ
た。また、抵抗体の種類によっては、ウェットエッチン
グ方法においても抵抗体と電極や配線との選択エッチン
グが困難であるという問題があった。
【0004】窒化チタン薄膜は、特開昭63−1563
41号公報に報告されているように、従来から半導体素
子のコンタクトバリアとして使用されている。また、特
開平3−276755号公報には図に示すように半導体
素子内でTiNをバリアメタルとして使用すると同時に
抵抗として使用することを含む半導体装置の製造方法が
報告されている。
【0005】しかし、窒化チタンを抵抗体として使用す
る報告では、TiN多結晶薄膜に関するものであった。
また、TiN多結晶薄膜の抵抗値としては小さいもので
20〜25μΩ・cm、大きいもので1300μΩ・c
mのものが、それぞれJ. Vac. Sci. Technol. A5, p177
8 (1987),半導体集積回路技術シンポジウム講演論文
集, 28, p97 (1985)に報告されているが、高抵抗薄膜を
製造するのが困難な問題と抵抗温度係数が大きい問題が
あった。また、特開昭61−148732号公報に高周
波マグネトロンスパッタリングにより製作したTiN,
TaN等の金属窒化物であるアモルファス金属化合物を
感温素子用発熱抵抗体として使用する例が報告されてい
る。しかし、この抵抗体は温度による大きな抵抗値変化
があるため、終端抵抗等の通常の回路用抵抗としては適
していなかった。
【0006】ただし、特開平10−165112号公報
には、窒化チタンの非晶質と結晶からなる薄膜抵抗体が
報告されており、抵抗体としての特性も優れ、製造条件
制御により広範な抵抗値を得ることができる利点も持っ
ていた。しかし、該薄膜抵抗体は、熱履歴を受けた場合
に抵抗値が上昇する問題があった。そのため、時定数回
路用等の高精度を要求される抵抗としては適していなか
った。
【0007】一方、チタン,窒素および酸素とからなる
化合物については、特開平7−263359号公報,特
開平5−114581号公報,特開平4−45536号
公報,特開平7−291668号公報,特開平5−85
776号公報,特開昭60−81048号公報,特公平
7−57905号公報に報告例がある。特開平7−26
3359号公報は、バリア層用途としてのTiOxy
ECRプラズマCVDによる形成方法に関するものであ
る。
【0008】特開平5−114581号公報は、バリア
層としての高融点金属酸窒化膜(TiON)を高融点金
属窒化膜(TiN)上にCVDにより形成する方法に関
するものである。特開平4−45536号公報は、バリ
アメタルとなるチタンオキシナイトライド(TiON)
膜上に酸素を含まない導電材料からなる酸化防止膜を介
して銅薄膜を形成してなることを特徴とする銅配線膜に
関するものである。特開平7−291668号公報は、
ガラス基板上にSnの酸化物または酸素窒化物薄膜を第
1層として被覆し、該第1層の上にTiの窒素酸化物薄
膜を被覆した後、該第2層の上にSnの酸化物または酸
素窒化物薄膜を被覆したことを特徴とする電波透過型熱
線遮蔽ガラスに関するものである。特開平5−8577
6号公報は、透明着色ガラスの表面に、TiNO薄膜あ
るいはTiONを主成分とする複合薄膜を、該第1層の
表面上にTiON薄膜あるいはTiONを主成分とする
複合薄膜を形成してなることを特徴とする電波低反射着
色ガラスに関するものである。特開昭60−81048
号公報は、ガラス表面に酸化チタン(TiO2)層と、
酸化チタンと窒化チタン(TiN)のなじみ層と、窒化
チタン層とからなる窒化チタン薄膜付きガラスに関する
ものである。特公平7−57905号公報は、基体と最
表層との間にTi(Nxyz(0.005≦y≦0.
060,x=1−y,0.8≦z≦1.0)で示される
被覆層を有することを特徴とする装飾品に関するもので
ある。いずれのチタン,窒素および酸素とからなる化合
物の報告例も薄膜抵抗体としての用途に関するものでは
なかった。
【0009】
【発明が解決しようとする課題】以上説明したように従
来の薄膜抵抗体は、エッチング時に薄膜抵抗体が形成さ
れている基板を劣化させてしまう問題や、抵抗体形成工
程が長くなってしまう問題があった。また、多結晶窒化
チタン薄膜を抵抗体として適用しようとした場合は、高
抵抗薄膜を形成するのが困難な問題と抵抗温度係数が大
きい問題があった。さらに、窒化チタンの非晶質と結晶
とからなる複合体を抵抗体として適用した場合は、熱履
歴により抵抗値が上昇してしまう問題があった。
【0010】
【発明の目的】本発明の目的は、ウェットエッチングで
簡単にパターン形成が可能な薄膜抵抗体を提供すること
にある。本発明の他の目的は、熱安定性に優れ抵抗値精
度が高い薄膜抵抗体を提供することにある。本発明の他
の目的は、抵抗温度特性に優れた薄膜抵抗体を提供する
ことにある。本発明の他の目的は、薄膜抵抗体を内蔵し
た基板を提供することにある。本発明の他の目的は、製
造条件制御により容易に広い範囲の抵抗値を取り得る薄
膜抵抗体材料およびその製造方法を提供することにあ
る。
【0011】
【課題を解決するための手段】本発明による薄膜抵抗体
は、酸素が固溶した窒化チタンからなることを特徴とし
ている。
【0012】また、本発明による抵抗内蔵基板は、酸素
が固溶した窒化チタン抵抗体薄膜を使用することを特徴
としている。
【0013】本発明による酸素が固溶した窒化チタン薄
膜抵抗体の製造方法は、窒素ガスと酸素元素を含むガス
とを少なくとも含有する混合ガスをプロセスガスとして
使用した反応性スパッタにより成膜することを特徴とし
ている。また、本発明による酸素が固溶した窒化チタン
薄膜抵抗体の別の製造方法は、窒素ガスをプロセスガス
として用い、水を吸着した基板を使用して、反応性スパ
ッタにより成膜することを特徴としている。
【0014】本発明の酸素が固溶した窒化チタン薄膜抵
抗体は、寸法精度が高いウェットエッチングパターン形
成が可能となる。そのため、工程の短縮化による低コス
ト化および抵抗値の精度向上が可能となる。また、酸素
固溶により薄膜の耐熱性が向上し、熱履歴による抵抗値
変化が小さくなる。
【0015】また、上記ウェットエッチングパターン形
成時に使用するエッチャントは、基板を劣化させないの
で、本発明の薄膜抵抗体を使用した抵抗体内蔵基板の製
造が可能となる。
【0016】また、薄膜抵抗体の比抵抗は広い範囲の値
が求められている。例えば、50Ωの抵抗値を得るため
には、比抵抗0.1mΩ・cmの材料を用いて20nm
の厚みで幅と長さが同じ寸法にパターニングすればよ
い。また、逆に、前記抵抗体と同じ寸法でパターニング
した抵抗体に、例えば、比抵抗100mΩ・cmの材料
を用いれば50kΩの抵抗体を得ることができる。
【0017】寸法を変化させることにより、抵抗値の調
整は可能であるが、一般に薄膜は厚みが小さすぎると膜
中に欠陥を生じたり、表面構造の影響を強く受けて物性
が変化してしまう問題があり、厚みを大きくした場合に
は工程時間が長くなる問題と膜中の応力増大による基板
からの剥離が生じる問題がある。幅と長さの比を変化さ
せるのは、抵抗体の小型化の観点から適していない。通
常は、異なる材料を用いて抵抗の範囲をカバーしていた
が、本発明の薄膜抵抗体は、一つのターゲットを用いて
固溶酸素量を制御することにより広範な抵抗値が得られ
る利点を有している。
【0018】また、固溶酸素量の制御により本発明の薄
膜抵抗体の抵抗温度係数も制御可能となる。酸素固溶量
は、製造時の反応性スパッタに使用する酸素を含有する
ガスの流量またはスパッタチャンバー内の酸素分圧ある
いは水蒸気分圧を制御することにより制御することがで
きる。
【0019】
【発明の実施の形態】次に、本発明の実施の形態につい
て詳細に説明する。窒化チタン薄膜は、ウェットエッチ
ングにより容易にパターン形成が可能であるが、抵抗体
として使用するには抵抗温度係数が大きい問題と抵抗値
の幅が狭い問題があった。これは、従来化学式TiNの
ストイキオメトリー多結晶薄膜を製造していたため、T
iN固有の抵抗温度係数と比抵抗値に薄膜の抵抗特性が
支配されていたためである。また、熱履歴を加えた時に
抵抗値が大きく変化してしまう問題があった。これは、
窒化チタンの非晶質と結晶からなる薄膜抵抗体において
も観測され、薄膜抵抗体表面あるいは薄膜抵抗体と基板
との界面が酸化してしまうためである。
【0020】本発明者は、酸素が固溶した窒化チタン薄
膜抵抗体を作製し、この薄膜抵抗体中の酸素固溶量制御
により、抵抗値の範囲を大きく変化させられること、お
よび抵抗温度係数を±100ppm/℃以内の良好な値
に制御できることを見出した。
【0021】この薄膜抵抗体の組成は、限定されない
が、Ti(N1-x/2xy(0<x≦0.5,0.8≦
y≦1.4)の組成式で表現されることが好ましい。そ
の理由は、この組成範囲内であれば、酸素固溶量xが大
きいほどエッチング時間は長くなる傾向はあるが、ウェ
ットエッチング性がTiNと同様に良好であるからであ
る。
【0022】また、この組成範囲では熱処理後の抵抗値
変化が極めて小さくなっていた。特に、酸素固溶量x≦
0.2の上記薄膜抵抗体では、150℃で1時間熱処理
後における抵抗値上昇率は0.5%以内であり、685
℃で1時間熱処理後においても抵抗値上昇率は5%以内
であった。このことは、上記組成式で示される薄膜抵抗
体が安定で、熱処理時の酸化や基板からの不純物拡散を
受けにくいためと考えられる。
【0023】また、該薄膜の微細構造も限定されない
が、非晶質,非晶質と結晶の複合体,微小粒子からなる
多結晶あるいは単結晶であることが好ましい。その理由
は、上記微細構造の薄膜抵抗体では熱処理した時に発生
する酸化が表面から、あるいは薄膜抵抗体と基板の界面
から、薄膜抵抗体内部へ進行しにくくなるからである。
【0024】また、上記組成範囲の薄膜抵抗体を825
℃で熱処理して、結晶化あるいは粒成長させた場合にも
立方晶TiNと同様のX線回折パターンを有する結晶の
みが析出し、酸化物,酸窒化物,TiとNの比が異なる
窒化チタン,Ti等は析出しなかった。このことからも
酸素が窒化チタン中に固溶していることが確認できる。
【0025】また、本発明の薄膜抵抗体は、実装基板に
用いられるチップ抵抗の代替として好適に用いられ、基
板表面や内部に抵抗を形成することができる。基板とし
ては、絶縁層付きSi基板,プリント基板,ビルドアッ
プ基板,有機フィルム基板,セラミック基板,ガラスセ
ラミック基板,ガラス基板,絶縁層付き金属板あるいは
絶縁層付き金属箔が好適であり、それぞれ内層配線内,
表面のどちらでもよい。また、各基板に有機絶縁層多層
部を設けているものも含み、抵抗体形成部は有機多層部
の内層配線内,表面のどちらでもよい。特に、基板の内
層に抵抗体を形成した場合は、基板厚みを変更すること
なく、基板表面の実装面積を大きく低減することができ
るため、基板の小型化に大きく貢献する。
【0026】配線基板の回路内へ本発明の薄膜抵抗体の
形成方法は、特開平10−170313号公報に記載の
基板へ該抵抗体を成膜、配線形成後、フォトリソグラフ
ィーによりパターンを形成する方法や、基板へ該抵抗体
を成膜、フォトリソグラフィーによるパターン形成後、
配線を形成する方法や、配線が形成してある基板へ該抵
抗体を成膜、フォトリソグラフィーによりパターン形成
する方法が好適であるが、限定されるものではない。
【0027】図1,図2および図3には、ぞれぞれの方
法で作製した配線基板回路内の薄膜抵抗の断面図を示
す。図中の基板は限定されるものではなく、薄膜抵抗の
内蔵部も基板表層あるいは内層に形成するための中間層
のどちらでもよい。これらの抵抗を内層に形成する場
合、抵抗を形成した面上に基板を積層して多層基板を作
製するか、樹脂等の積み上げによりビルドアップ基板を
作製する。
【0028】また、本発明の薄膜抵抗体の形成方法は、
チタンターゲットとプロセスガスとして窒素ガスと酸素
元素を含むガスとを含有する混合ガスを用いた反応性ス
パッタが好適である。スパッタ方法としては、DCマグ
ネトロンスパッタとRFスパッタが好適である。酸素元
素を含むガスとしては酸素ガスや水蒸気が好適である。
この場合の混合ガスには、実施例において示されるよう
に、アルゴンガスは含まれない。
【0029】また、各ガスの流量と共にスパッタ時ガス
圧,基板温度,スパッタ電力の制御により、本発明の薄
膜抵抗体の組成を制御することができる。特に、スパッ
タ時ガス圧と基板温度は、薄膜の膜質や残留応力にも大
きく影響するので重要である。それぞれ限定はされない
が、ガス圧としては1から10mTorr、基板温度と
しては500℃以下、特に100から250℃が好適で
ある。また、ガス流量の代わりに酸素を含有するガスの
分圧を制御することも好適である。
【0030】上記薄膜抵抗体の他の形成方法として、チ
タンターゲットと少なくとも窒素ガスを含むプロセスガ
スと水を吸着した基板を用いた反応性スパッタも好適で
ある。スパッタ方法,スパッタ時ガス圧,基板温度,ス
パッタ電力の制御については、上述した方法と同様であ
り、水蒸気分圧制御により薄膜抵抗体の組成を制御でき
る。また、スパッタチャンバー内に水の吸着がある場合
には基板に水を吸着させる必要はなく、水蒸気分圧のみ
制御すればよい。いずれの方法においても、組成制御に
より薄膜抵抗体の抵抗値や抵抗温度係数を制御すること
が可能となる。
【0031】
【実施例】次に、本発明の実施例について説明する。
【0032】基板として表面に酸化膜が形成された5イ
ンチSiウエハーおよび表面にエポキシ系樹脂がコーテ
ィングされた100mm□プリント基板FR−5を使用
した。Siウエハ上の酸化膜は絶縁膜として必要であ
り、FR−5上のエポキシ系樹脂は、FR−5表面の凹
凸を緩和するために必要である。エポキシ系樹脂として
は、表面平滑性と絶縁材料としての電気特性に優れた特
開平9−214141号公報に記載のフルオレン骨格を
有するエポキシアクリレートを使用した。
【0033】これらの基板へ、スパッタアップタイプの
インラインDCマグネトロンスパッタ装置でチタンター
ゲットに窒素ガスと酸素ガスを導入した反応性スパッタ
により、酸素が固溶した窒化チタンを成膜した。スパッ
タ装置のチャンバー内圧力は、9.9×10-7Torr
以下に真空排気後、成膜時はチャンバー内に窒素を50
sccm,酸素を0.1から0.5sccmで導入しな
がらオリフィス絞りを制御してチャンバー内圧力を3m
Torrにした。基板温度は150℃、ターゲット上の
基板移動速度は100および500mm/min、スパ
ッタ電力は2.0および4.5kWにした。
【0034】これらの基板は10mm□に切断後、ラザ
フォード後方散乱スペクトル(RBS)による組成分
析,4端子法による抵抗測定,X線回折(XRD)によ
る薄膜構造解析を行い、評価した。また、抵抗温度係数
は、図1に示した断面構造の薄膜抵抗内蔵基板を作製
し、高温槽中で−55℃,20℃,150℃における直
流抵抗を測定することにより算出した。この抵抗温度係
数測定に使用したパターンの概略を図4に示す。抵抗温
度係数測定に使用した薄膜抵抗体のサイズは0.8mm
□、配線幅は50μmである。
【0035】また、図4のパターンで触針式膜厚計によ
る膜厚も測定した。図4のパターンは以下の手順で作製
した。5インチSiウエハーと表面にエポキシ樹脂がコ
ーティングされた100mm□プリント基板FR−5上
へ上記の方法で酸素が固溶した窒化チタンを成膜した
後、連続して銅をスパッタした。銅スパッタ膜は、銅タ
ーゲットを用いアルゴンを50sccmで導入しなが
ら、チャンバー内圧力を3mTorrにして2.5kW
で成膜した。次に、フォトレジストをコーティングして
パターニング後、該フォトレジストをマスクとして銅め
っきを行い電極および配線を形成後、レジストを剥離、
銅スパッタ膜を硫酸と過酸化水素の混合水溶液でエッチ
ングした。次に、フォトレジストをコーティングしてパ
ターニング後、該フォトレジストをマスクとして酸素が
固溶した窒化チタン薄膜をアンモニアと過酸化水素の混
合水溶液でエッチングし、最後にレジストを剥離した。
【0036】さらに、水を吸着させた基板についても、
窒素ガスのみを使用したスパッタにより酸素が固溶した
窒化チタンを成膜し、上記と同様の試料を作製し、組成
分析,抵抗測定,構造解析,抵抗温度係数測定,膜厚測
定により評価した。表1に作製した酸素が固溶した窒化
チタン試料のスパッタ条件,抵抗値,組成,抵抗温度係
数,膜厚をまとめた。表1中No.1からNo.6は、
酸化膜Siウエハー上に酸素ガス流量を制御して、作製
した試料である。
【0037】表1中、No.7からNo.10はフルオ
レン骨格を有するエポキシアクリレートをコーティング
したFR−5上に酸素ガス流量を制御して、作製した試
料である。表1中No.11からNo.14はフルオレ
ン骨格を有するエポキシアクリレートをコーティングし
たFR−5上に水蒸気分圧を制御して、作製した試料で
ある。また、フルオレン骨格を有するエポキシアクリレ
ートをコーティングしたFR−5上に作製した薄膜で
は、FR−5表面の凹凸の影響を受けて膜厚の測定がで
きなかった。そのため、膜厚は同じスパッタ電力および
トレイ移動速度で成膜した酸化膜付きシリコンウエハー
上と同一であると仮定して比抵抗を計算した。
【0038】
【表1】
【0039】図5には表1中試料No.1のRBS測定
例を示す。横軸が表面からの深さであり、縦軸が原子数
比である。作製した薄膜中に酸素が均一に分布している
ことがわかる。このRBS分析によるTi,N,Oの比
から、全ての試料において薄膜組成は、Ti(N1-x/2
xyで表現できた。また、表1中の試料では、0.0
2≦x≦0.45,1.04≦y≦1.19であった。
しかし、測定誤差を考慮すると0<x≦0.5,0.8
≦y≦1.4の可能性がある。
【0040】図6は、Ti(N1-x/2xyのxと比抵
抗の関係をプロットしたものである。酸素固溶量xの増
加に伴い比抵抗が急激に増加している。これら試料の比
抵抗値は0.2Ω・cmから20mΩ・cmであった。
また、図7は比抵抗を対数軸としてTi(N1-x/2x
yのxに対してプロットしたものである。図7でプロッ
トは、ほぼ直線となり、酸素固溶量xに対し比抵抗は指
数関数的に増加していることがわかる。したがって、酸
素固溶量xの制御によりTi(N1-x/2xyの抵抗値
制御が可能であることがわかる。また、Ti(N1-x/2
xyのyの値と抵抗値との間に依存性は認められなか
った。
【0041】作製した酸素が固溶した窒化チタンのXR
Dパターンの例を図8に示す。図8には、表1中No.
2,No.8の試料のXRDパターンおよびNo.2の
試料を窒素中825℃で1分間熱処理した試料のXRD
パターンを示した。いずれも2θ=36.5から36.
6°付近にJCPDSカード38−1420の立方晶T
iN(111)に相当する面間隔0.245から0.2
46nmの回折線が観測される。チタン酸化物やチタン
酸窒化物等の回折線は観測されないことから、酸素はT
iNに固溶していると考えられる。このことは、RBS
の測定結果である組成Ti(N1-x/2xyを指示する
ものである。
【0042】また、y>1の場合はTiの欠陥がy<1
の場合はNおよびOの欠陥が存在すると考えることがで
きる。さらに、No.2の試料では熱処理によりTiN
(111)に対応する回折線がシャープになり強度も大
きくなっていることから、熱処理によりTi(N1-x/2
xyの結晶化が進んだと考えられる。したがって、成
膜したNo.2のTi(N1-x/2xyは非晶質と結晶
からなる複合体であると考えられる。一方、No.8の
フルオレン骨格を有するエポキシアクリレートをコーテ
ィングしたFR−5上に成膜した試料では、TiNに対
応する回折線の強度は酸化膜付きシリコンウエハ上の試
料に比較して小さい。
【0043】したがって、フルオレン骨格を有するエポ
キシアクリレートをコーティングしたFR−5上に成膜
した方が、非晶質の割合が多くなっていると考えられ
る。No.2のTi(N1-x/2xyは、電力4.5k
W,トレイ移動速度100mm/minで成膜してお
り、膜厚130nmである。No.8もNo.2と同一
の電力およびトレイ移動速度で成膜しているので、膜厚
は130nmであると考えられる。酸化膜付きシリコン
ウエハー上に成膜したNo.2以外の試料では、No.
2と同様にTiN(111)に対応する回折線のみが確
認されたが、膜厚が小さいほど回折線強度も小さくなっ
ており、No.3ではほとんど観測されなかった。フル
オレン骨格を有するエポキシアクリレートをコーティン
グしたFR−5上に成膜したNo.8以外の試料では、
電力およびトレイ移動速度の条件が同じNo.12はN
o.8とほぼ同じXRDパターンであったのを除いて、
回折線が得られなかった。
【0044】このことから、フルオレン骨格を有するエ
ポキシアクリレートをコーティングしたFR−5上では
非晶質のTi(N1-x/2xyが生成していると考える
こともできる。しかし、膜厚が小さいことと結晶粒径が
小さいため、回折線が得られなかったことも考えられ
る。したがって、以上よりTi(N1-x/2xyは、結
晶と非晶質の複合体,非晶質,微結晶からなる多結晶の
いずれの可能性もあり得る。
【0045】図9には、図1の断面構造を持つ図4のパ
ターンにより測定した抵抗温度係数測定結果を示す。
0.03≦x≦0.44でTi(N1-x/2xyの抵抗
温度係数は、±100ppm/℃以内の良好な特性を示
している。特にx=0.25付近で抵抗温度係数をほぼ
0に制御できることがわかった。また、図4のパターン
で抵抗温度係数は0.8mm□の抵抗体5点で測定した
が、同時に0.1mm□,0.2mm□,0.4mm
□,0.8mm□,1.6mm□の抵抗体各6点、計3
0点の抵抗値も測定した。その結果、表1中の全ての試
料で抵抗温度係数は±5%の誤差が認められたが、抵抗
値の誤差は±2%以内であった。
【0046】次に、前記抵抗温度係数測定で使用したS
i基板およびFR−5基板上へ図10の断面構造を有す
るカバー樹脂層を形成した。カバー樹脂層は感光性のフ
ルオレン骨格を有するエポキシアクリレートであり、測
定電極パッド部のみ開口するするようにパターニングし
た。該カバー樹脂は、窒素中200℃で30分間キュア
した。キュア後に各試料の抵抗値を測定したところ、い
ずれもキュア前と比較して抵抗値変化は0.5%以内で
あった。したがって、Ti(N1-x/2xy抵抗体の熱
安定性は非常に良好であることがわかる。また、図10
の開口パッド部をビアとすることにより、抵抗体を内蔵
したビルドアップ基板の製造も容易に行えることがわか
った。
【0047】
【発明の効果】以上説明したように、本発明によれば、
酸素が固溶した窒化チタン薄膜を抵抗体として使用する
ことにより、簡単な工程で、熱安定性に優れ抵抗値精度
が高く抵抗温度特性に優れた薄膜抵抗体を提供すること
が可能となった。また、該薄膜抵抗体の製造方法を窒素
ガスと酸素を含むガスを含有する混合ガスをプロセスガ
スとした反応性スパッタあるいは水を吸着した基板を使
用し窒素ガスをプロセスガスとした反応性スパッタとし
たことにより、広い範囲の抵抗値を有する酸素が固溶し
た窒化チタン薄膜抵抗体を製造する方法を提供すること
が可能になった。また、本発明の酸素が固溶した窒化チ
タンを使用することにより、薄膜抵抗体を内蔵した基板
を提供することが可能になった。
【図面の簡単な説明】
【図1】本発明の実施の形態における基板上の酸素が固
溶した窒化チタン薄膜抵抗体の構造を説明する断面図。
【図2】本発明の実施の形態における基板上の酸素が固
溶した窒化チタン薄膜抵抗体の構造を説明する断面図。
【図3】本発明の実施の形態における基板上の酸素が固
溶した窒化チタン薄膜抵抗体の構造を説明する断面図。
【図4】本発明の実施例における酸素が固溶した窒化チ
タン薄膜抵抗内蔵配線パターン。
【図5】本発明の実施例における酸化膜付きSi基板上
に製造した酸素が固溶した窒化チタン薄膜のRBS測定
結果。
【図6】本発明の実施例におけるTi(N1-x/2xy
比抵抗の酸素固溶量x依存性のグラフ。
【図7】本発明の実施例におけるTi(N1-x/2xy
比抵抗の酸素固溶量x依存性のグラフ。
【図8】本発明の実施例における酸化膜付きSi基板上
およびエポキシ樹脂付きFR−5基板上に成膜した酸素
が固溶した窒化チタン薄膜のXRD図形および熱処理後
の酸化膜付きSi基板上の酸素が固溶した窒化チタン薄
膜のXRD図形。
【図9】本発明の実施例におけるTi(N1-x/2xy
抵抗温度係数の酸素固溶量x依存性のグラフ。
【図10】本発明の実施例におけるカバー樹脂層付き酸
素が固溶した窒化チタン薄膜抵抗内蔵基板の構造を説明
する断面図。
【符号の説明】
1 基板 2 酸素が固溶した窒化チタン薄膜 3 配線 4 抵抗 5 電極 6 カバー樹脂層
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/28 301 H01L 27/04 P 27/04 (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 C23C 14/34 C23C 16/34 C23C 16/40 H01C 7/00 H01L 21/28 H01L 27/04

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項1】 酸素が固溶した窒化チタンからなり、か
    つ、非晶質であることを特徴とする薄膜抵抗体。
  2. 【請求項2】 酸素が固溶した窒化チタンからなり、か
    つ、結晶と非晶質の複合体であることを特徴とする薄膜
    抵抗体。
  3. 【請求項3】 前記酸素が固溶した窒化チタンが、組成
    式 Ti(N1-x/2Ox)y (0<x≦0.5, 0.8≦y
    ≦1.4) で表現される請求項1または2に記載の薄膜抵抗体。
  4. 【請求項4】 比抵抗が0.1から100mΩ・cmで
    ある請求項1〜3のいずれか1項に記載の薄膜抵抗体。
  5. 【請求項5】 −55℃から150℃間の抵抗温度係数
    が±100ppm/℃以内である請求項1〜4のいずれ
    か1項に記載の薄膜抵抗体。
  6. 【請求項6】 抵抗体を層内あるいは表面に有する配線
    基板であって、前記抵抗体が、請求項1〜5のいずれか
    1項に記載の薄膜抵抗体であることを特徴とする配線基
    板。
  7. 【請求項7】 酸素を含有する窒化チタン薄膜抵抗体の
    製造方法であって、窒素ガスと酸素元素を含むガスとし
    て水蒸気とを含有し、かつ、アルゴンガスを含有しない
    混合ガスをプロセスガスとして用い、反応性スパッタで
    酸素が固溶した窒化チタン薄膜を形成すること特徴とす
    る薄膜抵抗体の製造方法。
  8. 【請求項8】 酸素が固溶した窒化チタン薄膜抵抗体の
    製造方法であって、少なくとも窒素ガスを含むプロセス
    ガスを用い、水を吸着した基板を使用して、反応性スパ
    ッタで酸素が固溶した窒化チタン複合体薄膜を形成する
    ことを特徴とする薄膜抵抗体の製造方法。
  9. 【請求項9】 スパッタ時チャンバー内の水蒸気分圧を
    制御することにより、前記窒化チタン薄膜中の酸素量を
    変化させ、抵抗値あるいは抵抗温度係数を制御すること
    を特徴とする請求項7または8に記載の薄膜抵抗体の製
    造方法。
JP10147299A 1999-04-08 1999-04-08 薄膜抵抗体およびその製造方法 Expired - Fee Related JP3473485B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10147299A JP3473485B2 (ja) 1999-04-08 1999-04-08 薄膜抵抗体およびその製造方法
US09/546,334 US6466124B1 (en) 1999-04-08 2000-04-10 Thin film resistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10147299A JP3473485B2 (ja) 1999-04-08 1999-04-08 薄膜抵抗体およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000294738A JP2000294738A (ja) 2000-10-20
JP3473485B2 true JP3473485B2 (ja) 2003-12-02

Family

ID=14301683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10147299A Expired - Fee Related JP3473485B2 (ja) 1999-04-08 1999-04-08 薄膜抵抗体およびその製造方法

Country Status (2)

Country Link
US (1) US6466124B1 (ja)
JP (1) JP3473485B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3969987B2 (ja) * 2001-10-01 2007-09-05 Dowaホールディングス株式会社 セラミックスと合金の接合体
US7078306B1 (en) * 2003-03-24 2006-07-18 Integrated Device Technology, Inc. Method for forming a thin film resistor structure
WO2004107813A1 (ja) 2003-05-30 2004-12-09 Nec Corporation 細線状抵抗体を備えた抵抗発熱体
KR100689586B1 (ko) 2005-04-26 2007-03-02 매그나칩 반도체 유한회사 알에프 소자의 저항 및 이를 구비한 알에프 소자의제조방법
KR100950020B1 (ko) * 2007-06-28 2010-03-29 충남대학교산학협력단 AlN 기판 상에 증착된 Ti(N) 박막저항체를 이용한 감쇠기
JP2011021237A (ja) * 2009-07-15 2011-02-03 Nippon Telegr & Teleph Corp <Ntt> 透明導電膜およびその形成方法
US8659085B2 (en) * 2010-08-24 2014-02-25 Stmicroelectronics Pte Ltd. Lateral connection for a via-less thin film resistor
US8927909B2 (en) 2010-10-11 2015-01-06 Stmicroelectronics, Inc. Closed loop temperature controlled circuit to improve device stability
US8809861B2 (en) 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US9159413B2 (en) 2010-12-29 2015-10-13 Stmicroelectronics Pte Ltd. Thermo programmable resistor based ROM
JP5677222B2 (ja) * 2011-07-25 2015-02-25 三菱電機株式会社 炭化珪素半導体装置
US8526214B2 (en) 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
JP5477671B2 (ja) 2012-02-28 2014-04-23 三菱マテリアル株式会社 サーミスタ用金属窒化物材料及びその製造方法並びにフィルム型サーミスタセンサ
JP6586720B2 (ja) * 2013-11-14 2019-10-09 凸版印刷株式会社 薄膜評価用構造体及び薄膜評価方法
JP6030589B2 (ja) * 2014-02-13 2016-11-24 株式会社アルバック ハードマスク形成方法及びハードマスク形成装置
KR102138345B1 (ko) 2014-10-29 2020-07-27 가부시키가이샤 무라타 세이사쿠쇼 압전 모듈
TWI766789B (zh) 2015-06-18 2022-06-01 美商應用材料股份有限公司 用於均勻且共形之混成氧化鈦薄膜的沉積方法
WO2022038676A1 (ja) * 2020-08-18 2022-02-24 日本電信電話株式会社 アモルファス半導体薄膜

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6081048A (ja) 1983-10-06 1985-05-09 Toyota Motor Corp 窒化チタン薄膜付きガラスおよびその作製方法
JPS61148732A (ja) 1984-12-21 1986-07-07 エヌオーケー株式会社 感温素子
US4931411A (en) * 1985-05-01 1990-06-05 Texas Instruments Incorporated Integrated circuit process with TiN-gate transistor
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
JPS61288401A (ja) * 1985-06-14 1986-12-18 株式会社村田製作所 薄膜抵抗体
JP2503217B2 (ja) 1986-12-19 1996-06-05 富士通株式会社 電極配線の形成方法
US4990997A (en) * 1988-04-20 1991-02-05 Fujitsu Limited Crystal grain diffusion barrier structure for a semiconductor device
JPH03276755A (ja) 1990-03-27 1991-12-06 Nec Corp 半導体装置の製造方法
JP3084727B2 (ja) 1990-06-12 2000-09-04 ソニー株式会社 銅配線膜の形成方法
JPH04174590A (ja) 1990-08-30 1992-06-22 Ozawa Juichiro 抵抗体内蔵型配線基板およびその製造方法
US5142263A (en) * 1991-02-13 1992-08-25 Electromer Corporation Surface mount device with overvoltage protection feature
JP2925040B2 (ja) 1991-06-27 1999-07-26 セントラル硝子株式会社 電波低反射着色ガラス
JP3211290B2 (ja) 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
US5723382A (en) * 1992-06-12 1998-03-03 Sandhu; Gurtej S. Method of making a low-resistance contact to silicon having a titanium silicide interface, an amorphous titanium nitride barrier layer and a conductive plug
JPH0685100A (ja) 1992-08-31 1994-03-25 Hitachi Ltd 多層モジュ−ル回路基板
US5645900A (en) * 1993-04-22 1997-07-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Diamond composite films for protective coatings on metals and method of formation
US5485333A (en) * 1993-04-23 1996-01-16 Eastman Kodak Company Shorted DMR reproduce head
JPH0734510A (ja) 1993-07-20 1995-02-03 Aisin Seiki Co Ltd 冷暖房機のスイッチ装置
JPH0757905A (ja) 1993-08-19 1995-03-03 Murata Mfg Co Ltd 可変抵抗器
JP3276755B2 (ja) 1993-11-25 2002-04-22 日置電機株式会社 実装部品のリードの半田付け不良検出方法
JP3063519B2 (ja) 1994-03-25 2000-07-12 住友金属工業株式会社 薄膜の形成方法
JPH07291668A (ja) 1994-04-22 1995-11-07 Central Glass Co Ltd 電波透過型熱線遮蔽ガラス
US5496762A (en) * 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
US5663088A (en) * 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
JPH09214141A (ja) 1995-11-29 1997-08-15 Nec Corp 配線構造
TW341022B (en) 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
FR2744461B1 (fr) * 1996-02-01 1998-05-22 Tecmachine Nitrure de titane dope par du bore, revetement de substrat a base de ce nouveau compose, possedant une durete elevee et permettant une tres bonne resistance a l'usure, et pieces comportant un tel revetement
US5710070A (en) * 1996-11-08 1998-01-20 Chartered Semiconductor Manufacturing Pte Ltd. Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US6087261A (en) * 1997-09-30 2000-07-11 Fujitsu Limited Method for production of semiconductor device
JP3288301B2 (ja) 1998-06-12 2002-06-04 日本電気株式会社 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板

Also Published As

Publication number Publication date
JP2000294738A (ja) 2000-10-20
US6466124B1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
JP3473485B2 (ja) 薄膜抵抗体およびその製造方法
EP0261846B1 (en) Method of forming a metallization film containing copper on the surface of a semiconductor device
JP2839579B2 (ja) 半導体装置及びその製造方法
US4153518A (en) Method of making a metalized substrate having a thin film barrier layer
US6331811B2 (en) Thin-film resistor, wiring substrate, and method for manufacturing the same
Jia et al. Reactively sputtered RuO2 thin film resistor with near zero temperature coefficient of resistance
EP0256568B1 (en) Process for obtaining thin-film circuits and passive circuit made by said process
JPH0819516B2 (ja) 薄膜状のアルファTaを形成するための方法および構造
JPH0218561B2 (ja)
WO2019214440A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示装置
US4975389A (en) Aluminum metallization for semiconductor devices
JPH0931630A (ja) 透明導電膜およびその製造方法
US4471004A (en) Method of forming refractory metal conductors of low resistivity
US4380867A (en) Method for making electrically conductive penetrations into thin films
CN110716388A (zh) 空白掩模和光掩模
US5243221A (en) Aluminum metallization doped with iron and copper to prevent electromigration
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
JP3288301B2 (ja) 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
US8477474B2 (en) Thin film capacitor
EP0688026A1 (en) Resistor coated on diamond substrate
JP2004342705A (ja) 窒化タンタル薄膜抵抗体及びその製造方法
KR101833481B1 (ko) 저항 박막, 저항 박막 제조방법 및 볼로미터 제조방법
KR101812947B1 (ko) 볼로미터용 저항 박막 제조방법, 이에 의해서 제조된 볼로미터용 저항 박막 및 볼로미터 제조방법
US4992152A (en) Reducing hillocking in aluminum layers formed on substrates
JPH0685100A (ja) 多層モジュ−ル回路基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees