JPH09214141A - 配線構造 - Google Patents

配線構造

Info

Publication number
JPH09214141A
JPH09214141A JP8286643A JP28664396A JPH09214141A JP H09214141 A JPH09214141 A JP H09214141A JP 8286643 A JP8286643 A JP 8286643A JP 28664396 A JP28664396 A JP 28664396A JP H09214141 A JPH09214141 A JP H09214141A
Authority
JP
Japan
Prior art keywords
insulating film
wiring structure
conductor
film
epoxy acrylate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8286643A
Other languages
English (en)
Inventor
Naonori Orito
直典 下戸
Yoshitsugu Funada
佳嗣 船田
Koji Matsui
孝二 松井
Yuzo Shimada
勇三 嶋田
Kazuaki Uchiumi
和明 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8286643A priority Critical patent/JPH09214141A/ja
Priority to TW085114190A priority patent/TW341022B/zh
Priority to US08/752,798 priority patent/US5830563A/en
Priority to KR1019960059069A priority patent/KR100273887B1/ko
Publication of JPH09214141A publication Critical patent/JPH09214141A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Polyethers (AREA)
  • Macromonomer-Based Addition Polymer (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 耐熱性、低誘電率、低熱膨張率などの優れた
特性を有し、更にフォトレジストと同様なプロセスで高
精度かつ微細なヴィアホールをできる、高性能かつ高密
度な配線構造を提供する。 【解決手段】 少なくとも1層の絶縁膜と導体パターン
とを有し、前記絶縁膜の少なくとも1層がフルオレン骨
格を有するエポキシアクリレート樹脂からなることを特
徴とし、絶縁膜と導体パターンの積層を繰り返すことに
より、任意の層数を有する多層配線構造を得ることがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、印刷配線板等の電
子部品に代表される配線構造に関し、更に詳しくは、半
導体素子を搭載する実装基板の多層配線構造に関する。
【0002】
【従来の技術】半導体デバイスの高速化並びに高集積化
に伴い、これを搭載する配線基板を構成する層間絶縁
膜、あるいはパッシベーション膜には、耐熱性を有し、
併せて低誘電率、低吸水率、低熱膨張率、導体及び絶縁
膜同士の高密着性、良好な耐薬品性等が要求されてい
る。更に最近では、上下電極配線を導通させるためのヴ
ィアホール形成の工程簡略化を図るため、フォトレジス
トと同様なプロセスでヴィアホールを形成できるよう
に、材料自体が感光性を有することが好ましい。
【0003】現在、これらの特性を有する層間絶縁膜材
料として、ポリイミド系樹脂(例えば、特開平4−28
4455号公報、特開平5−165217号公報)、有
機珪素系樹脂(例えば、特開平3−43455号公報、
特開平4−46934号公報、特開平6−130364
号公報、特開平7−22508号公報)等が提案されて
いる。
【0004】上記のポリイミド系樹脂は、硬化時に縮合
水を伴い、また分子内に導入されている感光性基が脱離
するため、硬化時の収縮率が大きく、高精度かつ微細な
ヴィアホールの形成が困難である。また、収縮応力が発
生することから、膜を多層化した場合に、クラックが発
生するという問題点もある。
【0005】有機珪素系樹脂においては、硬化時の収縮
はポリイミドほど深刻ではないものの、ヴィアホールを
形成するための現像液に有機溶媒を用いるため、露光部
の硬化した膜が膨潤し、解像度が低下する。この為、高
精度かつ微細なヴィアホールの形成が困難となり、高密
度の多層配線構造体を得ることが難しくなる。また、有
機溶媒系の現像液は、環境汚染や安全衛生上、使用する
ことは好ましくない。
【0006】更に、ポリイミド系樹脂及び有機珪素系樹
脂ともに、硬化温度が400℃と高く、絶縁膜を形成す
る基材として、通常のプリント配線板やモールド配線板
等の低コストな樹脂製基材が耐熱性の点から選択するこ
とができず、このため、セラミックス類やSi等の基板
上にしか絶縁膜を形成できないため、コスト高となるこ
とを余儀なくされる。
【0007】一方、低コストな樹脂製基材上に形成でき
る絶縁膜材料として、エポキシ系樹脂が良く知られてい
る。しかしながら、このエポキシ系樹脂は、誘電率が高
い、熱膨張率が大きい、ガラス転移温度が低い、解像度
に劣る、硬化膜の平坦性に劣る等の問題点があり、最近
の電子部品の高性能化に伴い、その適用が困難になりつ
つある。
【0008】これらに対して、ベンゾシクロブテン樹脂
は層間絶縁膜あるいはパッシベーション膜に必要な特性
をバランス良く有するものとして知られている。ベンゾ
シクロブテン樹脂は、特に吸水率が0.25wt%と低
く、分子構造上の特徴から銅とのマイグレーションも起
こらないので、例えば図9に示すような銅を主成分とす
る配線とベンゾシクロブテン樹脂絶縁膜から構成される
多層配線基板が知られている(例えば、特公平7−19
973号公報)。
【0009】即ち、シリコンウエハ、セラミックス、プ
リント基板などの基材41上に、導体配線層42が設け
られている。この上に、ベンゾシクロブテン樹脂膜43
が設けられ、上下導体配線を電気的に接続させるための
ヴィアホール44が形成される。その上に、銅配線45
が形成される。以後、ベンゾシクロブテン樹脂絶縁膜と
銅などの導体配線を交互に所望の層数積層させていくこ
とによって、多層配線基板が完成する。
【0010】このベンゾシクロブテン樹脂の層間絶縁膜
を形成する方法としては、スピンコート法で塗布してフ
ォトリソ工程でパターンを形成し、形成されたパターン
を熱硬化させる方法が一般的に良く知られている。但
し、銅からなるプレート構造のパターン上に形成する場
合のみ、例えば、IEEE Transactions on Components, P
ackaging, and Manufacturing Technology-Part B, Vo
l. 18, No. 1 (1995)の19頁に記載されているよう
に、密着性の長期信頼性を確保する理由で、ベンゾシク
ロブテン樹脂を塗布する前に、3−アミノプロピルトリ
エトキシシランを塗布することが知られている。このプ
ロセスにより形成される配線構造は、図10に示すよう
なものになる。即ち、銅電極51及び銅配線52が設け
られた支持基材53上に、膜厚数十オングストロームの
3−アミノプロピルトリエトキシシラン薄膜層54が形
成され、更にその上にベンゾシクロブテン樹脂膜55が
設けられて配線構造56が形成される。
【0011】このプロセスにより、銅電極51及び銅配
線52と、ベンゾシクロブテン樹脂膜55との間に3−
アミノプロピルトリエトキシシラン薄膜層54が形成さ
れ密着信頼性が向上するが、一方でこの薄膜層54を通
して銅イオンがマイグレーションするという問題が発生
する。先の文献では、グランドあるいは電源プレートパ
ターンのみの場合には、微細な配線が存在しないのでマ
イグレーションによる絶縁性低下は実用上ほとんど問題
にならないレベルである。しかしながら、最近の電子機
器の高速化に伴いグランドを強化する意味でグランドプ
レート電極と微細信号配線が混在するケースも多く、マ
イグレーションによる絶縁性低下の問題がクローズアッ
プされている。
【0012】
【発明が解決しようとする課題】本発明は、以上の点を
鑑み、耐熱性、低誘電率、低熱膨張率等の優れた特性を
有する高性能、高密度な配線構造体を提供することを目
的とする。
【0013】また本発明の目的は、フォトレジストと同
様なプロセスで高精度かつ微細なヴィアホールを形成で
きる高性能かつ高密度な多層配線構造を提供することに
ある。
【0014】また本発明は、ベンゾシクロブテン樹脂を
使用した場合に、該樹脂本来の優れた性能を損なうこと
なく、密着性の長期的信頼性に優れ、かつ銅などのイオ
ンのマイグレーションを防いだ絶縁信頼性に優れる配線
構造を構成することを目的とする。
【0015】
【課題を解決するための手段】前記目的を達成するため
に鋭意検討した結果、次のような発明に至った。
【0016】即ち本発明は、少なくとも1層の絶縁膜と
電極パターンとからなり、前記絶縁膜の少なく1層がフ
ルオレン骨格を有するエポキシアクリレート樹脂からな
ることを特徴とする配線構造である。
【0017】
【発明の実施の形態】以下、本発明を詳細に説明する。
【0018】本発明では層間絶縁膜材料として、フルオ
レン骨格を有するエポキシアクリレートを使用し、その
上に導体パターンを形成することにより多層配線構造体
を製造する。ここで、フルオレン骨格を有するエポキシ
アクリレートとしては、下記一般式(I)で示される材
料が好ましく用いられる。
【0019】
【化2】 ここで、Rは水素原子若しくは低級アルキル基であり、
nは0〜20の整数である。この材料は、特開平4−2
92611号公報にて光学用としての応用が開示されて
いる。
【0020】一般的に、エポキシアクリレート樹脂は、
多層配線基板の層間絶縁膜材料として使用される材料の
一種である。しかしながら、前記一般式(I)で示され
るフルオレン骨格を有するエポキシアクリレート樹脂
は、通常のエポキシアクリレート系樹脂と比較して耐熱
性が高く、熱膨張率が小さく、かつ吸水性の面で非常に
優れていることが明らかになった。従来、耐熱性を有し
ている絶縁材料は、概して硬化温度が非常に高いという
問題があったが、この樹脂は160〜200℃程度で硬
化が可能であり、多層配線用絶縁材料として非常に好ま
しいものである。また、熱膨張率や吸水性に関して、前
記特開平4−292611号公報で開示されている光学
用としての応用では全く考慮されていない要素であり、
本発明はこの材料がこれらの点で優れていることを見出
して初めてなし得たものである。尚、この材料は多層配
線のみならず、単層の配線構造にも使用可能であること
は云うまでもない。
【0021】図1は、導体電極パターンの層間絶縁膜
を、フルオレン骨格を有するエポキシアクリレート樹脂
膜で形成したことを特徴とする多層配線構造の製造工程
の一例を示す断面構成図である。
【0022】例えばアルミ、銅などの金属からなる導体
フィルム1上に、前記一般式(I)で示されるフルオレン
骨格を有するエポキシアクリレート樹脂を溶解したコー
ティング溶液をスピンコーティング法、スプレーコーテ
ィング法、印刷法などにより塗布し、塗布膜2を得る
(図1(a))。次にベーキング処理を施した後、所定
のパターン処理を施したガラスマスク3を通して、露光
を行う(図1(b))。次いで、水酸化カリウム、ある
いはアミン系のアルカリ現像液に浸し、未露光部を溶解
して現像し、更に180℃から200℃で30分程度の
加熱処理(ポストベーク)を行うことにより、露光部を
固化させ、ヴィアホール4を有する層間絶縁膜5を得る
(図1(c))。
【0023】その後、層間絶縁膜5上に、スパッタリン
グ法、蒸着法、あるいは無電解メッキ法などにより、銅
あるいはアルミなどの金属からなる導体層を形成し、フ
ォトリソ工程などにより所定の形状にエッチングを施し
て導体配線6を形成し、多層配線構造7を得る(図1
(d))。
【0024】以下、層間絶縁膜形成工程と導体配線形成
工程を繰り返すことにより、任意の層数を有する多層配
線構造8を得ることができる(図1(e))。また、必
要ならば、図1(f)に示すように、導体フィルム1を
所定の形状にエッチングし、導体配線9を設けた多層配
線構造10を得ることもできる。
【0025】ここで、塗布膜2の現像にアルカリ系の現
像液を用いることで、露光された塗布膜2は膨潤するこ
となく、更に加熱硬化して層間絶縁膜5を得るときの収
縮率は、およそ6%程度と大変に小さいので、高精度か
つ微細なヴィアホール4を容易に得ることができる。
【0026】このようにして得られた層間絶縁膜は、高
耐熱性、低誘電率、低熱膨張率、低吸水率などの優れた
特性を有しており、これを層間絶縁膜として形成した多
層配線構造は、高速かつ高性能な電子部品や実装基板へ
の適用に対して大変有効である。
【0027】また、本発明の多層配線構造は、例えばガ
ラス、セラミックス、金属、耐熱性フィルム、Si基板、
半導体デバイスなどからなる支持基材上にフルオレン骨
格を有するエポキシアクリレート樹脂からなる絶縁膜を
形成し、その上に導体電極パターンを形成することによ
り得ることもできる。
【0028】更に上述したように、フルオレン骨格を有
するエポキシアクリレート樹脂は、180℃から200
℃で30分程度の加熱処理で硬化して層間絶縁膜を形成
することができるので、プリント配線基板、あるいはモ
ールド樹脂配線基板などの非常に低コストな樹脂製の支
持基材上にも高密度な多層配線構造を形成することがで
き、多層配線構造の低コスト化を図ることができる。
【0029】また本発明の配線構造では、従来公知のベ
ンゾシクロブテン樹脂を前記のフルオレン骨格を有する
エポキシアクリレート類と併用して絶縁層を形成して、
従来問題となっていた銅などの金属イオンのマイグレー
ションを防止しつつ、密着性の改善された配線構造を提
供することが可能である。つまり、金属導体配線あるい
は金属導体電極上に、フルオレン骨格を有するエポキシ
アクリレート樹脂の薄膜層を、好ましくはパターン状に
形成し、その上にベンゾシクロブテン樹脂膜を形成して
配線構造を作製するものである。以下、図面を参照して
説明する。
【0030】図7は、金属導体配線、あるいは金属導体
電極を有する支持基材上に、前記一般式(I)で示され
るフルオレン骨格を有するエポキシアクリレート樹脂に
より薄膜層を形成し、その上にベンゾシクロブテン樹脂
膜を形成したことを特徴とする配線構造の製造工程の一
例を示す模式的断面図である。
【0031】まず、銅などの金属からなる電極21及び
配線22を有する支持基材23上に、例えばスピンコー
ト法などにより膜厚0.1μm〜1.0μm程度のフル
オレン骨格を有するエポキシアクリレート樹脂層24を
塗布し、75℃で10分間の乾燥を施した後、例えば波
長365nmで200〜400mJ/cm2の露光を行
う(工程(a))。次に、例えば感光性を有するベンゾ
シクロブテン樹脂膜をスピンコート法、あるいはカーテ
ンコート法などの塗布法により塗布した後、露光、現像
工程を経て、ヴィアホール25を有するベンゾシクロブ
テン樹脂膜26を形成する(工程(b))。次いで、8
0〜200℃で30分程度の加熱処理の後に、プラズマ
エッチング法などによりヴィアホール25の底部にある
フルオレン骨格を有するエポキシアクリレート樹脂層2
4を除去して配線構造27を得る(工程(c))。
【0032】その後必要であれば、ベンゾシクロブテン
樹脂膜26上に、スパッタリング法、蒸着法、電解メッ
キ法、無電解メッキ法などの金属導体プロセスとフォト
リソグラフィープロセスを併用して、銅などの金属から
なる上部配線28を設けることができる(工程
(d))。更に前記工程(a)〜(d)を繰り返すこと
により、任意の層数を有する多層の配線構造29を形成
することもできる(図7(e))。
【0033】ここで、支持基板23としては、例えば、
ガラス、セラミックス、金属、プリント基板、モールド
基板、シリコン基板、半導体デバイスなども選択でき
る。また、前述のリジッドな基板のみならず、樹脂や金
属からなるフィルム形状のものも使用できる。
【0034】また本発明では、金属導体配線あるいは金
属導体電極上のみにフルオレン骨格を有するエポキシア
クリレート樹脂膜が形成されるようにパターン化して、
その上にベンゾシクロブテン樹脂膜を形成することもで
きる。その製造工程を図8に示す。
【0035】まず、前記と同様に銅などの金属からなる
電極30及び配線31を有する支持基材32上に、例え
ばスピンコート法などにより膜厚0.1μm〜1.0μ
m程度のフルオレン骨格を有するエポキシアクリレート
樹脂層33を塗布し、75℃で10分間の乾燥を行う
(工程(a))。次に所定のパターン形状を施したガラ
スマスクを通して後、例えば波長365nmで200〜
400mJ/cm2の露光を行った後、1%炭酸ナトリ
ウム水溶液で現像を行い、電極30及び配線31の所定
の部位のみにエポキシアクリレート樹脂層33を形成
し、同時にヴィアホール34を形成する(工程
(b))。次いで、感光性を有するベンゾシクロブテン
樹脂膜をスピンコート法、あるいはカーテンコート法な
どの塗布法により塗布した後、ヴィアホール35に対応
したマスクを介して露光、現像工程を経て、ヴィアホー
ル35を有するベンゾシクロブテン樹脂膜36を形成し
て配線構造37を得る(工程(c))。前記同様、工程
(a)〜(c)を繰り返すことにより、任意の層数を有
する多層の配線構造38を形成することもできる(図8
(d))。
【0036】これらの配線構造では、金属導体配線、あ
るいは金属導体電極を有する支持基材上に、フルオレン
骨格を有するエポキシアクリレート樹脂層を形成し、そ
の上にベンゾシクロブテン樹脂膜を形成しているので、
ベンゾシクロブテン樹脂本来の優れた性能を損なうこと
なく、密着性の長期信頼性を確保しつつ、銅などの金属
イオンのマイグレーションを防いだ絶縁信頼性に優れる
配線構造を形成することができる。
【0037】
【実施例】以下実施例により本発明を具体的に説明する
が、本発明はこれらの実施例のみに限定されるものでは
ない。
【0038】実施例1 図1に示す工程により配線構造を形成した。まず、アル
ミ、銅などの金属からなる導体フィルム1上に、前記一
般式(I)で示されるフルオレン骨格を有するエポキシ
アクリレート樹脂(R=H、n=0)を溶解したコーテ
ィング溶液をスピンコーティング法、スプレーコーティ
ング法、印刷法などにより塗布し、塗布膜2を得る(図
1(a))。次に75℃で10分間のベーキングを施し
た後、所定のパターン処理を施したガラスマスク3を通
して、例えば波長365nmで200mJ/cm2の露
光を行う(図1(b))。次いで、炭酸ナトリウム、あ
るいはアミン系のアルカリ現像液に浸し、未露光部を溶
解して現像し、更に180℃から200℃で30分程度
の加熱処理(ポストベーク)を行うことにより、露光部
を固化させ、ヴィアホール4を有する層間絶縁膜5を得
る(図1(c))。
【0039】その後、層間絶縁膜5上に、スパッタリン
グ法、蒸着法、あるいは無電解メッキ法などにより、銅
あるいはアルミなどの金属からなる導体層を形成し、フ
ォトリソ工程などにより所定の形状にエッチングを施し
て導体配線6を形成し、多層配線構造7を得る(図1
(d))。
【0040】以下、層間絶縁膜工程と導体配線工程を繰
り返すことにより、任意の層数を有する多層配線構造8
を得る(図1(e))。また、必要ならば、図1(f)
に示すように、導体フィルム1を所定の形状にエッチン
グを施し、導体配線9を設けた多層配線構造10を得る
こともできる。
【0041】ここで、塗布膜2の現像にアルカリ系の現
像液を用いることで、露光された塗布膜2は膨潤するこ
となく、更に加熱硬化して層間絶縁膜5を得るときの収
縮率は、およそ6%程度と大変に小さいので、高精度か
つ微細なヴィアホール4を容易に得ることができる。得
られた層間絶縁膜の特性値を表1に示す。
【0042】
【表1】
【0043】表1から解るとおり、本発明により、高耐
熱性、低誘電率、低熱膨張率、低吸水率などの優れた特
性を有する配線構造体が得られる。
【0044】尚、この例においては、n=0のフルオレ
ン骨格を有するエポキシアクリレート樹脂を用いたが、
nの値が大きくなるに従い、更に重量減少開始温度が高
くなり、また、吸水率の低下する傾向が認められた。
【0045】実施例2 図2〜図6はプリント配線基板からなる支持基板上に前
記一般式(I)で示されるフルオレン骨格を有するエポ
キシアクリレート樹脂を絶縁膜材料として用い、その上
に導体電極パターンを形成したことを特徴とする多層配
線構造体の製造工程を順に示す断面図である。
【0046】表層導体電極11と内層導体12を有する
プリント配線基板13上に、フルオレン骨格を有するエ
ポキシアクリレート樹脂を塗布し、露光、現像、硬化工
程によりヴィアホール14を有する層間絶縁膜15を形
成する(図2)。
【0047】次いで、層間絶縁膜15上に、例えば銅、
アルミなどの金属からなる導体層をスパッタリング法、
蒸着法、電解あるいは無電解メッキ法などにより設けた
後、所定の形状にエッチングを施すことにより導体電極
パターン16を形成して多層配線構造17を得る(図
3)。必要ならば、層間絶縁膜形成工程と導体電極パタ
ーン形成工程を繰り返すことにより、任意の層数を有す
る多層配線構造18を得ることができる(図4)。更
に、プリント配線基板13の裏面にも層間絶縁膜15と
導体電極パターン16を形成して多層配線構造19を形
成することもできる(図5)。また、貫通スルーホール
20を介して、表面電極配線11、内層導体12及び導
体電極パターン16とを電気的に接続しても良い(図
6)。
【0048】実施例3 図7に示す支持基材23として、膜厚1mmのエポキシ
樹脂プリント基板(FR−4)上に膜厚0.1〜1.0μm程
度のフルオレン骨格を有するエポキシアクリレート樹脂
層24を塗布し、75℃で10分間の乾燥を施し、波長
365nmで200〜400mJ/cm2の露光を行
う。次に膜厚10μmのベンゾシクロブテン樹脂膜をス
ピンコート法により塗布した後、露光現像工程を経て、
ヴィアホール25を有するベンゾシクロブテン樹脂膜2
6を形成する(工程(b))。次いで、80〜200℃
で30分程度の加熱処理の後に、プラズマエッチング法
などによりヴィアホール25の底部にあるフルオレン骨
格を有するエポキシアクリレート樹脂層24を除去して
配線構造27を得る(工程(c))。その上に、幅20
μm、間隔20μm、膜厚5μmの銅配線28を櫛形状
に形成して図7(d)に示す配線構造29を得る。
【0049】このようにして形成された配線構造に対し
て、プレッシャークッカバイアス試験(温度121℃、
湿度100%、圧力2気圧、バイアス12V)を行った
ところ、100時間を経過しても絶縁特性劣化及び銅イ
オンのマイグレーションは全く観測されなかった。ま
た、図8に示すように、フルオレン骨格を有するエポキ
シアクリレート樹脂層をパターン状に形成した場合にも
同様の結果が得られた。
【0050】一方、同様の支持基板を用いて、フルオレ
ン骨格を有するエポキシアクリレート樹脂層の代わり
に、3−アミノプロピルトリエトキシシラン薄膜層を形
成し、以下同様にして形成した配線構造に対して、同様
にプレッシャークッカバイアス試験を行ったところ、6
0時間を経過した頃から銅イオンのマイグレーションが
確認され、中には絶縁特性が劣化したものも確認され
た。
【0051】
【発明の効果】本発明によれば、耐熱性、低誘電率、低
熱膨張率などの優れた特性を有し、更に高精度かつ微細
なヴィアホールを有する配線構造が提供でき、電子部品
や実装基板の高性能化、及び高密度化による小型化を図
ることができる。更に、本発明の多層配線構造は、低コ
ストなプリント配線基板あるいはモールド樹脂配線基板
上にも形成できるので、電子部品や実装基板の低コスト
化を図ることもできる。
【図面の簡単な説明】
【図1】本発明の多層配線構造体の製造プロセスの一実
施形態を示す断面構成図である。
【図2】本発明の多層配線構造体の製造プロセスの別の
実施形態の第1工程を示す断面構成図である。
【図3】本発明の多層配線構造体の製造プロセスの別の
実施形態の第2工程を示す断面構成図である。
【図4】本発明の多層配線構造体の製造プロセスの別の
実施形態の第3工程を示す断面構成図である。
【図5】本発明の多層配線構造体の製造プロセスの別の
実施形態の第4工程を示す断面構成図である。
【図6】本発明の多層配線構造体の製造プロセスの別の
実施形態の第5工程を示す断面構成図である。
【図7】金属イオンのマイグレーションを防止した配線
構造の製造工程を説明する模式的断面図である。
【図8】金属イオンのマイグレーションを防止した配線
構造の別の製造工程を説明する模式的断面図である。
【図9】従来のベンゾシクロブテンを用いた配線構造の
模式的断面図である。
【図10】密着性の改良された従来の配線構造の模式的
断面図である。
【符号の説明】
1 導体フィルム 2 塗布膜 3 ガラスマスク 4 ヴィアホール 5 層間絶縁膜 6、9 導体配線 7、8、10 多層配線構造 11 表層導体電極 12 内層導体 13 プリント配線基板 14 ヴィアホール 15 層間絶縁膜 16 導体電極パターン 17、18、19 多層配線構造 20 貫通スルーホール 21 電極 22 配線 23 支持基材 24 エポキシアクリレート層 25 ヴィアホール 26 ベンゾシクロブテン樹脂膜 27 配線構造 28 上部配線 29 多層配線構造 30 電極 31 配線 32 支持基材 33 エポキシアクリレート樹脂層 34、35 ヴィアホール 36 ベンゾシクロブテン樹脂膜 37 配線構造 38 多層配線構造
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/12 H05K 1/03 610M H05K 1/03 610 H01L 23/12 N (72)発明者 嶋田 勇三 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 内海 和明 東京都港区芝五丁目7番1号 日本電気株 式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1層の絶縁膜と導体電極パタ
    ーンとを有してなり、前記絶縁膜の少なくとも1層がフ
    ルオレン骨格を有するエポキシアクリレート樹脂よりな
    ることを特徴とする配線構造。
  2. 【請求項2】 少なくとも1層の層間絶縁膜と導体電極
    パターンが交互に順次形成された多層配線構造を形成し
    ていることを特徴とする請求項1の配線構造。
  3. 【請求項3】 フルオレン骨格を有するエポキシアクリ
    レート樹脂よりなる絶縁膜が支持基材上に形成され、該
    絶縁膜上に前記導体電極パターンを有する請求項1又は
    2の配線構造。
  4. 【請求項4】 フルオレン骨格を有するエポキシアクリ
    レート樹脂が下記一般式(I)で表されることを特徴とす
    る請求項1乃至3のいずれかに記載の配線構造。 【化1】 (但し、Rは水素原子若しくは低級アルキル基であり、
    nは0〜20の整数である。)
  5. 【請求項5】 支持基材がプリント配線基板あるいはモ
    ールド樹脂配線基板であることを特徴とする請求項3記
    載の配線構造。
  6. 【請求項6】 前記フルオレン骨格を有するエポキシア
    クリレート樹脂よりなる絶縁膜が金属導体配線あるいは
    金属導体電極パターンを有する支持基材上に形成されて
    おり、その上にベンゾシクロブテン樹脂からなる絶縁膜
    を形成したことを特徴とする請求項1の配線構造。
  7. 【請求項7】 前記フルオレン骨格を有するエポキシア
    クリレート樹脂よりなる絶縁膜が金属導体配線あるいは
    金属導体電極パターン上にパターン状に形成されている
    ことを特徴とする請求項6の配線構造。
JP8286643A 1995-11-29 1996-10-29 配線構造 Pending JPH09214141A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8286643A JPH09214141A (ja) 1995-11-29 1996-10-29 配線構造
TW085114190A TW341022B (en) 1995-11-29 1996-11-19 Interconnection structures and method of making same
US08/752,798 US5830563A (en) 1995-11-29 1996-11-20 Interconnection structures and method of making same
KR1019960059069A KR100273887B1 (ko) 1995-11-29 1996-11-28 배선구조물및그의제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-310635 1995-11-29
JP31063595 1995-11-29
JP8286643A JPH09214141A (ja) 1995-11-29 1996-10-29 配線構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11003844A Division JP2000003037A (ja) 1999-01-11 1999-01-11 配線構造とその製造方法

Publications (1)

Publication Number Publication Date
JPH09214141A true JPH09214141A (ja) 1997-08-15

Family

ID=26556395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8286643A Pending JPH09214141A (ja) 1995-11-29 1996-10-29 配線構造

Country Status (1)

Country Link
JP (1) JPH09214141A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121934A (ja) * 1997-10-13 1999-04-30 Ngk Spark Plug Co Ltd 低損失多層配線基板
JP2000003037A (ja) * 1999-01-11 2000-01-07 Nec Corp 配線構造とその製造方法
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
US6232398B1 (en) 1996-12-05 2001-05-15 Nec Corporation Alkali or acid corrodible organic or composite particles in resin matrix
US6466124B1 (en) 1999-04-08 2002-10-15 Nec Corporation Thin film resistor and method for forming the same
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
US7071424B1 (en) 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2009076934A (ja) * 1997-12-29 2009-04-09 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
WO2013118871A1 (ja) * 2012-02-09 2013-08-15 日産化学工業株式会社 炭素と炭素の多重結合を有する樹脂を含むパッシベーション膜形成用組成物

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232398B1 (en) 1996-12-05 2001-05-15 Nec Corporation Alkali or acid corrodible organic or composite particles in resin matrix
JPH11121934A (ja) * 1997-10-13 1999-04-30 Ngk Spark Plug Co Ltd 低損失多層配線基板
JP4522471B2 (ja) * 1997-12-29 2010-08-11 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP2009076934A (ja) * 1997-12-29 2009-04-09 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
US8987603B2 (en) 1998-02-26 2015-03-24 Ibiden Co,. Ltd. Multilayer printed wiring board with filled viahole structure
US7071424B1 (en) 1998-02-26 2006-07-04 Ibiden Co., Ltd. Multilayer printed wiring board having filled-via structure
US7390974B2 (en) 1998-02-26 2008-06-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US8115111B2 (en) 1998-02-26 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7622183B2 (en) 1998-02-26 2009-11-24 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US7737366B2 (en) 1998-02-26 2010-06-15 Ibiden Co., Ltd. Multilayer printed wiring board with filled viahole structure
US6204565B1 (en) 1998-06-10 2001-03-20 Nec Corporation Semiconductor carrier and method for manufacturing the same
JP2000003037A (ja) * 1999-01-11 2000-01-07 Nec Corp 配線構造とその製造方法
US6466124B1 (en) 1999-04-08 2002-10-15 Nec Corporation Thin film resistor and method for forming the same
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6861757B2 (en) 2001-09-03 2005-03-01 Nec Corporation Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
WO2013118871A1 (ja) * 2012-02-09 2013-08-15 日産化学工業株式会社 炭素と炭素の多重結合を有する樹脂を含むパッシベーション膜形成用組成物
JPWO2013118871A1 (ja) * 2012-02-09 2015-05-11 日産化学工業株式会社 炭素と炭素の多重結合を有する樹脂を含むパッシベーション膜形成用組成物
US10174168B2 (en) 2012-02-09 2019-01-08 Nissan Chemical Industries, Ltd. Composition for forming passivation film, including resin having carbon-carbon multiple bond

Similar Documents

Publication Publication Date Title
US4920639A (en) Method of making a multilevel electrical airbridge interconnect
EP0046525B1 (en) Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure
KR100273887B1 (ko) 배선구조물및그의제조방법
US4519872A (en) Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
JPH09214141A (ja) 配線構造
KR100373398B1 (ko) 수동소자 내장형 멀티칩모듈 기판 및 그 제조방법
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
JP2006100631A (ja) 配線基板及びその製造方法
JPH04277696A (ja) 多層配線基板及びその製造方法
JP2001230505A (ja) 集積回路の電気配線及びその製法
JP2000003037A (ja) 配線構造とその製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JP2002057465A (ja) 高密度実装用配線基板およびその製造方法
JPS6243544B2 (ja)
JPH07307549A (ja) 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JP2841888B2 (ja) 多層配線基板及びその製造方法
JPS60121740A (ja) 多層配線構造体
JP2871222B2 (ja) 配線基板の製造方法
JP3272945B2 (ja) 配線基板の製造方法
JP2002170882A (ja) 配線構造の製造方法
JPH07307550A (ja) 電子部品の製造方法
KR100342335B1 (ko) 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법
JP2514020B2 (ja) 配線基板
JP2644847B2 (ja) 多層配線基板及びその製造方法
JP3689985B2 (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110