JP2841888B2 - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JP2841888B2
JP2841888B2 JP3025983A JP2598391A JP2841888B2 JP 2841888 B2 JP2841888 B2 JP 2841888B2 JP 3025983 A JP3025983 A JP 3025983A JP 2598391 A JP2598391 A JP 2598391A JP 2841888 B2 JP2841888 B2 JP 2841888B2
Authority
JP
Japan
Prior art keywords
layer
wiring
conductor
metal layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3025983A
Other languages
English (en)
Other versions
JPH04211194A (ja
Inventor
中 横野
英夫 有馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3025983A priority Critical patent/JP2841888B2/ja
Publication of JPH04211194A publication Critical patent/JPH04211194A/ja
Application granted granted Critical
Publication of JP2841888B2 publication Critical patent/JP2841888B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高集積LSI、終端抵
抗、コンデンサなどを高密度で実装する薄膜多層配線基
板およびその製造方法に関する。また、これを用いるモ
ジュール、更にはコンピュータに関する。
【0002】
【従来の技術】従来の多層配線基板の製造方法を、第9
図に示した工程図を例として説明する。
【0003】第9図(a)に示すように、基板91の上
面全面にわたって、めっきの電極となりうる下地金属層
92を形成し、その上面に第9図(b)に示すように、
所望の導体配線パターンの形状に穴あけ加工されたレジ
スト93を形成する。しかる後、露出した溝部分94の
下地金属層92を電極として電気めっきを行い、第9図
(c)に示すように、レジスト93の溝部分94を選択
的に導体充填して、配線導体、ビアホール導体、グラン
ドあるいはスルーホール導体95を形成する。次いで、
第9図(d)に示すように、レジスト93を除去して導
体95を露出させた後、第9図(e)に示すように、導
体95に対接する部分以外の下地金属層92を除去す
る。次に、第9図(f)に示すように、基板91の上面
全面に導体95を包むようにポリマーの絶縁層96を形
成した後、第9図(g)に示すように、研磨などによ
り、導体95の上面を露出させるとともに、絶縁層96
の表面を平面研磨する。上記の工程を逐次複数回繰り返
して多層配線基板を製造する。なお、この種の技術とし
て関連するものには、例えば、プロシーディングス・オ
ブ・ザ・サーティフォース・イー・シー・シー・<エレ
クトロニック・コンポーネント・コンファレンス>(P
roceedings ofthe 34th ECC<Electronic Com
ponent Conference>)p82−87'84がある。
【0004】
【発明が解決しようとする課題】前記の従来技術の一番
困難な問題は、導体配線層,グランド層,ビアホール導
体層などの各層毎にレジスト形成と除去の工程、下地金
属層の形成と除去の工程、絶縁層形成工程、および、こ
の平坦化工程を含み、そのため工程数が多く、リードタ
イムが長く、量産性が著しく劣ることにある。
【0005】また、単に工程数が多いというだけでな
く、ポリマー絶縁層の研削、研磨を必要とするなど技術
的に問題のある工程を含んでいたり、研削粉、研磨粉の
洗浄による異物排除処理が容易でないなどの問題も多く
含まれている。
【0006】本発明は、上記の工程数、研削研磨などの
問題の抜本的解決を目的としてなされたものであり、工
程数、リードタイムを大幅に短縮し、かつ、研削、研磨
工程を不要とした量産性にすぐれた多層配線基板および
その新規な製造方法を提供するものである。
【0007】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明においては、レジスト層又はポリマー層
の溶剤による除去および下地金属層のエッチング除去を
各層ごとに行うことをせず、レジスト層および下地金属
をすべて含んだままで多層化を行った後、レジスト層と
下地金属層を一括除去してスケルトン構造の多層配線を
形成し、しかる後、スケルトン構造の多層配線の空間に
無溶剤型ワニスを充填して、絶縁層を形成するという画
期的方法を提案するものである。多層配線を形成する場
合に、導体金属のみはろう材の助けなくして、通常のプ
ロセスにて一括的に多層化する手段は困難であり、導体
接続の信頼性の点からめっきなどによる逐次積層のプロ
セスをとらざるを得ない。しかし、逐次プロセスは一括
に比べて多大な時間を必要とする。そこで導体金属の多
層化には、その所要時間を逐次プロセス中で最も少ない
方法を適用することが効率的かつ合理的である。一方、
絶縁層形成は、逐次も一括も共に可能なので効率的かつ
合理的な一括プロセスを適用することが最もよい。これ
が、本発明の薄膜多層基板の製造法における工期が多大
にかる難点に対して提案する根本思想である。
【0008】これについて、本発明にかかる多層配線基
板の製造方法を一例を示すものである第1図の工程図に
基づいて説明する。
【0009】第1図(a)に示すように、ベース基板1
(多層配線を含む場合もある)の上面全面にわたって、
電気めっきの電極あるいは無電解めっきの下地膜となり
うる下地金属層2を形成し、その上面に第1図(b)に
示すように所望の導体配線パターンの形状に穴あけ加工
されたレジスト3を形成する。しかる後、露出した穴4
の部分の下地金属層2を電気めっきの電極あるいは無電
解めっきの下地膜としてめっきを行い、第1図(c)に
示すように、レジスト3の穴4を選択的に導体充填し
て、ビアホール用導体5を形成し、第1番目の層とす
る。ここまでは、従来の方法と同様である。
【0010】次に、レジストの除去と下地金属層の除去
を行うことなく、上記第1図(a)から(c)までの工
程を1サイクルとして複数回繰り返して多層構造とす
る。n層の多層構造において、各1層をビアホール層、
X層、Y層およびグランド層のそれぞれと数えるとn≧
2である。下地金属膜はめっき厚さを均一化する目的と
配線形成の電気めっきの電極あるいは無電解めっきの下
地膜として、X層、Y層、グランド層の下側には必要で
あるが、その上側に設けられるビアホールの下側は、X
層、Y層、グランド層の下地金属層が電極として使用で
きるか、X層、Y層、グランド層そのものが無電解めっ
きの下地層として使用できるので、特に設けなくても支
障はないが、設けることを妨げることもない。
【0011】なお、第1図に示す多層配線基板では、第
1層をビアホール層としているが、ビアホール層の代わ
りにX層またはY層の配線層あるいはグランド層として
もよい。また、XおよびYに対して必ずしも直角である
必要はなく、傾斜した角度の配線を有する層としてもよ
い。
【0012】なお、上記の製造方法において、中間のビ
アホール導体を形成する際、その下層の配線導体(配線
導体下部の残存する下地金属が実質的に電極又はめっき
下地膜として働く)を電気めっきの電極あるいは無電解
めっきの下地膜として用いることができるできる場合
は、そのビアホール導体層の下の下地金属層は設けなく
てもよい。
【0013】第1図(d)の多層構造は、ビアホール層
6→X層7→ビアホール層8→Y層9→ビアホール層1
0→グランド層11→ビアホール層12からなるn=7
の場合を示している。必要ならばこのような多層構造を
形成したのち、最上層の上にメッシュなどの支持層13
を介して固定板14を取り付ける。
【0014】次に、第1図(e)に示すように、全層の
レジスト層を溶剤により一括除去し、さらに第1図
(f)に示すように、全層の下地金属層をエッチング液
で一括除去する。レジスト層の除去と下地金属層の除去
は工程の順序を逆にすることもできるし、また一層ずつ
交互にあるいは同時に行うこともできる。このようにし
て、レジスト層の除去と下地金属層の除去により、第1
図(f)に示すような、空間15を有するスケルトン構
造の多層配線を形成する。このとき、銅配線に対して、
別種のめっき、例えばNiめっきを施してもよい。
【0015】しかる後、スケルトン構造の多層配線を箱
状容器などに入れ、第1図(g)に示すように、上記空
間15を脱泡処理を施して無溶剤型絶縁ワニス16で減
圧下、常圧下もしくは加圧下、又はこれらの併用で一括
注型充填硬化して多層配線基板を製造する。ワニスの注
入は、前記箱状容器の四辺の隙間から行うか、あるいは
上部から行う。前記固定板14を網板、多孔板、格子な
どで形成しておけば、固定板14の上部から行うことも
できる。また、無溶剤型ワニスを一括充填後、上部に存
在するビアホールの末端を治具で固定して、無溶剤型ワ
ニスの硬化を行う。治具としては、ビアホールの位置と
整合のとれた穴のあいた板、例えばガラス板を用いる。
このワニスの注型充填の代わりに、スケルトン構造の多
層配線の空間15に溶剤型絶縁ワニスを含浸して配線導
体を一括被覆して絶縁化してもよい。さらにこの溶剤型
ワニスによる導体被覆処理と無溶剤型ワニスの注型充填
処理とを併用してもよい。また、無溶剤型ワニスの注入
はリキッドインジェクションによることができるし、プ
リプレグを溶融加圧して多層配線導体群をモールドする
こともできる。なお、無溶剤型ワニスにフィラを含むこ
とを妨げない。例えば、プラスチックモールディングに
用いられているフィラが用いられるが、球状シリカや球
状ムライトフィラポリイミド粉なども適している。上記
無溶剤型ワニスの塗布性向上のため、低分子の有機化合
物を脱泡処理、塗布膜のボイド発生フリーの条件を阻害
しないように添加することは可能であり、それらの有機
化合物の添加を妨げない。
【0016】以上述べた本発明による多層配線基板の製
造方法に併用して、他の製造方法との併用、多層配線基
板同志のろう材による接続を妨げないことはいうまでも
ない。
【0017】以下に、本発明の多層配線基板の製造方法
において用いる各部の材質について述べる。
【0018】本発明において、ベース基板1としては信
号層を含むものでも含まないものでもよく、また材質
は、基板としての絶縁性を有するものであれば、セラミ
ックスでもポリマーでもよく、特に限定されない。
【0019】また、下地金属層2としては、電気めっき
の電極あるいは無電解めっきの下地となりうるもので、
特定エッチング液によりエッチング可能であるものであ
ることが必要である。例えば、Cr/Cu/Cr、Ti
/Cu/Ti、Ti、Cu、Zn、Sn、Co、Fe、
Ni、Ni/Cu、Rh、Inなどの金属の層を蒸着、
スパッタリング、イオンプレーティング、無電解めっき
あるいは電気めっきなどの手段を単独あるいは併用して
形成することができる。さらに有機導電体の膜で形成し
てもよい。
【0020】めっきのレジスト3としては、後に特定溶
剤で溶剤除去可能であれば、無機、有機を問わず、ワニ
ス状のものでも、電着タイプのレジストでも、フィルム
状のものでもよい。また感光性のものでも非感光性のも
のでもよい。例えば、ホトレジスト、感光性ポリイミ
ド、非感光性の各種ポリマー、セラミックスやガラス、
又は下地金属層との界面に絶縁層を有すればZn、C
u、Niなどの金属膜等から選択することができる。フ
ィルム状のものに対しては、それ自体に接着性を有する
ものの他に、フィルムに接着剤や粘着剤をつける場合も
ある。また、別ラインで予め穴あけ加工を施しておく場
合もある。レジストの穴あけ加工方法としては、通常行
われているホトリソグラフィ、レーザ加工、ウェットな
らびにドライエッチングなどが適宜用いられる。
【0021】上記の穴あけ加工されたレジスト3の穴4
に充填される導体金属としては、Au、Ag、Cuなど
従来配線導体やビアホール(スルーホール)導体の形成
に用いられているものを用いることができる。
【0022】最上層配線の上の支持層13は、その上に
固定板14をめっきで積み上げるかハンダなどで接続す
る。これは下層の配線群を動かないように支持するため
のもので、蒸着、スパッタリング、めっきなどで形成さ
れる。支持層13および固定板14は、レジスト層の溶
剤除去や、下地金属層のエッチング除去の工程において
溶解せず、スケルトン構造形成後のワニス注入工程にお
いてビアホール導体の上面を固定する役割をもつもので
ある。例えば、Ni、Ni合金や、Cr、Ti、また
は、アルミナ、ムライト、ジルコニア、ポリイミド板な
どを用いることができるが、これらに限定されるもので
はない。
【0023】スケルトンの配線導体を被覆するには、溶
剤型ワニス、注型充填するには無溶剤型ワニスが用いら
れる。これらのワニスは、モノマー、オリゴマー、ポリ
マーのいずれの形態のものをも含む。
【0024】溶剤型ワニスとしては、例えば、フッ素系
ポリマー、シリコーン、ポリイミド、ポリアミドイミ
ド、ポリエステルイミド、ポリベンズイミダゾールなど
の芳香族、非芳香族のポリマーがある。低誘電率化によ
る信号伝播速度の向上には、フッ素系ポリマーが有効で
ある。フッ素系ポリマーとしては、例えば、エマルジョ
ン型PTFE,PFA,FEPアモルファスAF等があ
る。
【0025】スケルトン構造の配線導体の空間に注入す
る無溶剤ワニスとしては、エポキシレジン(特にナフタ
レン骨核、ビフェニル骨核、ターフェニル骨核のエポキ
シレジン)、イソシアヌレート・オキサゾリドンレジ
ン、イソシアン酸エステル系レジン、シクロブデン環を
もつ耐熱ポリマーなどを用いることができる。低誘電率
化(ε<2.7)、耐熱性(>400℃)、注型作業性、
平坦性などの諸条件から、シクロブデン環をもつ耐熱ポ
リマーが特に適している。ここで、シクロブデン環をも
つ耐熱ポリマーとしては、たとえば、特許公表公報昭6
0−501572号に記載のものが使用できる。
【0026】この無溶剤型ワニスを用いる効果は以下の
ようである。
【0027】すなわち、ポリイミドのような溶剤型ポリ
マーでは残存溶剤があることや、硬化に伴い縮合水の発
生があることにより塗布膜にボイドやピンホールの発生
を伴う。また、ベース基板には、一般に多くの表面欠陥
ボイドが存在するが、何回かにわけて無溶剤型ワニスを
塗布したとしてもこのボイドを埋めつくすことは困難で
ある。すなわち、溶剤型ワニスは平坦性が劣ること、濃
度が低いわりに粘度が高くて埋めることのできないボイ
ドが基板上に多数残る問題がある。これに対して、無溶
剤型ワニスの場合には、揮発成分を一切含まない上、重
合に際して水のような副生物の発生がないので、上記の
ピンホールやボイドの発生は皆無である。また、注入に
際して減圧したり、加圧したりできるので、細かい穴へ
の充填が可能である。特にシクロブテン環を有する化合
物の場合には平坦性がすぐれているので、反った基板の
上に塗布して反りを吸収して修正容易である。また、シ
クロブデン環をもつポリマーのように、イミド環を含ま
ないか、含んでもそれが主体でないため著しく少ないポ
リマーは、銅と直接接しても不活性であり、銅を浸す心
配はない。すなわち、エレクトロマイグレーションに対
しても安全である。
【0028】以上の効果から、従来の溶剤型ポリマーで
みられたボイドピンホールによる配線のショート、オー
プン不良の発生は見られない。このように、この無溶剤
型ワニスは、多層配線基板の製造において、エレクトロ
マイグレーションの発生を防止し、ピンホールレス絶縁
を実現し、かつベース基板の平坦化処理にも好適に使用
することができる。
【0029】また、前記したようにワニスの注型を最上
部に設けた、網板や多孔板,格子などを通して行った場
合には、注型後の網板などをはずした多層基板上面には
ポリマーの凹凸が生ずるが、この平坦化処理にもこの無
溶剤型ワニスを用いることもできる。
【0030】無溶剤型ワニスのもう1つの重要な効果は
肉厚化できることである。溶剤型ポリマーでは溶剤をと
ばしながら積み上げて肉厚化しなければならないため肉
厚化が面倒であったり、また下部のベース基板の上に接
着積層を行うことができるが、その他に上部あるいは中
間に硬化と同時に基板を接着して設けることができな
い。無溶剤型ワニスでは溶剤を含まず、かつ硬化時に副
生物の発生がないので、肉厚化はもちろん、多数の基板
を同時に接着し内蔵化することが可能である。このこと
は、膨張係数の小さいLSIと整合のとれたセラミック
スなどの無機絶縁シートまたは基板をモジュール基板の
上層に接合することを可能とする。また発熱の大きいL
SIに対しては熱伝導性にすぐれたAlNなどのような
基板を最上部に接合することもできる。また、別工程で
オフラインでセラミッスクシートまたは基板上に薄膜抵
抗を形成し、無溶剤型ワニスの耐熱限界を越える温度で
熱処理し、トリミングによって抵抗値を整え、それから
薄膜多層基板に接着して設置し、一体化できる効果があ
る。
【0031】なお、上記のように無溶剤型ワニスを充填
するには、モジュール基板の側面は型どりして四辺を囲
まなくてはならない。この囲いとしては、離型処理を施
した金属板やRTVゴムなどが挙げられる。この方法に
限らず、ベース基板上にめっきで配線導体を形成すると
きに同時に四辺にめっきで封止用の壁を作ることもでき
る。また、ベース基板の四辺だけでなく、上部表面層を
もめっきで内部配線群の遮蔽膜を作ることも可能であ
る。
【0032】前述の方法で作製した基板の面積が著しく
大きい場合、たとえば、第2図に示すように、ベース基
板21上のビアホール導体22に接続する長いX層配線
導体23が、次の層のビアホール導体24を介して長い
Y層配線導体25に接続し、さらにその次の層のビアホ
ール導体26を介して半導体層27に接続している等の
場合には、スケルトン構造の配線は一端が固定されてい
ないため、配線寸法を空間において規定の値に保持でき
ないおそれがある。この対策として、本発明において
は、配線を支えるスペーサを設ける手段を各種提案す
る。
【0033】配線を支える方法としては、配線間に単に
物理的にスペーサを挿入する方法の他、配線形成時にス
ペーサを形成して行く方法がある。
【0034】物理的にスペーサを挿入する方法は、例え
ば、前記第1図(f)のようなスケルトン構造の配線が
形成された際に、スケルトンの空間のところどころに、
たとえばX層とY層の間に、スペーサを挿入することが
できる。この場合、配線間の絶縁が保持できればスペー
サ自体の材質は絶縁性,非絶縁性を問わず、セラミック
ス、ガラス、ワニス、金属など有機、無機の材質にかか
わらず使用可能である。ただし、スペーサが非絶縁性の
材質からなるものである場合には、配線との絶縁性を保
つためスペーサに絶縁処理を施すことが必要である。
【0035】上記の手段により能率的かつ合理的な方法
は、レジストを塗布する前に、ポリマーをホトリソグラ
フィでパターン化してスペーサを一括作製する方法であ
る。すなわち、第3図(a)に示すように、ベース基板
31上に(必ずしもベース電極のすぐ上である必要はな
いが)下地金属層32を形成した後、ホトレジスト34
を用いてパターン化してスペーサ33を設け、次に第3
図(b)に示すように、ホトレジスト34に、ドライエ
ッチングにより穴あけを行って穴37を形成し、次い
で、この穴37に、第3図(c)に示すように、銅めっ
きを行い、導体35を充填する。さらに、第3図(d)
に示すように、この上に配線36を形成する。この後、
配線導体の下部に接する部分以外の下地金属層32とレ
ジスト34とをエッチング除去し、スケルトン構造を形
成する。
【0036】この場合のスペーサ33を構造するポリマ
ーは、レジストを除去する特定溶剤や下地金属層を除去
するエッチング液のいずれにも侵されないものであるこ
とが必要である。その結果、前述のようにして、スケル
トン構造が形成された際、スペーサ33は、スケルトン
の空間に残存して、配線36を支持することになる。上
記レジストが感光性ポリイミドの場合、レーザ加熱で硬
化してスペーサ部分を形成し、後に、光露光と現像とに
より配線溝を形成することができる。この方法がとれる
のは加熱重合性及び光重合性の2つの機能をもつポリマ
ーによってである。
【0037】さらに別の形態として、X層とY層の間の
ビアホール導体層の空間となるべき部分の全部または一
部をポリマーで充填する方法がある。例えば、スケルト
ン構造の配線構成は、第4図(a)に示すように、ベー
ス基板41上のビアホール層42→X層43→ビアホー
ル層44→Y層45→ビアホール層46のように配線層
とビアホール層が交互になっている場合がある。そこ
で、第4図(a)において、X層43とY層45との間
のビアホール層44の空間となるべき部分を、第4図
(b)に示すようにX層43を形成後、全面ポリマーで
充填してスペーサ47を形成する。なお、Y層へつなぐ
ビアホールは、スペーサポリマーをレーザで溝加工して
穴を設け、その穴に導体をめっきで充填してつくる。ま
たは、第4図(c)に示すように、部分的にポリマーで
充填してスペーサ47とする。
【0038】ポリマーによる充填は、網状または格子状
とすることも可能である。この場合のスペーサとなるポ
リマーは、レジストの除去に用いる特定溶剤や、下地金
属層の除去に用いる特定エッチング液に侵されないもの
である。感光性ポリマー例えば感光性ポリイミド、不溶
性耐熱ポリマー例えば通常のポリイミドやシクロブテン
環をもつ耐熱ポリマー、シアン酸エステル基を含む耐熱
レジンなどが適切である。この結果、レジストや下地金
属が一括除去される際に、スペーサとなるポリマーは残
り、X層とY層がこのポリマーで固定されることにな
る。
【0039】なお、スペーサを網状または格子状に形成
するには、例えば、ホトリソグラフィ、レーザ加工、ド
ライエッチングなどで行うことができる。
【0040】なお、上記はX層とY層の中間のビアホー
ル層にスペーサを形成する場合を述べたが、スペーサを
形成する層はこれに限らず、いずれの配線層にスペーサ
を設けてもよい。
【0041】また、上記の方法において、スペーサとな
るポリマー層の形成を、予めビアホール加工を施した下
地金属膜付きの耐熱ポリマーフィルムを用いて能率的に
行うことができる。また、ポリマーフィルムの代わりに
セラミックスやガラス膜などの無機絶縁膜を下地金属膜
に接着して使うこともできる。
【0042】さらにまた、薄膜プロセスにおいて、めっ
きにより配線導体を形成すると同時に、配線材料とは異
なる金属でスペーサの形成を行うことも可能である。こ
の場合、スペーサを配線と絶縁する必要がある。その目
的のためCVD法などによりスペーサに絶縁処理を行う
ことが可能である。
【0043】また別の方法として、めっきによる配線導
体の形成の時と同時に、ベース基板の四辺にめっきで壁
(柱でもよい)を設け、配線の末端部分あるいは配線の
途中からアンテナのごとき導体をのばして、この壁に接
続し、後に、行う配線群の固定後に壁を取り除くと共
に、別途このアンテナ用の導体をその根元ののところで
レーザなどにより切断して取り外すなどの方法もある。
【0044】さらにまた、薄膜プロセスを用いて、スペ
ーサとビアホール形成用穴を耐熱ポリマーで形成し、そ
れ以外の部分はめっきで埋める方法がある。たとえば、
第5図(a)に示すように、ベース基板51上にCr/
Cu/Crスパッタの下地金属層52を形成し、その上
に感光性ポリイミドの層53を形成し、第5図(b)の
ように、露光し、次に、第5図(c)に示すように現像
して、ビアホール形成用の部分54とスペーサ55を形
成する。次に、第5図(d)に示すように、配線導体と
選択的にエッチング可能な金属56をめっきする。次い
で第5図(e)に示すように、ドライエッチング耐性の
あるマスク57でマスキングを行い、ビアホール成形用
の部分54の上のみを露光,現像してドライ耐性マスク
を形成する。次に、第5図(f)に示すように、ドライ
エッチングにより、ビアホール形成用の穴58を作る。
次に第5図(g)に示すように、マスク剥離の後ビアホ
ール用穴58に、配線に用いる導体59を充填する。
【0045】ここで、導体59として銅を用いるとき
は、これと選択的にエッチング可能な金属56として
は、例えば、亜鉛を用いることができる。この亜鉛は、
後にエッチング液で溶解除去して、スケルトン構造が姿
を現した段階では、空間を形成する。
【0046】第5図では、感光性ポリイミドを用いてい
るが、非感光性の耐熱ポリマー例えばポリイミドフィル
ムを貼りつけてドライエッチング、あるいはレーザによ
る微細加工でスペーサポリマーとビアホール部分のポリ
マーを作ったり、あるいはビアホール穴加工を行うこと
もできる。また、平坦性にすぐれたホトレジストを用い
て、スペーサを耐熱ポリマーで作製したのちに、その他
の溝をホトレジストで埋めて、そのホトレジストにホト
リソグラフィ加工でビアホール穴を形成するプロセスを
採用することもできる。
【0047】以上に、スペーサの形成方法を種々述べた
が、これらの単独または併用に限らず、スケルトンを保
持できれば他の方法を採ることを妨げない。
【0048】以上述べた方法のなかで、特定の溶剤ある
いは特定のエッチング液という表現を用いる場合があっ
たのは、レジストや下地金属に対応した溶剤あるいはエ
ッチング液という意味であり、その材質に応じてそれら
を溶解するものであり、それ以外の特別の限定を加える
ものではない。たとえば、前述の薄膜プロセスを用いて
スペーサを一括形成する方法において、X層とY層との
間のビアホール層をポリマーで充填する場合には、その
ポリマーは、上記溶剤やエッチング液のいずれにも侵さ
れるものであってはならない。その意味で、特定の溶
剤、特定エッチング液は対応するレジストや下地金属を
選択的に溶解するものである。
【0049】本発明は、単なるプロセスの簡略化とそれ
に必然的に伴う信頼性、歩留りの向上だけでなく、機能
性の向上にも大きな成果を与えるものである。その例を
以下に示す。
【0050】ベース基板上に、特定エッチング液に可溶
性の下地金属層を電気めっき電極あるいは無電解めっき
の下地膜として形成し、その上に配線導体のパターン形
状に穴あけ加工された特定溶剤に可溶性のめっきレジス
ト層を設け、溝の内部にめっきにより配線導体を充填す
る。この操作をn回繰り返して多層化を行うが、その過
程の中間に、或いは最上かその近くに、特定溶剤に不溶
性の絶縁材からなる配線層を設ける。ここで、この絶縁
材からなる配線層は、コンデンサやCrSiOx、TaSiOx
などからなる抵抗素子を搭載あるいは内蔵するものであ
る。上記絶縁材からなる配線層の形成前後で、めっきレ
ジストならびに下地金属を溶解除去して、スケルトン構
造の多層配線を作製し、このスケルトン構造の空間に無
溶剤型ワニスを充填するか溶剤型ワニスを含浸被覆ある
いは両者を併用する。
【0051】本発明方法の大きな特徴として、ベース基
板上だけでなく、多層配線基板上部表面かその近く、ま
たは、中間位置に上述の如くして自由に機能素材を内蔵
させることができる。
【0052】また、本発明において、配線やビアホール
等を形成するための穴あけ加工は、ホトリソグラフィ、
レーザ加工、ウェツトエッチング、ドライエッチングな
どで行うことができる。さらに、穴あけ加工を行わず
に、めっきレジスト、スペーサなどのパターンは高精度
印刷技術で形成すること、あるいはパターンを作るため
のマスクを印刷で形成し、穴あけは上記の方法で行うこ
ともできる。
【0053】
【作用】下地金属層とめっきレジストとめっきを用いレ
ジスト除去と下地金属除去ならびに絶縁ポリマー被覆と
研削を各層毎に行う従来の多層配線基板の逐次製造を特
徴とするペディスタル方法に比べて、本発明方法は、レ
ジストの一括除去、下地金属の一括除去、それに次いで
の絶縁ワニスの一括注型処理または絶縁材の一括被覆処
理もしくは両処理の併用により、工程数の大幅減少や絶
縁ポリマーの研削研磨工程の排除により、プロセスの簡
略化を達成する。また、そればかりでなく、無溶剤型ワ
ニスの使用による欠陥ボイドの低減や異物発生工程を排
除したことにより、異物による配線間のショート、配線
のオープンなど発生が抑えられて、歩留り向上、また、
配線寿命の安定化に大きく寄与するものである。
【0054】さらに、無溶剤型耐熱ワニスの使用によ
り、ベース基板の平坦化も容易に行うことができる。
【0055】また、製造工程で、スケルトン構造の配線
を形成することは、配線が露出しているので水洗の強化
が容易にでき、めっき液の残留も生じない。
【0056】さらにまた、ベース基板上だけでなく、多
層配線基板上部表面かその近く、または中間位置に自由
に機能素材を内蔵させることができる。特に上下基板を
無溶剤型ワニスの充填で同時に接着固定化できる。その
ため、オフラインで上部または中間基板を作製すること
を可能とし、工程数短縮、歩留り向上に関して、極めて
効果が大きい。それに加えて、コンデンサ、抵抗素子の
内蔵は、外部に機能素子を設ける場合に比べて、実装密
度ひいては信号伝播速度の向上に著しく寄与するもので
ある。
【0057】
【実施例1】図1に示す工程によって多層配線基板を製
造した。図1(a)に示すように、ベース基板1上に厚
さ0.5〜0.8μmのCr/Cu/Crの重ねスパッタ薄膜
からなる下地金属層2を形成し、ホトレジストによる溝
加工後に、ビアホール導体部分の真下に位置するCrは
エッチングにより除去して銅を露呈させた。次に図1
(b)に示すように厚膜レジスト(厚さ22μm)3と
して、例えば、フェノールノボラック型のポジレジスト
をスピンコートで塗布し、溶剤を乾燥揮散させたのちプ
レキュアし、ホトリソグラフィによりマスク露光、現
像、定着を行い、所望のビアホール配置パターンに従っ
て、穴あけ加工を行った。次に、図1(c)に示すよう
に、穴4の底部に露呈させた下地金属層の銅の上部に選
択的に硫酸銅水溶液を用いて電気めっきを行い、厚膜レ
ジスト3とほぼ同じ高さの銅導体5をビアホール用とし
て形成した。
【0058】なお、以上の工程では、ビアホール層の形
成を含む場合の工程を示しているが、配線導体層を形成
する場合もパターンが相違するほか、ほぼ同様に行われ
る。
【0059】ここまでの下地金属層の形成から電気銅め
っきに至る工程を1サイクルとし、以後、ビアホール導
体と配線導体とが交互になるようにして、図1(d)に
示す段階において、n=30すなわち30層の多層構造
を形成した。
【0060】最後に、最上層のビアホール層12の表面
に網状のCu/Cr/Niのスパッタ膜を支持層13と
して設け、さらに0.5mmのNi板からなる固定板14を
補強のためにハンダで接続した。
【0061】しかる後、厚膜レジストは、例えば、炭酸
ナトリウム、テトラエチルアンモニウムヒドロキシド、
水酸化ナトリウム、水酸化カリウム等の水溶液を用いて
溶剤により一括除去し、続いて、下地Cr/Cu/Cr
のスパッタ膜を、例えば、硝酸第2セリウムアンモニウ
ム等を用いて一括エッチング除去して、図1(f)に示
す段階において、スケルトン構造の30段の銅配線を形
成した。
【0062】次いで、このスケルトン銅配線を純水で十
分洗浄後、乾燥により水分を除去し、RTVゴムで作っ
た箱状の容器に前記のスケルトン銅配線を入れ、真空下
で加熱注入によりシクロブテン環をもつ耐熱無溶剤型ワ
ニス(例えば、1・2−ジベンゾシクロブテニルエテン
等)16を流し込み、最終250℃を越える温度で硬化
処理を行い、誘電率の低い(ε=2.6)ボイドレスモジ
ュール基板を得た。その後に、ハンダを加熱除去して最
上部のNi固定板14を外した。
【0063】
【実施例2】実施例1と同様にしてスケルトン銅配線を
形成し、RTVゴムで作った箱状容器に入れた。次に、
このスケルトン銅配線を溶剤型フッ素系ワニス、例え
ば、エマルジョン型PTFE、PFA、FEP等で含浸
し、銅の表面に厚さ3μmの被覆を形成した。その上か
ら真空下で加熱注入により、実施例1で用いたのと同じ
シクロブテン環をもつ耐熱無溶剤型ワニスを流し込み、
最終250℃を越える温度で硬化処理を行い、一段と低
誘電率化した(ε=2.4)ボイドレスモジュール基板を
得た。
【0064】
【実施例3】実施例1と同様にしてスケルトン銅配線を
形成した。次に銅配線用にたわみを生じないように、図
2(d)に示すように、位置固定のための絶縁スペーサ
33を差し込んだ。絶縁スペーサ33を差し込んだスケ
ルトン銅配線をRTVゴムで作った箱状容器に入れ、ポ
リイミドワニスで含浸して銅配線に厚さ3μmのエナメ
ル被覆を形成し、耐熱無溶剤型ワニスを充填することな
く、モジュール基板を得た。
【0065】なお、スペーサ33は、図3(a)に示す
ように、ホトリソグラフィ技術により必要な層ごとに形
成した。なお、別途設けたスペーサ33をレジストを除
去した空間に物理的に挿入してもよい。
【0066】
【実施例4】実施例1における製造方法において、下地
金属層とホトレジスト層を個々に形成する代わりに、ス
ルーホール導体または配線導体のパターン形状に穴あけ
加工された下地金属膜付きの粘着性もしくは接着性ポリ
マーフィルムを使用した。
【0067】このフィルムの穴あけ加工は、感光性ポリ
イミドなど感光性耐熱ポリマーの露光、現像によるか、
非感光性耐熱ポリマーに対しては下地金属層をマスクと
するレーザ露光、ドライエッチングなどの手段によって
行う。上記の下地金属膜付きポリマーフィルムの作製
は、多層化工程とは別にオフラインで行うことができる
ので、多層化工程の中のこれらに要する時間を省くこと
ができる。
【0068】予め、蒸着、スパッタリング、イオンビー
ムなどの手段で下地金属層Cr/Cu/Crを接着形成
させたベース基板上に、その接続用端子の位置と上記ポ
リマーフィルムのビアホールの位置を整合させて、該ポ
リマーフィルムを接着させたのち、ビアホールの底部に
見えるCrをエッチング除去して銅を露呈させ、その上
に電気銅めっきを行い、ビアホール中に銅を充填させ、
ビアホール導体層を形成した。
【0069】次いで、上記ビアホール導体層の形成方法
に準拠して、配線導体層を形成した。以後、これらのサ
イクルを交互に繰り返し、下地金属層とポリマー層を包
含する多層配線基板を作製した。
【0070】しかる後、まずポリマーフィルム層を溶剤
で溶解除去し、次いで下地金属層をエッチングで除去
し、スケルトン構造の多段配線を作製した。
【0071】次に、実施例1と同様にして、スケルトン
の空間に耐熱無溶剤型ワニスを充填して、ボイドレスモ
ジュール基板を得た。
【0072】
【実施例5】図6に示す工程によって、スペーサを有す
るスケルトン構造の多層配線を作製した。図6(a)に
示すように、ベース基板上61にCr/Cu/Crの重
ねスパッタ薄膜からなる下地金属層62を形成し、その
上に第1ポリマー層として感光性ポリイミド63をスピ
ナー塗布し、図6(b)に示すように、スペーサ64の
部分のみを露光した。次に図6(c)に示すように、ビ
アホール部分の穴65をレーザ穴あけし、この穴65に
銅を充填して第6図(d)に示すように、ビアホール導
体66を形成した。
【0073】次いで図6(e)に示すように、次の層の
下地金属層67を形成し、その上に図6(f)に示すよ
うに第2ポリマー層として感光性ポリイミド63を塗布
し、図6(g)に示すように、X層部分の溝69のレー
ザ穴あけを行い、図6(h)に示すように、溝69に銅
を充填してX層配線導体68を形成した。
【0074】しかる後、図6(i)に示すように、感光
性ポリイミドを溶剤で除去し、次いで図6(j)に示す
ように、下地金属をエッチング除去して、スケルトン構
造の2層の配線を形成した。
【0075】次に実施例1と準拠して、箱状容器に入れ
て、耐熱無溶剤型ワニス充填を行いモジュール基板を作
成した。
【0076】
【実施例6】セラミック多層配線基板上に厚さ0.5μm
のCr/Cu/Crの重ねスパッタ薄膜からなる下地金
属膜層を電気めっきの電極として形成する。次に、ビア
ホール導体部分の真下に位置するCrはエッチングによ
り除去して銅を露呈させる。次に、可溶型耐熱ポリイミ
ドワニスワニスをスピナーにより塗布し、加熱して溶剤
を乾燥揮散させたのち、Alマスクをスパッタリングと
ホトリソグラフィで形成し、ドライエッチングにより穴
あけ加工を行う。次に、穴の底部に露呈させた下地金属
膜の銅の上部に、選択的に硫酸銅水溶液を用いて電気め
っきを行い、可溶型耐熱ポリイミドとほぼ同じ厚さに銅
を充填した。
【0077】これ迄の工程を1サイクルとし、ビアホー
ル導体と配線導体とが交互にくるように30層の多層化
を行う。
【0078】最後に、最上層の配線層の上にCr/Cu
/Cr/Niの重ねスパッタ膜を設ける。その上部に、
耐熱無溶剤型ワニスを厚さ2〜3μmに塗布し、あらか
じめビアホール用の貫通孔と、リング状のCrSiO2
膜抵抗素子を設けた厚さ30μmのセラミックス板を搭
載し、加熱接着して固定化した。ビアホール用の貫通孔
には、その底部の耐熱無溶剤型ワニスの硬化膜を、ドラ
イエッチングにより除去して、めっきレジストを施した
上で、電気めっきにより銅を充填する。次に、上部めっ
きレジストを除去し、薄いCrバリヤ層を介してAl電
極をCrSiO2とCuとを接続するように設ける。しか
るのち、上記の方法に準拠して、ビアホール層を上部に
設け、かつ、LSIを搭載するための端子を設ける。
【0079】次に、上記30層の多層配線中のレジスト
層と下地金属膜層を除去してスケルトン配線とした後、
このスケルトンの空間に、実施例1で用いたのと同じ耐
熱無溶剤型ワニスを充填し、機能素子を内蔵したモジュ
ール基板を得た。
【0080】
【実施例7】ベース基板上にCr/Cu/Crからなる
厚さ0.8μmの導電膜を設ける。その上にホトレジスト
を厚さ25μm塗布する。マスク露光、現像によってX
層配線パターン形状に穴あけ加工し、その底部分のCr
はエッチングで除去する。次いで電気めっきにより穴の
内部に銅を充填する。次に、めっき電極としてはX層配
線の下地導電膜をそのまま用い、すなわちX層配線上に
は導電膜を設けず、X層配線の上にホトレジストを厚さ
25μm塗布する。マスク露光,現像によって、Y層配
線パターンに通じるビアホールの形状に穴あけ加工す
る。電気めっきによって、この穴の内部に銅を充填す
る。しかるのち、有機溶剤によりホトレジストを一括除
去し、次いでエッチング液でめっき電極の導電膜を一括
除去する。最後に、スケルトン構造の配線をよく洗浄し
た後に、シクロブテン環をもつ無溶剤型耐熱ワニスを減
圧下で流し込み充填、硬化する。このワニスは平坦性に
すぐれているため、多層基板上の凹凸は殆んど生じな
い。表面をドライエッチングしてビアホール導体を露出
させる。
【0081】以上の操作によって、最初のX層配線とビ
アホールの形成を完了する。以下同じ操作を繰り返して
Y層配線、ビアホール、ならびにグランド層、ビアホー
ル層を順次形成して、多層化し、さらにこのサイクルを
2回繰り返して信号層2組の多層配線基板を作製した。
【0082】
【実施例8】実施例7に準拠して、導電膜と穴あけ加工
したホトレジストを用いて電気めっきによりビアホール
→X層配線→ビアホール→Y層配線→ビアホール→グラ
ンド層(この層はメッシュ状で、かつ層内には、グラン
ドとはポリマーを隔てた絶縁した形で存在するビアーホ
ールを含む)まで逐次的に多層化する。次に、グランド
層上の全面にめっき電極Cr/Cu/Cr層を厚さ0.8
μmで形成する。その上層にホトレジストを厚さ25μ
mに塗布する。マスク露光後現像して、ビアーホール導
体上に横切った形で配線溝を穴あけする。この溝の内部
に電気めっきによって厚さ25μmの銅を充填する。最
後に設けた配線は、ビアーホール以下の配線をグランド
層で固定するために設けたものある。また、後刻これは
エッチングして除去するので、ビアホール導体の上端を
汚染から防ぐ役目も果たしている。
【0083】一方、グランド層は、その周囲で下部のベ
ース基板から伸ばした電気めっきによって形成した支柱
によって固定されている。しかるのち、ホトレジストと
導電膜を有機溶剤とエッチング液により次々と、あるい
は交互に除去する。姿を現わしたスケルトン構造の配線
は十分に洗浄後、真空中で無溶剤型耐熱ワニスであるシ
クロブテン系化合物を注入充填して加熱硬化させる。上
記プロセス完了後、グランド上の固定配線をエッチング
液で除去してビアホール導体を露呈させる。
【0084】以上のプロセスを1サイクルとし、必要な
らば繰り返して多層化することができる。従来の逐次多
層基板の製造法でここまで360の時間かかるのに対し
て約72時間ですむ。
【0085】以上で使用したシクロブテン系無溶剤型ワ
ニスでは、重合に際して、反応副生物である水やガスな
どの発生や溶剤の残存によるボイドの発生がみられな
い。また、溶剤型ワニスの場合には塗布後溶剤を揮散さ
せなければならないため厚く塗るためには何回も分けて
塗布しなければならないが、無溶剤型ワニスでは、いく
ら厚くても1回の注入ですむ。
【0086】また、溶剤型ワニスの場合には、上方の基
板と下方の基板とを同時接着できないが、無溶剤型の場
合にはこれができる。さらに、無用剤型ワニスの場合に
は、ベース基板の表面欠陥ボイドを同時に埋めつくすこ
とができる。このことは、溶剤型ワニスによる逐次多層
配線基板でみられるベース基板の表面欠陥ボイドにもと
づく薄膜部の貫通ピンホールや層内ボイドによる配線シ
ョート、オープン不良の発生が皆無となることを意味し
ている。
【0087】
【実施例9】図5の工程に従って薄膜プロセスでスペー
サを形成した。ベース基板51にCr/Cu/Crから
なる厚さ0.8μmの導電膜52を設ける。その上に、感
光性ポリイミド53を、硬化後で厚さが20μmになる
ように塗布する。マスク露光後現像し、さらに、ポスト
キュアして、ビアホールのところにその穴径より数μm
大きい円柱54を形成すると同時に、X層配線を支える
スペーサ55をビアホールの位置とオーバーラップしな
い位置にパターン状に形成する。スペーサ55とビアホ
ール形成用円柱54以外の部分は、電気めっきでZn膜
を厚さ20μmに形成する。その上にドライエッチング
耐性のあるレジストを塗布し、マスク露光現像によって
ビアホール形成用マスクを形成する。このマスクを用い
て、先にビアホール形成用として形成した円柱54の部
分をドライエッチングで穴あけ加工し、次に、形成され
た穴58に電気めっきでCu59を充填する。
【0088】しかるのち、この上層にCr/Cu/Cr
層を設け、以下、上記に準拠してX層配線を形成する。
以下、実施例8に準拠して、ビアホール→Y層配線→ビ
アホール→グランド層→固定板層の順に多層化し、次い
で、ホストレジスト,導電膜、Zn膜を溶剤およびエッ
チング液により除去し、スケルトン構造の配線を形成す
る。次に、無溶剤型ワニスを充填するか溶剤型ワニスで
処理した後、さらに無溶剤型ワニスをで充填し、加熱硬
化させることによって、モジュール基板を得た、
【0089】
【実施例10】 図7(a)に示すように、ベース基板71の端子72を
テープ研磨によって平坦化する。次に、ベース基板71
表面上の欠陥ボイド73を埋めるため、図7(b)に示
すように、ベンゾンシクロブテンポリマー70をスピナ
ー処理によって塗布し、表面層74を形成した後、図7
(c)に示すように、ドライエッチングによって端子7
2を露呈させるとともに、平坦な基板表面層74を形成
する。スピナー処理を減圧下で行うことによって、従来
の溶剤型ワニス、例えばポリイミドワニスなどでは無理
のある、表面欠陥ボイドを皆無とすることができる。ま
た、ベース基板の全面が平坦化できるのは、無溶剤型ワ
ニスの平坦性が抜群にすぐれているためである。
【0090】このベース基板71を用いて図8に示す工
程でスケルトン配線を形成した。
【0091】 図8(a)に示すように、ベース基板71上に、厚さ0.
5μmのCr/Cu/Crの重ねスパッタ膜の下地導電
膜75を形成し、図8(b)に示すように、その上にホ
トレジスト76をスピナー処理により塗布した。次い
で、図8(c)に示すように、露光、現像によりX層配
線用穴として溝77を形成し、図8(d)に示すように
溝77内に電気めっきにより銅を充填し、X層配線用の
導体78を形成した。
【0092】次に、図8(e)に示すように、ホストレ
ジスト76を塗布し、露光,現像により、図8(f)に
示すようにビアホール用の穴79を形成し、次いで図8
(g)に示すように、前記X層配線用の導体78をめっ
きの電極として、穴79内に銅を充填し、ビアホール用
の導体80を形成した。
【0093】上記の方法に準拠して、図8(h)に示す
ように、X層配線層81→ビアホール層82→Y層配線
層83→ビアホール層84→グランド層(ビアホールを
含む)85→ビアホール層86の順に多層化し、最上層
の上に実施例1と準拠して固定板87を取り付けた。次
に、特定溶剤によるホトレジストの一括的溶剤除去,特
定エッチング液による導電膜の一括的溶解除去を続けて
行い、図8(i)に示すようなスケルトン構造の配線を
形成した。
【0094】しかるのち、フッ素ポリマーワニス含浸処
理と乾燥硬化を行いスケルトン導体上に被覆を形成す
る。次に、ベンゾシクロブテンポリマーが無溶剤型ワニ
スになりうる化学構造上の選択を行い、減圧化で注入充
填し、250℃を越える温度で硬化する。上記ポリマー
処理を施すのに対して、固定板を上方の型として、ベー
ス基板を下方の型として、その間に存在するスケルトン
構造の配線が対象となる。
【0095】フッ素ポリマーワニスによる前段の処理
は、誘電率2.2のすぐれた性質を活用するためである。
また、ベンゾシクロブテンポリマーは、誘電率は通常の
ポリマーより低い2.7であり、その観点から選択された
ものであると同時に、ボイドレスの無溶剤ポリマーたる
化学構造をとりうるためである。
【0096】多層配線基板においては、その形成工程が
あまりにも多いため量産性が著しく劣ることが隘路であ
った。本実施例は、この問題に対し、基板平坦化プロセ
ス以外では工程数の多いドライエッチングは極力排除
し、ホドレジストと導電膜の一括除去、ポリマーの一括
含浸、注型充填によって従来ペデスタル法の1/3以下
の工程ですますことができる。また、固定板は最終的に
エッチング除去して、引続き同じプロセスを繰り返して
1セットずつ多層化していくことができる。あるいは、
1セットずつ別々に形成し、後刻それぞれを金ゲルマニ
ウムなどのろう材を用いて接続して、1セット以上の多
層配線基板を作製することができる。
【0097】
【実施例11】スケルトン構造の配線が細かくなってく
ると、空間に存在する配線がたわんで位置精度が狂って
くる場合がある。このようなケースで問題となるのは、
線幅にくらべて線長が著しく長いX層またはY層の渡り
配線である。そのような場合には、X層またはY層の配
線は、その下方の絶縁膜で固定する形にすることがよい
方法である。下方の絶縁層にはビアホールが含まれてい
て、X層配線とその末端で接続している。
【0098】そこで、信号配線を1組形成するに当って
は、ベース基板上にX層配線をまず形成し、次いで、そ
の上にビアホールを形成し、この段階で、既に詳述した
如く、ホトレジストと下地金属層を構成する導電膜とを
溶解除去し、その後で無溶剤型耐熱ワニスを減圧下で注
入し、加熱硬化して配線の全体を固定する。無溶剤型耐
熱ワニスは、低粘性で平坦化にすぐれているので、この
段階で樹脂モールドしても、上面の凹凸は非常に少な
い。また、全体をドライエッチングすることによってビ
アホール導体を露呈し、次のY層以下の配線形成プロセ
スに操作をつなぐことができる。
【0099】このとき、ビアホールの上層にさらに天板
を設けてもよい。天板は、無溶剤型耐熱ワニスの充填に
際して、上方の金型の如き役目を果たし、無溶剤型耐熱
ワニスの上表面を平坦となすとともに、その高さ位置が
ビアホールと天板との境界を超えないようにする役目も
果たす。後に、天板をウェトエッチングで除けば、露呈
されたビアホールが現われることになる。天板がメッシ
ュ状または格子状のときは、その目の部分に無溶剤型耐
熱ワニスが埋まっているため、硬化後、天板をマスクと
して、目の部分内の無溶剤型耐熱ワニスをドライエッチ
ングで除くことが必要となる。
【0100】いずれにしても、以上のプロセスによっ
て、ベース基板上にX層とビアホールを逐次的にではあ
るが連続して作製し、ホトレジストと導電膜は、一括的
に溶解除去し、かつ、無溶剤型耐熱ワニスを2層分一度
に充填し硬化させることができる。
【0101】本実施例では、真空含浸のため、ボイドレ
スである。また、数10μmの肉厚を実現するには、溶
剤型ワニスの場合には、何回にも分けて塗布しなければ
ならないが、無溶剤型の場合は、縮合水の如き副生物の
発生がなく、かつ、溶剤を揮散させる必要がないので、
どんな肉厚でも1回で充填し硬化可能である。また、シ
クロブテン系無溶剤型ワニスを使用するので、配線材料
がCuの如きものでも不活性であり、Cuの表面を保護
しなくてもすむ。
【0102】次に、Y層→ビアホール→グランド層(ビ
アホールも存在する)→ビアホールと形成するか、さら
に、この上に天板を設けることは、上記に準ずる。グラ
ンド層や天板は、ベース基板から伸ばした円柱あるいは
角柱によって支持固定される。
【0103】この円柱や角柱は、ビアホールと同様に形
成することができる。ホトレジストと導電膜の除去後、
無溶剤型耐熱ワニスを注型し加熱硬化することは、上記
の通りである。
【0104】このように、X層→ビアホールの2層形成
とY層→ビアホール→グランド層(ビアホールも含む)
→ビアホールの4層形成を交互に繰り返せば、信号層を
繰り返し積み重ねていくことができる。このように、ス
ケルトン構造でブラブラした渡り配線をなくすことがで
き、かつ工程数を、従来のペデスタル法の1/3以下に
する効果がある。
【0105】
【実施例12】多層配線基板中に薄膜抵抗素子を内蔵す
ると、実装密度向上に大きな効果がある。しかし、多数
の抵抗素子を内蔵しなければならず、必要とされるすべ
ての抵抗値を仕様値の範囲内にそろえることが内蔵後で
は難しい。そこで薄膜多層基板の多層化製造プロセスと
は異なる別のラインで抵抗素子をあらかじめ形成し、こ
れを、多層配線基板に実装することが好ましい。
【0106】これに用いる抵抗素子は、高温熱処理を行
って、抵抗値アニールをすませておく。これにより、実
装後に、多層配線基板について、その多層化工程とは別
の工程で熱処理を行なうことになるので、多層化工程で
の抵抗値変化を生ずることが抑えられる。また、実装の
仕方に応じて、電極をつけたり、ビアホール穴を形成し
たり、拡大層、配線層もあらかじめ形成しておく。
【0107】図10に、このような内蔵用の薄膜抵抗素
子の構成の一例を示す。
【0108】同図に示す薄膜抵抗素子は、ビアホール用
貫通孔102を形成したベース基板101に、貫通孔1
02を中心として、リング状の抵抗薄膜103を設け、
この抵抗薄膜103のリング内周に、貫通孔102を通
して素子外部と接続するための電極104を設け、外周
に、これと対向する電極105を設けて構成される。な
お、電極は、多層配線基板に実装後の多層化プロセスに
おいて設けてもよい。
【0109】抵抗薄膜103の抵抗値の制御は、基板間
のバラツキ低減のためには、電極間寸法の加減,酸化還
元制御などによって行い、基板内のバラツキ低減の場合
は、レーザトリミングなどで行う。
【0110】貫通孔102の形成は、レーザ穴あけやホ
トリソグラフィとウェットあるいはドライエッチングな
どで行う。
【0111】上記素子を搭載するベース基板101とし
ては、可及的に薄い無機膜、例えばセラミックス、ガラ
スあるいは有機膜、例えばポリイミドフィルムなどが用
いられる。補強のために後刻エッチアウトできるZn、
Ni、Alなどの金属板上に形成した無機膜あるいは有
機膜を用いることもできる。
【0112】
【実施例13】以上のようにして作製した抵抗素子板を
搭載する方法としては、スケルトン構造の配線上、
最上層のホトレジスト上に導電膜を形成して、そのうえ
に粘着材または接着材つきの抵抗素子基板をもってく
る、無溶剤型耐熱ワニスを加熱硬化した状態の多層配
線基板(ただし端子は露呈)上にもってくる方法などが
ある。
【0113】図10に、薄膜抵抗素子を多層配線基板に
搭載する本実施例の態様を示す。まず、多層配線基板の
薄膜抵抗素子がその上に搭載される層200に、レジス
ト203を用いてパターンを設定し、電気メッキ等によ
り、導体、例えば銅を成長させて、ビアホール201を
設ける。さらに、このビアホール201上に、例えば、
スパッタリングにより、Cr/Cu/Cr膜を形成し
て、パッド202をビアホール201と電気的に接続し
た状態で設ける。このパッド202は、ビアホール20
1と抵抗素子の貫通孔102との位置整合の誤差を吸収
して、電気的に確実に接続するためのものである。従っ
て、ビアホール201および/または貫通孔102の径
を大きく形成する場合には、省略することができる。
【0114】次に、抵抗素子を、上記パッド202と貫
通孔102とを位置整合させて多層配線基板の搭載層2
00の上面に、例えば接着剤204を用いて固着する。
この後、ドライエッチングにより、貫通孔102内をエ
ッチングして、底部にある接着剤等の有機物を除去する
と共に、パッド202のCrをエッチング除去してCu
を露出させて、Cuを該貫通孔102内に充填して、ビ
アホール205を形成する。このビアホール205によ
り、抵抗素子の電極104と多層配線基板のビアホール
201とが接続される。
【0115】なお、他の電極105は、ベース基板10
1上に共通電極として図示しない配線を設け、この配線
を、上記の電極と同様に、貫通孔を介して下部の多層基
板のビアホールと接続するか、この共通電極上にビアホ
ールを形成して上部の配線層と接続する。
【0116】また、この抵抗素子層には、図示していな
いが、抵抗素子とは接続されないビアホールが設けられ
る。このビアホールは、上記した共通電極とは絶縁され
る。上述した例では、電極104および105が予め設
けてあるが、ビアホール205を設けた後に、これらを
設けてもよい。また、貫通孔102がある程度径が大き
くでき、また、壁面を傾斜させることができる場合に
は、導体をめっきせず、スパッタリングで形成する電極
104の一端をパッド202に直接接触させて形成する
ことにより接続を行ってもよい。
【0117】また、上記の例では、抵抗素子の設けてあ
る側を上面としているが、抵抗素子面を下面側として搭
載してもよい。
【0118】さらに、この抵抗素子は、ベース基板のす
ぐ上、多層に形成される配線層の間、拡大層、最上層等
に、適宜搭載することができる。抵抗素子の上面に、抵
抗素子を製造する際に、拡大層等の配線層を併せて設け
てもよい。
【0119】抵抗素子を搭載する工程は、上記したスケ
ルトン構造を形成するために各層を順次形成している中
で行うことができる。なお、この抵抗素子を適宜層状に
配置することにより、スケルトン構造を設ける際の、補
強板として機能させることができる。
【0120】また、抵抗素子は、スケルトン構造の中
間、あるいは最上層に搭載されるときは、耐熱無溶剤型
ワニスを充填硬化した後でもよい。この場合でも、耐熱
無溶剤型ワニスは、平坦性に優れているめた、電極の接
続が容易である。
【0121】なお、上述した抵抗素子は、スケルトン構
造の多層配線基板に搭載することに好適であるが、これ
に限らず、従来の溶剤型ワニスを用いた逐次多層化法に
よる多層配線基板にも搭載することができる。この場
合、上述した実装手法を適用することができる。
【0122】また、搭載できる素子は、抵抗に限らず、
コンデンサ等の各種回路素子が可能である。
【0123】次に、上述した本発明の各種実施例に関す
る工程数短縮効果について述べる。従来の溶剤型ワニス
を用いた逐次多層化法でn層の基板を作る場合、レジス
ト塗布、露光、現像、定着などを行った穴あけ加工され
たレジスト層形成がn回、その除去がn回、下地導電膜
の形成がn/2回、その除去も同じくn/2回、溶剤型
ワニス塗布n回、研削、研磨による平坦化にn回と、合
計5n回を要する。これに対して、本発明では、穴あけ
加工されたレジスト層形成がn回、その除去が1回、下
地導電膜の形成がn/2回、その除去が1回、無溶剤型
ワニスの充填1回、研削、研磨無しで、合計(3/2n
+2)回である。
【0124】30層の層数を積み上げるとすると、従来
法で150回、本発明法で47回となり、工程数は、お
およそ見積もって1/3に短縮される。
【0125】前記したように、本発明のプロセスではボ
イドレス絶縁が容易であり、研削、研磨工程を含まない
ので欠陥の原因となる異物発生を防いでいる。
【0126】また、上記の信頼性、製造歩留り向上の他
に、セラミックスなどからなる無機絶縁基板を上層、あ
るいは中間層として設置可能であり、LSIとの熱膨張
係数の整合による接続信頼性向上、あるいは薄膜抵抗や
コンデンサなどの回路素子を内蔵化可能なので機能性と
実装密度を飛躍的に向上できる効果がある。これらの諸
効果を生むもととなるのは、本発明による基板形成方式
と無溶剤型耐熱ポリマー材料のそれぞれの進歩と相乗的
な作用効果とによるものである。
【0127】
【実施例14】 (モジュールの作成) 図12に作成したモジュールの概略図を示す。出来上が
った厚膜・薄膜混成基板106の裏面のピン付けパッド
108に高温半田109を乗せ、接続部のみを局部的に
約350℃に加熱してガイド穴に入れたピン110を接
続・固定する。次に基板表面の半導体素子実装用表面パ
ッド107に半田111を乗せ、約250℃に加熱して
4個のLSI112を電気的に接続及び固定する。更
に、LSI裏面上に導電性・良熱伝導性の耐熱ゴム板1
14を接着する。最後に基板表面の半田封止部に低温半
田113を乗せ、約200℃に加熱してLSIを空冷す
るための冷却ファン115を一体成型したコバール封止
キャップ116を接続し、封止キャップ内面が良熱伝導
性耐熱ゴムに接触するようにしてモジュールを完成す
る。
【0128】なお、上記モジュールのLSIとしては、
論理LSIを1個,メモリーLSIを3個を用いた。
【0129】 (計算機の作成) 上記モジュール117をプリント基板118上に16個
搭載して、図13に示す論理パッケージを形成した。
【0130】この論理パッケージに記憶パッケージ、入
出力処理パッケージを組み合わせて計算機を構成した。
【0131】
【発明の効果】本発明は以上説明してきた様な構成及び
製法になっているので、以下に記載した様な効果を奏す
る。即ち、モジュールとしては、 (1)モジュールの製造期間を短縮できる。これは、基
板を製造開始してから完成する迄の期間を大幅に短縮で
きるためである。
【0132】 (2)モジュールの製造歩留を向上できる。これは、基
板の製造工程数を従来より大幅に低減できるため、基板
の製造歩留が向上し、結果的にはモジュールの製造歩留
が向上するものである。
【0133】 (3)モジュールの信頼性を向上でき、更に長寿命化で
きる。これは、基板の製造工程数の低減によるためであ
る。一例として、絶縁層間の界面数は、従来の逐次に絶
縁層を形成する場合と比較して低減している。この結
果、界面での剥離、異物の混入等の信頼度の低減要因が
減少している。
【0134】 計算機としては、下記の効果がある。
【0135】 (1)計算機の製造期間を短縮できる。これは、基板を
製造開始してから完成する迄の期間を大幅に短縮できる
ためである。
【0136】 (2)計算機の製造歩留を向上できる。これは、基板の
製造工程数を従来より大幅に低減できるため、基板の製
造歩留が向上し、結果的には計算機の製造歩留が向上す
るものである。
【0137】 (3)計算機の信頼性を向上でき、更に長寿命化でき
る。これは、基板の製造工程数の低減によるためであ
る。一例として、絶縁層間の界面数は、従来の逐次に絶
縁層を形成する場合と比較して低減している。この結
果、界面での剥離、異物の混入等の信頼度の低減要因が
減少している。
【0138】 (4)計算機の高速化が可能となる。これ、基板製造に
使用する、絶縁材料として、信号遅延を少なくできる低
誘電率材料を適用することが、容易になるためである。
一例として、実施例に示して耐熱無溶剤ワニスであるベ
ンゾシクロブテンを含むレジンは従来ポリイミド(3.0
以上)と比較して、低誘電率(2.5)である。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の製造方法の一例を
示す工程図である。
【図2】本発明を実施する面積の大きい基板の一例を示
す斜視図である。
【図3】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図4】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図5】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図6】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図7】本発明に係る多層配線基板の製造方法におい
て、ベース基板を平坦化する方法を示す工程図である。
【図8】図7のベース基板を用いて多層配線基板を製造
する場合の工程図である。
【図9】従来の多層配線基板の製造方法を示す工程図で
ある。
【図10】(a)は多層配線基板に内蔵させることに好
適な薄膜抵抗素子の実施例を示す断面図である。(b)
は(a)の要部平面図である。
【図11】薄膜抵抗素子を多層配線基板に搭載した状態
の一例を示す断面図である。
【図12】本発明に係る厚膜・薄膜混成モジュールを示
す断面図である。
【図13】本発明に係る計算機の論理パッケージの外観
図である。
【符号の説明】
1.ベース基板 1.下地金属膜 3.レジスト 4.穴 5.導体 6.ビアホール層 7.X層 8.ビアホール層 9.Y層 10.ビアホール層 11.グランド層 12.ビアホール層 13.支持層 14.固定板 15.空間 106.厚膜・薄膜混成基板 107.半導体素子実装用表面パッド 108.セラミック基板裏面のピン付けパッド 109.高温半田 110.接続ピン 111.半田 112.LSI 113.低温半田 114.良伝導性耐熱ゴム 115.冷却ファン 116.コバール封止キャツプ 117.厚膜・薄膜混成モジュール 118.プリント基板
フロントページの続き (56)参考文献 特開 平2−26092(JP,A) 特開 昭60−180197(JP,A) 特開 昭59−40598(JP,A) 特開 昭63−202091(JP,A) 特開 平2−56999(JP,A) 特開 平3−3298(JP,A) 特開 昭54−163360(JP,A) 特開 昭58−121698(JP,A) 特開 昭63−276257(JP,A) 特開 平2−83994(JP,A) 特開 平3−55236(JP,A) 特開 平4−369898(JP,A) (58)調査した分野(Int.Cl.6,DB名) H05K 3/46

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより第1番目の層を形成し、前記下
    地金属層の形成から前記導体充填までの工程を複数回繰
    り返して多層構造を形成し、しかる後、前記レジスト層
    又はポリマー層および配線導体又はビアホール導体の下
    部に接する部分以外の前記下地金属層を溶解除去してス
    ケルトン構造の配線を形成し、該スケルトン構造の配線
    間の空間を無溶剤型耐熱ワニスで充填、硬化することを
    特徴とする多層配線基板の製造方法。
  2. 【請求項2】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより第1番目の層を形成し、前記下
    地金属層の形成から前記導体充填までの工程を複数回繰
    り返して多層構造を形成し、しかる後、前記レジスト層
    又はポリマー層および配線導体又はビアホール導体の下
    部に接する部分以外の前記下地金属層を溶解除去してス
    ケルトン構造の配線を形成し、該スケルトン構造の配線
    を溶剤型耐熱ワニスで被覆することを特徴とする多層配
    線基板の製造方法。
  3. 【請求項3】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより第1番目の層を形成し、前記下
    地金属層の形成から前記導体充填までの工程を複数回繰
    り返して多層構造を形成し、しかる後、前記レジスト層
    又はポリマー層および配線導体又はビアホール導体の下
    部に接する部分以外の前記下地金属層を溶解除去してス
    ケルトン構造の配線を形成し、該スケルトン構造の配線
    を溶剤型耐熱ワニスで被覆した後、前記配線間の空間を
    無溶剤型耐熱ワニスで充填、硬化することを特徴とする
    多層配線基板の製造方法。
  4. 【請求項4】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体を充
    填することによりビアホール層を形成し、前記下地金属
    層の形成から前記ビアホール層の形成までの工程を複数
    回繰り返して多層構造を形成し、しかる後、前記レジス
    ト層又はポリマー層および配線導体又はビアホール導体
    の下部に接する部分以外の前記下地金属層を溶解除去し
    てスケルトン構造の配線を形成し、該スケルトン構造の
    配線間の空間を無溶剤型耐熱ワニスで充填、硬化するこ
    とを特徴とする多層配線基板の製造方法。
  5. 【請求項5】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体を充
    填することによりビアホール層を形成し、前記下地金属
    層の形成から前記ビアホール層の形成までの工程を複数
    回繰り返して多層構造を形成し、しかる後、前記レジス
    ト層又はポリマー層および配線導体又はビアホール導体
    の下部に接する部分以外の前記下地金属層を溶解除去し
    てスケルトン構造の配線を形成し、該スケルトン構造の
    配線を溶剤型耐熱ワニスで被覆することを特徴とする
    層配線基板の製造方法。
  6. 【請求項6】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体
    填することによりビアホール層を形成し、前記下地金属
    層の形成から前記ビアホール層の形成までの工程を複数
    回繰り返して多層構造を形成し、しかる後、前記レジス
    ト層又はポリマー層および配線導体又はビアホール導体
    の下部に接する部分以外の前記下地金属層を溶解除去し
    てスケルトン構造の配線を形成し、該スケルトン構造の
    配線を溶剤型耐熱ワニスで被覆した後、前記配線間の空
    間を無溶剤型耐熱ワニスで充填、硬化することを特徴と
    する多層配線基板の製造方法。
  7. 【請求項7】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体
    填することによりビアホール層を形成して配線層とビア
    ホール層の2層構造とし、しかる後、前記レジスト層又
    はポリマー層および配線導体又はビアホール導体の下部
    に接する部分以外の前記下地金属層を溶解除去して2層
    のスケルトン構造の配線を形成し、該スケルトン構造の
    配線間の空間を無溶剤型耐熱ワニスで充填、硬化するこ
    とを特徴とする多層配線基板の製造方法。
  8. 【請求項8】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体を充
    填することによりビアホール層を形成して配線層とビア
    ホール層の2層構造とし、しかる後、前記レジスト層又
    はポリマー層および配線導体又はビアホール導体の下部
    に接する部分以外の前記下地金属層を溶解 除去して2層
    のスケルトン構造の配線を形成し、該スケルトン構造の
    配線を溶剤型耐熱ワニスで被覆することを特徴とする
    層配線基板の製造方法。
  9. 【請求項9】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体を充填することにより配線層を形成し、該配線層の上
    に穴あけ加工されたレジスト層又はポリマー層を形成
    し、該穴内に前記配線層の導体を電気めっきの電極ある
    いは無電解めっきの下地膜としてめっきにより導体を充
    填することによりビアホール層を形成して配線層とビア
    ホール層の2層構造とし、しかる後、前記レジスト層又
    はポリマー層および配線導体又はビアホール導体の下部
    に接する部分以外の前記下地金属層を溶解除去して2層
    のスケルトン構造の配線を形成し、該スケルトン構造の
    配線を溶剤型耐熱ワニスで被覆した後、前記配線間の空
    間を無溶剤型耐熱ワニスで充填、硬化することを特徴と
    する多層配線基板の製造方法。
  10. 【請求項10】多層構造を形成した後スケルトン構造の
    配線とする前に、多層構造の最上層の上に配線の固定板
    を設けることを特徴とする請求項1乃至9のいずれかに
    記載の多層配線基板の製造方法。
JP3025983A 1990-03-19 1991-02-20 多層配線基板及びその製造方法 Expired - Fee Related JP2841888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3025983A JP2841888B2 (ja) 1990-03-19 1991-02-20 多層配線基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-69259 1990-03-19
JP6925990 1990-03-19
JP3025983A JP2841888B2 (ja) 1990-03-19 1991-02-20 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04211194A JPH04211194A (ja) 1992-08-03
JP2841888B2 true JP2841888B2 (ja) 1998-12-24

Family

ID=26363700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3025983A Expired - Fee Related JP2841888B2 (ja) 1990-03-19 1991-02-20 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2841888B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755019B2 (ja) * 1992-03-03 1998-05-20 日本電気株式会社 多層配線基板の製造方法
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
KR102041646B1 (ko) * 2014-05-13 2019-11-07 삼성전기주식회사 전극 구조체

Also Published As

Publication number Publication date
JPH04211194A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
KR930010063B1 (ko) 다층배선기판 및 그 제조 방법
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5280309B2 (ja) 半導体装置及びその製造方法
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
WO2003100851A1 (fr) Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs
JP2003304065A (ja) 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
KR100452820B1 (ko) 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
US20060017133A1 (en) Electronic part-containing elements, electronic devices and production methods
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP2003007894A (ja) ボール・グリッド・アレイ・モジュール及びその製造方法
JPH04277696A (ja) 多層配線基板及びその製造方法
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
JP2006228919A (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP2841888B2 (ja) 多層配線基板及びその製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
JPH09214141A (ja) 配線構造
JPH04369898A (ja) 多層配線基板及びその製造方法
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US7427716B2 (en) Microvia structure and fabrication
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법
JPH11168279A (ja) 多層回路基板及びその製造方法
JP2002151622A (ja) 半導体回路部品及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees