JP2917867B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2917867B2
JP2917867B2 JP7206374A JP20637495A JP2917867B2 JP 2917867 B2 JP2917867 B2 JP 2917867B2 JP 7206374 A JP7206374 A JP 7206374A JP 20637495 A JP20637495 A JP 20637495A JP 2917867 B2 JP2917867 B2 JP 2917867B2
Authority
JP
Japan
Prior art keywords
film
multilayer wiring
wiring board
resin
flame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7206374A
Other languages
English (en)
Other versions
JPH0955584A (ja
Inventor
直典 下戸
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7206374A priority Critical patent/JP2917867B2/ja
Priority to US08/696,645 priority patent/US5889233A/en
Priority to KR1019960033721A priority patent/KR100256282B1/ko
Publication of JPH0955584A publication Critical patent/JPH0955584A/ja
Application granted granted Critical
Publication of JP2917867B2 publication Critical patent/JP2917867B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/012—Flame-retardant; Preventing of inflammation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積度が高く、かつ高
速動作が要求される半導体デバイスを搭載する配線基板
技術に関する。
【０００２】
【従来の技術】最近の半導体デバイスの高速かつ高集積
化に伴い、これを搭載する多層配線基板を構成する層間
絶縁膜には、耐熱性を有し、併せて低誘電率、低吸水
率、高密着性などを有する材料が要求されている。現
在、これらの特性を有するものとして、ベンゾシクロブ
テン樹脂がよく知られている。特に、ベンゾシクロブテ
ン樹脂は、銅との密着性がよく、また吸水率が低く、か
つ分子構造上の特徴から銅とのマイグレーションも起こ
らないので、図２に示すような銅を主成分とするベンゾ
シクロブテン樹脂絶縁膜から構成される多層配線基板が
開発されている（例えば特公平７−１９９７３号公
報）。
【０００３】すなわち、シリコンウェハ、セラミック、
プリント基板などからなる基材２１上に、導体配線層２
２が設けられている。この上に、ベンゾシクロブテン樹
脂絶縁膜２３が設けられ、上下導体配線を電気的に接続
させるためのヴィアホール２４が形成される。さらにそ
の上に、銅配線２５が形成される。以後、ベンゾシクロ
ブテン樹脂絶縁膜と銅などの導体配線を必要なだけ交互
に積層させていくことによって、多層配線基板が完成さ
れる。
【０００４】
【発明が解決しようとする課題】上述のベンゾシクロブ
テン樹脂は、耐熱性を有し、かつ低誘電率、低吸水率な
どの特性をバランスよく有し、優れた層間絶縁膜用材料
である。しかしながら、ベンゾシクロブテン樹脂は、Ｕ
Ｌ９４規格のＶ−０クラスに相当する難燃性を有してお
らず、たとえば大型コンピュータのように発熱量、消費
電力量が大きく、厳しい信頼性が要求される電子機器に
おいては、これを層間絶縁膜に用いた多層配線基板を適
用できない問題点がある。
【０００５】この種の電子機器に適用されているプリン
ト配線板は、エポキシ、あるいはポリイミド系の樹脂に
より構成されているが、さまざまな難燃剤を混入させる
ことにより、ＵＬ９４規格のＶ−０相当の難燃性が実現
されている。
【０００６】ベンゾシクロブテン樹脂もこれと同じよう
な要領で難燃剤を混入させることにより、Ｖ−０相当の
難燃性を得ることができる。しかしながら、耐熱性、電
気特性などが低下し、ベンゾシクロブテン樹脂本来の性
能が損なわれるといった問題点が生じる。
【０００７】本発明の目的は、ベンゾシクロブテン樹脂
本来の優れた性能を損なうことなく、難燃性の有する層
間絶縁膜で多層配線基板を提供することである。
【０００８】
【課題を解決するための手段】上記の課題は、ベンゾシ
クロブテン樹脂よりなる層間絶縁膜と、配線材料とから
なる薄膜多層配線基板の表層に、難燃性を有する樹脂膜
を形成したことにより解決できる。特に、耐熱性を有す
る樹脂を用いることが、信頼性にも優れ好適である。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明における多層配線基板の断面構成図
を示す一実施例である。
【００１０】シリコン、セラミック、あるいは難燃性を
有するプリント配線板などから構成されるベース基板１
上に、銅配線２とベンゾシクロブテン樹脂膜３よりなる
薄膜多層配線４が設けられ、チップと電気的に接続する
ためのパッド５が表層に形成される。
【００１１】次に、ＵＬ９４規格でＶ−０相当の難燃性
を有する難燃性樹脂膜６を表面にコーティングし、フォ
トリソプロセスによりパッド５上の難燃性樹脂膜６をエ
ッチングして多層配線基板が完成される（図１ａ）。難
燃性樹脂膜６には、フッ素樹脂、あるいはポリイミドな
ど耐熱性を有する樹脂が信頼性上最も望ましいが、比較
的耐熱性がありチップ実装などの後工程に耐え得るもの
であれば、エポキシ樹脂なども適用することができる。
【００１２】またパッド５がさほど微細なものではな
く、難燃性樹脂膜６に精度のよいエッチング工程を必要
としないときには、印刷法などにより難燃性樹脂膜６を
形成することもできる。このときには、プリント配線板
などにも用いられているソルダーレジストなどが、製造
プロセスコストも安く好適である。
【００１３】さらに、ベンゾシクロブテン樹脂膜３はさ
まざまな材料との密着性が良好であることから、上述し
た燃燃性樹脂膜６のほかに、酸化シリコン、あるいは窒
化シリコン膜などの不燃性な無機膜を用いることもでき
る。このときには、たとえば減圧ＣＶＤ法などにより窒
化シリコン膜を薄膜多層配線４の表面に形成し、フォト
リソプロセスを用いてパッド５上の窒化シリコン膜をエ
ッチングすることにより、無機膜からなる不燃性マウン
ト７を形成することができる（図１ｂ）。
【００１４】ベース基板１に相当するものとしてエポキ
シ樹脂プリント基板（ＦＲ−４）を用い、この上に膜厚
４μm の銅配線と膜厚１０μm のベンゾシクロブテン樹
脂膜をそれぞれ交互に３層ずつ形成してなる多層配線基
板の燃焼性試験をＵＬ９４規格に沿って行ったところ、
試験片１０個の平均焼成時間は１８秒であった。一方、
この多層配線基板上に難燃性樹脂膜６に相当するものと
して、膜厚５μm のフッ素樹脂膜（旭硝子社製商品名サ
イトップ）を形成したものを同様に燃焼性試験を行った
ところ、試験片１０個の平均焼成時間は、２秒（Ｖ−０
相当）であった。
【００１５】また、同様に不燃性膜７として膜厚０．５
μm のシリコン膜を形成したものの平均焼成時間は、
１．５秒であった。
【００１６】
【発明の効果】本発明は、ベンゾシクロブテン樹脂を層
間絶縁膜に用いた多層配線基板において、表層に難燃性
を有する樹脂膜を形成したので、ベンゾシクロブテン樹
脂本来の優れた電気的特性を損なうことなく、難燃性を
有する多層配線基板を形成することができる。
【００１７】本発明を実施することにより、たとえば大
型コンピュータのように発熱量、消費電力量が大きく、
厳しい信頼性が要求される電子機器においても適用でき
る多層配線基板を形成することができる。
【図面の簡単な説明】
【図１】本発明における多層配線基板の断面構成図を示
した一実施例である。
【図２】従来技術による半導体パッケージを示した断面
構成図である。
【符号の説明】
１ ベース基板 ２ 銅配線 ３ ベンゾシクロブテン樹脂膜 ４ 薄膜多層配線 ５ パッド ６ 難燃性樹脂膜 ７ 不燃性膜 ２１ 基材 ２２ 導体配線層 ２３ ベンゾシクロブテン樹脂絶縁膜 ２４ ヴィアホール ２５ 銅配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−257664（ＪＰ，Ａ) 特公 平７−19973（ＪＰ，Ｂ２) 39ｔｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯ ＭＰＯＮＥＮＴＳ ＣＯＮＦＥＲＥＮＣ Ｅ 1989 ＰＲＯＣＥＥＤＩＮＧＳ Ｍ ａｙ 22−24，1989，ｐ．127−134 (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46,1/03

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】ベンゾシクロブテン樹脂よりなる層間絶縁
    膜と、配線材料とからなる薄膜多層配線基板の表層に、
    難燃性を有する樹脂膜を形成したことを特徴とする多層
    配線基板。
  2. 【請求項２】難燃性を有する樹脂膜が、耐熱性樹脂であ
    ることを特徴とする請求項１記載の多層配線基板。
  3. 【請求項３】難燃性を有する樹脂膜が、フッ素樹脂、ポ
    リイミド、エポキシ樹脂のいずれかから選ばれた材料よ
    りなることを特徴とする請求項１記載の多層配線基板。
JP7206374A 1995-08-14 1995-08-14 多層配線基板 Expired - Fee Related JP2917867B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7206374A JP2917867B2 (ja) 1995-08-14 1995-08-14 多層配線基板
US08/696,645 US5889233A (en) 1995-08-14 1996-08-14 Multilayer wiring structure
KR1019960033721A KR100256282B1 (ko) 1995-08-14 1996-08-14 다층배선 구조체 및 그를 갖는 다층배선 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7206374A JP2917867B2 (ja) 1995-08-14 1995-08-14 多層配線基板

Publications (2)

Publication Number Publication Date
JPH0955584A JPH0955584A (ja) 1997-02-25
JP2917867B2 true JP2917867B2 (ja) 1999-07-12

Family

ID=16522278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7206374A Expired - Fee Related JP2917867B2 (ja) 1995-08-14 1995-08-14 多層配線基板

Country Status (3)

Country Link
US (1) US5889233A (ja)
JP (1) JP2917867B2 (ja)
KR (1) KR100256282B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234757B2 (ja) * 1995-12-05 2001-12-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層配線基板及びその製造方法
US6904675B1 (en) 1996-09-27 2005-06-14 Hewlett-Packard Development, L.P. Method of forming electrical interconnects having electromigration-inhibiting plugs
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
JP3033539B2 (ja) * 1997-08-26 2000-04-17 日本電気株式会社 キャリアフィルムおよびその製造方法
KR100521260B1 (ko) * 1998-06-22 2005-12-29 삼성전자주식회사 회로 연결 장치 및 이를 포함하는 유연성 인쇄 회로 기판
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP4945880B2 (ja) * 2002-12-16 2012-06-06 大日本印刷株式会社 フラットケーブル被覆材及びフラットケーブル
JP2004221449A (ja) * 2003-01-17 2004-08-05 Sumitomo Metal Mining Co Ltd 多層配線基板およびその製造方法
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
WO2018060247A1 (en) 2016-09-27 2018-04-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Flame retardant structure for component carrier
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226737A (en) * 1977-11-10 1980-10-07 Milliken Research Corporation Polycycloaliphatic polyamines
JPS6265317A (ja) * 1985-09-17 1987-03-24 Mitsubishi Electric Corp 半導体単結晶膜形成のためのウエハ構造
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
JPH02275664A (ja) * 1989-04-17 1990-11-09 Nec Corp 基準電圧発生回路
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JP2841888B2 (ja) * 1990-03-19 1998-12-24 株式会社日立製作所 多層配線基板及びその製造方法
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
JP3048722B2 (ja) * 1991-12-04 2000-06-05 日本シイエムケイ株式会社 プリント配線板
US5225315A (en) * 1991-09-19 1993-07-06 Dymax Corporation Water soluble formulation for masking and the like, and method utilizing the same
EP0552058B1 (en) * 1992-01-17 1996-12-18 Fujitsu Limited Method of producing multi-layered wiring substrate
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
JP3264740B2 (ja) * 1993-06-29 2002-03-11 千代田化工建設株式会社 反力杭併用による杭の載荷試験装置及び載荷試験方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
３９ｔｈ ＥＬＥＣＴＲＯＮＩＣ ＣＯＭＰＯＮＥＮＴＳ ＣＯＮＦＥＲＥＮＣＥ １９８９ ＰＲＯＣＥＥＤＩＮＧＳ Ｍａｙ ２２−２４，１９８９，ｐ．１２７−１３４

Also Published As

Publication number Publication date
US5889233A (en) 1999-03-30
KR100256282B1 (ko) 2000-05-15
JPH0955584A (ja) 1997-02-25
KR970013223A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US6863962B2 (en) Sheet for a thermal conductive substrate, a method for manufacturing the same, a thermal conductive substrate using the sheet and a method for manufacturing the same
TWI389608B (zh) 嵌入有組件之配線基板及其製造方法
US6242279B1 (en) High density wire bond BGA
US7098533B2 (en) Printed circuit board with a heat dissipation element and package comprising the printed circuit board
JP2917867B2 (ja) 多層配線基板
KR20060134393A (ko) 전자부품 내장 인쇄회로기판 및 그 제작방법
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JPH08316377A (ja) 電子パッケージング構造
JP2002093957A (ja) 電子回路装置およびその製造方法
JPH1154939A (ja) 配線基板
KR100687689B1 (ko) 내층 패널, 내층 패널의 제작 방법 및 내층 패널을 포함하는 인쇄 배선 기판
JP2001274556A (ja) プリント配線板
KR20070076798A (ko) 임베디드 인쇄회로기판 및 그 제작방법
US5347091A (en) Multilayer circuit card connector
US6440641B1 (en) Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP2630293B2 (ja) 多層配線基板
KR100650707B1 (ko) 임베디드 인쇄회로기판 및 그 제작 방법
JP2001251057A (ja) 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス
Balde Multichip packaging and the need for new materials
CN219227949U (zh) 电路板组件
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
KR100594454B1 (ko) 이동단말기용 인쇄회로기판 장치
JP3036236B2 (ja) 回路基板
JP2004289006A (ja) カーボンアルミ芯基板
JPH04133394A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees