TWI389608B - 嵌入有組件之配線基板及其製造方法 - Google Patents

嵌入有組件之配線基板及其製造方法 Download PDF

Info

Publication number
TWI389608B
TWI389608B TW098133920A TW98133920A TWI389608B TW I389608 B TWI389608 B TW I389608B TW 098133920 A TW098133920 A TW 098133920A TW 98133920 A TW98133920 A TW 98133920A TW I389608 B TWI389608 B TW I389608B
Authority
TW
Taiwan
Prior art keywords
component
resin
main surface
core
thermal expansion
Prior art date
Application number
TW098133920A
Other languages
English (en)
Other versions
TW201026178A (en
Inventor
Shinya Suzuki
Kenichi Saita
Shinya Miyamoto
Shinji Yuri
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201026178A publication Critical patent/TW201026178A/zh
Application granted granted Critical
Publication of TWI389608B publication Critical patent/TWI389608B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

嵌入有組件之配線基板及其製造方法
本發明係有關於一種嵌入有組件之配線基板，其中嵌入有一像陶瓷電容器之板狀組件，以及有關於其製造方法。
最近，已增加用以做為電腦之微處理器等之半導體積體電路元件(IC晶片)的功能之速度及等級。隨著這樣的趨勢，增加該等IC晶片之端子的數目，以及減少該等端子間之間距。通常，在該IC晶片之底部上，以一陣列形狀緊密地配置複數個端子，以及這樣的端子組以覆晶形式連接至母板側之一端子組。然而，在該IC晶片側之端子組與該母板側之端子組間的端子之間距有大的差異。因此，很難直接連接該IC晶片至該母板。於是，常常使用一種技術，其中製造一藉由在用於IC晶片安裝之配線基板上安裝該IC晶片之封裝體，以及在該母板上安裝該封裝體。在該用於IC晶片安裝之用以裝配這樣型態之封裝體的配線基板方面，已提出一種配置用以減少該IC晶片之切換雜訊及穩定電源電壓的電容器之技術。舉例來說，已提出一配線基板，其中在一由高分子量材料所製成之核心基板中埋入一具有約略板狀之陶瓷電容器，以及在該核心基板之正面及背面上形成複數個增建層(buildup layer)(例如，見專利文件1)。
特別地，在專利文件1所揭露之配線基板中，在該由樹脂所製成之核心基板上所形成之一容納孔部中容納該陶瓷電容器，以及以一由環氧樹脂等所形成之成型樹脂(樹脂填充部)填充該容納孔部之內壁面與該陶瓷電容器間之間隙。此外，在專利文件1所揭露之配線基板上，在一增建層上以一陣列形狀形成用以連接至該IC晶片之端子墊，以及在另一增建層上以一陣列形狀形成用以連接至該母板之端子墊。另外，在該配線基板中，在該IC晶片用之安裝表面上所配置之端子墊中配置焊料凸塊。
[專利文件1]日本未審查專利申請案公開第2007-103789-A號(第1圖等)
本發明所要解決之問題
用以裝配上述配線基板之該核心基板、該陶瓷電容器及該樹脂填充部具有不同熱膨脹係數(CTE)，以及因此，會有該配線基板之最上層因熱膨脹係數之失配(mismatch)而膨脹的情況。甚至當一上面未安裝一IC晶片之配線基板因在一製造製程中被加熱至該焊料熔化溫度而膨脹時，該膨脹會因該溫度減少而消失。然而，當使用一焊接法在該配線基板上安裝一IC晶片時，在該膨脹消失前，該焊料開始凝固。於是，保持該膨脹在那個時間之形狀。在這樣的情況中，可能會有下列問題：在該膨脹之影響下使該等焊料凸塊變厚，以致於構成短路。
在上述配置(configuration)之配線基板方面，當在該配線基板中所嵌入之該陶瓷電容器的尺寸大於該IC晶片之尺寸，以及該IC晶片安裝區域係設置成與該樹脂填充部之上側部分重疊(例如，專利文件1之配線基板)時，該基板之最上層的膨脹變小，以及因而，該等焊料凸塊構成短路之可能性變低。相反地，在一配線基板中，其中該IC晶片之尺寸大於該陶瓷電容器之尺寸，以及裝配一大於該樹脂填充部之IC晶片安裝區域，該最上層之膨脹變大，以及因而，該等焊料凸塊構成短路之可能性變高。
有鑑於上述問題，建構本發明。於是，本發明之一第一目的係要提供一種嵌入有組件之配線基板，其能抑制在一晶片組件之安裝區域中的膨脹及防止焊料凸塊之短路的形成。此外，本發明之一第二目的係要提供一種製造上述嵌入有組件之配線基板的方法。
在第一觀點中，藉由提供一嵌入有組件之配線基板來完成本發明之上述目的，其中該嵌入有組件之配線基板包括：一核心基板，由樹脂所形成，包括一核心主面、一核心背面及一在該核心主面側上具有一開口之容納孔部；一板狀組件，由一陶瓷材料所形成，其具有一組件主面及一組件背面，且在該核心主面與該組件主面係配置成面向同一側之情況中被容納於該容納孔部中；一樹脂填充部，填充於該容納孔部之內壁面與該板狀組件間之間隙及固定該板狀組件至該核心基板；以及一配線堆疊部，藉由交替地堆疊樹脂內層絕緣層與一導電層於該核心主面與該組件主面上所形成，及具有在一用以安裝一在該最上層上所裝配之晶片組件的安裝區域內所配置之複數個焊料凸塊，其中當從該核心主面側觀看時，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部在一等於或高於其玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α2)係設定成大於在該溫度範圍內該板狀組件之熱膨脹係數的數值及設定成小於在該溫度範圍內該核心基板之熱膨脹係數的數值。
依據本發明之上述觀點，當從該核心主面側觀看，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方。因此，如同在該傳統技術中，當該核心基板、該板狀組件及該樹脂填充部之熱膨脹係數具有大的失配時，該安裝區域膨脹。相反地，依據本發明，在等於或高於該玻璃轉變溫度之溫度範圍的該樹脂填充部之熱膨脹係數係設定成大於該板狀組件之熱膨脹係數的數值，以及係設定成小於該核心基板之熱膨脹係數的數值。於是，可抑制在該等焊料凸塊被熔化之溫度範圍內上述三個組件之熱膨脹係數的失配。結果，甚至當加熱該配線基板至該焊料熔化溫度，以便安該晶片組件時，可抑制該晶片組件之安裝區域的膨脹，以致於防止該等焊料凸塊之短路。
在本發明之另一觀點中，上述熱膨脹係數之數值(CTE α2)係大於藉由減少在該溫度範圍內該板狀組件的熱膨脹係數之數值有10%所獲得之數值，及係設定成小於藉由增加在該溫度範圍內該核心基板之熱膨脹係數的數值有10%所獲得之數值。
在一較佳實施例中，在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)，與在低於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α1)間的差之絕對值等於或小於50ppm/℃。在這樣的情況中，甚至在低於該玻璃轉變溫度之溫度範圍內可抑制該等熱膨脹係數的失配。於是，可確實抑制該晶片組件之安裝區域的膨脹。
在另一較佳實施例中，在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)等於或小於90ppm/℃。在另一較佳實施例中，在等於或高於該玻璃轉變溫度之溫度範圍內，該樹脂填充部之熱膨脹係數的數值(CTE α2)等於或小於60ppm/℃。藉由減少上述該樹脂填充部之熱膨脹係數，可進一步減少該熱膨脹係數之失配。於是，可確實抑制該晶片組件之安裝區域的膨脹。
在另一較佳實施例中，該樹脂填充部之楊氏模數等於或大於6.0GPa。在另一較佳實施例中，該樹脂填充部之延伸係數等於或小於3.5%。當使用具有上述物理特性之該樹脂填充部時，可減少在等於或高於該玻璃轉變溫度之溫度範圍內該熱膨脹係數之數值。於是，可確實抑制該晶片組件之安裝區域的膨脹。
在另一較佳實施例中，該樹脂填充部之樹脂包含一無機填充物，以及以該填充物及環氧樹脂之重量為基礎來計算，該無機填充物之含量等於或大於50wt%。當該樹脂填充部係裝配成像在等於或高於該玻璃轉變溫度之溫度範圍內該熱膨脹係數之數值。於是，可確實抑制該晶片組件之安裝區域的膨脹。
沒有特別限制用以形成該核心基板之材料。最好，使用一高分子量材料做為它的主體，以形成該核心基板。用以形成該核心基板之該高分子量材料的特定範例包括EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺三嗪樹脂)、PPE樹脂(聚苯醚樹脂)等。可以使用一由上述樹脂與一像玻璃纖維(玻璃織布或玻璃不織布)或聚醯胺纖維之有機纖維所形成之化合物材料，以取代上述樹脂。
沒有特別限制該由一陶瓷材料所製成之板狀組件。該板狀組件之一適當範例係一陶瓷電容器。該陶瓷電容器具有一種結構，其中配置複數個內部電極層，以便經由一陶瓷介電層來堆疊該等內部電極層。該陶瓷電容器之一範例係一種具有下面結構之陶瓷電容器：配置複數個內部電極層，以便經由一陶瓷介電層來堆疊該等內部電極層，以及該結構包括複數個連接至該複數個內部電極層之個別內部電極層的電容器內介層導體(in-capacitor via conductors)，及複數個連接至位於該組件主面側上之該等電容器內介層導體的個別電容器內介層導體之至少端部的表面層電極。此外，在該陶瓷電容器中，以一陣列配置該複數個電容器內介層導體，以便界定一陶瓷電容器。當使用這樣的結構時，減少該電容器之電感。因此，可吸收雜訊，以及可實施用以使電源之變動平滑的電源高速供應。另外，可輕易地完成該整個電容器之小型化。此外，可輕易地完成該整個嵌入有組件之配線基板的小型化。再者，就尺寸而言可輕易地實現高靜態電容，以及因而，可以更穩定方式供應電力。
用以裝配該陶瓷電容器之該陶瓷介電層的範例包括由高溫燒陶瓷(例如，氧化鋁、氮化鋁、氮化硼、碳化矽或氮化矽)所形成之燒結體，以及亦適當地使用藉由加入像氧化鋁之無機陶瓷填充物至硼矽酸鹽基玻璃或硼矽酸鹽鉛基玻璃所形成之低溫燒陶瓷(例如，玻璃陶瓷)的燒結體。在這樣的情況中，根據該預定應用，最好使用介電陶瓷(例如，鈦酸鋇、鈦酸鉛或鈦酸鍶)之燒結體。當使用該介電陶瓷之燒結體時，容易完成一具有大電容之電容器。
沒有特別限制該內部電極層、該電容器內介層導體及該表面層電極。例如，在該介電層係一陶瓷介電層之情況中，最好使用一金屬化導體於該內部電極層、該電容器內介層導體及該表面層電極。
該樹脂內層絕緣層之形成材料的可使用範例包括熱固性樹脂(例如，環氧樹脂、酚樹脂、胺基甲酸酯樹脂、矽樹脂或聚醯亞胺樹脂)及熱塑性樹脂(例如，聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂或聚丙烯樹脂)。除了上述材料之外，可以使用由上述樹脂與像玻璃纖維(玻璃織布或玻璃不織布)或聚醯胺纖維之有機纖維所形成之化合物材料，或者藉由使像環氧樹脂之熱固性樹脂滲入像連鎖多孔(concatenated porous)TFE之3維網狀氟系列樹脂的基部所形成之樹脂-樹脂化合物材料。
使用一已知技術(例如，減成法、半加成法或全加成法)，圖案化上述導電層，以便形成於該樹脂內層絕緣層上。用以形成該導電層之該金屬材料的範例包括銅、銅合金、鎳、鎳合金、錫及錫合金。
在本發明之上述觀點中，在該溫度範圍內之該樹脂填充部的熱膨脹係數(CTE α2)係等於或高於該玻璃轉變溫度，亦即，已指定一高溫範圍。然而，亦可以指定在低於該玻璃轉變溫度之溫度範圍內的該熱膨脹係數(CTE α1)。雖然有使該嵌入有組件之配線基板在一製造製程中暴露至高溫的情況，但是之後在使用時不使該嵌入有組件之配線基板暴露至這樣的高溫。然而，當該IC晶片操作時，溫度因該IC晶片之散熱而上升。於是，該樹脂填充部之上部隨溫度之上升而膨脹。因此，甚至對於該低溫範圍，需要減少該熱膨脹係數之失配的影響。
因此，在用以解決上述問題之又另一觀點中，本發明提供一種嵌入有組件之配線基板，其包括：一核心基板，由樹脂所形成，包括一核心主面、一核心背面及一在該核心主面側上具有一開口之容納孔部；一板狀組件，由一陶瓷材料所形成，其具有一組件主面及一組件背面且在該核心主面與該組件主面係配置成面向同一側之情況中被容納於該容納孔部中；一樹脂填充部，填充於該容納孔部之內壁面與該板狀組件間之間隙，及固定該板狀組件至該核心基板；以及一配線堆疊部，藉由交替地堆疊樹脂內層絕緣層與導電層於該核心主面與該組件主面上所形成，及具有在用以安裝在該最上層上所裝配之晶片組件的安裝區域內所配置之複數個焊料凸塊，其中當從該核心主面側觀看時，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部在低於該玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α1)係設定成大於在該溫度範圍內該板狀組件之熱膨脹係數的數值，及設定成小於在該溫度範圍內該核心基板之熱膨脹係數的數值。此外，在該溫度範圍內之熱膨脹係數的數值(CTE α1)係設定成大於藉由減少在該溫度範圍內該板狀組件的熱膨脹係數之數值有10%所獲得之數值，及係設定成小於藉由增加在該溫度範圍內該核心基板之熱膨脹係數的數值有10%所獲得之數值。
將參考圖式以詳述描述本發明之說明觀點。
之後，將參考圖式以詳細描述本發明之一實施例。然而，本發明不應被解釋成侷限於此。
如第1圖所示，以一由樹脂所製成之核心基板11、一在該核心基板11之一核心主面12(在第1圖中之上表面)上所形成之第一增建層31(配線堆疊部)及一在該核心基板11之一核心背面13(在第1圖中之下表面)上所形成之第二增建層32裝配依據此實施例之一嵌入有組件之配線基板10。
該核心基板11以平面觀看具有一大致矩形板狀，該板狀具有25mm垂直長度×25mm水平寬度×1.0mm厚度。在位於此核心基板11上之複數個位置中，形成通孔導體16。該等通孔導體16允許該核心基板11之核心主面12側與核心背面13側間之電連接。此外，例如以一像環氧樹脂之阻塞體17填充該等通孔導體16之內部。另外，在該核心基板11之核心主面12與核心背面13上，以圖案化形成一由銅所製成之導電層41，以及一導電層41係電連接至一相關通孔導體16。
在該核心基板11之核心主面12上所形成之該第一增建層31具有一種結構，其中交替地堆疊兩個由熱固性樹脂(環氧樹脂)所形成之樹脂內層絕緣層33及35及一由銅所形成之導電層42。此外，在該做為一第二層之樹脂內層絕緣層35的表面上之複數個位置中，以一陣列形狀形成端子墊44。以一防焊阻劑37幾乎覆蓋該樹脂內層絕緣層35之整個表面。在該防焊阻劑37之預定位置中，形成用以暴露該等端子墊44之開口部46。在該等端子墊44之表面上配置複數個焊料凸塊45。該等焊料凸塊45之個別焊料凸塊電連接至一IC晶片21(晶片組件)之一表面連接端22，該IC晶片21構成一矩形平板狀。此外，一形成有該端子墊44及該焊料凸塊45之區域係一用以安裝該IC晶片21之安裝區域23。使該IC晶片21之安裝區域裝配成為該第一增建層31之最上表面層。此外，在該等樹脂內層絕緣層33及35中分別配置介層導體43及47。這些介層導體43及47使該導電層42與該端子墊44彼此電連接。
相似於上述第一增建層31，在該核心基板11之核心背面13上所形成之該第二增建層32具有一種結構，其中交替地堆疊兩個由熱固性樹脂(環氧樹脂)所形成之樹脂內層絕緣層34及36及導電層42。此外，在該做為一第二層之樹脂內層絕緣層36的下表面上之複數個位置中，以一陣列形狀形成經由該介層導體43電連接至該導電層42之BGA(球柵陣列)墊48。以一防焊阻劑38幾乎覆蓋該樹脂內層絕緣層36之整個下表面。在該防焊阻劑38之預定位置中，形成用以暴露該等BGA墊48之開口部40。在該等BGA墊48之表面上配置用以電連接至一母板之複數個焊料凸塊49。第1圖所示之嵌入有組件的配線基板10以該等焊料凸塊49連接至該母板。
該核心基板11具有一從平面觀看以矩形形狀所形成之容納孔部90，該容納孔部90係在該核心主面12之中間部分及該核心背面13之中間部分打開。換句話說，該容納孔部90係一通孔部。一陶瓷電容器101被收納在該容納孔部90中以便被埋入其中。此實施例之陶瓷電容器101具有一有10.0mm垂直長度×10.0mm水平寬度×0.9mm厚度之矩形平板狀。換句話說，該陶瓷電容器101係形成比該核心基板11薄。該陶瓷電容器101係配置在一直接位於該核心基板11之上述安裝區域23下方的區域中。
如第1至3圖所示，此實施例之陶瓷電容器101係一所謂介層-陣列型電容器(via-array-type capacitor)。一構成該陶瓷電容器101之陶瓷燒結體104係一板狀組件，其中該板狀組件具有一為該組件主面之電容器主面102(在第2圖中之上表面)、一為該組件背面之電容器背面103(在第2圖中之下表面)及四個電容器側面106(在第2圖中之左面及右面)。
如第2圖所示，該陶瓷燒結體104具有一種結構，其中經由一陶瓷介電層105交替地堆疊一用於電源之內部電極層141(內部電極)及一用於接地之內部電極層142(內部電極)。此外，該陶瓷介電層105係以一由鈦酸鋇所形成之燒結體所構成，其中該燒結體係一高介電常數陶瓷之型態及用以做為一在該用於電源之內部電極層141與該用於接地之內部電極層142間之介電體(絕緣體)。該用於電源之內部電極層141與該用於接地之內部電極層142係使用鎳做為主要成分所形成之層，及在該陶瓷燒結體104中分別相隔來配置。
如第1至3圖所示，在該陶瓷燒結體104中形成複數個介層孔130。這些介層孔130係朝陶瓷燒結體104之厚度方向所形成及以一矩陣形狀(陣列形狀)配置在該陶瓷燒結體104之整個表面。在每一介層孔130中，使用鎳做為主要成分，形成複數個電容器內介層導體131及132。在此實施例中，該介層孔130之直徑係裝配成約100μm，以及因此，該等電容器內介層導體131及132之每一者的直徑亦裝配成約100μm。每一用於電源之電容器內介層導體131穿過該用於電源之內部電極層141，以及該用於電源之電容器內介層導體131與該用於電源之內部電極層141彼此電連接。每一用於接地之電容器內介層導體132穿過該用於接地之內部電極層142，以及該用於接地之電容器內介層導體132與該用於接地之內部電極層142彼此電連接。該用於電源之電容器內介層導體131及該用於接地之電容器內介層導體132就整個來看係以一陣列形狀來配置。在此實施例中，為了方便說明，在圖式中顯示5列×5行之電容器內介層導體131及132。然而，在實際應用中，出現更多列及行。
如第2及3圖所示，在該陶瓷燒結體104之電容器主面102上，配置複數個用於電源之前側外部電極111(表面層電極)及複數個用於接地之前側外部電極112(表面層電極)。該用於電源之前側外部電極111直接連接至位於該電容器主面102側上的該用於電源之電容器內介層導體131之端面。此外，該用於接地之前側外部電極112直接連接至位於該電容器主面102側上的該用於接地之電容器內介層導體132之端面。
該等外部電極111及112具有一種分層式結構(layered structure)，其中在一使用鎳做為主要成分所形成之金屬化層上沉積一鍍銅層。該鍍銅層係由比用以裝配該金屬化層之金屬軟的金屬所形成。此外，粗化該鍍銅層之表面。於是，將該等外部電極111及112之表面形為比該陶瓷燒結體104之上表面102粗糙。此外，在朝垂直於該上表面102之方向(該組件之厚度方向)所獲得之視圖中，該等外部電極111及112之每一者構成一大致圓形形狀。
如第1圖所示，該陶瓷電容器101之外部電極111及112連接至在該樹脂內層絕緣層33中所形成之介層導體47及經由該介層導體47、該導電層42、該介層導體43、該端子墊44、該焊料凸塊45及該IC晶片21之表面連接端22來電連接至該IC晶片21。
在該容納孔部90之內壁面91與該陶瓷電容器101之電容器側面106間之間隙中填入一由高分子量材料所形成之樹脂填充部92。該樹脂填充部92係配置成覆蓋在該容納孔部90內之該陶瓷電容器101的電容器背面103。該樹脂填充部92可彈性地變形，以便承受該陶瓷電容器101及該核心基板11在面方向或厚度方向上之變形，以及固定該陶瓷電容器101至該核心基板11。如第4圖所示，當從該核心主面側觀看該嵌入有組件之配線基板10時，該IC晶片21之安裝區域23的投影面積係裝配成大於該陶瓷電容器101及該樹脂填充部92的面積。該陶瓷電容器101及該樹脂填充部92係直接位於該IC晶片21之安裝區域23下方。
此實施例之樹脂填充部92係一包含環氧樹脂及二氧化矽(silica)填充物(無機填充物)之成型樹脂，以及該樹填填充部92使用一具有低熱膨脹係數(CTE)之樹脂材料。在此實施例中，以該填充物及環氧樹脂之重量為基礎來計算，具有68wt%數量之二氧化矽填充物係包含於該樹脂填充部92之環氧樹脂中。該樹脂填充部92之熱膨脹係數在該第一溫度範圍α1(低於該玻璃轉變溫度之25℃至155℃的溫度範圍)內具有21ppm/℃之數值，及在該第二溫度範圍α2(等於或高於該玻璃轉變溫度之155℃至240℃的溫度範圍)內具有57ppm/℃之數值，它們係以TMA(熱機械分析)來測量。此外，該樹脂填充部92之玻璃轉變溫度(Tg)以TMA來測量具有155℃之數值，及以動態黏彈性分析(DMA)來測量具有184℃之數值。該樹脂填充部92之楊氏模數為7.6GPa，以及其抗拉強度(tension strength)為90MPa，以及延伸係數(coefficient of extension)為1.7%。
在用以裝配該等增建層31及32之樹脂內層絕緣層33至36中，以該填充物及環氧樹脂之重量基礎來計算，相對於該環氧樹脂包含38wt%數量之二氧化矽填充物。該等樹脂內層絕緣層33至36之熱膨脹係數在該第一溫度範圍α1內係裝配成為39ppm/℃及在該第二溫度範圍α2內係裝配成為161ppm/℃。此外，該等樹脂內層絕緣層33至36之玻璃轉變溫度(Tg)以TMA來測量具有156℃之數值及以DMA來測量具有177℃之數值。該等樹脂內層絕緣層33至36之楊氏模數為3.5GPa，其抗拉強度為93MPa，以及延伸係數為5.0%。
此外，至於該核心基板11之特性，該熱膨脹係數在該第一溫度範圍α1內為27.3ppm/℃及在該第二溫度範圍α2內為148ppm/℃，以及楊氏模數為22.2GPa。此外，至於該陶瓷電容器101之特性，該熱膨脹係數在該第一溫度範圍α1內為4.6ppm/℃及在該第二溫度範圍α2內為11.7ppm/℃，以及楊氏模數為120GPa。
在此，"TMA"係由JPCA-BU01-2007所界定，以及"DMA"係由JIS C 6481-1996所界定。
接下來，將描述一製造依據此實施例的嵌入有組件之配線基板10的方法。
首先，在一核心基板準備製程中，使用一已知技術，製造及準備該具有一容納孔部90之核心基板11。該核心基板11之製造如下。準備一藉由黏貼銅箔161至一樹脂基材160之兩側所獲得之包銅積層體(copper-clad laminate)162(見第5圖)。然後，使用一鑽孔機，對該包銅積層體162實施鑽孔製程，以及在一預定位置中事先形成一用以形成該通孔導體16之通孔。
之後，以使用已知技術之一無電解鍍銅製程及一電解鍍銅製程形成該通孔導體16。接下來，藉由將一具有環氧樹脂做為它的主要成分之膏印刷至該通孔導體16之中空部分及然後硬化該印刷的膏，以形成該阻塞體(blocking body)17。接著，例如使用一藉由蝕刻該包銅積層體162之兩側的銅箔161之減成法，圖案化該導電層41(見第6圖)。特別地，在實施無電解鍍銅後，實施電解鍍銅，同時使用該無電解鍍銅層做為一共用電極。然後，積層乾膜，以及藉由對該乾膜實施一曝光製程及一顯影製程，來將該乾膜形成為預定圖案。在此情況中，以蝕刻去除不需要之電解鍍銅層、無電解銅層及銅箔161，以及接著，剝除該乾膜。之後，使用一銑刀(rounter)，實施孔處理，以及在一預定位置中形成該容納孔部90，藉此獲得該核心基板11(見第7圖)。
此外，在一組件準備製程中，使用一已知技術，事先製造及準備該陶瓷電容器101。
該陶瓷電容器101之製造如下。形成一由一具有鈦酸鋇做為它的主要成分之介電材料所形成之胚片(green sheet)，以及在該胚片上網印用於一內部電極層之鎳膏並予以乾燥。於是，形成一稍後變成該用於電源之內部電極層141之電源內部電極部及一變成該用於接地之內部電極層142之接地內部電極部。接下來，朝該片積層方向交替地堆疊及加壓該內部形成有該電源內部電極部之胚片，及該內部形成有該接地內部電極部之胚片。於是，整合該等胚片，以便形成一胚片積層體。
然後，使用一雷射加工機，在該胚片積層體中形成複數個介層孔130，以及使用一膏壓入及填充裝置(paste press-fitting and filling device)，將用於介層導體之鎳膏填入該等介層孔130。接下來，將用於該介層電極之鎳膏印刷在該胚片積層體之上表面，以及形成該等外部電極111及112，以便覆蓋在該胚片積層體之上面側上的導電部之上端面。
之後，乾燥該胚片積層體，以及固化該等外部電極111及112至某一程度。接下來，在一預定溫度下使胚片積層體除脂(degrease)及再次烤乾有一預定時間。結果，同時燒結鈦酸鋇與在該膏中所包含之鎳，以獲得該陶瓷燒結體104。
接下來，實施一無電解鍍銅(約10μm之厚度)製程，以便構成該先前所獲得之陶瓷燒結體104之外部電極111及112。結果，在該等外部電極111及112上形成鍍銅層。此外，製造一中間產品(intermediate product)，以便形成複數個產品，其中使要成為該等陶瓷電容器101之複數個產品區域沿著平面方向水平及垂直地對齊。然後，藉由分割該用以形成複數個產品之中間產品，可同時獲得複數個陶瓷電容器101做為個別產品。
接著，在一容納製程中，在使用一安裝裝置(山葉機車有限公司(Yamaha Motor Co.,Ltd.)所製造)使該核心主面12與該電容器主面102配置成面對相同側(在第8圖中之下側)，及使該核心背面13與該電容器背面103配置成面對相同側(在第8圖中之上側)之情況中，將該陶瓷電容器101容納於該容納孔部90中。以一可被剝除之黏著帶171密封位於該核心主面12側上之該容納孔部90的開口。此黏著帶171係由一支撐板所支撐。使該陶瓷電容器101附著，以便暫時固定至該黏著帶171之黏著表面。因為該陶瓷電容器101係形成為比該核心基板11薄，所以在該核心背面13與該電容器背面103間產生高度差。
在下面樹脂填充製程中，在該核心背面13及該電容器背面103上積層具有片狀之未硬化環氧樹脂膜173(由味之素公司(Ajinomoto Co.,Inc.)所製造之增建材料；產品名稱：ABF-TH3)(見第9圖)。在此，使用一已知真空積層技術，在一減壓環境中加熱及加壓該環氧樹脂膜173，以及藉此使該環氧樹脂膜173牢固地附著至該核心背面13及該電容器背面103。此時，熔化該環氧樹脂膜173之一部分，以及藉由滴入該熔化樹脂材料，以填滿該容納孔部90之內壁面91與該電容器側面106間之間隙(見第10圖)。在下面固定製程中，藉由實施一加熱製程(硬化等)，硬化該環氧樹脂膜，以及使該陶瓷電容器101固定至該核心基板11。
之後，以例如使用一帶式砂磨機之研磨來移除位於該核心背面13及該電容器背面103上之環氧樹脂膜173，以及暴露在該核心背面13上所形成之該導電層41的表面。然後，此時，剝除該黏著帶171。因為使位於該核心主面12上之該等外部電極111及112的表面及該導電層41之表面與該黏著帶171接觸，所以甚至沒有研磨便可在相同高度上形成該等表面。此外，該環氧樹脂膜173之滴入該容納孔部90之內壁面91與該電容器側面106間之間隙的部分變成該樹脂填充部92。接著，在該容納孔部90中，形成該樹脂填充部92，以便填充該陶瓷電容器101之電容器背面103與該核心基板11之核心背面13間之高度差，以及以該樹脂填充部92覆蓋該陶瓷電容器101之電容器背面103側。
接下來，根據一已知增建法，在該核心基板11之上表面12上形成該增建層31，以及在該核心基板11之下表面13上形成該增建層32(見第12圖)。此外，第12圖表示一種狀態，其中使第11圖所示之核心基板11的上下表面及該陶瓷電容器101垂直地倒轉(晶片安裝時之狀態)。
根據更詳細描述，首先，使該核心基板11之核心主面12及核心背面13和該等樹脂內層絕緣層33及34(用以做為在要形成該等介層導體47之位置中具有盲孔之第一層)一起與環氧樹脂膜(由味之素公司所製造之增建材料；產品名稱：ABF-GX13)積層。使用雷射加工機，形成該等盲孔。在另一情況中，可以藉由以液相熱固性環氧樹脂來塗佈，以形成該等樹脂內層絕緣層33及34，以取代以該環氧樹脂膜來積層。接下來，使用一已知技術(例如，半加成法)，實施一電解鍍銅製程，以及在該等樹脂內層絕緣層33及34上形成該導電層42，同時在該上述盲孔中形成該等介層導體47。
然後，使該環氧樹脂膜與該等樹脂內層絕緣層35及36(用以做為在要形成該等介層導體43之位置中具有盲孔之第二層)一起積層在該等樹脂內層絕緣層33及34上。使用雷射加工機，形成該等盲孔。在另一情況中，可以藉由以液相熱固性環氧樹脂來塗佈，以形成該等樹脂內層絕緣層35及36，以取代以該環氧樹脂膜來積層。接下來，使用傳統已知技術，實施一電解鍍銅製程，以及在該樹脂內層絕緣層35上形成該端子墊44，同時在上述盲孔中形成該等介層導體43。接著，在該等樹脂內層絕緣層36上形成一BGA墊48。
接下來，藉由以一感光環氧樹脂塗佈該等做為第二層之樹脂內層絕緣層35及36及硬化該感光環氧樹脂，以形成該等防焊阻劑37及38。之後，在配置預定遮罩之情況中，對該等防焊阻劑實施曝光製程及顯影製程，以及在該等防焊阻劑37及38中圖案化該等開口部46及40。結果，在該核心基板11之上表面12及下表面13上形成該增建層31及32。
然後，在該端子墊44上形成一焊料凸塊45，以及在該BGA墊48上形成該焊料凸塊49。此外，可將此狀態之結果基板視為用以形成多個產品之配線基板，其中沿著平面方向垂直及水平地配置有複數個做為該等嵌入有組件之配線基板10的產品區域。接著，藉由分割該用以形成複數個產品之配線基板，可同時獲得複數個嵌入有組件之配線基板做為個別產品。
結果，依據此實施例，可實現下面優點。
(1)在依據此實施例的嵌入有組件之配線基板10的情況中，在等於或高於該玻璃轉變溫度之第二溫度範圍α2內該樹脂填充部92之熱膨脹係數的數值(=57ppm/℃)係設定成大於該陶瓷電容器101之熱膨脹係數的數值(=11.7ppm/℃)及小於該核心基板11之熱膨脹係數的數值(=148ppm/℃)。在這樣的情況中，在使該焊料凸塊45熔化之溫度範圍內，可抑制該核心基板11、該陶瓷電容器101及該樹脂填充部92之熱膨脹係數的失配。於是，甚至當加熱該嵌入有組件之配線基板10至該IC晶片21之安裝時的焊料熔化溫度之程度時，可抑制該IC晶片21之安裝區域23的膨脹，藉此可防止該焊料凸塊45之形成短路的問題。結果，可確實實施該嵌入有組件之配線基板10與該IC晶片21間之電連接，以及可改善該產品之可靠性。
(2)在依據此實施例的嵌入有組件之配線基板10的情況中，在等於或高於該玻璃轉變溫度之溫度範圍α2內該樹脂填充部92之熱膨脹係數的數值係設定至57ppm/℃，在低於該玻璃轉變溫度之溫度範圍α1內其熱膨脹係數的數值係21ppm/℃，以及它們的差之絕對值係設定成等於或小於50ppm/℃。此外，在該第二溫度範圍α2內該等樹脂內層絕緣層33至36之熱膨脹係數的數值係設定至39ppm/℃，在該第一溫度範圍α1內其熱膨脹係數的數值係設定至161ppm/℃，以及它們的差之絕對值係設定成等於或大於50ppm/℃。當該樹脂填充部92在該等溫度範圍α1及α2內之熱膨脹係數間的差係如上所述而比較小時，除了高於該玻璃轉變溫度之第二溫度範圍α2之外，亦可抑制在低於該玻璃轉變溫度之第一溫度範圍α1內的熱膨脹係數之失配。在這樣的情況中，相較於使用相同於該等樹脂內層絕緣層33至36之材料形成該樹脂填充部92之情況，可減少熱膨脹係數之失配，以及藉此，可確實抑制該IC晶片21之安裝區域23的膨脹。
(3)對於依據此實施例的嵌入有組件之配線基板10的情況，該樹脂填充部92之楊氏模數(=7.6GPa)大於該等樹脂內層絕緣層33至36之楊氏模數(=3.5GPa)。此外，該樹脂填充部92之抗拉強度(=1.70)小於該等樹脂內層絕緣層33至36之抗拉強度(=5.0%)。於是，相較於藉由使用相同於該等樹脂內層絕緣層33至36之樹脂材料來形成該樹脂填充部92之情況，可更確實抑制該IC晶片21之安裝區域23的膨脹。
(4)在依據此實施例的嵌入有組件之配線基板10的情況中，以該填充物及環氧樹脂之重量為基礎來計算，該樹脂填充部92包含有68wt%數量之二氧化矽填充物。於是，可減少該樹脂填充部92在該第二溫度範圍α2內之熱膨脹係數的數值，藉此可抑制該IC晶片21之安裝區域23的膨脹。
(5)在此實施例中，在該樹脂填充製程中，在該核心主面12及該電容器主面102上配置該具有片狀之環氧樹脂膜173，以及加熱及加壓該環氧樹脂膜173。此環氧樹脂膜173具有大於該等增建層31及32中所使用之一般樹脂膜的二氧化矽填充物含量，以及因此，減少其流動能力。於是，如同在此實施例中，藉由加熱及加壓該樹脂膜173，將該樹脂材料有效地填入該容納孔部90之內壁面91與該陶瓷電容器101間之間隙，以便形成該樹脂填充部92。此樹脂填充部92之形成使該容納孔部90內沒有間隙及該樹脂填充部92可防止龜裂之產生，藉此可將該陶瓷電容器101確實固定至該核心基板11。
(6)依據此實施例之陶瓷電容器101，就整體來看以一陣列形狀配置複數個介層導體131及132。於是，減少該陶瓷電容器101之電感。因此，可吸收雜訊，以及可實施用以電源之變動的電源高速供應。此外，可輕易地完成該整個陶瓷電容器101之小型化。再者，就尺寸而言可輕易地實現高靜態電容，以及因而，可更穩定地供應電力至該IC晶片21。
此外，可以修改本發明之實施例如下。
在此實施例的嵌入有組件之配線基板10內所嵌入的陶瓷電容器101中，只在該電容器主面102側上形成該等外部電極111及112。然而，本發明並非侷限於此。像第13圖所示之嵌入有組件之配線基板10A，可以嵌入陶瓷電容器101A，其中除了在該電容器主面102側上所形成之外部電極111及112之外，還可在該電容器主面103側上形成外部電極121及122。在此陶瓷電容器101A中，該外部電極121直接連接至位於該電容器背面103側之該用於電源之電容器內介層導體131的端面，以及該外部電極122直接連接至位於該電容器背面103側之該用於接地之複數個電容器內介層導體132的端面。此外，位於該電容器背面103側之外部電極121及122連接至該覆蓋該電容器背面103側之樹脂填充部92及藉由鑿穿該樹脂內層絕緣層34所形成之介層導體47A，以及經由該介層導體47A、該導電層42、該介層導體43、該BGA墊48及該焊料凸塊49連接至母板(未顯示於圖中)。甚至在如此裝配該配線基板10A之情況中，可減少該核心基板11、該陶瓷電容器101A及該樹脂填充部92之熱膨脹係數的失配，藉此可抑制該IC晶片21之安裝區域23的膨脹。
在此實施例的嵌入有組件之配線基板10中，在該核心基板11中形成在該核心主面12與該核心背面13上打開之該容納孔部90(通孔)，以及在該容納孔部90中容納該陶瓷電容器101。然而，本發明並非侷限於此。例如，其可裝配成在該核心基板11中形成在該核心主面12上打開之有底容納孔部(bottomed housing hole pontion)，以及在該容納孔部中容納該陶瓷電容器101。
在上述實施例中，使用該環氧樹脂膜173(由味之素公司所製造；產品名稱：ABF-TH3)，形成該樹脂填充部92，其中以該填充物及環氧樹脂之重量為基礎來計算，在該環氧樹脂中包含68wt%數量之二氧化矽填充物。然而，可以使用其它樹脂材料。特別地，例如，可以使用樹脂膜(由味之素公司所製造；產品名稱：ABF-GZ22)，其中以該填充物及環氧樹脂之重量為基礎來計算，在由環氧樹脂及氰酸酯樹脂所形成之樹脂材料中包含55wt%數量之二氧化矽填充物。此樹脂膜之特性為：在該第一溫度範圍α1(25℃至150℃之溫度範圍)內之熱膨脹係數係31ppm/℃，以及在該第二溫度範圍α2(150℃至240℃之溫度範圍)內之熱膨脹係數係88ppm/℃。此外，以TMA所測量之玻璃轉變溫度(Tg)係166℃，以及以DMA所測量之玻璃轉變溫度(Tg)係192℃。另外，該楊氏模數係6.2GPa，該抗拉強度係117MPa，以及該延伸係數係3.4%。甚至當在使該焊料凸塊45熔化之溫度範圍內使用這樣具有片狀之熱固性樹脂時，可減少該核心基板11、該陶瓷電容器101及該樹脂填充部92之熱膨脹係數的失配，藉此可抑制該IC晶片21之安裝區域23的膨脹。
熟習該技藝者應該明顯易知，可以實施上面所顯示及描述之本發明的形式及細節之改變。意指這樣的改變包含於所附申請專利範圍之精神及範圍內。
本申請案根據2008年10月8日所提出之日本專利申請案第2008-262013號，在此以提及方式併入該日本專利申請案之整個揭露。
10．．．嵌入有組件之配線基板
10A．．．嵌入有組件之配線基板
11．．．核心基板
12．．．核心主面
13．．．核心背面
16．．．通孔導體
17．．．阻塞體
21．．．IC晶片
22．．．表面連接端
23．．．安裝區域
31．．．第一增建層
32．．．第二增建層
33．．．樹脂內層絕緣層
34．．．樹脂內層絕緣層
35．．．樹脂內層絕緣層
36．．．樹脂內層絕緣層
37．．．防焊阻劑
38．．．防焊阻劑
40．．．開口部
41．．．導電層
42．．．導電層
43．．．介層導體
44．．．端子墊
45．．．焊料凸塊
46．．．開口部
47．．．介層導體
47A．．．介層導體
48．．．BGA(球柵陣列)墊
49．．．焊料凸塊
90．．．容納孔部
91．．．內壁面
92．．．樹脂填充部
101．．．陶瓷電容器
101A．．．陶瓷電容器
102．．．電容器主面
103．．．電容器背面
104．．．陶瓷燒結體
105．．．陶瓷介電層
106．．．電容器側面
111．．．前側外部電極
112．．．前側外部電極
121．．．外部電極
122．．．外部電極
130．．．介層孔
131．．．電容器內介層導體
132．．．電容器內介層導體
141．．．內部電極層
142．．．內部電極層
160．．．樹脂基材
161．．．銅箔
162．．．包銅積層體
171．．．黏著帶
173．．．未硬化環氧樹脂膜
第1圖係依據本發明之一實施例的一嵌入有組件之配線基板的示意剖面圖；
第2圖係一陶瓷電容器之示意剖面圖；
第3圖係一陶瓷電容器之平面圖；
第4圖係一IC-晶片安裝區域、一樹脂填充部及一陶瓷電容器之說明圖；
第5圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第6圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第7圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第8圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第9圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第10圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第11圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第12圖係描述一製造嵌入有組件之配線基板的方法之說明圖；
第13圖係依據本發明之另一實施例的一嵌入有組件之配線基板的示意剖面圖。
10．．．嵌入有組件之配線基板
11．．．核心基板
12．．．核心主面
13．．．核心背面
16．．．通孔導體
17．．．阻塞體
21．．．IC晶片
22．．．表面連接端
23．．．安裝區域
31．．．第一增建層
32．．．第二增建層
33．．．樹脂內層絕緣層
34．．．樹脂內層絕緣層
35．．．樹脂內層絕緣層
36．．．樹脂內層絕緣層
37．．．防焊阻劑
38．．．防焊阻劑
40．．．開口部
41．．．導電層
42．．．導電層
43．．．介層導體
44．．．端子墊
45．．．焊料凸塊
46．．．開口部
47．．．介層導體
48．．．BGA(球柵陣列)墊
49．．．焊料凸塊
90．．．容納孔部
91．．．內壁面
92．．．樹脂填充部
101．．．陶瓷電容器
102．．．電容器主面
103．．．電容器背面
104．．．陶瓷燒結體
106．．．電容器側面
111．．．前側外部電極
112．．．前側外部電極

Claims (20)

  1. 一種嵌入有組件之配線基板，包括：核心基板，係由樹脂所形成，包括核心主面、核心背面、及在該核心主面側上具有開口之容納孔部；板狀組件，係由陶瓷材料所形成，其具有組件主面及組件背面且在該核心主面與該組件主面係配置成面向同一側之情況中被容納於該容納孔部中；樹脂填充部，係填充於該容納孔部之內壁面與該板狀組件間之間隙及固定該板狀組件至該核心基板；以及配線堆疊部，係藉由交替地堆疊樹脂內層絕緣層與導電層於該核心主面與該組件主面上所形成，及具有配置在安裝區域內側之複數個焊料凸塊，該安裝區域係用於安裝經裝配在最上層的晶片組件，其中當從該核心主面側觀看時，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部之在等於或高於玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α2)，係設定成大於在該溫度範圍內該板狀組件之熱膨脹係數的數值，及設定成小於在該溫度範圍內該核心基板之熱膨脹 係數的數值。
  2. 如申請專利範圍第1項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)，與在低於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α1)間的差之絕對值係等於或小於50ppm/℃。
  3. 如申請專利範圍第2項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)係等於或小於90ppm/℃。
  4. 如申請專利範圍第3項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)係等於或小於60ppm/℃。
  5. 如申請專利範圍第1項之嵌入有組件之配線基板，其中該樹脂填充部之楊氏模數係等於或大於6.0GPa。
  6. 如申請專利範圍第1項之嵌入有組件之配線基板，其中該樹脂填充部之延伸係數係等於或小於3.5%。
  7. 如申請專利範圍第1項之嵌入有組件之配線基板，其中該樹脂填充部之樹脂包含無機填充物，以及其中以該無機填充物及該樹脂之重量為基礎來計算，該無機填充物之含量係等於或大於50wt%。
  8. 如申請專利範圍第1項之嵌入有組件之配線基板，其中該板狀組件係陶瓷電容器。
  9. 如申請專利範圍第1項之嵌入有組件之配線基板，其中該板狀組件具有一種結構，其中配置複數個內部電極層，以便經由陶瓷介電層來堆疊該等內部電極層，以及該結構包括：複數個電容器內介層導體，電容器內導體係連接至該複數個內部電極層之個別內部電極層；及複數個表面層電極，係連接至位於該組件主面側上之該等電容器內介層導體的複數個個別電容器內介層導體之至少端部，以及其中該複數個電容器內介層導體係排列為陣列，以便界定一陶瓷電容器。
  10. 一種嵌入有組件之配線基板，包括：核心基板，係由樹脂所形成，包括核心主面、核心背面、及在該核心主面側上具有開口之容納孔部；板狀組件，係由陶瓷材料所形成，其具有組件主面及組件背面，且在該核心主面與該組件主面係配置成面向同一側之情況下被容納於該容納孔部中；樹脂填充部，係填充於該容納孔部之內壁面與該板狀組件間之間隙，及固定該板狀組件至該核心基板；以及配線堆疊部，係藉由交替地堆疊樹脂內層絕緣層與導電層於該核心主面與該組件主面上所形成，及具有配置在安裝區域內側之複數個焊料凸塊，該安裝區域係用於安裝經裝配在最上層的晶片組件，其中當從該核心主面側觀看時，該安裝區域之投影 面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部之在等於或高於玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α2)係設定成大於藉由將在該溫度範圍內該板狀組件的熱膨脹係數之數值減少10%所獲得之數值，及設定成小於藉由將在該溫度範圍內該核心基板之熱膨脹係數的數值增加10%所獲得之數值。
  11. 一種嵌入有組件之配線基板，包括：核心基板，係由樹脂所形成，包括核心主面、核心背面、及在該核心主面側上具有開口之容納孔部；板狀組件，係由陶瓷材料所形成，具有組件主面及組件背面，且在該核心主面與該組件主面係配置成面向同一側之情況下被容納於該容納孔部中；樹脂填充部，係填充於該容納孔部之內壁面與該板狀組件間之間隙，及固定該板狀組件至該核心基板；以及配線堆疊部，係藉由交替地堆疊樹脂內層絕緣層與導電層於該核心主面與該組件主面上所形成，及具有配置在安裝區域內側之複數個焊料凸塊，該安裝區域係用於安裝經裝配在最上層的晶片組件，其中當從該核心主面側觀看時，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及 該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部之在低於玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α1)，係設定成大於在該溫度範圍內該板狀組件之熱膨脹係數的數值，及設定成小於在該溫度範圍內該核心基板之熱膨脹係數的數值。
  12. 如申請專利範圍第11項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)，與在低於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α1)間的差之絕對值係等於或小於50ppm/℃。
  13. 如申請專利範圍第12項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)係等於或小於90ppm/℃。
  14. 如申請專利範圍第13項之嵌入有組件之配線基板，其中在等於或高於該玻璃轉變溫度之溫度範圍內該樹脂填充部之熱膨脹係數的數值(CTE α2)係等於或小於60ppm/℃。
  15. 如申請專利範圍第11項之嵌入有組件之配線基板，其中該樹脂填充部之楊氏模數係等於或大於6.0GPa。
  16. 如申請專利範圍第11項之嵌入有組件之配線基板，其中該樹脂填充部之延伸係數係等於或小於3.5%。
  17. 如申請專利範圍第11項之嵌入有組件之配線基板，其中該樹脂填充部之樹脂包含無機填充物，以及其中以該無機填充物及該樹脂之重量為基礎來計算，該無機填充物之含量係等於或大於50wt%。
  18. 如申請專利範圍第11項之嵌入有組件之配線基板，其中該板狀組件係陶瓷電容器。
  19. 如申請專利範圍第11項之嵌入有組件之配線基板，其中該板狀組件具有一種結構，其中配置複數個內部電極層，以便經由陶瓷介電層來堆疊該等內部電極層，以及該結構包括：複數個電容器內介層導體，電容器內層導體係連接至該複數個內部電極層之個別內部電極層；及複數個表面層電極，係連接至位於該組件主面側上之該等電容器內介層導體的複數個個別電容器內介層導體之至少端部，以及其中該複數個電容器內介層導體係排列為陣列，以便界定陶瓷電容器。
  20. 一種嵌入有組件之配線基板，包括：核心基板，係由樹脂所形成，包括核心主面、核心背面、及在該核心主面側上具有開口之容納孔部；板狀組件，係由陶瓷材料所形成，具有組件主面及組件背面，且在該核心主面與該組件主面係配置成面向同一側之情況下被容納於該容納孔部中；樹脂填充部，係填充於該容納孔部之內壁面與該板狀組件間之間隙，及固定該板狀組件至該核心基板；以 及配線堆疊部，係藉由交替地堆疊樹脂內層絕緣層與導電層於該核心主面與該組件主面上所形成，及具有配置在安裝區域內側之複數個焊料凸塊，該安裝區域係用於安裝經裝配在最上層的晶片組件，其中當從該核心主面側觀看時，該安裝區域之投影面積大於該板狀組件和該樹脂填充部之投影面積，以及該板狀組件和該樹脂填充部係直接定位在該安裝區域下方，以及其中該樹脂填充部之在低於玻璃轉變溫度之溫度範圍內的熱膨脹係數之數值(CTE α1)，係設定成藉由將在該溫度範圍內該板狀組件的熱膨脹係數之數值減少10%所獲得之數值，及設定成小於藉由將在該溫度範圍內該核心基板之熱膨脹係數的數值增加10%所獲得之數值。
TW098133920A 2008-10-08 2009-10-07 嵌入有組件之配線基板及其製造方法 TWI389608B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262013 2008-10-08

Publications (2)

Publication Number Publication Date
TW201026178A TW201026178A (en) 2010-07-01
TWI389608B true TWI389608B (zh) 2013-03-11

Family

ID=42074891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133920A TWI389608B (zh) 2008-10-08 2009-10-07 嵌入有組件之配線基板及其製造方法

Country Status (5)

Country Link
US (1) US8183465B2 (zh)
JP (1) JP2010114434A (zh)
KR (1) KR101697774B1 (zh)
CN (1) CN101720165B (zh)
TW (1) TWI389608B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796133B (zh) * 2021-03-09 2023-03-11 日商三菱電機股份有限公司 電路基板

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
KR101095130B1 (ko) * 2009-12-01 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8654539B2 (en) * 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
KR101710178B1 (ko) * 2010-06-29 2017-02-24 삼성전자 주식회사 임베디이드 칩 온 칩 패키지 및 이를 포함하는 패키지 온 패키지
US8284561B2 (en) * 2010-08-05 2012-10-09 Advanced Semiconductor Engineering, Inc. Embedded component package structure
US9049808B2 (en) 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
KR101301373B1 (ko) * 2010-10-25 2013-08-29 삼성전기주식회사 커패시터 내장형 인쇄회로기판
JP2012109447A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd 電子モジュール
JP5855905B2 (ja) 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP5370445B2 (ja) * 2011-09-09 2013-12-18 株式会社村田製作所 電源制御回路モジュール
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
JP5766593B2 (ja) * 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
DE112011105967T5 (de) * 2011-12-20 2014-09-25 Intel Corporation Mikroelektronisches Gehäuse und gestapelte mikroelektronische Baugruppe und Rechensystem mit denselben
US9204552B2 (en) * 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
US9668352B2 (en) * 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
JP6200178B2 (ja) * 2013-03-28 2017-09-20 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
JP5639242B2 (ja) 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US9155191B2 (en) * 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP5412002B1 (ja) * 2013-09-12 2014-02-12 太陽誘電株式会社 部品内蔵基板
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9924597B2 (en) * 2014-02-21 2018-03-20 Mitsui Mining & Smelting Co., Ltd. Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016004889A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板
JP6450181B2 (ja) * 2014-12-18 2019-01-09 株式会社ジェイデバイス 半導体装置
JP2016219638A (ja) * 2015-05-22 2016-12-22 日東電工株式会社 電子部品内蔵基板用封止樹脂シート及び電子部品内蔵基板の製造方法
JP2017123459A (ja) 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP6281000B2 (ja) * 2016-02-22 2018-02-14 太陽誘電株式会社 回路基板及びその製造方法
JP2017195261A (ja) * 2016-04-20 2017-10-26 イビデン株式会社 インターポーザ及びインターポーザの製造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
JP2018110196A (ja) * 2017-01-05 2018-07-12 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
US20200161167A1 (en) * 2017-07-28 2020-05-21 Kyocera Corporation Substrate holding member and semiconductor manufacturing device
KR101939046B1 (ko) * 2017-10-31 2019-01-16 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7292828B2 (ja) * 2018-04-27 2023-06-19 キヤノン株式会社 撮像素子モジュール、撮像システム、撮像素子パッケージ及び製造方法
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
CN111640727B (zh) * 2019-03-01 2022-09-23 奥特斯(中国)有限公司 包括具有不同物理特性的介电结构的部件承载件
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN110213907A (zh) * 2019-07-03 2019-09-06 安捷利电子科技（苏州）有限公司 一种在印刷电路板上进行埋容的工艺以及埋容电路板
CN211045436U (zh) * 2019-07-07 2020-07-17 深南电路股份有限公司 线路板
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US11083089B1 (en) * 2020-03-11 2021-08-03 Analog Devices International Unlimited Company Integrated device package
CN115483197A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 电容器结构以及其制作方法
US20240038831A1 (en) * 2022-08-01 2024-02-01 Qualcomm Incorporated Package with a substrate comprising embedded stacked trench capacitor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP4646371B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR101084526B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP2004274035A (ja) * 2003-02-18 2004-09-30 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールとその製造方法
CN100521168C (zh) * 2004-06-24 2009-07-29 日本特殊陶业株式会社 中间基板
JP4880277B2 (ja) 2005-10-06 2012-02-22 日本特殊陶業株式会社 配線基板の製造方法
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4497548B2 (ja) * 2006-03-28 2010-07-07 日本特殊陶業株式会社 配線基板
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP4975655B2 (ja) * 2007-02-01 2012-07-11 日本特殊陶業株式会社 配線基板、半導体パッケージ
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796133B (zh) * 2021-03-09 2023-03-11 日商三菱電機股份有限公司 電路基板

Also Published As

Publication number Publication date
JP2010114434A (ja) 2010-05-20
TW201026178A (en) 2010-07-01
KR101697774B1 (ko) 2017-01-18
US8183465B2 (en) 2012-05-22
CN101720165B (zh) 2012-10-24
US20100084175A1 (en) 2010-04-08
CN101720165A (zh) 2010-06-02
KR20100039818A (ko) 2010-04-16

Similar Documents

Publication Publication Date Title
TWI389608B (zh) 嵌入有組件之配線基板及其製造方法
US8130507B2 (en) Component built-in wiring board
US9167702B2 (en) Method of manufacturing wiring substrate having built-in component
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
US7808799B2 (en) Wiring board
US8143531B2 (en) Electronic component mounting package
JP2007096262A (ja) 配線基板、埋め込み用セラミックチップ
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4954824B2 (ja) 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP2007258542A (ja) 配線基板
US8338717B2 (en) Circuit substrate and structure using the same
JP5112005B2 (ja) 板状部品内蔵配線基板及びその製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP5367306B2 (ja) セラミック部品の製造方法
JP3922977B2 (ja) 半導体装置内蔵多層配線基板
JP5192864B2 (ja) 部品内蔵配線基板の製造方法
JP5306797B2 (ja) 部品内蔵配線基板の製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP5260067B2 (ja) 配線基板、半導体パッケージ
TW202322669A (zh) 電路板及具有該電路板之半導體封裝
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees