JP2015018979A - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP2015018979A
JP2015018979A JP2013145986A JP2013145986A JP2015018979A JP 2015018979 A JP2015018979 A JP 2015018979A JP 2013145986 A JP2013145986 A JP 2013145986A JP 2013145986 A JP2013145986 A JP 2013145986A JP 2015018979 A JP2015018979 A JP 2015018979A
Authority
JP
Japan
Prior art keywords
insulation layer
resin insulation
layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013145986A
Other languages
English (en)
Inventor
俊樹 古谷
Toshiki Furuya
俊樹 古谷
剛士 古澤
Takeshi Furusawa
剛士 古澤
清水　敬介
Keisuke Shimizu
敬介 清水
中村　雄一
Yuichi Nakamura
雄一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2013145986A priority Critical patent/JP2015018979A/ja
Priority to CN201410306759.2A priority patent/CN104284511B/zh
Priority to US14/329,453 priority patent/US9474158B2/en
Publication of JP2015018979A publication Critical patent/JP2015018979A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品を内蔵し反りの小さいプリント配線板を提供する。
【解決手段】電子部品９０Ｌ、電子部品９３の下側に、第２樹脂絶縁層５０Ａ、第３樹脂絶縁層５０Ｂ、５０Ｃよりも熱膨張係数の低い第１樹脂絶縁層３０が設けられる。第１樹脂絶縁層３０は、熱膨張係数が低いため、第１樹脂絶縁層３０の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第２樹脂絶縁層５０Ａ及び第３樹脂絶縁層５０Ｂ、５０Ｃでの外縁部が上がる方向への反りを打ち消し、プリント配線板１０の反りを小さくすることができる。
【選択図】図１

Description

本発明は、電子部品を内蔵しているプリント配線板に関する。
特許文献１は、薄型化のためコア基板を用いず、電子部品を絶縁層に埋め込むことを開示している。該特許文献１は、支持板上に電子部品を搭載することと、支持板上で電子部品を絶縁層に埋め込むことと、支持板を除去することとを含む半導体装置の製造方法を開示している。
特開２００６−２２２１６４号公報
樹脂絶縁層に電子部品を埋め込むと、シリコンからなり剛性の高い電子部品の外縁部の樹脂絶縁層に反りが生じ易く、プリント配線板の外縁部が上がる形状に反り成り易く、該プリント配線板上に電子部品又は第２のプリント配線板の実装する際の接続信頼性が低下すると考えられる。
本発明の目的は、電子部品を内蔵し反りの小さいプリント配線板を提供することである。
本発明に係るプリント配線板は、主面と該主面とは反対側の副面とを有する第１樹脂絶縁層と、前記第１樹脂絶縁層の主面上に配置された電子部品と、前記第１樹脂絶縁層の主面に積層され、前記電子部品を埋める第２樹脂絶縁層と、前記第２樹脂絶縁層上に積層される第３樹脂絶縁層と、前記第１樹脂絶縁層、前記第２樹脂絶縁層、前記第３樹脂絶縁層上に形成される導体層と、前記第１樹脂絶縁層、前記第２樹脂絶縁層、前記第３樹脂絶縁層に形成されるビア導体と、前記電子部品の電極と前記第２樹脂絶縁層上の導体層とを接続する接続ビア導体と、前記第１樹脂絶縁層の副面側に形成されるパッドと、を有する。そして、前記第１樹脂絶縁層の熱膨張係数が、前記第２樹脂絶縁層、及び、前記第３樹脂絶縁層の熱膨張係数よりも低い。
本発明のプリント配線板は、電子部品の下側に、電子部品を埋設する第２樹脂絶縁層、該第２樹脂絶縁層上に形成される第３樹脂絶縁層よりも熱膨張係数の低い第１樹脂絶縁層が設けられる。第１樹脂絶縁層は、熱膨張係数が低いため、第１樹脂絶縁層の外縁側が下がる方向への反りが生じ、第２樹脂絶縁層及び第３樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。これにより、プリント配線板上への電子部品、第２プリント配線板の実装の信頼性を高めることが可能となる。
本発明の本発明の第１実施形態に係るプリント配線板の断面図 図１のプリント配線板の応用例 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態のプリント配線板の製造工程図 第１実施形態の第１改変例に係るプリント配線板の断面図 第１実施形態の第２改変例に係るプリント配線板の断面図 第１実施形態の第３改変例に係るプリント配線板の断面図 第１実施形態の第４改変例に係るプリント配線板の断面図 第２実施形態に係るプリント配線板の断面図
[第１実施形態]
図１、図２を参照して本発明の第１実施形態に係るプリント配線板が以下に説明されている。
図１は第１実施形態に係るプリント配線板１０の断面を示している。図２は、第１実施形態のプリント配線板の用途を示している。図２では、図１のプリント配線板に第３のＩＣチップ２９０が実装され、さらに、別のＰＫＧ基板１１０が第１実施形態のプリント配線板に搭載されている。
図１に示されるようにプリント配線板１０は、主面（Ｆ）と該主面の反対側の副面（Ｓ）を備える最下層の第１樹脂絶縁層３０と、該第１樹脂絶縁層３０の副面側のパッド５１ＳＰと、該第１樹脂絶縁層の主面（Ｆ）上の第１導体層３４と、第１樹脂絶縁層３０上のロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３と、第１樹脂絶縁層の主面上に形成されロジックＩＣチップ９０Ｌ及び積層セラミックコンデンサ９３を埋設する第２樹脂絶縁層５０Ａと、第２樹脂絶縁層５０Ａ上の第２導体層５８Ａと、第２樹脂絶縁層５０Ａ及び第２導体層５８Ａ上の第３樹脂絶縁層５０Ｂと、第３樹脂絶縁層５０Ｂ上の第３導体層５８Ｂと、第３樹脂絶縁層５０Ｂ及び第３導体層５８Ｂ上の最外層の第３樹脂絶縁層５０Ｃと、最外層の第３樹脂絶縁層５０Ｃ上の最外層の第３導体層５８Ｃとを有する。ロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３と第１樹脂絶縁層３０との間には、接着剤２６が配置されている。接着剤の代わりに銀ペースト等からなるダイアタッチを用いても良い。パッド５１ＳＰは、第１樹脂絶縁層３０の副面から凹んだ位置に形成されている。パッド５１ＳＰと第１導体層３４とは、第１樹脂絶縁層を貫通するビア導体３６を介して接続されている。第１導体層３４と第２導体層５８Ａとは、第２樹脂絶縁層を貫通するビア導体６０Ａを介して接続されている。ＩＣチップの電極９２と第２導体層５８Ａとは接続ビア導体６０ＡＡを介して接続されている。第２導体層５８Ａと第３導体層５８Ｂとは第３樹脂絶縁層５０Ｂを貫通するビア導体６０Ｂを介して接続されている。第３導体層５８Ｂと最外層の第３導体層５８Ｃとは、最外層の第３樹脂絶縁層５０Ｃを貫通するビア導体６０Ｃを介して接続されている。最外層の第３樹脂絶縁層５０Ｃ上にはソルダーレジスト層７０が形成されている。ソルダーレジスト層７０には、中心側に相対的に小径の開口７１Ｉと、外周側に相対的に大径の開口７１Ｏが形成され、小径の開口７１Ｉには小径の半田バンプ７６Ｉが、大形の開口７１Ｏには大径の半田バンプ７６Ｏが形成されている。ここで、小径の半田バンプ７６Ｉ間ピッチは、大径の半田バンプ７６Ｏ間ピッチよりも小さい。また、小径の半田バンプ７６Ｉの高さよりも、大径の半田バンプ７６Ｏの高さが高い。
図２に示されるようにプリント配線板１０の中心側の小径の半田バンプ９６Ｉを介して第３のＩＣチップ２９０のパッド２９２が接続される。プリント配線板１０の外周側の大径の半田バンプ９６Ｏを介してメモリーチップ１９０を内蔵するＰＫＧ基板１１０のパッド１１２が接続される。メモリーチップ１９０は、封止樹脂１１４によって封止されている。最下層の第１樹脂絶縁層３０のパッド５１ＳＰには、図示しない半田バンプが形成されてマザーボードに接続される。
第１実施形態のプリント配線板では、第１樹脂絶縁層３０が厚さｔ１：５０μｍに形成され、第２樹脂絶縁層５０Ａが厚さｔ２：５５μｍに形成され、第３樹脂絶縁層５０Ｂが厚さｔ３：３０μｍに形成され、最外層の第３樹脂絶縁層５０Ｃが厚さｔ４：３０μｍに形成され、ソルダーレジスト層７０が厚さｔ５：２０μｍに形成されている。ＩＣチップを埋設する第２樹脂絶縁層の厚みが最も厚く形成されている。第２樹脂絶縁層５０Ａと第３樹脂絶縁層５０Ｂと最外層の第３樹脂絶縁層５０Ｃとは同一の組成であり、ＣＴＥ（熱膨張係数）は大体３０〜４０ppmである。第１樹脂絶縁層３０は、第２樹脂絶縁層５０Ａと第３樹脂絶縁層５０Ｂと最外層の第３樹脂絶縁層５０Ｃとは同一の樹脂成分から成るが無機フィラー量によりＣＴＥが調整され、大体１０〜２０ppmと第２樹脂絶縁層、第３樹脂絶縁層、最外層の第３樹脂絶縁層の１／３〜２／３程度に調整されている。ソルダーレジスト層のＣＴＥは、第１樹脂絶縁層と第２樹脂絶縁層、第３樹脂絶縁層、最外層の第３樹脂絶縁層との中間値になるように調整されている。第１、第２、第３樹脂絶縁層は樹脂中に水酸化物等からなる無機粒子が含有されてなる。樹脂としてエポキシ樹脂、ＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。水酸化物からなる無機粒子として水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム、水酸化バリウム等の金属水酸化物が挙げられる。第１、第２、第３樹脂絶縁層は、芯材を備えない。但し、第１樹脂絶縁層は、芯材（補強材）を備えることもできる。その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。ガラスはＴガラスであることが好ましい。
第１実施形態のプリント配線板は、ロジックＩＣチップ９０Ｌ、積層セラミックコンデンサ９３の下側に、ロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３を埋設する第２樹脂絶縁層５０Ａ、該第２樹脂絶縁層上に形成される第３樹脂絶縁層５０Ｂ、５０Ｃよりも熱膨張係数の低い第１樹脂絶縁層３０が設けられる。第１樹脂絶縁層は、熱膨張係数が低いため、第１樹脂絶縁層の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第２樹脂絶縁層及び第３樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。これにより、プリント配線板上への第３のＩＣチップ２９０、ＰＫＧ基板１１０の実装の信頼性を高めることが可能となる。
第１実施形態では、第１樹脂絶縁層の凹部５１Ｓにパッド５１ＳＰが設けられているため、半田バンプを形成する際の短絡防止用のソルダーレジスト層が不要である。このため、第１樹脂絶縁層の露出面側に熱膨張係数の低いソルダーレジスト層を設けることが無いため、第１樹脂絶縁層による反り低減の役割をソルダーレジスト層が阻害することが無い。
図１〜図７を参照して第１実施形態のプリント配線板の製造方法が以下に説明されている。
銅箔２２が樹脂基板２０に積層された両面銅張積層板２０Ａと、厚さ３〜２０μｍの銅箔２４が準備される（図３（Ａ））。銅張積層板の銅箔２２に銅箔２４が接着剤又は超音波接続により接合され、銅張積層板の外周と銅箔の外周が所定の幅で接合される。
銅箔２４上に開口を備えるめっきレジスト（図示せず）が形成され、開口内に電解めっきにより銅層２５ｃ、ニッケル層２５ｂ、銅層２５ａが順次形成され、めっきレジストが剥離される（図３（Ｂ））。
銅箔２４上に層間樹脂絶縁層形成用の樹脂フィルムが積層され、第１樹脂絶縁層３０が形成される（図３（Ｃ））。
レーザにより第１樹脂絶縁層３０に、銅層２５ａに至る開口３０Ｏが形成される（図３（Ｄ））。
無電解めっき処理により、第１樹脂絶縁層３０の表面及び開口３０Ｏ内に無電解銅めき膜３１が形成される（図４（Ａ））。
無電解銅めき膜３１上に所定パターンのめっきレジスト３５が形成される（図４（Ｂ））。
電解めっき処理により、めっきレジスト３５非形成部に電解めっき膜３３が形成される（図４（Ｃ））。この際に、開口３０Ｏ内が電解めっき膜で充填されビア導体３６が形成される。
めっきレジストが剥離され、電解めっき膜非形成部の無電解銅めき膜３１が除去され、無電解めっき膜３１と電解めっき膜とから成る第１導体層３４が形成される（図５（Ａ））。
第１樹脂絶縁層３０の所定位置に、接着剤２６を介して、再配線層９１の形成されたロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３が搭載される（図５（Ｂ））。
第１樹脂絶縁層３０上に、図３（Ｃ）〜図５（Ｂ）を参照して上述されたと同様な工程により、第２樹脂絶縁層５０Ａ、及び、第２導体層５８Ａが形成される。第１導体層３４と第２導体層５８Ａはビア導体６０Ａを介して接続され、ＩＣチップの電極９２と第２導体層５８Ａは接続ビア導体６０ＡＡを介して接続される（図５（Ｃ））。
第２樹脂絶縁層５０Ａ上に、図３（Ｃ）〜図５（Ｂ）を参照して上述されたと同様な工程により、第３樹脂絶縁層５０Ｂ、及び、第３導体層５８Ｂが形成される。第２導体層５８Ａと第３導体層５８Ｂはビア導体６０Ｂを介して接続される。第３樹脂絶縁層５０Ｂ上に、図３（Ｃ）〜図５（Ｂ）を参照して上述されたと同様な工程により、最外層の第３樹脂絶縁層５０Ｃ、及び、最外層の第３導体層５８Ｃが形成される。第３導体層５８Ｂと最外層の第３導体層５８Ｃはビア導体６０Ｃを介して接続される（図６（Ａ））。
最外層の第３樹脂絶縁層５０Ｃ上に中心側に小径の開口７１Ｉを、外周側に大径の開口７１Ｏを備えるソルダーレジスト層７０が形成される（図６（Ｂ））。積層基板１０００が完成する。
積層基板は銅箔２４と両面銅張積層板２０Ａの接合箇所より内側のＫ−Ｋで切断され、両面銅張積層板２０Ａが除去される（図７（Ａ））。
積層基板１０００から銅箔２４及び銅層２５ｃが選択的にエッチングにより除去される。エッチング液としてメック社製のＳＦ−５４２０を使用することができる。銅層２５ａの下部のニッケル層２５ｂが選択的にエッチングで除去され、銅層２５ａが露出され、該銅層がパッド５１ＳＰを構成する（図７（Ｂ））。第１樹脂絶縁層の凹部５１Ｓは、銅層２５ｃ及びニッケル層２５ｂの除去により形成され、該凹部５１Ｓにパッド５１ＳＰが形成されている。
ソルダーレジスト層７０の開口７１Ｉ、７１Ｏにより露出される最外層の第３導体層５８Ｃや、パッド５１ＳＰ上に、Ｎｉ膜７２、Ａｕ膜７４が形成される（図７（Ｃ））。Ｎｉ／Ａｕ膜の代わりに、Ｎｉ／Ｐｄ／Ａｕ膜、Ｓｎ膜等の金属膜を形成することができる。金属膜の代わりに、図８に示す第１改変例のようパッド５１ＳＰ上にＯＳＰ（耐熱型水溶性プレフレックス等の有機被膜）７３を形成することもできる。ＯＳＰはめっきによる金属膜よりも簡易に形成できる。
ソルダーレジスト層７０の中心側の小径の開口７１Ｉに小径の半田バンプ７６Ｉ、ソルダーレジスト層の外周側の大径の開口７１Ｏに大径の半田バンプ７６Ｏが形成される（図１）。
プリント配線板１０の中心側の小径の半田バンプ９６Ｉを介して第３のＩＣチップ２９０のパッド２９２が接続される。プリント配線板１０の外周側の大径の半田バンプ９６Ｏを介してメモリーチップ１９０を内蔵するＰＫＧ基板１１０のパッド１１２が接続される（図２）。
第１実施形態のプリント配線板において、パッド５１ＳＰは、第１樹脂絶縁層３０の副面Ｓより凹んでいる。このため、隣接するパッド上の半田バンプが短絡し難い。
図９は、第１実施形態の第２改変例に係るプリント配線板を示す。
第１実施形態の改変例のプリント配線板では、ロジックＩＣチップ９０Ｌ、積層セラミックコンデンサ９３直下にパッドが設けられていない。第１実施形態の第２改変例では、第１樹脂絶縁層による反り抑制の効果を更に高めることができる。
図１０は、第１実施形態の第３改変例に係るプリント配線板を示す。
第１実施形態の第３改変例のプリント配線板では、ロジックＩＣチップ９０Ｌと共に、メモリーＩＣチップ９０Ｍが内蔵されている。
図１１は、第１実施形態の第４改変例に係るプリント配線板を示す。
第１実施形態の第３改変例のプリント配線板では、ロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３とが接続線５８ＡＳを介して直接接続されている。
[第２実施形態]
図１２は、第２実施形態に係るプリント配線板を示す。
第２実施形態では、熱膨張係数の低い第１樹脂絶縁層３０にロジックＩＣチップ９０Ｌ、積層セラミックコンデンサ９３を埋設させてある。プリント配線板１０は、該第１樹脂絶縁層３０上の第１導体層３４と、第１樹脂絶縁層３０及び第１導体層３４上の第３樹脂絶縁層５０Ｂと、第３樹脂絶縁層５０Ｂ上の第３導体層５８Ｂと、第３樹脂絶縁層５０Ｂ及び第３導体層５８Ｂ上の最外層の第３樹脂絶縁層５０Ｃと、最外層の第３樹脂絶縁層５０Ｃ上の最外層の第３導体層５８Ｃとを有する。ロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３と第１樹脂絶縁層３０の背面には、銀ペースト等からなる接着層（ダイアタッチ）２７が形成され、該接着層が露出されている。パッド５１ＳＰは、第１樹脂絶縁層３０の副面から凹んだ位置に形成されている。パッド５１ＳＰと第１導体層３４とは、第１樹脂絶縁層を貫通するビア導体３６を介して接続されている。ＩＣチップの電極９２と第１導体層３４とは接続ビア導体３６ＡＡを介して接続されている。第１導体層３４と第３導体層５８Ｂとは、第３樹脂絶縁層を貫通するビア導体６０Ｂを介して接続されている。第３導体層５８Ｂと最外層の第３導体層５８Ｃとは、最外層の第３樹脂絶縁層５０Ｃを貫通するビア導体６０Ｃを介して接続されている。最外層の第３樹脂絶縁層５０Ｃ上にはソルダーレジスト層７０が形成されている。ソルダーレジスト層７０には、中心側に相対的に小径の開口７１Ｉと、外周側に相対的に大径の開口７１Ｏが形成され、小径の開口７１Ｉには小径の半田バンプ７６Ｉが、大形の開口７１Ｏには大径の半田バンプ７６Ｏが形成されている。
第２実施形態では、第３樹脂絶縁層５０Ｂと最外層の第３樹脂絶縁層５０Ｃとは同一の組成であり、ＣＴＥ（熱膨張係数）は大体３０〜４０ppmである。第１樹脂絶縁層３０は、第３樹脂絶縁層５０Ｂと最外層の第３樹脂絶縁層５０Ｃとは同一の樹脂成分から成るが無機フィラー量によりＣＴＥが調整され、大体１０〜２０ppmと、第３樹脂絶縁層、最外層の第３樹脂絶縁層の１／３〜２／３程度に調整されている。ソルダーレジスト層のＣＴＥは、第１樹脂絶縁層と第３樹脂絶縁層、最外層の第３樹脂絶縁層との中間値になるように調整されている。
第２実施形態のプリント配線板は、熱膨張係数の低い第１樹脂絶縁層３０上に熱膨張係数の高い第３樹脂絶縁層５０Ｂ、５０Ｃが設けられる。第１樹脂絶縁層は、熱膨張係数が低いため、第１樹脂絶縁層の外縁側が下がる方向への反りが生じ、熱膨張係数の大きな第３樹脂絶縁層での外縁部が上がる方向への反りを打ち消し、プリント配線板の反りを小さくすることができる。
第２実施形態のプリント配線板は、ロジックＩＣチップ９０Ｌと積層セラミックコンデンサ９３と第１樹脂絶縁層３０の背面が露出しているので、ヒートシンク等を直接取り付けることができ、放熱性に優れる。
上述した実施形態では、ＩＣチップを２個内蔵するプリント配線板を例示したが、１個のみ内蔵することもできる。また、ＩＣチップの代わりに、チップコンデンサ等の受動部品を内蔵することも可能である。
１０ プリント配線板
３０ 第１樹脂絶縁層
３４ 第１導体層
５０Ａ 第２樹脂絶縁層
５０Ｂ 第３樹脂絶縁層
５８Ａ 第２導体層
５８Ｂ 第３導体層
６０Ａ ビア導体
６０ＡＡ 接続ビア導体
６０Ｂ ビア導体
９０Ｌ ロジックＩＣチップ
９０Ｍ メモリーＩＣチップ

Claims (14)

  1. 主面と該主面とは反対側の副面とを有する第１樹脂絶縁層と、
    前記第１樹脂絶縁層の主面上に配置された電子部品と、
    前記第１樹脂絶縁層の主面に積層され、前記電子部品を埋める第２樹脂絶縁層と、
    前記第２樹脂絶縁層上に積層される第３樹脂絶縁層と、
    前記第１樹脂絶縁層、前記第２樹脂絶縁層、前記第３樹脂絶縁層上に形成される導体層と、
    前記第１樹脂絶縁層、前記第２樹脂絶縁層、前記第３樹脂絶縁層に形成されるビア導体と、
    前記電子部品の電極と前記第２樹脂絶縁層上の導体層とを接続する接続ビア導体と、
    前記第１樹脂絶縁層の副面側に形成されるパッドと、を有するプリント配線板において：
    前記第１樹脂絶縁層の熱膨張係数が、前記第２樹脂絶縁層、及び、前記第３樹脂絶縁層の熱膨張係数よりも低い。
  2. 請求項１のプリント配線板であって：
    前記パッドは、前記第１樹脂絶縁層の副面の表面よりも凹んだ位置に設けられている。
  3. 請求項１のプリント配線板であって、
    前記第２樹脂絶縁層の厚みは、前記第１樹脂絶縁層の厚みよりも厚い。
  4. 請求項１のプリント配線板であって、
    前記第１樹脂絶縁層、前記第２樹脂絶縁層、前記第３樹脂絶縁層は芯材を有さない。
  5. 請求項１のプリント配線板であって、
    前記第２樹脂絶縁層の熱膨張係数と、前記第３樹脂絶縁層の熱膨張係数とは等しい。
  6. 請求項１のプリント配線板であって：
    前記パッドの表面に有機被膜が形成されている。
  7. 請求項１のプリント配線板であって：
    前記電子部品には再配線層が形成されている。
  8. 請求項１のプリント配線板であって：
    前記電子部品は、前記第１樹脂絶縁層に接着剤を介して固定されている。
  9. 請求項１のプリント配線板であって：
    最外層の樹脂絶縁層上にソルダーレジスト層が形成され、
    前記ソルダーレジスト層の中央側に第２の電子部品を接続するための第１半田バンプが形成され、
    前記ソルダーレジスト層の外周側に第２のプリント配線板を接続するための第２半田バンプが形成されている。
  10. 請求項９のプリント配線板であって：
    前記第１半田バンプ間のピッチは、前記第２半田バンプ間のピッチよりも狭く、
    前記第１半田バンプの高さよりも、前記第２半田バンプの高さが高い。
  11. 請求項９のプリント配線板であって：
    前記ソルダーレジスト層の熱膨張係数が、前記第２樹脂絶縁層、及び、前記第３樹脂絶縁層の熱膨張係数よりも低い。
  12. 請求項１のプリント配線板であって：
    前記第１樹脂絶縁層の主面上に、少なくとも２つ電子部品が配置され、そのうち１つの電子部品は受動電子部品である。
  13. 請求項１２のプリント配線板であって：
    前記２つの電子部品が電気接続されている。
  14. 請求項１２のプリント配線板であって：
    前記受動電子部品は積層セラミックコンデンサである。
JP2013145986A 2013-07-12 2013-07-12 プリント配線板 Pending JP2015018979A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013145986A JP2015018979A (ja) 2013-07-12 2013-07-12 プリント配線板
CN201410306759.2A CN104284511B (zh) 2013-07-12 2014-06-30 印刷布线板
US14/329,453 US9474158B2 (en) 2013-07-12 2014-07-11 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013145986A JP2015018979A (ja) 2013-07-12 2013-07-12 プリント配線板

Publications (1)

Publication Number Publication Date
JP2015018979A true JP2015018979A (ja) 2015-01-29

Family

ID=52258845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013145986A Pending JP2015018979A (ja) 2013-07-12 2013-07-12 プリント配線板

Country Status (3)

Country Link
US (1) US9474158B2 (ja)
JP (1) JP2015018979A (ja)
CN (1) CN104284511B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004882A (ko) * 2015-07-03 2017-01-11 가부시키가이샤 제이디바이스 반도체장치 및 그 제조방법
WO2023095402A1 (ja) * 2021-11-26 2023-06-01 Tdk株式会社 電子部品内蔵基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016035987A (ja) * 2014-08-04 2016-03-17 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP5873152B1 (ja) * 2014-09-29 2016-03-01 日本特殊陶業株式会社 配線基板
KR102262906B1 (ko) * 2014-11-13 2021-06-09 삼성전기주식회사 회로기판
TWI573231B (zh) * 2015-07-17 2017-03-01 矽品精密工業股份有限公司 封裝基板及其製法
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
JP2018022823A (ja) * 2016-08-05 2018-02-08 イビデン株式会社 プリント配線板
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
KR102055593B1 (ko) * 2017-02-03 2019-12-13 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018152508A (ja) * 2017-03-14 2018-09-27 イビデン株式会社 プリント配線板
TWI648834B (zh) * 2017-07-07 2019-01-21 欣興電子股份有限公司 半導體封裝結構及其製作方法
JP2019062092A (ja) * 2017-09-27 2019-04-18 イビデン株式会社 プリント配線板
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
JP7289620B2 (ja) * 2018-09-18 2023-06-12 新光電気工業株式会社 配線基板、積層型配線基板、半導体装置
KR102597994B1 (ko) 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법
JP7371882B2 (ja) * 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
CN111834354A (zh) * 2019-04-18 2020-10-27 三星电子株式会社 半导体封装件
WO2020230442A1 (ja) 2019-05-16 2020-11-19 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3729487B2 (ja) * 2000-12-15 2005-12-21 三菱電機株式会社 Ｂｇａパッケージ実装基板
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6855892B2 (en) * 2001-09-27 2005-02-15 Matsushita Electric Industrial Co., Ltd. Insulation sheet, multi-layer wiring substrate and production processes thereof
JP2006059992A (ja) 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006100752A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4736451B2 (ja) * 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP2006222164A (ja) 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7843302B2 (en) * 2006-05-08 2010-11-30 Ibiden Co., Ltd. Inductor and electric power supply using it
JP4518113B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
CN101843181B (zh) * 2007-11-01 2014-05-28 大日本印刷株式会社 内置元件电路板
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
US8745860B2 (en) 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
KR101939236B1 (ko) * 2011-11-10 2019-01-16 삼성전자 주식회사 기판 및 이를 포함하는 전자 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004882A (ko) * 2015-07-03 2017-01-11 가부시키가이샤 제이디바이스 반도체장치 및 그 제조방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
US10256196B2 (en) 2015-07-03 2019-04-09 J-Devices Corporation Semiconductor device and method for manufacturing same
KR102593380B1 (ko) * 2015-07-03 2023-10-24 가부시키가이샤 앰코테크놀로지재팬 반도체장치 및 그 제조방법
WO2023095402A1 (ja) * 2021-11-26 2023-06-01 Tdk株式会社 電子部品内蔵基板

Also Published As

Publication number Publication date
US20150016079A1 (en) 2015-01-15
CN104284511A (zh) 2015-01-14
CN104284511B (zh) 2018-03-09
US9474158B2 (en) 2016-10-18

Similar Documents

Publication Publication Date Title
JP2015018979A (ja) プリント配線板
US9391044B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5987314B2 (ja) プリント配線板
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2013214578A (ja) 配線板及びその製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2013214579A (ja) 配線板及びその製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2020178005A (ja) インダクタ内蔵基板
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016111069A (ja) パッケージ基板
JP2020178006A (ja) インダクタ内蔵基板
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP5660462B2 (ja) プリント配線板
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP5779970B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2020178004A (ja) インダクタ内蔵基板
JP2014093330A (ja) 配線板及びその製造方法