JP2006100752A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2006100752A
JP2006100752A JP2004288213A JP2004288213A JP2006100752A JP 2006100752 A JP2006100752 A JP 2006100752A JP 2004288213 A JP2004288213 A JP 2004288213A JP 2004288213 A JP2004288213 A JP 2004288213A JP 2006100752 A JP2006100752 A JP 2006100752A
Authority
JP
Japan
Prior art keywords
sealing resin
circuit board
circuit
circuit device
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004288213A
Other languages
English (en)
Inventor
Kazumasa Arai
一正 新井
Yutaka Kubota
裕 久保田
Yuusuke Igarashi
優助 五十嵐
Hideshi Saito
秀史 西塔
Masami Mogi
昌巳 茂木
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2004288213A priority Critical patent/JP2006100752A/ja
Priority to TW94102426A priority patent/TWI271130B/zh
Priority to KR20050013995A priority patent/KR100726902B1/ko
Priority to CNB2005100525405A priority patent/CN100397627C/zh
Priority to US11/237,856 priority patent/US20060065421A1/en
Publication of JP2006100752A publication Critical patent/JP2006100752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/02—Cooking-vessels with enlarged heating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/002—Construction of cooking-vessels; Methods or processes of manufacturing specially adapted for cooking-vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S220/00—Receptacles
    • Y10S220/912—Cookware, i.e. pots and pans

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 封止樹脂１４の硬化収縮による混成集積回路装置１０の反りを抑止する。
【解決手段】 混成集積回路装置１０は、回路基板１１の表面に設けられた導電パターン１３と、導電パターン１３に固着された回路素子１４と、回路素子１４と導電パターンとを電気的に接続する金属細線１５と、導電パターン１３と接続されて出力または入力となり外部に延在されるリード１６と、回路基板１１の少なくとも裏面を露出させてトランスファーモールドにより被覆する熱硬化性樹脂から成る封止樹脂１４とを備える。ここで、封止樹脂１４の熱膨張係数を回路基板１１の熱膨張係数よりも小さく設定することで、アフターキュアの工程に於ける回路基板１１の反りを防止できる。
【選択図】 図２

Description

本発明は回路装置およびその製造方法に関し、特に、封止樹脂の熱硬化による基板の反りが低減された回路装置およびその製造方法に関するものである。
図７を参照して、従来の混成集積回路装置１００の構成を説明する。
図７（Ａ）を参照して、従来の混成集積回路装置１００Ａの構成を説明する。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。そして、導電パターン１０３の所望の箇所に回路素子が固着されることで、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。半導体素子１０５Ａの裏面は、半田等の接合材１０６を介して導電パターン１０３に固着されている。チップ素子１０５Ｂの両端の電極は、接合材１０６を介して導電パターン１０３に固着されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３に接続され、外部端子として機能している。
しかしながら、上述した混成集積回路装置１００Ａでは、温度変化による応力により、接合材１０６にクラックが入る問題があった。チップ素子１０５Ｂを例にこの問題を説明すると、アルミニウムを基板１０１の材料とした場合、基板１０１の熱膨張係数は、２３×１０−６／℃である。それに対して、チップ素子１０５の熱膨張係数は小さい。具体的には、チップ抵抗の熱膨張係数は７×１０−６／℃であり、チップコンデンサの熱膨張係数は、１０×１０−６／℃である。従って、チップ素子１０５Ｂと基板１０１との熱膨張係数が大きく相違するために、温度変化の際には、両者を結合する接合材１０６に大きな応力が作用する。従って、接合材１０６にクラックが発生して、接続不良の問題が起こる。
図７（Ｂ）を参照して、接合材１０６のクラックを抑止する構造を説明する（下記特許文献１を参照）。ここでは、チップ素子１０５Ｂおよび接合材１０６が被覆樹脂１０８により被覆されている。ここで、被覆樹脂１０８の熱膨張係数は、アルミから成る基板１０１の熱膨張係数（２３×１０−６／℃）とほぼ等しくなっている。このことにより、熱膨張係数の小さいチップ素子１０５Ｂが、アルミニウム基板１０１と実質熱膨張係数が等しい被覆樹脂１０８により囲まれることで、温度変化の際に接合材１０６に加わる応力を低減させることができる。
図７（Ｃ）に示す混成集積回路装置１００Ｃでは、基板１０１に近似した熱膨張係数を有する封止樹脂１０９により、基板１０１の表面および側面を全面的に被覆している。ここで、封止樹脂１０９はトランスファーモールドにより形成される。
特開平５−１０２６４５号公報
しかしながら、基板１０１に近似した熱膨張係数の封止樹脂１０９を用いて、基板１０１の表面を全面的に封止した場合、封止樹脂１０９の硬化収縮により、基板１０１が反る問題が発生する。これは、封止樹脂１０９の熱膨張係数を大きくすると、熱硬化時の硬化収縮の量も大きくなることが原因である。特に、基板１０１の平面的な大きさが６ｃｍ×４ｃｍ程度以上に大きい場合、この反りの問題が顕著に発生する。更に、図７（Ｃ）に示すように、基板１０１の裏面が封止樹脂１０９から露出する場合は、基板１０１の上方に大きな収縮応力が作用するので、基板１０１に対して強い曲げ応力が作用する。また、装置全体が大きく反ることにより、放熱フィン等の放熱体に装置を当接させることができない問題もあった。
本発明の回路装置では、回路基板の表面に設けられた導電パターンと、前記導電パターンに電気的に接続された回路素子と、少なくとも前記回路基板の表面を被覆して前記回路素子を封止する封止樹脂とを具備する回路装置に於いて、前記封止樹脂の熱膨張係数を、フィラーが入った状態で、前記回路基板の熱膨張係数よりも小さくすることを特徴とする。
更に本発明の回路装置では、前記回路基板の裏面は、前記封止樹脂から露出することを特徴とする。
更に本発明の回路装置では、前記封止樹脂は、トランスファーモールドにより形成されることを特徴とする。
更に本発明の回路装置では、前記回路基板は、アルミニウムから成る基板であり、前記封止樹脂の熱膨張係数は、フィラーが入った状態で１５×１０−６／℃から２３×１０−６／℃までの範囲であることを特徴とする。
更に本発明の回路装置では、前記回路素子は、鉛フリー半田を介して前記導電パターンに固着されることを特徴とする。
本発明の回路装置の製造方法は、導電パターンおよび回路素子から成る電気回路を回路基板の表面に形成する工程と、前記回路素子が被覆されるように少なくとも前記回路基板の表面をフィラー入り封止樹脂で被覆する工程とを具備し、前記回路基板よりも熱膨張係数の小さい前記封止樹脂を用いることを特徴とする。
更に本発明の回路装置の製造方法は、導電パターンおよび回路素子から成る電気回路を回路基板の表面に形成する工程と、前記回路素子が被覆されるように少なくとも前記回路基板の表面をフィラー入り封止樹脂で被覆する工程と、前記封止樹脂を加熱することにより、前記回路基板が裏面の方向に湾曲した状態で、前記封止樹脂を硬化させる工程と、前記回路基板の湾曲を低減させた状態で、前記封止樹脂または前記回路基板の裏面を、放熱体の表面に当接させる工程とを具備することを特徴とする。
更に本発明の回路装置の製造方法では、前記封止樹脂は、トランスファーモールドにより形成される熱硬化性樹脂であることを特徴とする。
更に本発明の回路装置の製造方法では、前記封止樹脂の熱膨張係数を、前記回路基板よりも小さくすることを特徴とする。
更に本発明の回路装置の製造方法では、前記回路基板はアルミニウムから成り、前記封止樹脂の熱膨張係数を、１５×１０−６／℃から２３×１０−６／℃の範囲にすることを特徴とする。
更に、本発明の回路装置の製造方法は、銅を主材料とする導電パターンが形成されたアルミニウムまたは銅の基板を用意し、前記基板に回路素子を実装し、前記基板の少なくとも表面を実質カバーするように、樹脂をトランスファーモールドして製造する回路装置の製造方法であり、前記モールド時の前記樹脂の硬化収縮が抑制され、硬化した後の基板裏面が若干下に凸に成るように、フィラーが混入された樹脂の熱膨張係数が１５×１０−６／℃から２３×１０−６／℃の範囲で選択することを特徴とする。
一般に、応力を考える場合、液状または流動状の封止樹脂が硬化して固体になる場合の収縮と、硬化後の樹脂の熱による膨張収縮は、別に考える必要がある。
図７（Ｂ）の様に、硬化した後は、基板１０１と被覆樹脂１０８は、実質熱膨張係数が等しいことが好ましい。つまり樹脂自体は、常に圧縮力が半田に加わり、また基板の伸び縮みと封止樹脂の伸び縮みが一致するため、半田に応力が加わりにくい。また液状または流動状の封止樹脂が図７Ｂの様に、部分的に塗布されて硬化して固体になる場合、この収縮力に対して、十分に基板が強いため、反りの問題は考える必要が無かった。
しかし図７Ｃの様に、被覆される樹脂の量（体積）が多くなればなるほど、液状または流動状の封止樹脂の硬化収縮は、大きくなる。そしてこの収縮力が大きいために、基板の反りが発生する。
この反りを抑止するために、本願では、樹脂の熱膨張係数は、実質アルミニウム基板と同じ材料を選択し、収縮を抑止するために、フィラーを約８０％程度混入させている。このフィラーは、もともと固体であり、硬化収縮が無いため、封止樹脂全体の硬化時の収縮が小さくなる。そして硬化後のフィラー入り樹脂で考えると、熱膨張係数が約１５×１０−６／℃から２３×１０−６／℃の範囲であることが好ましい。
つまり、硬化時の収縮を抑止するには、フィラーを入れればよく、また硬化後のフィラー入り封止樹脂の熱膨張係数ができる限り、アルミ基板に近いことが好ましいが、硬化収縮分を考慮すると、アルミより若干熱膨張係数が小さいほうが基板の膨張収縮とのバランスがとれる。
回路基板よりも若干熱膨張係数が小さいフィラー入りの封止樹脂を用いるので、封止樹脂を形成する際に生じる硬化収縮を低減させることができる。従って、封止樹脂の硬化収縮による剥離等を防止することができる。更に、装置全体の反りも抑制されている。
更に、本発明の回路装置の製造方法によれば、封止樹脂の硬化収縮により回路基板を裏面方向に若干湾曲させ、封止樹脂または回路基板を放熱体に当接させることにより、封止樹脂または回路基板の裏面を、放熱体に密着させることができ、放熱性を向上させることができる。
＜混成集積回路装置１０の構成＞
図１を参照して、本発明の混成集積回路装置１０の構成を説明する。先ず、矩形の回路基板１１の表面には、絶縁層１８が形成されている。そして、所定の形状の導電パターン１３が、絶縁層１８の表面に形成されている。更に、導電パターン１３の所定の箇所には、半導体素子１５Ａおよびチップ素子１５Ｂが電気的に接続されている。回路基板１１の表面に形成された導電パターン１３、半導体素子１５Ａおよびチップ素子１５Ｂは、封止樹脂１４により被覆されている。
回路基板１１は、アルミニウムや銅等の金属から成る基板である。回路基板１１の材料としてアルミニウムを採用した場合、回路基板１１の熱膨張係数は、２３×１０−６／℃程度である。回路基板１１の具体的な大きさは、例えば縦×横×厚さ＝６１ｍｍ×４２．５ｍｍ×１．５ｍｍ程度である。
回路基板１１の側面は、第１の傾斜部Ｓ１および第２の傾斜部Ｓ２からなり外部に突出している。第１の傾斜部Ｓ１は、回路基板１１の上面から連続して斜め下方に延在している。第２の傾斜部Ｓ２は、回路基板１１の下面から連続して斜め上方に延在している。この構成により、回路基板１１の側面と封止樹脂との密着を強固にすることができる。尚、回路基板１１の側面は、平坦面でも良い。
回路基板１１の表面および裏面には、第１の酸化膜１２Ａおよび第２の酸化膜１２Ｂが形成されている。
第１の酸化膜１２Ａは、回路基板１１の表面全域を覆うように形成されている。具体的には、第１の酸化膜１２Ａの組成式はＡｌ２Ｏ３であり、厚みは１μｍから５μｍの範囲である。回路基板１１の表面に第１の酸化膜１２Ａを形成することにより、絶縁層１８の密着性を向上させることができる。本形態では、第１の酸化膜１２Ａが非常に薄く形成される。従って、半導体素子１５Ａ等から発生した熱を、効率よく外部に放出することができる。また、第１の酸化膜１２Ａの厚みは、絶縁層１８と回路基板１１との密着性が確保できれば、１μｍ以下でも良い。
第２の酸化膜１２Ｂは、回路基板１１の裏面全域を覆うように形成されている。第２の酸化膜１２Ｂは、第１の酸化膜１２Ａと同様にＡｌ２Ｏ３から成り、厚みは７μｍから１３μｍ程度の範囲である。第２の酸化膜１２Ｂは、各製造工程にて、回路基板１１の裏面を機械的に保護する役割を有する。更に、第２の酸化膜１２Ｂは、ウェットエッチングにより導電パターン１３をパターニングする工程にて、回路基板１１の裏面をエッチャントから保護する役割を有する。従って、第２の酸化膜１２Ｂは、第１の酸化膜１２Ａよりも厚く形成される。また、第２の酸化膜１２Ｂを厚くすることにより、封止樹脂１４の硬化収縮による回路素子１５の反りを低減させることもできる。
絶縁層１８は、回路基板１１の表面全域を覆うように形成されている。絶縁層１８は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂から成る。フィラーが充填されることにより、絶縁層１８の熱抵抗が低減されている。従って、内蔵される回路素子から発生した熱は、回路基板１１を介して良好に外部に放出される。
導電パターン１３は銅等の金属から成り、所定の電気回路が実現されるように絶縁層１８の表面に形成される。また、リード１６が導出する辺に、導電パターン１３からなるパッドが形成される。
半導体素子１５Ａおよびチップ素子１５Ｂの回路素子は、半田等の接合材を介して、導電パターン１３の所定の箇所に固着されている。半導体素子１５Ａとしては、トランジスタ、ＬＳＩチップ、ダイオード等が採用される。ここでは、半導体素子１５Ａと導電パターン１３とは、金属細線１７を介して接続される。チップ素子１５Ｂとしては、チップ抵抗やチップコンデンサ等が採用される。チップ素子１５Ｂの両端の電極は、半田等の接合材を介して導電パターン１３に固着されている。更に、チップ素子１５Ｂとしては、インダクタンス、サーミスタ、アンテナ、発振器など、両端に電極部を有する素子が採用される。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
回路素子を接合させる接合材としては、半田または導電性ペースト等が採用される。ここで、半田としては、鉛共晶半田または鉛フリー半田を用いることができる。導電性ペーストとしては、Ａｇペースト、Ｃｕペースト等が採用される。
鉛フリー半田を用いて回路素子を固着する場合は、熱応力によるクラックの発生に留意する必要がある。その理由は、鉛フリー半田はヤング率が大きく、クラックが生じやすい材料であるからである。一例として、鉛共晶半田のヤング率が２５．８ＧＰａであるのに対して、Ｓｎ−３．０Ａｇ−０．５Ｃｕの組成を有する鉛フリー半田のヤング率は４１．６ＧＰａである。鉛フリー半田としては、具体的には、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系、または、これらにＢｉやＩｎを添加した組成のものを採用することができる。
リード１６は、回路基板１１の周辺部に設けられたパッドに固着され、外部との入力・出力を行う働きを有する。ここでは、１つの辺に多数個のリード１６が設けられている。リード１６は回路基板１１の４辺から導出させることも可能であり、対向する２つの辺から導出させることも可能である。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドにより形成される。図１（Ｂ）では、封止樹脂１４により、導電パターン１３、半導体素子１５Ａ、チップ素子１５Ｂ、金属細線１７が封止されている。そして、回路基板１１の表面および側面が封止樹脂１４により被覆されている。回路基板１１の裏面は、封止樹脂１４から外部に露出している。更に、図１（Ｃ）に示すように、裏面も含めた回路基板１１の全体が封止樹脂１４により被覆されても良い。また、熱硬化性樹脂から成る封止樹脂１４は、硬化する際に収縮するので、回路素子や半田等に圧縮応力を与え続ける。
本形態では、回路基板１１の熱膨張係数と実質同じ封止樹脂を選択し、この中に酸化アルミニウムフィラーを入れることにより、樹脂自体の体積を減らし、これにより樹脂の硬化時の収縮を抑制している。例えばフィラーは、約８０％混入している。
また、基板が両サイドでネジ等で加圧されて実装されるので、硬化後、常温で、図２Ｂの如く、若干下に凸の形状である必要がある。
つまりフィラー入りの封止樹脂１４の熱膨張係数を、回路基板１１の熱膨張係数よりも小さくしている。このことにより、封止樹脂１４の熱収縮による回路基板１１の反りを防止することができ、更には硬化後の基板を若干下に凸とでき、しかも実装時の熱による伸び縮みをアルミ基板にできる限り近づけているため、ロウ材等のクラックも抑止できる特徴がある。
背景技術の欄にて説明したように、アルミ基板を回路基板１１として採用した場合は、回路基板１１とチップ素子１５Ｂとの熱膨張係数が大きく相違する。従って、両者を接続する半田には、大きな熱応力が作用する。このことから、封止樹脂１４の熱膨張係数を、回路基板１１と同等に２３×１０−６／℃程度にすることで、熱応力を低減していた。
しかしながら、熱硬化性樹脂は、熱硬化する際、収縮が働く。従って、２３×１０−６／℃程度以上の熱膨張係数を有する封止樹脂１４を用いた場合、熱硬化による収縮の量が大きくなり、回路基板１１が過度に反ってしまう問題が発生する場合がある。
このことから、本形態では、フィラーを入れて硬化時の収縮を抑止し、フィラーも含めた封止樹脂１４の熱膨張係数を１５×１０−６／℃〜２３×１０−６／℃の間に設定している。このことにより、回路素子の接続信頼性を確保しつつ、熱硬化時の回路基板１１の反りを防止できる。実験によると、フィラー入り樹脂の熱膨張係数を上記範囲で用いると、封止樹脂１４の熱膨張係数が２３×１０−６／℃である場合と比較して、回路素子１５の接続信頼性を同程度にすることができる。更に、本装置の反りを低減することができる。
図２を参照して、封止樹脂１４の熱膨張係数と、混成集積回路装置１０の反りとの関係を説明する。図２（Ａ）は、両者の関係を示すグラフである。図２（Ｂ）および図２（Ｃ）は、反った状態の混成集積回路装置１０の断面図である。
図２（Ａ）に示すグラフの横軸は、フィラー入りの封止樹脂１４の熱膨張係数を示している。縦軸は、混成集積回路装置１０の反りの量を示している。ここでは、フィラーの混入量を調整し、熱膨張係数の異なる封止樹脂１４を用いて複数個の混成集積回路装置１０の樹脂封止および加熱硬化を行い、各混成集積回路装置１０に発生する反りの量を測定した。具体的な反りの量の計測方法は、先ず、加熱硬化を終えた混成集積回路装置１０を、平坦面に載置する。そして、混成集積回路装置１０の上面の高さを計測して、その高低差を混成集積回路装置１０の反りの量とした。白抜きの円で示す各点は、実験結果を示している。そして、点線の曲線は、これらの実験結果から算出した近似曲線Ｌである。
グラフに示す実験結果から、熱膨張係数が大きい封止樹脂（フィラーの少ないもの）を用いると、混成集積回路装置１０の反りの量が大きくなることが理解できる。例えば、熱膨張係数が１５×１０−６／℃程度の封止樹脂（フィラーが多いもの）１４を用いると、反りが発生していない平坦な混成集積回路装置１０を得ることができる。また、封止樹脂１４の熱膨張係数の増加に伴って、装置に発生する反りの量も増加する。
封止樹脂１４の熱膨張係数が１５×１０−６／℃程度以上では、反りの量がプラスの値になっており、熱膨張係数の増加に伴い、混成集積回路装置１０の反りは大きくなる。反りの量がプラスの値のときは、図２（Ｂ）に示すような断面形状となる。即ち、混成集積回路装置１０に内蔵された回路基板１１が裏面の方向に湾曲されている。そして、装置全体は、下方に凸状になるように湾曲している。この断面形状であれば、装置の両端を下方に押圧することにより、装置全体を平坦にすることができる。
フィラー入りの封止樹脂１４の熱膨張係数が１５×１０−６／℃未満では、反りの量がマイナスの値になっている。反りの量がマイナスの場合は、混成集積回路装置１０の断面形状は図２（Ｃ）に示すような状態になる。即ち、装置全体が上方に対して凸状に湾曲している。この状態では、装置の両端を下方に押圧しても、装置全体が平坦にならない。混成集積回路装置１０の裏面を放熱フィン等に当接させても、両者の間に間隙が形成される。従って、混成集積回路装置１０の放熱性が低下してしまう。
本形態では、フィラー入りの封止樹脂１４の熱膨張係数を、１５×１０−６／℃から２３×１０−６／℃の範囲に設定している。
封止樹脂１４の熱膨張係数を２３×１０−６／℃以下にすることにより、混成集積回路装置１０の反りの量を一定以下にすることができる。具体的には、この反りの量を５０μｍ以下にすることができる。更に、硬化収縮による応力をフィラーが入ることで小さくすることができる。従って、装置内部の電気回路が硬化収縮により破壊されるのを抑止することができる。しかも硬化後の温度の上下による装置の伸び縮みは、ある程度同等で働く範囲にすることにより、信頼性の向上を実現できる。特に、半田等のロウ材から成る接続部には、常に圧縮応力が働くので、クラックが入るのを抑止することができる。
更に、フィラー入りの封止樹脂１４の熱膨張係数を１５×１０−６／℃以上にすることで、混成集積回路装置１０が上方向に凸状に反るのを抑止することができる。即ち、混成集積回路装置１０の断面形状が図２（Ｃ）にように成るのを抑止することができる。図２（Ｃ）に示すような反りが発生すると、装置の裏面が放熱体に密着せず、放熱性が低下してしまう。
＜混成集積回路装置１０の製造方法＞
図３から図６を参照して、混成集積回路装置の製造方法を説明する。
図３（Ａ）を参照して、先ず、絶縁層１８を介して導電箔２０を金属基板１９の表面に貼着する。金属基板１９の表面には第１の酸化膜１２Ａが全面的に形成されている。従って、第１の酸化膜１２Ａと絶縁層１８とが電気的に結合することにより、絶縁層１８と金属基板１９とは接着している。更に、ウエットエッチングを行うことにより、導電箔２０をパターニングして、導電パターン１３が形成される。導電箔２０のエッチングは、金属基板１９全体をエッチャントに浸漬して行われる。
図３（Ｂ）に導電パターン１３が形成された後の金属基板１９の断面を示す。ここでは、金属基板１９の表面には、導電パターン１３から成るユニット２１が複数個形成される。ここで、ユニットとは、１つの混成集積回路装置を構成する部位である。ユニット２１は、マトリックス状に複数個が形成されても良い。
図３（Ｃ）を参照して、次に、金属基板１９の表面および裏面に、第１の溝２２Ａおよび第２の溝２２Ｂを形成する。第１の溝２２Ａおよび第２の溝２２Ｂは、高速で回転するカットソーを用いて形成される。
図３（Ｄ）を参照して、次に、回路素子を導電パターン１３に電気的に接続する。ここでは、半導体素子１５Ａやチップ素子１５Ｂ等の回路素子が、半田等を介して導電パターン１３に固着されている。更に、半導体素子１５Ａの表面の電極は、金属細線を介して導電パターン１３と電気的に接続されている。更に、半導体素子１５Ａは、導電パターン１３に固着されたヒートシンク２５の上面に載置されても良い。
図４を参照して、次に、金属基板１９を分離する工程を説明する。金属基板１９を分離する方法としては、「折り曲げ」による分割方法と、「切断」による分割方法の２つの方法が採用できる。
図４（Ａ）を参照して、「折り曲げ」により金属基板１９を分離する方法を説明する。ここでは、第１の溝２２Ａおよび第２の溝２２Ｂが形成された箇所を支点にして、金属基板１９を曲折させている。この図では、紙面上で右側に位置するユニット２１が固定され、左側に位置するユニット２１が曲折されている。この曲折を上下方向に複数回行うことで、ユニット２１どうしは分離される。本形態では、ユニット２１どうしの境界には、第１および第２の溝２２Ａ、２２Ｂが形成されている。従って、各ユニット２１は、溝が形成されていない厚み部分のみで連結されている。このことから、上述した「折り曲げ」による分離は容易に行うことができる。
図４（Ｂ）を参照して、切断による金属基板１９の分離方法を説明する。ここでは、カッター２３を、第１の溝２２Ａに押しつけながら回転させることで、金属基板１９を分割している。カッター２３は円板状の形状を有しており、その周端部は鋭角に形成してある。カッター２３の中心部は、カッター２３が自在に回転できるように支持部２４に固定してある。即ち、カッター２３は駆動力を有さない。カッター２３を第１の溝２２Ａの底部に押し当てながら移動させることで、カッター２３は回転し、金属基板１９が分離される。この方法によると、切断を行うことによる導電性の粉塵が発生しない。従って、この粉塵によるショートを防止することができる。
尚、上述以外の方法でも金属基板１９を分離することができる。具体的には、プレス機を用いたパンチング、シャーリング等により金属基板１９を分離することができる。
図５を参照して、次に、少なくとも回路基板１１の表面が被覆されるように封止樹脂１４を形成する。ここでは、金型３１を用いたトランスファーモールドにより、フィラー入りの熱硬化性樹脂から成る封止樹脂１４を形成している。具体的には、金型３１のキャビティ３３に回路基板１１を収納し、ゲート３２からキャビティ３３の内部に封止樹脂１４を注入する。
封止樹脂１４が封入されるとき、金型３１は１７０℃程度に加熱されている。従って、熱硬化性樹脂から成る封止樹脂１４は、キャビティ３３に注入されると同時に、熱硬化が進行する。この熱硬化は、数十秒から百秒程度で行われる。熱硬化が行われることで封止樹脂１４は硬化収縮するが、封止樹脂１４の熱膨張係数は２３×１０−６／℃以下である。このことから、硬化収縮よる回路基板１１の過度の反りは抑制されている。
図６を参照して、次に、混成集積回路装置１０を放熱フィンに当接させる。先ず、図６（Ａ）に示すように、平坦面に形成された放熱フィン２８の上面にグリス２９を塗布する。放熱フィン２８は、銅などの金属から成り、混成集積回路装置１０から発生した熱を外部に放出させる機能を有する。また、グリス２９は、混成集積回路装置１０の裏面と放熱フィン２８の上面との間に介在して、放熱性を向上させる働きを有する。グリス２９は、混成集積回路装置１０の中央部に対応する箇所に塗布される。
次に、放熱フィン２８の上部に混成集積回路装置１０を載置した後に、その裏面を放熱フィン２８の上面に当接させる。具体的には、混成集積回路装置１０の両端に設けた固定部２６を、ビス３０により下方に押圧することで、混成集積回路装置１０の裏面を放熱フィン２８の上部に密着させる。混成集積回路装置１０は、封止樹脂１４の熱硬化により、下方に突出するように湾曲している。従って、ビス３０の押圧力により、湾曲した混成集積回路装置１０を平坦化させることにより、中央部に塗布されたグリス２９を、周辺部に行き渡らせることができる。また、ビス３０の押圧力により、混成集積回路装置１０の湾曲は低減された状態で固定される。このことにより、混成集積回路装置１０の裏面は放熱フィン２８の上面に密着している。
図６（Ｂ）を参照して、ビス３０を用いて混成集積回路装置１０の周辺部を押圧することにより、混成集積回路装置１０の裏面は放熱フィン２８の上面に密着されている。従って、混成集積回路装置１０に内蔵された回路素子か発生した熱は、放熱フィン２８を介して外部に放出される。この図では、封止樹脂１４から露出する回路基板１１の裏面が、放熱フィン２８の上面に当接している。しかしながら、図１（Ｃ）に示すように、回路基板１１の裏面が被覆されるように封止樹脂１４が形成される場合もある。この場合は、封止樹脂１４から成る混成集積回路装置１０の裏面が、放熱フィン２８の上面に当接する。
本発明の混成集積回路装置を示す斜視図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。 封止樹脂樹脂の熱膨張係数と、基板の反りとの関係を示すグラフ（Ａ）、混成集積回路装置の断面図（Ｂ）、混成集積回路装置の断面図（Ｃ）である。 本発明の混成集積回路装置の製造方法を示す断面図（Ａ）−（Ｄ）である。 本発明の混成集積回路装置の製造方法を示す断面図（Ａ）、断面図（Ｂ）である。 本発明の混成集積回路装置の製造方法を示す断面図である。 本発明の混成集積回路装置の製造方法を示す断面図（Ａ）、断面図（Ｂ）である。 従来の混成集積回路装置を示す断面図（Ａ）−（Ｃ）である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１２Ａ 第１の酸化膜
１２Ｂ 第２の酸化膜
１３ 導電パターン
１４ 封止樹脂
１５ 回路素子
１５Ａ 半導体素子
１５Ｂ チップ素子
１６ リード
１７ 金属細線
１８ 絶縁層
１９ 金属基板
２０ 導電箔
２１ ユニット
２２Ａ 第1の溝
２２Ｂ 第２の溝
２３ カッター
２４ 支持部
２７ ビス
２５ ヒートシンク
２８ 放熱フィン
２９ グリス
３０ ビス
３１ 金型
３２ ゲート

Claims (11)

  1. 回路基板の表面に設けられた導電パターンと、
    前記導電パターンに電気的に接続された回路素子と、
    少なくとも前記回路基板の表面を被覆して前記回路素子を封止する封止樹脂とを具備する回路装置に於いて、
    前記封止樹脂の熱膨張係数を、フィラーが入った状態で、前記回路基板の熱膨張係数よりも小さくすることを特徴とする回路装置。
  2. 前記回路基板の裏面は、前記封止樹脂から露出することを特徴とする請求項１記載の回路装置。
  3. 前記封止樹脂は、トランスファーモールドにより形成されることを特徴とする請求項１記載の回路装置。
  4. 前記回路基板は、アルミニウムから成る基板であり、
    前記封止樹脂の熱膨張係数は、フィラーが入った状態で１５×１０−６／℃から２３×１０−６／℃までの範囲であることを特徴とする請求項１記載の回路装置。
  5. 前記回路素子は、鉛フリー半田を介して前記導電パターンに固着されることを特徴とする請求項１記載の回路装置。
  6. 導電パターンおよび回路素子から成る電気回路を回路基板の表面に形成する工程と、
    前記回路素子が被覆されるように少なくとも前記回路基板の表面をフィラー入り封止樹脂で被覆する工程とを具備し、
    前記回路基板よりも熱膨張係数の小さい前記封止樹脂を用いることを特徴とする回路装置の製造方法。
  7. 導電パターンおよび回路素子から成る電気回路を回路基板の表面に形成する工程と、
    前記回路素子が被覆されるように少なくとも前記回路基板の表面をフィラー入り封止樹脂で被覆する工程と、
    前記封止樹脂を加熱することにより、前記回路基板が裏面の方向に湾曲した状態で、前記封止樹脂を硬化させる工程と、
    前記回路基板の湾曲を低減させた状態で、前記封止樹脂または前記回路基板の裏面を、放熱体の表面に当接させる工程とを具備することを特徴とする回路装置の製造方法。
  8. 前記封止樹脂は、トランスファーモールドにより形成される熱硬化性樹脂であることを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  9. 前記封止樹脂の熱膨張係数を、前記回路基板よりも小さくすることを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  10. 前記回路基板はアルミニウムから成り、
    前記封止樹脂の熱膨張係数を、１５×１０−６／℃から２３×１０−６／℃の範囲にすることを特徴とする請求項６または請求項７記載の回路装置の製造方法。
  11. 銅を主材料とする導電パターンが形成されたアルミニウムまたは銅の基板を用意し、
    前記基板に回路素子を実装し、
    前記基板の少なくとも表面を実質カバーするように、樹脂をトランスファーモールドして製造する回路装置の製造方法であり、
    前記モールド時の前記樹脂の硬化収縮が抑制され、硬化した後の基板裏面が若干下に凸に成るように、フィラーが混入された樹脂の熱膨張係数が１５×１０−６／℃から２３×１０−６／℃の範囲で選択することを特徴とした回路装置の製造方法。

JP2004288213A 2004-09-30 2004-09-30 回路装置およびその製造方法 Pending JP2006100752A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004288213A JP2006100752A (ja) 2004-09-30 2004-09-30 回路装置およびその製造方法
TW94102426A TWI271130B (en) 2004-09-30 2005-01-27 Circuit device and method of producing the same
KR20050013995A KR100726902B1 (ko) 2004-09-30 2005-02-21 회로 장치 및 그 제조 방법
CNB2005100525405A CN100397627C (zh) 2004-09-30 2005-02-28 电路装置及其制造方法
US11/237,856 US20060065421A1 (en) 2004-09-30 2005-09-29 Circuit device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288213A JP2006100752A (ja) 2004-09-30 2004-09-30 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006100752A true JP2006100752A (ja) 2006-04-13

Family

ID=36097706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288213A Pending JP2006100752A (ja) 2004-09-30 2004-09-30 回路装置およびその製造方法

Country Status (5)

Country Link
US (1) US20060065421A1 (ja)
JP (1) JP2006100752A (ja)
KR (1) KR100726902B1 (ja)
CN (1) CN100397627C (ja)
TW (1) TWI271130B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2007324394A (ja) * 2006-06-01 2007-12-13 Denso Corp モールドパッケージおよびその製造方法
JP2011003680A (ja) * 2009-06-18 2011-01-06 Hitachi Automotive Systems Ltd 電子回路封入装置
US8219997B2 (en) 2006-11-10 2012-07-10 International Business Machines Corporation Execution the job that is divided into job tasks based on the estimated completion time
US8383946B2 (en) 2010-05-18 2013-02-26 Joinset, Co., Ltd. Heat sink
JP2016115810A (ja) * 2014-12-15 2016-06-23 株式会社デンソー 電子装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120280A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 歪み低減固定構造
KR101011199B1 (ko) * 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
TWI322652B (en) * 2007-11-06 2010-03-21 Yu Hsueh Lin Structure and manufacturing method of circuit substrate board
CN101944489B (zh) * 2009-07-07 2012-06-20 株式会社村田制作所 复合基板的制造方法
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
JP5774292B2 (ja) 2010-11-04 2015-09-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5796956B2 (ja) 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
DE102013219992A1 (de) * 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
DE102020204941A1 (de) * 2020-04-20 2020-10-29 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Herstellen eines mit einer aushärtbaren Vergussmasse versehenen Substrats

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JPH1079453A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd モールド型電子部品及びその製法
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JPH1117071A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
JP2003318312A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2004095735A (ja) * 2002-08-30 2004-03-25 Kyocera Corp 半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658750A (en) * 1969-02-13 1972-04-25 Hitachi Ltd Thermosetting resin composition and electrical appliances using the same
US4720424A (en) * 1984-06-18 1988-01-19 Hoebbst Celanese Corporation Electronic component encapsulated with a composition comprising a polymer which is capable of forming an anisotropic melt phase and substantially incapable of further chain growth upon heating
US4754101A (en) * 1986-10-23 1988-06-28 Instrument Specialties Co., Inc. Electromagnetic shield for printed circuit board
JP3163622B2 (ja) * 1990-07-05 2001-05-08 日産自動車株式会社 電気自動車
US5136366A (en) * 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
JP2951102B2 (ja) * 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
US5773895A (en) * 1996-04-03 1998-06-30 Intel Corporation Anchor provisions to prevent mold delamination in an overmolded plastic array package
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
FI982586A (fi) * 1998-11-30 2000-05-31 Nokia Mobile Phones Ltd Elektroninen laite
US6178097B1 (en) * 1999-01-22 2001-01-23 Dial Tool Industries, Inc. RF shield having removable cover
WO2000049652A1 (fr) * 1999-02-18 2000-08-24 Seiko Epson Corporation Materiau de liaison, dispositif semi-conducteur et procede de fabrication, carte et dispositif electronique
US6320762B1 (en) * 1999-04-09 2001-11-20 Shiaw-Jong S. Chen Fixed conductive pin for printed wiring substrate electronics case and method of manufacture therefor
US6274808B1 (en) * 1999-05-06 2001-08-14 Lucent Technologies, Inc. EMI shielding enclosure
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6417532B2 (en) * 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6552261B2 (en) * 2001-04-27 2003-04-22 Bmi, Inc. Push-fit shield
CN1327516C (zh) * 2001-05-30 2007-07-18 株式会社萌利克 半导体器件
JP3541831B2 (ja) * 2001-10-26 2004-07-14 日産自動車株式会社 車両の駆動力制御装置
JP3585121B2 (ja) * 2002-02-20 2004-11-04 トヨタ自動車株式会社 動力出力装置およびこれを備える自動車
US20040018260A1 (en) * 2002-06-19 2004-01-29 Novemed Group Limited Novel botanical extract of Tripterygium Wilfordii Hook F.
JP2004179313A (ja) * 2002-11-26 2004-06-24 Fujitsu Ten Ltd 回路配線基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JPH1079453A (ja) * 1996-09-05 1998-03-24 Hitachi Ltd モールド型電子部品及びその製法
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JPH1117071A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
JP2003318312A (ja) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd 混成集積回路装置
JP2004095735A (ja) * 2002-08-30 2004-03-25 Kyocera Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324274A (ja) * 2006-05-31 2007-12-13 Sanyo Electric Co Ltd 回路装置の製造方法
JP2007324394A (ja) * 2006-06-01 2007-12-13 Denso Corp モールドパッケージおよびその製造方法
US8219997B2 (en) 2006-11-10 2012-07-10 International Business Machines Corporation Execution the job that is divided into job tasks based on the estimated completion time
JP2011003680A (ja) * 2009-06-18 2011-01-06 Hitachi Automotive Systems Ltd 電子回路封入装置
US8383946B2 (en) 2010-05-18 2013-02-26 Joinset, Co., Ltd. Heat sink
JP2016115810A (ja) * 2014-12-15 2016-06-23 株式会社デンソー 電子装置
WO2016098332A1 (ja) * 2014-12-15 2016-06-23 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
CN1755919A (zh) 2006-04-05
US20060065421A1 (en) 2006-03-30
KR100726902B1 (ko) 2007-06-11
TWI271130B (en) 2007-01-11
TW200611614A (en) 2006-04-01
KR20060043018A (ko) 2006-05-15
CN100397627C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
KR100726902B1 (ko) 회로 장치 및 그 제조 방법
JP5387685B2 (ja) 半導体装置の製造方法
US20140217620A1 (en) Semiconductor device and method for manufacturing the same
JP2005109100A (ja) 半導体装置およびその製造方法
JP6008582B2 (ja) 半導体パッケージ、放熱板及びその製造方法
JP4545022B2 (ja) 回路装置およびその製造方法
US20060209514A1 (en) Semiconductor device and manufacturing method therefor
JP2006100759A (ja) 回路装置およびその製造方法
JP2002252318A (ja) チップ型半導体装置
JP2001257291A (ja) 回路装置
JP4591362B2 (ja) 電子装置の製造方法
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2006140401A (ja) 半導体集積回路装置
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP4398223B2 (ja) 半導体装置
TWM545363U (zh) 晶片封裝結構
JP7152544B2 (ja) 半導体放熱パッケージ構造
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构
TWI607540B (zh) Chip package structure and manufacturing method thereof
JPH10284651A (ja) 放熱シート及びその製造方法
JPH0582060B2 (ja)
CN205211735U (zh) 电源管理集成电路的封装元件
JPH11274360A (ja) 半導体装置及びその製造方法
KR20050051806A (ko) 방열특성이 개선된 반도체 패키지 및 그 제조방법
JP2014090104A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100720