TWI271130B - Circuit device and method of producing the same - Google Patents

Circuit device and method of producing the same Download PDF

Info

Publication number
TWI271130B
TWI271130B TW94102426A TW94102426A TWI271130B TW I271130 B TWI271130 B TW I271130B TW 94102426 A TW94102426 A TW 94102426A TW 94102426 A TW94102426 A TW 94102426A TW I271130 B TWI271130 B TW I271130B
Authority
TW
Taiwan
Prior art keywords
circuit
resin
substrate
circuit device
thermal expansion
Prior art date
Application number
TW94102426A
Other languages
English (en)
Other versions
TW200611614A (en
Inventor
Kazumasa Arai
Yutaka Kubota
Yusuke Igarashi
Hidefumi Saito
Masami Motegi
Original Assignee
Sanyo Electric Co
Kanto Sanyo Semiconductors Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Kanto Sanyo Semiconductors Co filed Critical Sanyo Electric Co
Publication of TW200611614A publication Critical patent/TW200611614A/zh
Application granted granted Critical
Publication of TWI271130B publication Critical patent/TWI271130B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/02—Cooking-vessels with enlarged heating surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J27/00—Cooking-vessels
    • A47J27/002—Construction of cooking-vessels; Methods or processes of manufacturing specially adapted for cooking-vessels
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J36/00—Parts, details or accessories of cooking-vessels
    • A47J36/02—Selection of specific materials, e.g. heavy bottoms with copper inlay or with insulating inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S220/00—Receptacles
    • Y10S220/912—Cookware, i.e. pots and pans

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Food Science & Technology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1271130 九、發明說明： w 【發明所屬技術領域】 本發明係關於-種電路裝置及 於可減低因封裝樹脂的熱硬化而導致二“特別係關 置及其製造方法。 、支之基板翹曲之電路裝 【先前技術】 參照第7圖說明習知混合隹 炎日力楚7 θ , 木成電路裝置丨〇〇的槿士 多π弟7圖（A )說明習知、、Β 冓成。 Μ + 备 此5集成電路裝置1 Πη λ 構成。在矩形的基板101的 衣罝l〇〇A的 導帝闰安！ Μ 隔介絕緣層102形屮+ 蜍电圖案103。接著，藉由在導 2形成有 接恭攸-从 圖案1⑽的期望位署m 接包路心牛，而形成預定的 ^位置固 件之半導體元件105A以及曰片-* 。在做為電路元 案⑽。半導體元件1〇5A=:件義錢，於導電圖 106而固接於導電圖案1()3，而糸猎由#錫寺接合材料 則藉由接合材料106固接年曰曰凡件1〇5B的兩端電極 接於报孑¥电圖案1〇3。引線104伟遠 娱方、形成在基板101周邊部 係連 端子的功能。 V电圖案1〇3，而發揮外部 然而，上述之混合集成 化所產生之庳力而古吐电路衣置100Λ中，因溫度變 之G力’而有接合材料 晶片亓I Ί 从 十106產生龜裂之問題。以 日日片兀件105Β為例說明該問 ^ U H i ， 、守，在以鋁作為基板101 〜何枓日守，基板1〇1的埶 此，曰片开杜 …\ 數為23x 1(T6/°C。相對於 日日片兀件10 5 B的敎膨胳作 Ψ m μ ^ …、、ίτ'數較小。具體而言，晶片 电阻的熱膨脹係數為7χ ](r6 h 數為10χ 1(Γ6Λρ m L ϋ，晶月電容器的熱膨脹係 /c。因此，由於晶片元件刪與基板1〇1 316709 6 1271130 膨脹係數差異甚大’在溫度產生變化時，會有甚大的 用於結合兩者的接合材料106上。因此，接合材料 會產生龜裂’而發生連接不良的問題。 Α >二第7圖（B )說明用以抑制接合材料106龜裂之 技I (參照下列專利文獻1：>。在此，晶片元件105B以及 斗1〇6#由覆蓋樹月旨108所覆蓋。在此，覆蓋樹脂 係數r i數’大約與由紹形成之基板101的熱膨脹 J之曰3x 10 /c)相等。藉此結構，由於熱膨脹係數較 相等= = ’係由熱膨㈣數與减板⑻實質上 加1於日1Q8圍覆’藉以在溫度產生變化時可減低 力邊表接合材料106之應力。 盥其f? 7圖（c)所不之混合集成電路裝置100c中，以 有相近的熱膨服係數之封裝樹脂⑽全面覆 盍基板101的表面以及彻丨而.t ^ 轉膜塑法所形成。面。在此，封裝樹脂109係由移 [專利文獻Π曰本特開平5]02645號公報 【發明内容】 [發明所欲解決之課題] 然而，使用熱膨脹係數與基板101相近之封f樹月t W9，將基板1〇1的声 相近之封衣树月曰 的硬化收疒，人、正狁封時，由於封裝樹脂109 果樹月匕⑽^旨產生基板1Q1勉曲的問題。其原因是封 衣树知109的熱膨脹係數增大 亦隨之增大。特別θ 熱硬化犄的硬化收縮量 曰入知·別疋，基板1〇1的平 4⑽以上的大尺寸時，上 =寸大小在— 問喊會更加顯著地發 316709 7 1271130 生。此外，如第7岡, 裝樹脂⑽露出㈣所示，當基板101的背面由封 的上方、AA守因冒有报大的收縮應力作用於基板ΗΠ 由於ί二的^應力作用於基板⑻。此外’ 片等散熱體之問題很大的鍾曲’而有裝置無法抵接於散熱 [解決課題之手段] 本發明之電路@ $ 導電圖案；電性連接於前3備：配置於電路基板表面之 少覆蓋前述電路基電圖案之電路元件；以及至 樹脂，其特徵為:壯而密封前述電路元件之封裝 填充料的狀態下，^料樹脂的熱膨服係數，在裝有 此外，在;Χ4電路基板的熱膨脹係數小。 Γ在本發明之雷跋壯里+ 、， 係由前述封裝樹脂露出。衣中，珂述電路基板的背面 此外’在本發明之電 _ 移轉膜塑法形成。 才 如述封裝樹脂係藉由 此外，在本發明之電 链所形成之基板，前述封 述琶路基板係為由 填料的狀態下，在Μ θ的熱恥脹係數，在裝有充 仕15χ 10力。 此外，在本發明之電路…χ丄0，。的關。 鉛銲錫固接於前述導電圖安衣置中，珂述電路元件係藉無 本發明之電路裝置1 ^ 的表面形成由導電圖案、:〔，係具備：在電路基板 步驟；利用加有充埴斜 〶路兀件所構成<電氣電路之 之表面，以及以覆蓋前述電路 述電路基板 之义^，且使用熱膨脹 316709 8 I271130 係數=述電路基板小的前述封裝樹脂。 路：本發明之電路裝置之製造方法，係呈備7 路基板的表面形成由遂 係具備·在電 電路之步驟；利用加案以及電路元件所構成之電氣 路基板之表面，以覆j填料之封裝樹脂覆蓋至少前述電 述封編，使前述路元件之步驟；藉由加熱前 彎曲的狀態下】樹脂在前述電路基板朝背面方向 曲度的狀態下，使述電― 接於散熱體的表面之步^ 刖電路基板的背面抵 前述封裝 抖此外，在本發明之電路裝置之製造方法中 对脂係為由移轉膜塑形成之熱硬化性樹脂。 述封裝 士此外，在本發明之電路裝置的製造方法中 Μ月曰的熱膨脹係數係較前述電路基板小。 在本發明之電路裝置之製造方法中，前述電路 土板係由師成，且將前述封裝樹脂的 a um^23x岭⑶範圍。 ㈣^疋在 的其4此外，本發明之電路裝置之製造方法，係準備紹或銅 的基板，該基板上形成有以銅為主材料之導電圖案，並將 電路兀件安裝於前述基板，再以可實質地覆蓋前述基板之 至少表面的方式將樹脂進行移轉膜塑而製造者，其中，在 熱膨脹係數Ux 10，C至23x 1〇，之範圍内選擇加有充 填料之樹脂，以抑制前述模塑時之前述樹脂的硬化收縮， 並在硬化後的基板背面形成略朝下凸起的形態。 [發明之效果] 316709 9 1271130 H，在考慮應力的問題時，必須分別考慮到關 方…夜體狀或流動狀的封裝樹脂硬化而形成固體時的硬化 收縮’:及硬化後之樹脂熱所造成的膨脹收縮的問題。 14如第7圖（B )所示，考慮到封裝樹脂的膨脹收縮時， f板101與覆蓋樹脂108，其實質熱膨脹係數最好相等。 ::，由於壓縮力係常時施加於鋒錫，且基板的伸縮盘封 =㈣的伸縮—致，故應力不易對銲錫作用。此外，當液 =或流動狀的封裝樹脂如第7圖⑻所示一般，部： =布而硬化成固體時，相對應於該伸縮力， 分的剛性，故無須考慮翹曲的問題。 反八有充 然而’考慮到封裝樹脂的硬化收縮日寺，如第 所不，覆蓋樹脂的量（體積）愈 所造成的影響愈大。而且，由於巧的硬化收縮 基板產生翹曲。 纟於鐵力相當大，而導致 為抑制該翹曲的發生，在本 數，係選擇實質中树月曰的熱膨脹係 μ 板相同者，且為了抑制收縮，而 在”中加有80%左右的填充料。該填充料 =收縮，故封裝樹脂全體硬化時的收縮會^ X Η) /(：至23>< 1〇，的範圍者為佳。 、'勺15 Μ^即’為抑制硬化時的收縮，加入填充料即可，或顽 化：之混有填充料的封裝樹脂的熱膨脹係數 或更 板為佳。但，考慮硬化收縮的量時 妾、鋁基 係數略小於鋁基板，較易 、衣&知的熱膨脹 車乂易狻付與基板的膨脹收縮的平衡。 ]〇 316709 1271130 在本實施例中，因使用熱膨 混有填充料的封裝樹脂，而得以、/、父電路基板略小之 產生之硬化收縮。因此，得以防止封她 而產生之剝離等問題。 才衣Μ脂的硬化收縮 此外，根―產生魅曲。 樹脂的硬化收縮’可使電路基 衣k方法，藉由封裝 袭樹脂或電路基板得以抵接;熱方向皆曲’使封 ?或電路基板的背面密接於散熱體，::：升：可使封裝樹 【實施方式】 提升其散熱性。 〈混合集成電路裝置10的構成> 參照第1圖，說明本發明 A 構成。首先，在矩形電路基板u的°/面成/路裝置10的 接著，在絕緣# 18 ◊表面形成絕緣層18。 从+ 表面形成預定形狀的導電間安” 外，在導電圖案13的 '电圖木13。此 15A與晶片元件⑽。電性連接有半導體元件 ⑴半導體元件15A:;成:^ ^ 所覆蓋。 及3曰片兀件15B，係由封裝樹脂14 鋁做H絲11係為料銅#金屬所構叙基板。採用 銘做為電路基板n的材料時 扳才木用 約為23χ⑺力它左太。帝 土板11的熱膨脹係數 縱寬X橫寬X厚产工~61⑨路基板11的具體大小，例如為 土微Η〜彳則面，係由第1傾 部S2所構成並突出外部。第i傾斜部 的上面連續延伸於斜面下方。第2傾斜部s2 ^路電基^1 316709 11 127113Ό 板11的下面連續延伸於斜面 跋其拓11认η 猎由该構成，即可使電 路基板U的側面與封裝樹脂得以 I 1 1 ΑΑ η 滅U地在接。此外，電路 基板11的側面，亦可為平坦面。 在电路基板11的表面以及背 以以及第2氧化膜12B。 ①成有弟1氧化膜 弟1氧化膜12A係以覆蓋電路基板u 方式形成。具體上，第Μ氧化膜12A的 =之 厚度在km至5.“m的範圍。藉由在：為執， 形成第1氧化膜12A，即 土反11的表面 丨J捉升蜿緣層18的密桩极。六士 貫施例中，係形成非 i難。在本 半導體元件HA等所產峰㈣古月吴以。因此，可將 外兹…產熱有效率地排出於外部。此 外，弟1乳化膜12A的厚度，口 17,、, 士 1此 带踗其^；11AA /、要可以確保絕緣層18盥 $路基板11的密接度，其厚度亦可在 - 第2氧化膜咖係以覆蓋電路基板^下面 方式形成。第2氧化膜12R在沏π 、月面王域之 一 係與第1氧化膜以相rm A!2〇3所構成，且厚度在至i3_的 问也由 造步驟中，第2氧化膜12B係 巳圍。在各製 π背面之功能。此外，^/ 械性地保護電路基板 圖案化的步驟中，第2氧化膜! 2 B係呈有二圖：13予以 的背面避免受腐蝕劑侵蝕之功 又电路基板11 膜ΠΑ，第…因此，相較於第1氧化 2A弟2乳化膜12β形成較厚的厚度。/化 厚第2氧化膜12B的厚产， 错由增 化收縮所產生之電路元件15的麵曲。丨衣树月曰14的硬 絕緣層18係以覆蓋電路基 攸u的表面全域之方式形 316709 12 ^71130
:。絕緣層is係由高比例填充A 所構成。藉由填充有填充料，即低”料之環氡樹脂 此内賊之電路元件所產生的 …电 板11良好地排出於外部。 ’、、、_可介由電路基 導電圖案13係由銅等的金屬 層18的表面以形成預定的成，並形成於絕緣 6的一邊，形成由導帝 在V出引線 / ”乂田¥包圖案i 3所形成 半導體元件15A以万曰y ^ ° , A以及晶片元件15B的♦敉一 μ 由鋅錫等接合材料 兒路兀件，係藉 月係採用電晶體、LSi曰 預疋位置。本發 日日片、二極體等做為车遒触- 1A。在此，半導體元件似與導 體轉 •. 細線17予以、鱼拉 〇 / 、 σ木13，係藉由全屬 /于以連接。另採用晶片電阻 〜曰田孟屬 .片元件15Β。日片 Βθ琶谷器等做為晶 日日片兀件15Β兩端的電極 勺日日 合材料固接於導電圖宰u 係猎由銲錫等接 天線、振盪器等，兩端具有 _ 熱敏電阻、 籲Ι5β。此外，f °卩的兀件做為晶片元件 W ^树脂岔封型的封裝件耸，介1 固接於導電圖案13。 、’、。做為電路元件
性塗漿路::牛的接合材料來說，係採用銲錫或導④ 寺材科。在此，銲锡可使 飞W 導電性塗漿可採用Ag塗裝或Cu塗漿等：錫或無料錫。 吏用…、益。知錫固接電路元件時，必立 引起之龜裂。苴理由# 0頁召思因熱應力所 /、牲田知因無鉛銲旦 產生龜裂的材料。舉其中一 ”、 吴里卓父大，較易
25 8ΓΡ^ 4 "N U，鉛共晶銲錫的楊氏模I USWa，相對於此，具有Sn'〇、 韧氏知里為 ^ .5Cu組成的無鉛 3]6709 13 1271Γ3Ό 麵锡的楊氏模量為41.6他〇以 可使用Sn-Ag夺、s Λ p /…蚌錫來說，具體而言， 在上述材料二Γ g系、Sn_cu系、sn-zn系，戍 ，中添加m而组成之銲錫。 上，其具有可與外部進基板11周邊部之薛塾 邊配置多數個引線16。引線ΐ6ζ =力能。在此，係在！ 導出，亦可由相對的2個邊導出。'路基板11的4個邊 形成。在第1日4(==用熱硬化性樹脂之移轉膜塑法所 外，電路基板U的表面以==牛15B、金屬細、線Π。此 ^ ^ 、面係由封裝樹脂14所覆罢。 ::㈣的背面，則由封裝樹 二 外，如第1圖（C) % ^ 路外邛。此 面的電路基板U整體此夕=以封裝樹脂14覆蓋包含背 之封裝樹月旨U在硬化時^生由收:由熱硬化性樹脂所構成 元件或銲购縮應力。生收‘故必須持續施以電路 藉由選擇實質上與電路基板11的 二r?樹脂^有氧化 化時的收縮之目的。例如：1二猎此達到抑制樹脂硬 量％的填充料。 .封裝樹脂14中加有約80重 此外，基板的兩端係以螺絲等進行加 化後’在常溫下，如第2圖示 ：因此硬 的形狀。 々办成略朝下凸起 316709 14 127113.0 在本實施例中，係將加有填充料的 膨脹係數，执中* 4工不 衣树月日14的熱 脹係數δ又疋為較電路基板n的熱膨脹係數為小。藉 P可減低因封裝樹月旨14㈣化收縮 η *編。此外，可使硬化後的電路基板路基板 二Γ接;Γ地使安袭時的熱所引起之封裝樹脂Η 二:'路基板11 ’故亦可抑制銲材等的龜裂。 如先前技術攔之說明所示，採用銘基板 11時，雷路其如η # — 為电路基板 春大的差田 片元件別間的熱膨脹係數有相 Γ曰 因此，會有很大的熱應力作用在連接兩老的 銲錫。有幾於此，藉由將法 “者的 盘電路美杯η 士 樹曰4的熱膨服係數設定為 /、电路基板Π才"之23x 1〇，c左右，即巧 但，熱硬化性樹脂熱硬化時 ，1、、二力。 具有23x〗0-6/。广士 士、 丁曰座生收鈿。因此，使用 時，因切彳卜=M上的熱膨關數之封裝樹脂14 產生過度翹曲的問題。〜大而發生電路基板U 有鑑與此，在本實施例中 硬化時所產座夕价々 知稭由加有填充料以抑制 生之收、、伯，亚將包含填充料之封f樹浐u 膨脹係數設定在…岭〇至23χ 1〇-6/。/二偏 可確伴雷跋；I 、* 之間藉此，即 雀保电路兀件的連接可靠性，同 板11所產生之翹曲。根據告於4 ± <、、、更化日h路基 膨脹係數為23X 10VC “況YJ8較於f裝樹脂14的熱 圍之加有填充料的樹脂時，;使用脹係數在上述範 具有相同的Μ。並且，可件15的連接可靠性 參照第2圖說明封裝樹本衣置_曲。 五、曰14的熱膨脹係數與混合集 3]6709 15 1271130 成電路裝置1〇之龜曲的關係。第2圖⑷為顯 係之曲線圖。第2圖（B )以及第2 R 1 者關 ^ Μ汉乐2圖（C )為翹曲处 混合集成電路裝置1 〇的剖視圖。 心 第2® U)所示之曲線圖的橫轴係顯示加有 之封裝樹脂14的熱膨脹係數，縱轴係顯示混合集成電路壯 置10的趣曲量。在此，調整埴充曰 笔衣 係數相里^4+壯& t ”充科的加入1，使用熱膨脹 6 ,、封衣树月曰14進行複數個混合集成電路裝置10 ^樹脂密封以及加熱硬化，間定發生於各混合 衣置10的翹曲量。呈俨的翱曲旦 姓 /、版的逑曲里的叶測方法，首先，係將 Γ熱硬化後的混合集成電路裝置10載置於平扭面。接 :’測量混合集成電路裝置10上面的高度，並以該高低差 集，電路裝置1Q的㈣量。以反白的圓點所示之各 =顯示I驗的結果。此外，虛線式曲線係為由上述的實 、、双、、、。果所异出之近似曲線L。 由曲線圖所示之實驗結果，可以理解使用熱膨脹係數 二^封裝樹脂（填充料較少的樹脂）時，混合集成電路 ^ 1〇6的輕曲量亦隨之變大。例如，使用熱膨脹係數為 即口 “ / C私' 度的封裝樹脂（填充料較多之樹脂）14時， ^可f/寻不會產生翹曲之平坦狀混合集成電路裝置10。此 返著封衣树爿曰14的熱膨脹係數的增加，發生於裝置的 輕曲量亦隨之增加。 ^ ^衣樹月曰14的熱膨脹係數在1 5χ 1 〇-6/。(3程度以上 成♦4曲里、交換為正值，隨著熱膨脹係數的增加，混合集 .包路衣置10的翹曲量亦隨之增加。翹曲量為正值時，則 16 316709 !27113〇 开> 成第2圖（Β )所示之叫面开；壯 成° ^狀。亦即，内藏於混合集 Ϊ =置内之電路基板U朝背面的方向彎曲。而且， 由朝二二方形成凸狀。形成該剖面形狀時，藉 ^置的兩端’即可使裝置整體平坦化。 邊… 二照第1圖⑷，係在封裝樹脂14的周 推璧〜疋二6，亚以螺釘等固定手段將該固定部26 加=:合集成電路裳置1〇整體平坦化。 。。以下日，f 1 ί封裝樹脂14的熱膨脹係數在15χ 10, 隼成電路壯罢〗η/ 魚曲量為負值時，混合 :路衣置1〇的剖面形狀則形成第2圖（C)所干之狀 悲'。亦即，裝置整體形成向上彎 ：(C)所不之狀 即使將裝置的兩端朝下方推塵，裝置敕：才=:態下， 此外即使將混合集成電路裝置則背Γ抵化。 者間亦會形成間隙， 面抵接於散熱片，兩 將降低。 此5木成電路裝置10的散熱性 胗I，〜例中，係將加有填充料之封裝樹脂14的埶 mr 在i5xi(rvc 至 23>—的範圍。”、、 猎由將封裝樹脂14的熱膨脹 :二可將:合集成電路裝置的㈣控制在二的 ί:Γ;由力T，可將該編控制在一下 …， 填充料即可減低因硬化收縮而產生之庫 力。猎此即可抑吿丨綠π ^ 厓王又“ 路。此外，因硬化後的卜而破壞展置内部的電氣電 縮，係與電路基板η相等，因而得以提升 316709 17 1271130 =由^等鮮材所形成的連接部，有壓縮應力常時作用其 上’故付以抑制龜裂的發生。 數藉“加有填充料的封讓14的熱膨脹係 二 X 10 /c以上，即可抑制混合集成電路裝置10 的叫二 。亦即，可抑制混合集成電路襄置!〇 的J面形狀形成第2圖（c )斛- @ 所不之形狀。裝置產生第2 =乂二狀態時，會因裝置的背面無法密接於 政Λ、、妝’而導致散熱性之降低。 〈混合集成電路裝置1〇的製造方法> 蒼照第3圖至第6圖， ^ 方法。 次月化合集成電路裝置的製造 參照第3圖（a )，音止 — 貼附於全屬美柘1Q & ±先，隔介絕緣層18將導電箔20 貼I仃方、孟屬基板19的表面。 成第1氧化膜12A。如此，/二屬基板19的表面全面形 與絕…，使絕緣二 由進行難刻，將導電荡2〇予^ =接。、此外，藉 13。導電箔20的斜μ 回木 以形成導電圖案 ㈣劑;=行_，由_基板19整體浸潰於 ㈣Ϊ \圖（Β)係顯示形成導電圖案13後之全屬美板19 的剖面。在此，係在金屬 孟屬基板19 圖案13所構成之單❺表面形成複數個由導電 合集成電路裝置的部位。軍在單元係意指構成1個混 複數個。 早70 1亦可以矩陣狀之方式形成 接著，參照第3圖 (C)，在金屬基板19的表面以及 316709 18 127113Ό 背面’形成第U22A及第2溝咖。第 溝观係利用高速轉動的切害m而形成。 圖安?3者/广乐3圖（D)，將電路元件電性連接於導電 半導體元件15A或晶片元件15B等的泰 路兀件，係藉著銲錫等固接於導電圖案13。此外，甩观 兀件15AS面的電極係裳著金屬 、月息 :^。此外，半導體元件15—丄:二； 案13上之散熱座25上面。 按隹V电圖 八作：：’參照第4圖說明金屬基板19的分離步驟。以 t離金屬基板19的方法來說，可採用「彎折」之分室〇方表 或「切斷」之分割方法等2種方法。 刀方法 八m + + 〔 ） 5兒明利用「彎折」使金屬基板19
；： 法。在此，係將形成有第1溝22A以及第2溝B =為支點’鳴金屬基板19。在該圖；： :右：…係予以固定，而將位於左側的 折。朝上下方向進行稽愈 弓 單元2"皮此分離。“: ;、折動作，藉此即可使各個 、真只 在本貝施例中，各個單元21彼此間的 一 U '、、化有弟1以及第2溝22A、22B。因此，各單 兀 以未形成溝的厚邊部份連結。以此方式，即可’ # 地進行上収「料」的分離。 Μ輪易 離之圖（B)說明利用切斷方式使金屬基板19分 二在此，係將切割刀23抵在第"冓22八，同 其：：错，金屬基板19。切割刀23具有圓板狀的 、周^"部分形成銳角。切割刀23的中心部係固定於 19 316709 1271130 支撐部24以使切割刀23得以自由的轉動。亦即，切割刀 23不具有驅動力。在切割刀23抵於第1溝22A的底部同 時使其移動，藉此，切割刀23產生轉動，而分離金屬基板 19。藉由上述之方法，即可避免因切斷工程而導致之導電 性粉塵的發生。進而防止因粉塵所引發之短路。 此外，可利用上述方式以外的方法分離金屬基板19。 具體而言，可利用使用衝壓機之沖壓作用或剪斷作用等分 離金屬基板19。 、 接著，參照第5圖，形成封裝樹脂14以覆蓋至少電 路基板11的表面。在此，係利用使用模具31之移轉膜塑 法，形成由混有充填料之熱硬化性樹脂所構成之封裝樹脂 14。具體而言，將電路基板11收容於模具31的模窩33， 經由閘門32將封裝樹脂14注入於模窩％的内部。 。在進行封裝樹脂14的密封時，模具31被加熱到17〇 。。左右的溫度。因此，由熱硬化性樹脂所構成之封裝樹脂 14’在注入於㈣33白勺同時進行熱硬化。上述之熱硬化， 係進行約數十秒至數百秒的時間。隨著熱硬化的進行，封 裝樹脂Η亦產生硬化收縮M旦封裳樹脂14的熱膨服係數 係在23χ 1 〇 / C以下，且硬化收縮量降低。由此，即可抑 制硬化收縮而導致之電路基才反u的過度輕曲。 接著，參照第6圖，使混合集成電路裝置ι〇抵接於 散熱片28。首先，如第6圖⑷所示，在形成於平坦面 之散熱片28 ±面塗布潤滑油29。散熱片28係由銅等金屬 所形成’且具有可將混合集成電路裝置1〇所產生的熱排出 316709 20 1271130 於外部之功能。此外，潤滑油29係介於混 10背面盥耑埶Η 9 δ L 从兒路衣置 处。們、、Γα… 面之間，而具有可提升散熱性的功 的位置。 呷耽…-成电路裝置10中央部 後，：二：=月28的上部載置混合集成電路裝置如 釘⑽將配置於混合w 脰H'利用螺 方按星，藉此，使、、θ j It 端之固定部26朝下 不曰凡便犯合集成電路裝置1 〇 ή6祛 日、 散熱片28上部。因㈣㈣ 二^接於 .布於中央部的潤滑油29,得以錯此，使塗 螺的推塵力，混合集成;::至：部。此外，藉由 減少的狀態下被固定。藉 衣、θ 〇即可在彎曲程度 背面即可密接於散熱片28上面。…混合集成電路裝置10 •置1。…、弟6圖（Β )，使用螺釘30推题、八隹点+ 置10的周邊部，藉此，混合隹^推“5集成電路裝 接於散熱片28上面。因此，电路衣置10背面即可密 内之電路元件所產生的熱，方 =合集成電路裝置1〇 部。在該圖巾，由封裝樹脂14露猎出由^熱片28排出於外 係抵接於散熱片28 电路基板11背面， 可有使封裝樹脂U覆蓋電；：=如第1圖（C)所示，亦 由封裝樹脂Η所構成之混合二1 '背面之情況。此時， 抵接於散熱片28上面。本电路裝置1〇的背面，係 316709 21 1271130 【圖式簡單說明】 第1圖（A)、（B)、（C)分另U為顯示本發明之混合集成電 路裝置的斜視圖、剖視圖、剖視圖。 第2圖（A)、（B)、（C)分別為顯示封裝樹脂的熱膨脹係 數與基板之翹*曲的關係之曲線圖，混合集成電路裝置的剖 視圖、混合集成電路裝置的剖視圖。 第3圖（A)至（D)為顯示本發明之混合集成電路裝 置的製造方法之剖視圖。 B 第4圖（A)及（B)分別為顯示本發明之混合集成電路裝 置的製造方法之剖視圖。 _ 第5圖為顯示本發明之混合集成電路裝置的製造方法 之剖視圖。 第6圖（A)及（B)分別為顯示本發明之混合集成電路裝 置的製造方法之剖視圖。 第7圖（A )至（C )分別為顯示習知混合集成電路裝 馨置的製造方法之剖視圖。 【主要元件符號說明】 10、100(100A至100C)混合集成電路裝置 11 電路基板 12、102 絕緣層 12A 第1氧化膜 12B 第2氧化膜 13、103 導電圖案 14、109 封裝樹脂 22 316709 1271130 15 電路元件 15A、105A 半導體元件 15B 、 105B 晶片元件 16 、 104 引線 17 金屬細線 18 絕緣層 19 金屬基板 20 導電箔 •21 口口 一 早兀 22A 第1溝 22B 第2溝 23 切割刀 24 支撐部 25 散熱座 27 螺釘 28 散熱片 29 潤滑油 30 螺釘 31 模具 32 閘極 101 基板 106 接合材料 108 覆蓋樹脂

Claims (1)

1271130 十、申請專利範圍： L 一種電路裝置，係具備： 2置於電路基板表面之導電圖案； 笔丨生連接於前述導雷 η…圖案之電路元件；以及 至乂復盍前述電路基板 件之封«月旨，其特徵為：〇表面’而役封前述電路元 使別述封裝樹脂的熱膨數 悲下，較前述電路基㈣一在衣有填充枓的狀 2.如申請專利範圍第i項之電路裝置，：…、、 板的背面係由前述封裝樹脂露出。-’刖述電路基 .3·如申請專利範圍第！項之 … 脂係藉由移轉膜塑法形成。、置"中，前述封裝樹 4. 如申請專利範圍笫]Jg少_ a 板係為由鋁所形成之美二裝置，其中’前述電路基 • 〇C 的範圍。 x 〇 /c 至 23x 10-6/ 5. 如申請專利範圍第！項之電路裝置， — 件係藉無錯銲錫固接於前述導 一，别述電路元 6. -種電路震置之製造方法，係：：h 形成由導電圖案及電路元:路基板的表面 驟；以及 傅珉之电虱電路之步 利用加有充填料之封裝苗 板之表面以覆蓋前述電路元件之 曰^ ^前述電路基 且使用熱膨騰係數較前述電ς基板小的前述封裝 316709 24 Ϊ271130 樹月^ 7· 種甩路裝置之製造方法，係具備： 所構成…，及電路元* 板之真::封裝樹脂覆蓋至少前述電路基 设盒刖述電路元件之步驟； 路基裝樹脂:使前述封她旨在前述電 在減低前述電狀^下硬化之步驟；以及 裝樹脂或前述電路A 土反的’曲度的狀態下，使前述封 步驟。 基板的背面抵接於散熱體的表面之 8 ·如申請專利 法，其中，前、壯或第7項之電路裝置之製造方 化性樹脂。、衣树脂係為由移轉膜塑法形成之熱硬 9·如申請專利範園 法，其中，前 項或第7項之電路裝置之製造方 板小。 ㈣裝樹脂的熱膨脹係數係較前述電路基 10.如申請專利範圍第 法，其中，前 、忒弟7項之電路裝置之製造方 且將前二=㈣_成， 。(：至23x10-6/。、曰的熱知脹係數設定在15X 1(Τ6/ L的範圍。 U· 一種電路裝置之製、告 板上形成有以细^ ^ /，係準備鋁或銅的基板，該基 並將電路 /料之導電圖案， 711件女裝於前述基板， 316709 25 1271130 以可實質地覆蓋前逑基 攸乏主y表面的方式 脂進行移轉膜塑而製造者，其中， 扣树 在熱膨脹係數5x l(T6/t L主23χ 1〇 /C之範圍内選 擇混入有充填料之樹脂，以抑制前述模塑時之前述樹脂 的硬化收縮，並在硬化後的基板背面形成略朝下凸已、 形態。 起的
316709 26
TW94102426A 2004-09-30 2005-01-27 Circuit device and method of producing the same TWI271130B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288213A JP2006100752A (ja) 2004-09-30 2004-09-30 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200611614A TW200611614A (en) 2006-04-01
TWI271130B true TWI271130B (en) 2007-01-11

Family

ID=36097706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94102426A TWI271130B (en) 2004-09-30 2005-01-27 Circuit device and method of producing the same

Country Status (5)

Country Link
US (1) US20060065421A1 (zh)
JP (1) JP2006100752A (zh)
KR (1) KR100726902B1 (zh)
CN (1) CN100397627C (zh)
TW (1) TWI271130B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5095957B2 (ja) * 2006-05-31 2012-12-12 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
JP4760543B2 (ja) * 2006-06-01 2011-08-31 株式会社デンソー モールドパッケージおよびその製造方法
JP4308241B2 (ja) 2006-11-10 2009-08-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ジョブ実行方法、ジョブ実行システム及びジョブ実行プログラム
WO2008120280A1 (ja) * 2007-03-29 2008-10-09 Fujitsu Limited 歪み低減固定構造
KR101011199B1 (ko) 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
TWI322652B (en) * 2007-11-06 2010-03-21 Yu Hsueh Lin Structure and manufacturing method of circuit substrate board
JP5256128B2 (ja) * 2009-06-18 2013-08-07 日立オートモティブシステムズ株式会社 電子回路封入装置
CN101944489B (zh) * 2009-07-07 2012-06-20 株式会社村田制作所 复合基板的制造方法
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
US8383946B2 (en) 2010-05-18 2013-02-26 Joinset, Co., Ltd. Heat sink
JP5774292B2 (ja) * 2010-11-04 2015-09-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP5796956B2 (ja) 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2013069748A (ja) * 2011-09-21 2013-04-18 Toshiba Corp ベースプレートおよび半導体装置
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
DE102013219992A1 (de) * 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
JP6327140B2 (ja) * 2014-12-15 2018-05-23 株式会社デンソー 電子装置
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
DE102020204941A1 (de) * 2020-04-20 2020-10-29 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Herstellen eines mit einer aushärtbaren Vergussmasse versehenen Substrats

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3658750A (en) * 1969-02-13 1972-04-25 Hitachi Ltd Thermosetting resin composition and electrical appliances using the same
US4720424A (en) * 1984-06-18 1988-01-19 Hoebbst Celanese Corporation Electronic component encapsulated with a composition comprising a polymer which is capable of forming an anisotropic melt phase and substantially incapable of further chain growth upon heating
US4754101A (en) * 1986-10-23 1988-06-28 Instrument Specialties Co., Inc. Electromagnetic shield for printed circuit board
JP3163622B2 (ja) * 1990-07-05 2001-05-08 日産自動車株式会社 電気自動車
US5136366A (en) * 1990-11-05 1992-08-04 Motorola, Inc. Overmolded semiconductor package with anchoring means
JP2951102B2 (ja) * 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
US5773895A (en) * 1996-04-03 1998-06-30 Intel Corporation Anchor provisions to prevent mold delamination in an overmolded plastic array package
JP3379349B2 (ja) * 1996-09-05 2003-02-24 株式会社日立製作所 モールド型電子部品及びその製法
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
JPH1117071A (ja) * 1997-06-23 1999-01-22 Hitachi Ltd 半導体装置
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
FI982586A (fi) * 1998-11-30 2000-05-31 Nokia Mobile Phones Ltd Elektroninen laite
US6178097B1 (en) * 1999-01-22 2001-01-23 Dial Tool Industries, Inc. RF shield having removable cover
KR100514425B1 (ko) * 1999-02-18 2005-09-14 세이코 엡슨 가부시키가이샤 접착 부재, 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6320762B1 (en) * 1999-04-09 2001-11-20 Shiaw-Jong S. Chen Fixed conductive pin for printed wiring substrate electronics case and method of manufacture therefor
US6274808B1 (en) * 1999-05-06 2001-08-14 Lucent Technologies, Inc. EMI shielding enclosure
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6417532B2 (en) * 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US7064009B1 (en) * 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6552261B2 (en) * 2001-04-27 2003-04-22 Bmi, Inc. Push-fit shield
CN1327516C (zh) * 2001-05-30 2007-07-18 株式会社萌利克 半导体器件
JP3541831B2 (ja) * 2001-10-26 2004-07-14 日産自動車株式会社 車両の駆動力制御装置
JP3585121B2 (ja) * 2002-02-20 2004-11-04 トヨタ自動車株式会社 動力出力装置およびこれを備える自動車
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US20040018260A1 (en) * 2002-06-19 2004-01-29 Novemed Group Limited Novel botanical extract of Tripterygium Wilfordii Hook F.
JP3993807B2 (ja) * 2002-08-30 2007-10-17 京セラ株式会社 半導体装置
JP2004179313A (ja) * 2002-11-26 2004-06-24 Fujitsu Ten Ltd 回路配線基板

Also Published As

Publication number Publication date
CN1755919A (zh) 2006-04-05
US20060065421A1 (en) 2006-03-30
TW200611614A (en) 2006-04-01
CN100397627C (zh) 2008-06-25
KR100726902B1 (ko) 2007-06-11
KR20060043018A (ko) 2006-05-15
JP2006100752A (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
TWI271130B (en) Circuit device and method of producing the same
TWI242823B (en) Formation of solder balls having resin member as reinforcement
CN103915413B (zh) 层叠封装接合结构
TWI277380B (en) Semiconductor device built-in multilayer wiring board and method of manufacturing same
CN103972159B (zh) 三维封装结构及其形成方法
TW434758B (en) Resin film and method for connecting electronic parts by using resin film
TW464997B (en) Lead-on-chip semiconductor device package having an adhesive layer formed from liquid adhesive and method for manufacturing the same
TWI314771B (en) Void-free circuit board and semiconductor package having the same
TWI355034B (en) Wafer level package structure and fabrication meth
CN109216213A (zh) 封装件及其形成方法
TWI301680B (en) Circuit device and manufacturing method thereof
TWI668825B (zh) 半導體封裝及其製造方法
TW560036B (en) Semiconductor device
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
TW200529384A (en) Semiconductor device and method of manufacturing the same
TW201232750A (en) Semiconductor device and method of fabricating the same
TWI290011B (en) Jointing material and circuit device using the same
CN107591387A (zh) 半导体封装件和形成该半导体封装件的方法
CN104979334A (zh) 半导体器件及方法
TW200428914A (en) Semiconductor device and method for making same
TW200301945A (en) Method of wafer level package using elastomeric electroplating mask
TW200824073A (en) Heat-dissipation semiconductor package and fabrication method thereof
TW201128721A (en) Manufacturing method of semiconductor device
TW200535961A (en) Solderable top metallization and passivation for source mounted semiconductor die
TWI302812B (en) Pcb electrical connection terminal structure and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees