CN103972159B - 三维封装结构及其形成方法 - Google Patents

三维封装结构及其形成方法 Download PDF

Info

Publication number
CN103972159B
CN103972159B CN201410128591.0A CN201410128591A CN103972159B CN 103972159 B CN103972159 B CN 103972159B CN 201410128591 A CN201410128591 A CN 201410128591A CN 103972159 B CN103972159 B CN 103972159B
Authority
CN
China
Prior art keywords
layer
substrate
bonded layer
bonded
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410128591.0A
Other languages
English (en)
Other versions
CN103972159A (zh
Inventor
王文斌
王之奇
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201410128591.0A priority Critical patent/CN103972159B/zh
Publication of CN103972159A publication Critical patent/CN103972159A/zh
Application granted granted Critical
Publication of CN103972159B publication Critical patent/CN103972159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种三维封装结构及其形成方法，所述三维封装结构的形成方法，包括：提供第一衬底，第一衬底上具有第一焊盘；在第一焊盘上形成第一键合层；在第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面；提供第二衬底，所述第二衬底上具有第二焊盘；在所述第二焊盘上形成第二键合层；将第二衬底倒装在第一衬底上，将第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，使得所述保护墙围绕所述第一键合层和第二键合层。本发明通过形成保护墙，在进行第一键合层和第二键合层的键合时，防止第一键合层或第二键合层材料向键合面两侧的溢出。

Description

三维封装结构及其形成方法
技术领域
本发明涉及半导体封装技术，特别涉及一种三维封装结构及其形成方法。
背景技术
电子产品的小型化和多功能化，特别是计算机、手机等便携式产品持续不断的需求，对集成电路提出了新的要求，要求在芯片上实现系统的功能，三维封装技术应运而生。随着三维封装技术的发展，圆片-圆片键合技术成为当前的研究热点。目前圆片级键合技术包括薄膜封装、熔融键合、阳极键合、热压缩键合、玻璃浆料键合、共晶或焊料键合、聚合物或粘附层键合和局部加热等。
共晶或焊料键合是利用淀积在衬底上的材料通过扩散，在一个相对低的温度形成键合层实现键合。相对来讲，该键合方法的限制因素较小，可以选择的材料和工艺参数范围较大。在键合过程中升温到共晶温度附近时，两个接触面在压力下生成界面连接物质，形成共晶或焊料键合，从而将两个配对表面牢固地粘合在一起。该工艺的优点是在低温时实现圆片级键合，不需要高度平整的表面，金属合金使气体和湿气难以穿过封装层从而实现真空封装。
图1～图3为现有的三维封装结构形成过程的结构示意图。
参考图1，提供第一衬底10，所述第一衬底10上具有第一焊盘12，所述第一焊盘12与第一衬底10中的集成电路电连接；在第一焊盘12上形成第一键合层13。
参考图2，提供第二衬底20，所述第二衬底20上具有第二焊盘22，所述第二焊盘22与第二衬底20中的集成电路电连接；在第二焊盘22上形成第二键合层23。
参考图3，将第二衬底20倒装在第一衬底10上，第二衬底20上的第二键合层23与第一衬底10上的第一键合层13键合在一起。第二键合层23和第一键合层13的键合工艺为共晶或焊料键合。
但是第一键合层和第二键合层键合的过程中，常会出现键合偏移和键合金属溢出的现象。
发明内容
本发明解决的问题是防止键合时键合材料的溢出。
为解决上述问题，本发明提供一种三维封装结构的形成方法，包括：提供第一衬底，第一衬底上具有第一焊盘；在第一焊盘上形成第一键合层；在第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面；提供第二衬底，所述第二衬底上具有第二焊盘；在所述第二焊盘上形成第二键合层；将第二衬底倒装在第一衬底上，将第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，使得所述保护墙围绕所述第一键合层和第二键合层。
可选的，所述第一衬底中具有第一集成电路，所述第一焊盘与第一集成电路电连接，所述第二衬底中具有第二集成电路，所述第二焊盘与第二集成电路电连接。
可选的，所述保护墙的材料为有机高分子光刻胶。
可选的，所述有机高分子光刻胶为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶。
可选的，所述保护墙的形成过程为：形成覆盖所述第一键合层和第一衬底的保护材料层，对所述保护材料层进行曝光和显影工艺，在第一键合层的周围形成保护墙。
可选的，所述保护墙覆盖第一键合层的侧壁，并且所述保护墙包括相邻的第一部分和第二部分，保护墙的第一部分位于第一键合层的表面，保护墙的第二部分位于第一衬底的表面。
可选的，所述第二键合层的宽度小于或等于保护墙两相对内侧壁之间的距离。
可选的，所述保护墙位于第一衬底表面上，且保护墙的侧壁与第一键合层的侧壁接触。
可选的，所述保护墙位于第一衬底表面上，且保护墙的侧壁与第一键合层侧壁之间具有空隙。
可选的，所述保护墙的厚度小于第一键合层和第二键合层的总厚度。
可选的，所述第一键合层的形成过程为：在所述第二衬底上形成第二钝化层，所述第二钝化层中具有暴露第二焊盘表面的第二凹槽；在所述第二凹槽的侧壁和底部以及第二钝化层表面上形成第二导电层；在所述第二导电层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层中具有暴露出第二凹槽的第二开口；采用电镀工艺在第二凹槽中形成第二键合层，第二键合层表面高于第二钝化层的表面；去除所述第二图形化的光刻胶层；刻蚀去除第二键合层两侧的第二钝化层上的第二导电层。
可选的，所述第二键合层的形成过程为：在所述第二衬底上形成第二钝化层，所述第二钝化层中具有暴露第二焊盘表面的第二凹槽；在所述第二凹槽的侧壁和底部以及第二钝化层表面上形成第二导电层；在所述第二导电层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层中具有暴露出第二凹槽的第二开口；采用电镀工艺在第二凹槽中形成第二键合层，第二键合层表面高于第二钝化层的表面；去除所述第二图形化的光刻胶层；刻蚀去除第二键合层两侧的第二钝化层上的第二导电层。
可选的，第一键合层和第二键合层中，至少其中一个的材料为锡、金或锡合金。
本发明还提供了一种三维封装结构，包括：第一衬底，第一衬底上具有第一焊盘；位于第一焊盘上的第一键合层；位于第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面；倒装在第一衬底上的第二衬底，所述第二衬底上具有第二焊盘，所述第二焊盘的表面上具有第二键合层，第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，所述保护墙围绕所述第一键合层和第二键合层。
可选的，所述第一衬底中具有第一集成电路，所述第一焊盘与第一集成电路电连接，所述第二衬底中具有第二集成电路，所述第二焊盘与第二集成电路电连接。
可选的，所述保护墙的材料为有机高分子光刻胶，所述有机高分子光刻胶为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶。
可选的，所述保护墙覆盖第一键合层的侧壁，并且所述保护墙包括相邻的第一部分和第二部分，保护墙的第一部分位于第一键合层的表面，保护墙的第二部分位于第一衬底的表面。
可选的，所述保护墙位于第一衬底表面上，且所述保护墙的侧壁与第一键合层和第二键合层的侧壁接触。
可选的，所述第二键合层的宽度小于或等于保护墙两相对内侧壁之间的距离。
可选的，所述保护墙的厚度小于第一键合层和第二键合层的总厚度。
可选的，第一键合层和第二键合层中，至少其中一个的材料为锡、金或锡合金。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的三维封装结构的形成方法，提供第一衬底，第一衬底上具有第一焊盘；在第一焊盘上形成第一键合层；在第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面；提供第二衬底，所述第二衬底上具有第二焊盘；在所述第二焊盘上形成第二键合层；将第二衬底倒装在第一衬底上，将第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，使得所述保护墙围绕所述第一键合层和第二键合层。在键合的过程中，由于保护墙的存在，保护墙能够防止第一键合层材料或第二键合层材料向两侧的溢出，并且所述保护墙限定了第一键合层和第二键合层的接触位置和起到支撑第二衬底的作用，在键合的过程中，能够防止第二键合层和第二键合层键合位置的偏移，并能防止第二衬底向下压力太大时第一键合层材料或第二键合层材料相两侧的进一步溢出，减小溢出材料对保护墙的横向作用力，使得保护墙不会脱离或者松动。
进一步，所述保护墙的材料有机高分子光刻胶，采用有机高分子光刻胶时，通过湿膜工艺（或者干膜工艺）、以及曝光和显影工艺形成所述保护墙，工艺简单，并且不会对第一键合层产生损伤，并且有机高分子光刻胶形成的保护墙具有很好的粘附性，使得保护墙不易脱落。
进一步，所述保护墙覆盖第一键合层的侧壁，并且所述保护墙包括相邻的第一部分和第二部分，保护墙的第一部分位于第一键合层的表面，保护墙的第二部分位于第一衬底的表面，使得保护墙的底部不仅与第一衬底的表面接触，而且与第一键合层的侧壁和部分表面接触，使得保护墙与其他结构的接触面积增加，提高了保护墙的机械稳定性。
本发明的三维封装结构，保护墙环绕所述第一键合层和第二键合层，所述保护墙不仅能够防止第一键合层材料或第二键合层材料向键合面两侧的溢出，所述保护墙还具有防止第二键合层和第二键合层键合位置的偏移以及支撑第二衬底的作用。
附图说明
图1～图3为现有技术三维封装结构形成过程的结构示意图；
图4～图14为本发明实施例三维封装结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有技术的共晶或焊料键合过程中，常会出现键合偏移和键合金属溢出的现象，具体体现为：在第一键合层和第二键合层键合完成后，第一键合层和第二键合层之间会产生偏移，或者第一键合层金属材料或第二键合层金属材料向键合面的两侧溢出，直接影响整个封装结构的稳定性和电学性能。
经研究发现，上述两种现象产生的原因为：进行共晶或焊料键合时，需要升温到共晶温度附近，使得第一键合层材料或者第二键合层材料中的其中一个融化，在压力和温度的作用，第一键合层和第二键合层在粘合在一起的同时，由于第一键合层材料或者第二键合层材料的其中一个处于融化状态，在受到压力时，第一键合层材料或者第二键合层材料容易偏移两者键合面，并且容易向键合面的两侧溢出。
为此本发明提供了一种三维封装结构及其形成方法，本发明的三维封装结构的形成方法，在第一焊盘上形成第一键合层后，在第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面，在将第二衬底倒装在第一衬底上，将第二衬底上的第二键合层与第一衬底上的第一键合层键合连接时，所述保护墙围绕所述第一键合层和第二键合层，防止了第一键合层或第二键合层材料的溢出，并且所述保护墙能起到支撑第二衬底的作用，有效的防止了第一键合层和第二键合层的位置偏移。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图4～图14为本发明实施例三维封装结构的形成过程的结构示意图。
参考图4，提供第一衬底100，第一衬底100上具有第一焊盘102；在第一焊盘102上形成第一键合层103。
所述第一衬底100包括第一半导体衬底和位于第一半导体上的介质层，所述第一半导体衬底中形成有若干半导体器件，比如：晶体管、电阻、电容、电感等，所述介质层中形成有互连结构，所述互连结构与半导体器件相连，所述半导体器件和互连结构构成第一集成电路。半导体器件和互连结构的形成工艺请参考现有的集成电路制作工艺，在此不再赘述。
所述第一半导体衬底的材料可以为硅（Si）、锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）；也可以是绝缘体上硅（SOI），绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述介质层可以为单层或多层堆叠结构，所述介质层的材料可以为氧化硅、氮氧化硅或低k介质材料。
所述互连结构位于介质层中，所述互连结构包括多层金属层和将金属层互连的导电插塞。
所述第一焊盘102位于顶层的介质层中，第一焊盘102与互连结构相连，第一焊盘102的材料为金属，比如可以为铝、铜或钨等。
在所述第一焊盘102上形成第一键合层103，所述第一键合层103后续与第二衬底上的第二键合层键合连接。
所述第一键合层103的形成过程为：在所述第一衬底100上形成第一钝化层（图中未示出）；图形化所述第一钝化层，在第一钝化层中形成暴露出第一焊盘102表面的第一凹槽；在所述第一凹槽的侧壁和底部以及第一钝化层表面上形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层中具有暴露出第一凹槽的第一开口；采用电镀工艺在所述第一凹槽中形成第一键合层103，所述第一键合层103的表面高于第一钝化层表面；去除所述第一图形化的光刻胶层；刻蚀去除第一键合层两侧的第一钝化层上的第一导电层。
所述第一钝化层的材料可以为氧化硅、氮化硅、氮氧化硅等。
在本发明的其他实施例中，所述第一键合层还可以采用其他的工艺形成，比如网板印刷等。
所述第一键合层103的材料为铜、铝、钨、银、金、锡或锡合金的一种或几种。
参考图5，在第一键合层103周围形成保护墙104，所述保护墙104的顶部表面高于第一键合层103的表面。
所述保护墙104在后续将第一衬底100上的第一键合层103与第二衬底上的第二键合层键合时，用于防止第一键合层103材料或第二键合层材料向键合面两侧的溢出，并且所述保护墙104还能够支撑第二衬底，防止第一键合层103和第二键合层的键合时的偏移。
所述保护墙104的材料有机高分子光刻胶，采用有机高分子光刻胶时，通过湿膜工艺（或者干膜工艺）、以及曝光和显影工艺形成所述保护墙，工艺简单，并且不会对第一键合层103产生损伤，并且有机高分子光刻胶形成的保护墙104具有很好的粘附性，使得保护墙104不易脱落。
所述有机高分子光刻胶可以为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶等。
形成所述保护墙104的具体过程为：形成覆盖所述第一键合层103和第一衬底的保护材料层，对所述保护材料层进行曝光和显影工艺，在第一键合层103的周围形成保护墙104。
在本发明的其他实施例中，所述保护墙的材料还可以为氧化硅、氮化硅、氮氧化硅或碳化硅等。所述保护墙的形成过程为：形成覆盖所述第一键合层和第一衬底的保护材料层，刻蚀所述保护材料层，在第一键合层的周围形成保护墙。
所述保护墙104的厚度小于第一键合层103和第二键合层的总厚度，后续在将第二衬底倒装在第一衬底上，使得第一键合层103和第二键合层能够有效键合。
本实施例中，所述保护墙104覆盖第一键合层103的侧壁，并且所述保护墙104包括相邻的第一部分和第二部分，保护墙104的第一部分位于第一键合层103的表面，保护墙104的第二部分位于第一衬底100的表面（或者第一衬底100上的第一钝化层表面），使得保护墙104的底部不仅与第一衬底100（或者第一衬底100上的第一钝化层）的表面接触，而且与第一键合层103的侧壁和部分表面接触，使得保护墙104与其他结构的接触面积增加，提高了保护墙104的机械稳定性。
在本发明的另一实施例中，请参考图6，所述保护墙104位于第一衬底100表面上，保护墙104的侧壁与第一键合层103的侧壁接触，且环绕所述第一键合层103。相应的后续形成的第二键合层的宽度可以小于或等于第一键合层103的宽度。
在本发明的又一实施例中，请参考图7，所述保护墙104位于第一衬底100表面上，保护墙104与第一键合层103不接触，保护墙104的侧壁与第一键合层103的侧壁之间具有空隙31，并且所述保护墙104环绕所述第一键合层103，所述空隙31为后续进行第一键合层103和第二键合层对准键合时提供余量，有利于对准键合过程的进行，并且后续第一键合层103和第二键合层键合时，键合面上溢出的材料可以填充空隙31。相应的后续形成的第二键合层的宽度可以小于或等于第一键合层103的宽度。
参考图8，提供第二衬底200，所述第二衬底200上具有第二焊盘202；在所述第二焊盘202上形成第二键合层203。
所述第二衬底200包括第二半导体衬底和位于第二半导体上的介质层，所述第二半导体衬底中形成有若干半导体器件，比如：晶体管、电阻、电容、电感等，所述介质层中形成有互连结构，所述互连结构与半导体器件相连，所述第二半导体衬底中的半导体器件和介质层的互连结构构成第二集成电路。半导体器件和互连结构的形成工艺请参考现有的集成电路制作工艺，在此不再赘述。
所述第二半导体衬底的材料可以为硅（Si）、锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）；也可以是绝缘体上硅（SOI），绝缘体上锗（GOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。
所述介质层可以为单层或多层堆叠结构，所述介质层的材料可以为氧化硅、氮氧化硅或低k介质材料。
所述互连结构位于介质层中，所述互连结构包括多层金属层和将金属层互连的导电插塞。
所述第二焊盘202位于顶层的介质层中，第二焊盘202与互连结构相连。
在所述第二焊盘202上形成第二键合层203，所述第二键合层203后续与第一衬底100（参考图5）上的第一键合层103（参考图5）键合连接。
所述第二键合层203的形成过程为：在所述第二衬底200上形成第二钝化层（图中未示出），所述第二钝化层中具有暴露第二焊盘202表面的第二凹槽；在所述第二凹槽的侧壁和底部以及第二钝化层表面上形成第二导电层；在所述第二导电层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层中具有暴露出第二凹槽的第二开口；去除所述第二图形化的光刻胶层；刻蚀去除第二键合层203两侧的第二钝化层上的第二导电层。
所述第二钝化层的材料可以为氧化硅、氮化硅、氮氧化硅等。
在本发明的其他实施例中，所述第二键合层还可以采用其他的工艺形成，比如网板印刷等。
所述第二键合层203的材料为铜、铝、钨、银、金、锡或锡合金的一种或几种，并且第一键合层103和第二键合层203中的至少一个的材料为金、锡或锡合金，以使后续通过共晶或焊料键合的方式将第一键合层103和第二键合层203连接在一起。具体的，在一实施例中，如果第一键合层103的材料为金、锡或锡合金中的一种时，所述第二键合层203材料为铜、铝、钨、银、金、锡或锡合金的一种或几种。在另一实施例中，所述第二键合层203的材料为金、锡或锡合金中的一种时，所述第一键合层103为铜、铝、钨、银、金、锡或锡合金的一种或几种。
本实施例中，所述第二键合层203的宽度W2小于或等于保护墙104（参考图5）两相对内侧壁之间的距离W1，后续在将第二衬底200倒装在第一衬底100（参考图5）上时，保护墙104不会阻碍第一键合层103和第二键合层203的键合连接。
参考图9，将第二衬底200倒装在第一衬底100上，将第二衬底200上的第二键合层203与第一衬底100上的第一键合层103键合连接，使得所述保护墙104围绕所述第一键合层103和第二键合层203。
第一键合层103和第二键合层203键合的工艺为共晶或焊料键合，所述共晶或焊料键合时的温度大于第一键合层103和第二键合层203材料中的较小的熔点温度（以铜锡键合为例，键合时温度要高于锡的熔点231,9度），压强为0.05～0.1N/mm2，键合时间为10分钟到30分钟，以使第一键合层103和第二键合层203键合面较牢固，并且溢出较少。
本实施例中，在键合的过程中，由于保护墙104的存在，保护墙104能够防止第一键合层103材料或第二键合层203材料向两侧的溢出，并且所述保护墙104限定了第一键合层103和第二键合层203的接触位置和起到支撑第二衬底200的作用，在键合的过程中，能够防止第一键合层103和第二键合层203键合位置的偏移，并能防止第二衬底200向下压力太大时第一键合层103材料或第二键合层203材料向两侧的进一步溢出，减小溢出材料对保护墙104的横向作用力，使得保护墙104不会脱离或者松动。
在本发明的其他实施例中，当保护墙位于第一衬底上，且保护墙侧壁与第一键合层侧壁接触或者保护墙侧壁与第一键合层侧壁之间具有空隙时。第一键合层和第二键合层键合后的结构，请参考图10，第一键合层103与第二键合层203键合时，所述保护墙104限定了第一键合层103和第二键合层203的接触位置和起到支撑第二衬底200的作用，在键合的过程中，所述保护墙能够防止第一键合层103和第二键合层203键合位置的偏移，以及键合材料向两侧的溢出，在键合后，所述保护墙104的侧壁与第一键合层103和第二键合层203的侧壁接触。
结合参考图9和图11，刻蚀所述第二衬底200的背面，在第二衬底200中形成通孔204，所述通孔204暴露出第二焊盘202的底部表面。
需要说明的是，所述第二衬底200的背面是指第二衬底200的与键合面相对的表面，第二焊盘202底部表面是指第二焊盘202与第二键合层203相接触面的相对的表面。
本实施例中，只在部分的第二焊盘202上形成通孔204，形成通孔204的目的是：后续在通孔中形成通孔互连结构，通过通孔互连结构将部分第二焊盘202的电连接点引至第二衬底200的背面，从而可以与其他的电路相连接。
本实施例中，通过等离子刻蚀工艺形成所述通孔204。
参考图12，在所述通孔204的侧壁和第二衬底200的背面上形成隔离层205。
所述隔离层205用于后续形成的通孔互连结构以及再布线金属层与第二衬底200之间的电学隔离。
所述隔离层205的材料为氧化硅或氮化硅等。
本实施例中，所述隔离层205材料为氧化硅，形成工艺为热氧化。
参考图13，在通孔204（参考图12）中填充金属，形成通孔互连结构206。
所述通孔互连结构206形成的具体过程为：在通孔204的侧壁和底部以及第二衬底200的表面形成导电层；采用电镀工艺在所述导电层205上形成金属层，所述金属层填充满通孔；采用化学机械研磨工艺去除第二衬底200背面上多余的金属层和导电层，在通孔中形成通孔互连结构206。
所述导电层的材料为Ti、Ta、TiN、TaN中的一种或几种。所述导电层还可以作为扩散阻挡层，防止金属层中的金属向第二衬底200中扩散。
所述金属层的材料为铜、钨、铝中的一种或几种。
参考图14，在第二衬底200的背面上形成再布线金属层207，所述再布线金属层207的一端与通孔互连结构206相连接；形成覆盖所述隔离层205和再布线金属层207表面的绝缘层208，所述绝缘层208中具有暴露再布线金属层207表面的开口；在所述开口中形成焊接凸点209，所述焊接凸点209与再布线金属层207相连接。
本发明实施例还提供了一种三维封装结构，包括：
第一衬底100，第一衬底100上具有第一焊盘102；
位于第一焊盘102上的第一键合层103；
位于第一键合层103周围形成保护墙104，所述保护墙104的顶部表面高于第一键合层103的表面；
倒装在第一衬底100上的第二衬底200，所述第二衬底200上具有第二焊盘202，所述第二焊盘202表面上具有第二键合层203，第二衬底200上的第二键合层203与第一衬底100上的第一键合层103键合连接，所述保护墙104围绕所述第一键合层103和第二键合层203。
具体的，所述第一衬底100中具有第一集成电路（图中未示出），所述第一焊盘102与第一集成电路电连接，所述第二衬底200中具有第二集成电路（图中未示出），所述第二焊盘202与第二集成电路电连接。
所述保护墙104的材料为有机高分子光刻胶，所述有机高分子光刻胶为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶。
在本发明的其他实施例中，所述保护墙的材料为氧化硅、氮化硅、氮氧化硅或碳化硅。
本实施例中，所述保护墙104覆盖第一键合层103的侧壁，并且所述保护墙104包括相邻的第一部分和第二部分，保护墙104的第一部分位于第一键合层103的表面，保护墙104的第二部分位于第一衬底100的表面（或者第一衬底上的第一钝化层表面），使得保护墙104的底部不仅与第一衬底（或者第一衬底上的第一钝化层）的表面接触，而且与第一键合层103的侧壁和部分表面接触，使得保护墙104与其他结构的接触面积增加，提高了保护墙104的机械稳定性。
在本发明的其他实施例中，所述保护墙可以只位于第一衬底上，并环绕所述第一键合层。
在本发明的另一实施例中，所述保护墙可以位于第一衬底上，并与第一键合层的侧壁接触，且环绕所述第一键合层。
所述保护墙104的厚度小于第一键合层103和第二键合层的总厚度。
所述第二键合层203的宽度小于或等于保护墙104两相对内侧壁之间的距离。
第一键合层103和第二键合层203中，至少其中一个的材料为锡、金或锡合金。
还包括：贯穿所述第二衬底200的通孔互连结构206，通孔互连结构203与第二焊盘202电连接；位于第二衬底2000背面上的再布线金属层207，再布线金属层207与通孔互连结构206电连接；位于再布线金属层207上的焊接凸点209。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种三维封装结构的形成方法，其特征在于，包括：
提供第一衬底，第一衬底上具有第一焊盘；
在第一焊盘上形成第一键合层；
在第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面，且所述保护墙包括相邻的第一部分和第二部分，保护墙的第一部分位于第一键合层的表面，保护墙的第二部分位于第一衬底的表面，且所述保护墙覆盖第一键合层的侧壁；
提供第二衬底，所述第二衬底上具有第二焊盘；
在所述第二焊盘上形成第二键合层；
将第二衬底倒装在第一衬底上，将第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，使得所述保护墙围绕所述第一键合层和第二键合层。
2.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述第一衬底中具有第一集成电路，所述第一焊盘与第一集成电路电连接，所述第二衬底中具有第二集成电路，所述第二焊盘与第二集成电路电连接。
3.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述保护墙的材料为有机高分子光刻胶。
4.如权利要求3所述的三维封装结构的形成方法，其特征在于，所述有机高分子光刻胶为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶。
5.如权利要求3所述的三维封装结构的形成方法，其特征在于，所述保护墙的形成过程为：形成覆盖所述第一键合层和第一衬底的保护材料层，对所述保护材料层进行曝光和显影工艺，在第一键合层的周围形成保护墙。
6.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述第二键合层的宽度小于或等于保护墙两相对内侧壁之间的距离。
7.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述保护墙位于第一衬底表面上，且保护墙的侧壁与第一键合层的侧壁接触。
8.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述保护墙位于第一衬底表面上，且保护墙的侧壁与第一键合层侧壁之间具有空隙。
9.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述保护墙的厚度小于第一键合层和第二键合层的总厚度。
10.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述第一键合层的形成过程为：在所述第一衬底上形成第一钝化层，所述第一钝化层中具有暴露第一焊盘表面的第一凹槽；在所述第一凹槽的侧壁和底部以及第一钝化层表面上形成第一导电层；在所述第一导电层上形成第一图形化的光刻胶层，所述第一图形化的光刻胶层中具有暴露出第一凹槽的第一开口；采用电镀工艺在第一凹槽中形成第一键合层，第一键合层的表面高于第一钝化层的表面；去除所述第一图形化的光刻胶层；刻蚀去除第一键合层两侧的第一钝化层上的第一导电层。
11.如权利要求1所述的三维封装结构的形成方法，其特征在于，所述第二键合层的形成过程为：在所述第二衬底上形成第二钝化层，所述第二钝化层中具有暴露第二焊盘表面的第二凹槽；在所述第二凹槽的侧壁和底部以及第二钝化层表面上形成第二导电层；在所述第二导电层上形成第二图形化的光刻胶层，所述第二图形化的光刻胶层中具有暴露出第二凹槽的第二开口；采用电镀工艺在第二凹槽中形成第二键合层，第二键合层表面高于第二钝化层的表面；去除所述第二图形化的光刻胶层；刻蚀去除第二键合层两侧的第二钝化层上的第二导电层。
12.如权利要求1所述的三维封装结构的形成方法，其特征在于，第一键合层和第二键合层中，至少其中一个的材料为锡、金或锡合金。
13.一种三维封装结构，其特征在于，包括：
第一衬底，第一衬底上具有第一焊盘；
位于第一焊盘上的第一键合层；
位于第一键合层周围形成保护墙，所述保护墙的顶部表面高于第一键合层的表面，且所述保护墙包括相邻的第一部分和第二部分，保护墙的第一部分位于第一键合层的表面，保护墙的第二部分位于第一衬底的表面，且所述保护墙覆盖第一键合层的侧壁；
倒装在第一衬底上的第二衬底，所述第二衬底上具有第二焊盘，所述第二焊盘的表面上具有第二键合层，第二衬底上的第二键合层与第一衬底上的第一键合层键合连接，所述保护墙围绕所述第一键合层和第二键合层。
14.如权利要求13所述的三维封装结构，其特征在于，所述第一衬底中具有第一集成电路，所述第一焊盘与第一集成电路电连接，所述第二衬底中具有第二集成电路，所述第二焊盘与第二集成电路电连接。
15.如权利要求13所述的三维封装结构，其特征在于，所述保护墙的材料为有机高分子光刻胶，所述有机高分子光刻胶为环氧树脂胶、聚酰亚胺胶、苯并环丁烯胶或聚苯并恶唑胶。
16.如权利要求13所述的三维封装结构，其特征在于，所述第二键合层的宽度小于或等于保护墙两相对内侧壁之间的距离。
17.如权利要求13所述的三维封装结构，其特征在于，所述保护墙位于第一衬底表面上，且所述保护墙的侧壁与第一键合层和第二键合层的侧壁接触。
18.如权利要求13所述的三维封装结构，其特征在于，所述保护墙的厚度小于或等于第一键合层和第二键合层的总厚度。
19.如权利要求13所述的三维封装结构，其特征在于，第一键合层和第二键合层中，至少其中一个的材料为锡、金或锡合金。
CN201410128591.0A 2014-04-01 2014-04-01 三维封装结构及其形成方法 Active CN103972159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410128591.0A CN103972159B (zh) 2014-04-01 2014-04-01 三维封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410128591.0A CN103972159B (zh) 2014-04-01 2014-04-01 三维封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103972159A CN103972159A (zh) 2014-08-06
CN103972159B true CN103972159B (zh) 2017-03-22

Family

ID=51241508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410128591.0A Active CN103972159B (zh) 2014-04-01 2014-04-01 三维封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103972159B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826213B (zh) * 2015-01-06 2018-12-21 中芯国际集成电路制造(上海)有限公司 晶圆键合方法以及晶圆键合结构
CN106373900A (zh) * 2015-07-20 2017-02-01 中芯国际集成电路制造(北京)有限公司 晶圆级键合封装方法以及共晶键合的晶圆结构
CN106586946A (zh) * 2015-10-15 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN107226453B (zh) * 2016-03-24 2021-08-13 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105762088B (zh) * 2016-04-13 2018-07-31 中国科学院微电子研究所 一种阻止金属共晶键合合金外溢的方法及一种器件
CN107416758B (zh) * 2016-05-24 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种mems器件及制备方法、电子装置
CN106129237B (zh) * 2016-06-29 2018-11-30 北京大学深圳研究生院 一种led固晶方法及led器件
CN107777655A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN108100986B (zh) * 2016-11-24 2020-01-31 上海新微技术研发中心有限公司 一种共晶键合方法和半导体器件
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN107902626A (zh) * 2017-11-15 2018-04-13 上海华虹宏力半导体制造有限公司 共晶键合的方法及半导体器件的制造方法
CN110116983B (zh) * 2018-02-06 2022-02-15 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN108666335A (zh) * 2018-05-18 2018-10-16 复旦大学 Cmos图像传感器三维集成方法
CN112713167B (zh) * 2019-10-25 2023-05-19 成都辰显光电有限公司 一种显示面板及显示面板的制备方法
CN112117249B (zh) * 2020-09-22 2022-06-21 上海先方半导体有限公司 一种晶圆级键合结构及晶圆级键合方法
WO2022143930A1 (zh) * 2020-12-30 2022-07-07 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
DE102021204645A1 (de) 2021-05-07 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines mikroelektromechanischen Sensors aus einem MEMS-Element und einem ASIC-Element und mikroelektromechanischer Sensor
CN114804012A (zh) * 2022-05-06 2022-07-29 苏州敏芯微电子技术股份有限公司 惯性传感器的封装方法及惯性传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204144247U (zh) * 2014-04-01 2015-02-04 苏州晶方半导体科技股份有限公司 三维封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
CN102157459B (zh) * 2011-03-16 2012-08-22 北京大学 一种tsv芯片键合结构
CN202758871U (zh) * 2012-07-05 2013-02-27 颀邦科技股份有限公司 半导体结构及其封装构造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204144247U (zh) * 2014-04-01 2015-02-04 苏州晶方半导体科技股份有限公司 三维封装结构

Also Published As

Publication number Publication date
CN103972159A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
CN103972159B (zh) 三维封装结构及其形成方法
CN103474420B (zh) 三维集成电路结构和用于半导体晶圆的混合接合方法
US9837383B2 (en) Interconnect structure with improved conductive properties and associated systems and methods
US9960129B2 (en) Hybrid bonding mechanisms for semiconductor wafers
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
US8421193B2 (en) Integrated circuit device having through via and method for preparing the same
TWI254425B (en) Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
TWI360188B (en) A semiconductor package assembly and methods of fo
CN107507825A (zh) 半导体封装
TWI551199B (zh) 具電性連接結構之基板及其製法
CN105977203A (zh) 半导体元件及其制造方法
JP2012253392A (ja) モールド再構成ウェハーを利用したスタックパッケージ及びその製造方法
CN203085525U (zh) 可用于堆叠的集成电路
CN108428679A (zh) 具有热导柱的集成电路封装
CN107591387A (zh) 半导体封装件和形成该半导体封装件的方法
CN104979226B (zh) 一种铜的混合键合方法
CN105470235A (zh) 中介板及其制法
CN104377163A (zh) 互补式金属氧化物半导体相容晶圆键合层与工艺
CN103633038A (zh) 封装结构及其形成方法
TWI599007B (zh) 電子單體及其製法
CN104576417A (zh) 封装结构和封装方法
CN204144247U (zh) 三维封装结构
CN103531487B (zh) 半导体封装结构的形成方法
CN103489804B (zh) 半导体封装结构的形成方法
CN103489842A (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant