CN105762088B - 一种阻止金属共晶键合合金外溢的方法及一种器件 - Google Patents

一种阻止金属共晶键合合金外溢的方法及一种器件 Download PDF

Info

Publication number
CN105762088B
CN105762088B CN201610228764.5A CN201610228764A CN105762088B CN 105762088 B CN105762088 B CN 105762088B CN 201610228764 A CN201610228764 A CN 201610228764A CN 105762088 B CN105762088 B CN 105762088B
Authority
CN
China
Prior art keywords
bond wire
device architecture
groove profile
metal
profile cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610228764.5A
Other languages
English (en)
Other versions
CN105762088A (zh
Inventor
云世昌
焦斌斌
张乐民
孔延梅
刘瑞文
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201610228764.5A priority Critical patent/CN105762088B/zh
Publication of CN105762088A publication Critical patent/CN105762088A/zh
Application granted granted Critical
Publication of CN105762088B publication Critical patent/CN105762088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys

Abstract

本发明公开了一种阻止金属共晶键合合金外溢的方法，先在第一器件结构的器件衬底上制作第一键合金属图形，然后基于第一键合金属图形制作器件保护结构；器件保护结构包括第一槽型腔体，第一槽型腔体的底面为第一键合金属图形；然后在第二器件结构上制作出第二键合金属图形之后，在第一槽型腔体中对第一器件结构和第二器件结构进行金属共晶键合。由于器件保护结构包括第一槽型结构，因此在进行金属共晶键合时，可将金属共晶键合时外溢的液相合金流入第一槽型腔体内，会对外溢的液相合金起到阻隔作用，使之无法自由滚动，从而有效避免外溢的液相合金扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且提高了MEMS器件生产制造的良率。

Description

一种阻止金属共晶键合合金外溢的方法及一种器件
技术领域
本发明涉及微机电系统制造、晶圆级真空封装技术领域，尤其涉及一种阻止金属共晶键合合金外溢的方法及一种器件。
背景技术
键合(Bonding)是指通过物理、化学或两者共同作用，将两种相同或不同材料基片紧密粘合在一起的工艺过程。
金属共晶键合，是近年来被广泛应用于加速度计、陀螺仪以及压力计等传感器的晶圆级真空封装技术，并已成为MEMS(微机电系统，Microelectro mechanical Systems)器件开发和实用化的一种关键技术。金属共晶键合采用金属层作为中间键合介质层，通过加热熔融使两种金属紧密的结合在一起，进而实现键合。所谓共晶体，就是两种(或多种)金属不以原子的形式互相固溶，而以晶粒形式互相结合构成的机械混合物状态。共晶体一般有一个共晶点，共晶点的温度比两种金属的熔点都低。在共晶温度时能形成共晶的两种金属相互接触，经过互扩散后便可在其间形成具有共晶成分的液相合金，随时间延长，液相层不断增厚，冷却后液相层又不断交替析出两种金属，每种金属一般又以自己的原始固相为基础而长大、结晶析出，因此两种金属之间的共晶能将两种金属紧密地结合在一起。由于温度分布不均匀和杂质的影响，共晶键合的作业温度略比共晶点高。为了形成可靠的键合，阻止键合面的污染和氧化，共晶键合一般在真空或惰性气体环境中进行。
在三维系统封装技术中，金属共晶键合是实现多层芯片堆叠和垂直互连的关键技术。相比于MEMS器件常用的其它键合方法(阳极键合、硅-硅直接键合以及粘结剂键合等)，由于使用了金属介质材料，共晶键合片具有更低的透气性，因此可以提供更好的气密等级。同时，共晶键合需要的密封金属环宽度更窄，使得新型MEMS器件可以满足更小的封装尺寸要求。共晶键合技术在形成密封金属环的同时，还为芯片提供了电通路，可以方便的引入垂直互联金属层，实现晶片堆叠封装技术，从而进一步降低芯片制造和封装成本。
现有的金属共晶键合封装过程，都是在器件硅片及盖帽硅片上直接溅射或蒸发金属层，然后通过光刻、刻蚀等一系列工艺步骤制作出共晶键合区金属图形(所谓的金属键合环)，然后将两片将要键合的晶圆在键合机内加温、加压，进而实现晶圆级金属共晶键合，参看图9，是将器件硅片10与盖帽硅片11共晶键合在一起的剖视图。但是由于进行金属共晶键合的两种金属相互接触后，键合界面经过相互扩散形成具有共晶成分的液相合金7，两种金属是以液相共融的方式结合在一起，因此这种封装过程存在一定的缺陷，即在加压、加温过程中，共晶成分的液相合金7会存在外溢现象，参看图10，将器件硅片10与盖帽硅片11共晶键合后有液相合金7外溢现象的剖视图。在没有保护结构的情况下，溢出的液相合金7就会掉落在器件结构区9，从而存在一定几率使器件结构失效，导致整个MEMS器件的制作最终失败。
发明内容
本发明基于上述所存在的缺陷，设计了一种阻止金属共晶键合合金外溢的方法及一种器件。能够有效的将液相合金的溢出部分阻隔在键合区域，阻止其掉落在MEMS的器件结构区，从而避免了由于共晶键合工艺导致器件工作失效问题。
为解决上述技术问题，本发明提供了一种阻止金属共晶键合合金外溢的方法，所述方法包括：
在第一器件结构的器件衬底上制作第一键合金属图形；
基于所述第一键合金属图形制作器件保护结构；所述器件保护结构完全覆盖所述第一键合金属图形；其中，所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形；
在第二器件结构上制作第二键合金属图形，所述第二键合金属图形和所述第一键合金属图形对应；
基于所述第一键合金属图形和所述第二键合金属图形，在所述第一槽型腔体中对所述第一器件结构和所述第二器件结构进行共晶键合，使得共晶键合时外溢的液相合金流入所述第一槽型腔体内。
优选的，所述在第一器件结构的器件衬底上制作第一键合金属图形，具体包括：
在所述第一器件结构进行金属淀积、光刻、刻蚀工艺，获得所述第一键合金属图形；或者
在所述第一器件结构进行金属蒸发、光刻、刻蚀工艺，获得所述第一键合金属图形。
优选的，所述基于所述第一键合金属图形制作器件保护结构，具体包括：
在所述第一键合金属图形上淀积绝缘介质，形成所述器件保护结构，并且所述绝缘介质的完全覆盖所述第一键合金属图形；
对所述绝缘介质进行光刻及刻蚀，使得所述绝缘介质和所述第一键合金属图形共同形成所述第一槽型腔体，所述第一槽型腔体的腔壁为所述绝缘介质，所述第一槽型腔体的底面为所述第一键合金属图形。
优选的，所述第一槽型腔体的腔壁和所述第一槽型腔体的底面的夹角为：75°±10°。
优选的，所述绝缘介质的材料包括：二氧化硅。
优选的，所述绝缘介质的厚度是所述第一键合金属图形的厚度的两倍及以上。
优选的，所述在第二器件结构上制作第二键合金属图形之前，所述方法还包括：
在所述第二器件结构上制作第二槽型腔体。
优选的，所述在第二器件结构上制作第二键合金属图形，具体包括：
在所述第二器件结构上进行金属淀积、光刻、刻蚀工艺，获得所述第二键合金属图形；或者
在所述第二器件结构进行金属蒸发、光刻、刻蚀工艺，获得所述第二键合金属图形。
优选的，所述第二键合金属图形的厚度大于所述绝缘介质的厚度和所述第一键合金属图形厚度的差值。
优选的，当所述第一器件结构是器件硅片时，所述第二器件结构是盖帽硅片；
当所述第一器件结构是所述盖帽硅片，所述第二器件结构是所述器件硅片。
本发明的技术方案还公开了一种器件，所述器件采用上述任意一项技术方案制作而成。
通过本发明的一个或者多个技术方案，本发明具有以下有益效果或者优点：
现有金属共晶键合的结构设计都是在器件硅片及盖帽硅片上制作出金属键合环，然后直接进行共晶键合。由于进行金属共晶键合的两种金属是以液相共融的方式结合在一起，现有的方式没有考虑到这种共晶键合自身的特点，不可避免的会有部分液相合金溢出键合界面，掉落并且粘连在器件结构上，因此会对器件结构部分会造成一定几率损坏，这种现象严重的影响了器件生产制造的良率。本发明的目的是针对此缺陷设计一种阻止金属共晶键合合金外溢的方法，先在第一器件结构的器件衬底上制作第一键合金属图形，然后基于所述第一键合金属图形制作器件保护结构；所述器件保护结构完全覆盖所述第一键合金属图形，并且所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形；然后在第二器件结构上制作出和第一键合金属图形对应的第二键合金属图形之后，在第一槽型腔体中对所述第一器件结构和所述第二器件结构进行金属共晶键合。由于器件保护结构中包括第一槽型结构，因此在进行金属共晶键合时，可将金属共晶键合时外溢的液相合金流入所述第一槽型腔体内，会对外溢的液相合金起到阻隔作用，使之无法自由滚动，从而有效避免外溢的液相合金扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且大大的提高了MEMS器件生产制造的良率。
进一步的，该器件保护结构无论是设计在在器件硅片上还是盖帽硅片上，都会对合金外溢部分起到阻隔作用，使之无法自由滚动，从而有效避免合金外溢部分扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且大大的提高了MEMS器件生产制造的良率。
附图说明
图1为现有方式将器件硅片与盖帽硅片共晶键合在一起的剖视图；
图2为现有方式将器件硅片与盖帽硅片共晶键合后有合金外溢现象的剖视图；
图3为本发明实施例中一种阻止金属共晶键合合金外溢方法的流程图；
图4为本发明实施例中第一器件结构的器件衬底的剖视图；
图5为本发明实施例中器件衬底制作第一键合金属图形之后形成的剖视图；
图6为本发明实施例中第一键合金属图形上淀积绝缘介质的剖视图；
图7为本发明实施例中第一键合金属图形上的第一槽型腔体的剖视图；
图8为本发明实施例中制作第二键合金属图形之后的剖视图；
图9为本发明实施例中第一器件结构和第二器件结构共晶键合在一起的剖视图；
图10为本发明实施例中液相合金外溢现象的剖视图。
附图标记说明：器件衬底1、第一键合金属图形2、绝缘介质3、第一槽型腔体4、第二键合金属图形5、第二槽型腔体6、液相合金7、第二器件结构8、器件结构区9、器件硅片10、盖帽硅片11、夹角a、第二键合金属图形5的厚度h1、绝缘介质3的厚度h2、第一键合金属图形2厚度h3。
具体实施方式
为了使本发明所属技术领域中的技术人员更清楚地理解本发明，下面结合附图，通过具体实施例对本发明技术方案作详细描述。
本发明实施例公开了一种阻止金属共晶键合合金外溢的方法。该方法应用于MEMS器件制造、晶圆级真空封装。该方法先在第一器件结构的器件衬底1上制作第一键合金属图形2，然后基于所述第一键合金属图形2制作器件保护结构；所述器件保护结构完全覆盖所述第一键合金属图形2，并且所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形2；然后在第二器件结构8上制作出和第一键合金属图形2对应的第二键合金属图形5之后，在第一槽型腔体中对所述第一器件结构和所述第二器件结构8进行金属共晶键合。由于器件保护结构中包括第一槽型结构，因此在进行金属共晶键合时，可将金属共晶键合时外溢的液相合金7流入所述第一槽型腔体内，会对外溢的液相合金7起到阻隔作用，使之无法自由滚动，从而有效避免液相合金7扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且大大的提高了MEMS器件生产制造的良率。
具体来说，当所述第一器件结构是器件硅片时，所述第二器件结构8是盖帽硅片。当所述第一器件结构是所述盖帽硅片，所述第二器件结构8是所述器件硅片。因此，本发明所提出器件保护结构不仅可以应用在器件硅片上(此时第一器件结构是器件硅片时，所述第二器件结构8是盖帽硅片)，同样的可在盖帽硅片上制作此器件保护结构(此时第一器件结构是所述盖帽硅片，所述第二器件结构8是所述器件硅片)。也就是说，将器件保护结构制作在器件硅片的第一键合金属图形2上，还是应用同样的工艺(淀积、光刻及刻蚀)将器件保护结构制作在盖帽硅片的第二键合金属图形5上。两者具有同样的技术效果，都能够阻止液相合金7外溢部分掉落在器件区域，避免器件因合金键合工艺而损坏。
下面参看图3，具体介绍阻止金属共晶键合合金外溢的方法的制作工艺：
步骤101，在第一器件结构的器件衬底1上制作第一键合金属图形2。
在步骤101之前需要制作出第一器件结构，当然，在实际情况中，不同需求的器件所制作的结构会有所不同。参见图4，是第一器件结构的器件衬底1的剖视图。
在具体的实施过程中，接着，在器件衬底1上制作第一键合金属图形2，具体的，在所述第一器件结构进行金属淀积、光刻、刻蚀工艺，获得所述第一键合金属图形2；或者在所述第一器件结构进行金属蒸发、光刻、刻蚀工艺，获得所述第一键合金属图形2。其中，键合金属的材料可以为铝，当然也可以是其他，厚度范围可为3000-20000埃参看图5，是在器件衬底1制作第一键合金属图形2之后形成的剖视图。
步骤102，基于所述第一键合金属图形2制作器件保护结构。
下面先介绍器件保护结构。
器件保护结构实际上是通过在第一键合金属图形2上淀积、光刻、刻蚀绝缘介质3形成的。所述器件保护结构的面积大于所述第一键合金属图形2的面积，这样的设计，使得所述器件保护结构完全覆盖所述第一键合金属图形2，所述第一键合金属图形2处于所述绝缘介质3的内部。另外，所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形2。
下面介绍器件保护结构的制作工艺：
在所述第一键合金属图形2上淀积绝缘介质3，形成所述器件保护结构，并且所述绝缘介质3的完全覆盖所述第一键合金属图形2。参看图6，是第一键合金属图形2上淀积绝缘介质3的剖视图。即：绝缘介质3的面积大于所述第一键合金属图形2的面积，并且所述第一键合金属图形2处于所述绝缘介质3的内部。另外，绝缘介质3材料通常为二氧化硅(SiO2)，当然也可以是其他，可以使用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子体增强化学气相沉积)方法制作，绝缘介质3的厚度为第一键合金属图形2的厚度的2倍及以上。
对所述绝缘介质3进行光刻及刻蚀，需要将第一键合金属图形2裸露出来，使得所述绝缘介质3和所述第一键合金属图形2共同形成所述第一槽型腔体4，参看图7，是第一键合金属图形2上的第一槽型腔体4的剖视图。所述第一槽型腔体4的腔壁为所述绝缘介质3，所述第一槽型腔体4的底面为所述第一键合金属图形2。所述第一槽型腔体4的腔壁和所述第一槽型腔体4的底面的夹角a为：75°±10°。
步骤103，在第二器件结构8上制作第二键合金属图形5，所述第二键合金属图形5和所述第一键合金属图形2对应。
在步骤103之前需要制作出第二槽型腔体6，在第二槽型腔体6中可以制作器件结构区9。
在制作第二键合金属图形5的实施过程中，可在所述第二器件结构8上进行金属淀积、光刻、刻蚀工艺，获得所述第二键合金属图形5；或者在所述第二器件结构8进行金属蒸发、光刻、刻蚀工艺，获得所述第二键合金属图形5。参见图8是制作第二键合金属图形5之后的剖视图。制作第二键合金属图形5的键合金属材料可以为锗，当然也可以是其他，厚度范围可为3000-10000埃
另外，所述第二键合金属图形5的厚度必须大于所述绝缘介质3的厚度和所述第一键合金属图形2厚度的差值。若用公式表示，即：第二键合金属图形5的厚度h1＞所述绝缘介质3的厚度h2-所述第一键合金属图形2厚度h3。
若第二键合金属图形5的厚度无法满足上述要求，可以通过刻蚀第二器件结构8补充第二键合金属图形5的厚度，最终需要保证第二键合金属图形5的厚度大于绝缘介质3的厚度和所述第一键合金属图形2厚度的差值。
步骤104，基于所述第一键合金属图形2和所述第二键合金属图形5，在所述第一槽型腔体4中对所述第一器件结构和所述第二器件结构8进行共晶键合，使得共晶键合时外溢的液相合金7流入所述第一槽型腔体4内。
在步骤104之前，需要在双面光刻机下，实现器件衬底1与第二器件结构8的预对准，将第一键合金属图形2和所述第二键合金属图形5对准，然后在键合机内加温、加压条件下完成共晶键合。温度通常取决于共晶键合具体的金属种类，一般稍高于两种金属的合金共晶点，例如铝锗键合温度通常在450℃～500℃。压强通常需达到1.0e-003mbar。
以下参见图9，是第一器件结构和第二器件结构8共晶键合在一起的剖视图。此时键合界面会有合金外溢现象，参见图10，共晶键合时外溢的液相合金7流入的第一槽型腔体4，即阻隔在键合区域(键合区域处于第一槽型腔体4内部)。
以上便是本发明介绍的一种阻止金属共晶键合合金外溢的方法，而应用上述方法，可以制作获得一种器件，例如MEMS器件等等。
通过本发明的一个或者多个实施例，本发明具有以下有益效果或者优点：
现有金属共晶键合的结构设计都是在器件硅片及盖帽硅片上制作出金属键合环，然后直接进行共晶键合。由于进行金属共晶键合的两种金属是以液相共融的方式结合在一起，现有的方式没有考虑到这种共晶键合自身的特点，不可避免的会有部分液相合金溢出键合界面，掉落并且粘连在器件结构上，因此会对器件结构部分会造成一定几率损坏，这种现象严重的影响了器件生产制造的良率。本发明的目的是针对此缺陷设计一种阻止金属共晶键合合金外溢的方法，先在第一器件结构的器件衬底上制作第一键合金属图形，然后基于所述第一键合金属图形制作器件保护结构；所述器件保护结构完全覆盖所述第一键合金属图形，并且所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形；然后在第二器件结构上制作出和第一键合金属图形对应的第二键合金属图形之后，在第一槽型腔体中对所述第一器件结构和所述第二器件结构进行金属共晶键合。由于器件保护结构中包括第一槽型结构，因此在进行金属共晶键合时，可将金属共晶键合时外溢的液相合金流入所述第一槽型腔体内，会对外溢的液相合金起到阻隔作用，使之无法自由滚动，从而有效避免外溢的液相合金扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且大大的提高了MEMS器件生产制造的良率。
进一步的，该器件保护结构无论是设计在在器件硅片上还是盖帽硅片上，都会对合金外溢部分起到阻隔作用，使之无法自由滚动，从而有效避免合金外溢部分扩散到器件结构区域。此方式不但提高金属键合的气密等级，而且大大的提高了MEMS器件生产制造的良率。
尽管已描述了本发明的优选实施例，但本领域内的普通技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种阻止金属共晶键合合金外溢的方法，其特征在于，所述方法包括：
在第一器件结构的器件衬底上制作第一键合金属图形；
基于所述第一键合金属图形制作器件保护结构；其中，所述器件保护结构包括第一槽型腔体，所述第一槽型腔体的底面为所述第一键合金属图形；
在第二器件结构上制作第二键合金属图形，所述第二键合金属图形和所述第一键合金属图形对应；
基于所述第一键合金属图形和所述第二键合金属图形，在所述第一槽型腔体中对所述第一器件结构和所述第二器件结构进行共晶键合，使得共晶键合时外溢的液相合金流入所述第一槽型腔体内；
其中，所述器件保护结构的面积大于所述第一键合金属图形的面积，所述基于所述第一键合金属图形制作器件保护结构，具体包括：
在所述第一键合金属图形上淀积绝缘介质，形成所述器件保护结构，并且所述绝缘介质的完全覆盖所述第一键合金属图形；
对所述绝缘介质进行光刻及刻蚀，使得所述绝缘介质和所述第一键合金属图形共同形成所述第一槽型腔体，所述第一槽型腔体的腔壁为所述绝缘介质，所述第一槽型腔体的底面为所述第一键合金属图形。
2.如权利要求1所述的方法，其特征在于，所述在第一器件结构的器件衬底上制作第一键合金属图形，具体包括：
在所述第一器件结构进行金属淀积、光刻、刻蚀工艺，获得所述第一键合金属图形；或者
在所述第一器件结构进行金属蒸发、光刻、刻蚀工艺，获得所述第一键合金属图形。
3.如权利要求1所述的方法，其特征在于，所述第一槽型腔体的腔壁和所述第一槽型腔体的底面的夹角为：75 °±10 °。
4.如权利要求1所述的方法，其特征在于，所述绝缘介质的厚度是所述第一键合金属图形的厚度的两倍及以上。
5.如权利要求1所述的方法，其特征在于，所述在第二器件结构上制作第二键合金属图形之前，所述方法还包括：
在所述第二器件结构上制作第二槽型腔体。
6.如权利要求1所述的方法，其特征在于，所述在第二器件结构上制作第二键合金属图形，具体包括：
在所述第二器件结构上进行金属淀积、光刻、刻蚀工艺，获得所述第二键合金属图形；或者
在所述第二器件结构进行金属蒸发、光刻、刻蚀工艺，获得所述第二键合金属图形。
7.如权利要求1所述的方法，其特征在于，所述第二键合金属图形的厚度大于所述绝缘介质的厚度和所述第一键合金属图形厚度的差值。
8.如权利要求1-7任一权项所述的方法，其特征在于，
当所述第一器件结构是器件硅片时，所述第二器件结构是盖帽硅片；
当所述第一器件结构是所述盖帽硅片，所述第二器件结构是所述器件硅片。
9.一种器件，其特征在于，所述器件采用如权利要求1-8任意权项所述的方法制作而成。
CN201610228764.5A 2016-04-13 2016-04-13 一种阻止金属共晶键合合金外溢的方法及一种器件 Active CN105762088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610228764.5A CN105762088B (zh) 2016-04-13 2016-04-13 一种阻止金属共晶键合合金外溢的方法及一种器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610228764.5A CN105762088B (zh) 2016-04-13 2016-04-13 一种阻止金属共晶键合合金外溢的方法及一种器件

Publications (2)

Publication Number Publication Date
CN105762088A CN105762088A (zh) 2016-07-13
CN105762088B true CN105762088B (zh) 2018-07-31

Family

ID=56334932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228764.5A Active CN105762088B (zh) 2016-04-13 2016-04-13 一种阻止金属共晶键合合金外溢的方法及一种器件

Country Status (1)

Country Link
CN (1) CN105762088B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107777655A (zh) * 2016-08-25 2018-03-09 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法和电子装置
CN108100986B (zh) * 2016-11-24 2020-01-31 上海新微技术研发中心有限公司 一种共晶键合方法和半导体器件
CN107902626A (zh) * 2017-11-15 2018-04-13 上海华虹宏力半导体制造有限公司 共晶键合的方法及半导体器件的制造方法
CN109824011A (zh) * 2017-11-23 2019-05-31 上海新微技术研发中心有限公司 一种共晶键合的结构和方法
CN110116983B (zh) * 2018-02-06 2022-02-15 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
CN111115555B (zh) * 2019-12-20 2023-08-29 北京航天控制仪器研究所 一种用于mems晶圆级共晶键合封装的硅槽结构及制备方法
CN111137844B (zh) * 2019-12-31 2023-07-28 绍兴中芯集成电路制造股份有限公司 共晶键合方法和半导体器件
CN111439721B (zh) * 2020-04-07 2023-04-07 绍兴中芯集成电路制造股份有限公司 Mems传感器及其形成方法
CN114804012A (zh) * 2022-05-06 2022-07-29 苏州敏芯微电子技术股份有限公司 惯性传感器的封装方法及惯性传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
CN104576410A (zh) * 2014-12-17 2015-04-29 江苏能华微电子科技发展有限公司 一种垂直结构功率半导体器件的衬底转移方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009029180B4 (de) * 2009-09-03 2017-07-20 Robert Bosch Gmbh Mikrosystem

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6062461A (en) * 1998-06-03 2000-05-16 Delphi Technologies, Inc. Process for bonding micromachined wafers using solder
CN103972159A (zh) * 2014-04-01 2014-08-06 苏州晶方半导体科技股份有限公司 三维封装结构及其形成方法
CN103979481A (zh) * 2014-05-28 2014-08-13 杭州士兰集成电路有限公司 Mems铝锗键合结构及其制造方法
CN104576410A (zh) * 2014-12-17 2015-04-29 江苏能华微电子科技发展有限公司 一种垂直结构功率半导体器件的衬底转移方法

Also Published As

Publication number Publication date
CN105762088A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
CN105762088B (zh) 一种阻止金属共晶键合合金外溢的方法及一种器件
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
CN102292280B (zh) 与金属锗硅材料接合的衬底
JP6298216B2 (ja) 容量性圧力センサ用の懸架メンブレン
CN109641741B (zh) 用于制造微机械传感器的方法
US8987137B2 (en) Method of fabrication of through-substrate vias
TWI594943B (zh) 製造混合整合構件的方法以及這種混合整合構件
US9938134B2 (en) Getter electrode to improve vacuum level in a microelectromechanical systems (MEMS) device
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
CN103964373B (zh) 具有抗裂膜结构的微机电系统器件及其制造方法
CN109835865A (zh) 通过硅柱和智能帽实现晶圆级集成mems器件
CN102209683B (zh) 具有侧壁泄露保护的mems器件封装
CN102786026B (zh) 一种用于mems光学器件的薄膜封帽封装结构及其制造方法
CN107963609A (zh) 一种基于阳极键合的全硅mems圆片级真空封装方法
US20220221363A1 (en) Pressure Sensor Device and Method for Forming a Pressure Sensor Device
TW201542309A (zh) 用於將二個載體裝置作共晶結合的方法
CN108083226A (zh) 一种mems器件圆片级真空封装方法
US11585711B2 (en) Capacitive pressure with Ti electrode
CN113675327A (zh) 一种热电堆传感器的制造方法
CN105883713B (zh) 一种电容式复合传感器及其制造方法
US20190084826A1 (en) A through silicon interposer wafer and method of manufacturing the same
WO2023207399A1 (zh) 一种直孔硅通孔的介质层填充方法
CN101016148B (zh) 一种芯片级腔体密闭封装方法及封装结构
CN105731360B (zh) Mems传感器及其制备方法
US20200299128A1 (en) Semiconductor device with discharge path, and method for producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant