CN107902626A - 共晶键合的方法及半导体器件的制造方法 - Google Patents
共晶键合的方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN107902626A CN107902626A CN201711132891.6A CN201711132891A CN107902626A CN 107902626 A CN107902626 A CN 107902626A CN 201711132891 A CN201711132891 A CN 201711132891A CN 107902626 A CN107902626 A CN 107902626A
- Authority
- CN
- China
- Prior art keywords
- wafer
- eutectic bonding
- groove
- layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C3/00—Assembling of devices or systems from individually processed components
- B81C3/001—Bonding of two components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/03—Bonding two components
- B81C2203/033—Thermal bonding
- B81C2203/036—Fusion bonding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
本发明提供了一种共晶键合的方法及半导体器件的制造方法,在所述第一晶圆的表面形成介质层;刻蚀部分厚度的介质层以形成一凹槽,在所述凹槽内形成铝材料层;将所述第一晶圆和所述第二晶圆进行共晶键合,由于所述铝材料层在凹槽内,共晶键合后铝锗合金也被限制在所述凹槽内,所述凹槽的侧壁可以阻挡铝锗合金的流动,避免器件出现短路或其他故障,也不用考虑铝锗合金厚度变化对器件总高度的影响,这样铝锗键合工艺的窗口可以扩大,同时提升铝锗键合工艺的稳定性和产品的良率。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种共晶键合的方法及半导体器件的制造方法。
背景技术
圆片级键合技术是将两片晶圆互相结合,并使得表面原子相互反应,让表面间的键合能达到一定的强度,从而使两片晶圆结合在一体。圆片级键合有多种方法,如熔融键合、热压键合、低温真空键合、阳极键合及共晶键合等。其中,共晶键合以其键合温度低、键合强度高的特点在圆片级键合领域得到了广泛的应用。
共晶键合是利用共晶材料熔融温度较低的特点、将其作为中间介质层,在较低的温度下,通过加热使共晶材料熔融并在加压下实现键合,该技术能够有效降低键合面对平整度和清洁度的要求,有利于生产效率的提高。共晶键合工艺通常在待键合的两晶圆表面的键合区域分别制作铝键合层和锗键合层,该两种材料在其后的工艺过程中形成共晶合金,利用该共晶合晶作为中间层将将两晶圆连接起来。
然而,现有技术中的共晶键合的方法不能控制键合后形成的共晶合金的厚度。并且,某些晶圆结构设计限制了键合工艺窗口以及均匀性控制,因为存在不同的热传递/分布差异。这就导致了键合时的溢出以及挤出问题,由此进一步导致器件的故障。
发明内容
本发明的目的在于提供一种共晶键合的方法及半导体器件的制造方法,以解决现有的共晶键合工艺中出现的溢出以及挤出问题,并且键合工艺窗口小的问题。
为了达到上述目的,本发明提供了一种共晶键合的方法,所述共晶键合的方法包括:
提供第一晶圆,在所述第一晶圆的表面形成介质层;
刻蚀部分厚度的介质层以形成一凹槽;
在所述凹槽内形成铝材料层;
提供第二晶圆,所述第二晶圆的表面形成有锗材料层;
将所述第一晶圆和所述第二晶圆进行共晶键合;
可选的,刻蚀部分厚度的介质层以形成一凹槽之后,所述共晶键合的方法还包括:
刻蚀所述凹槽部分底壁的介质层直至暴露出所述第一晶圆的表面,形成一接触孔;
可选的,在所述凹槽内形成铝材料层,所述铝材料层覆盖所述凹槽的底壁并填充所述接触孔;
可选的,所述铝材料层的厚度大于所述凹槽的深度;
可选的,所述铝材料层的侧壁与所述凹槽的侧壁之间有间隙;
可选的,对所述铝材料层和所述锗材料层的接触面进行加热和加压以进行共晶键合;
可选的,共晶键合施加的温度在400摄氏度-450摄氏度之间,施加的压力在30KN-40KN之间;
可选的,所述锗材料在所述第一晶圆上的投影覆盖所述铝材料层在所述第一晶圆上的投影;
可选的,所述第一晶圆包括CMOS晶圆,所述第二晶圆包括MEMS晶圆;
可选的,所述第一晶圆中形成有CMOS集成电路,所述第二晶圆中形成有MEMS器件。
发明人研究发现,在现有的共晶键合的过程中,由于不能精确控制施加在锗材料层和铝材料层接触面上的压力分布,通常为了使得所述铝材料层和所述锗材料层键合的牢固,以使得所述锗材料层中的锗原子充分的进入所述铝材料层中,施加的压力/温度会偏大大,导致在共晶键合的过程中,形成的铝锗合金会发生溢出的现象,可造成铝锗合金厚度变化(进而导致器件总的高度变化),流动的合金还会导致器件结构短路。在键合的过程中,所述锗材料层的键合表面与所述铝材料层的键合表面边缘对准,所述锗材料层整个键合表面和所述铝材料层的整个键合表面均发生键合,使得所述锗材料层和所述铝材料层均处于熔融状态,形成的铝锗合金的厚度在对所述锗材料层和所述铝材料层的接触面施加压力的作用下变化,导致不能精确控制键合后形成的铝锗合金的厚度,为了确保最后的铝锗合金厚度的一致,对铝锗键合工艺要求很高,工艺窗口很小。
在本发明提供的共晶键合的方法及半导体器件的制造方法中,在所述第一晶圆的表面形成介质层;刻蚀部分厚度的介质层以形成一凹槽,在所述凹槽内形成铝材料层;将所述第一晶圆和所述第二晶圆进行共晶键合,由于所述铝材料层在凹槽内,共晶键合后铝锗合金也被限制在所述凹槽内,所述凹槽的侧壁可以阻挡铝锗合金的流动,避免器件出现短路或其他故障;并且,因为凹槽的侧壁限制了铝锗合金的流动范围,可以减少和避免铝锗合金内形成孔洞,避免孔洞太多形成通道,破坏铝锗共晶键合形成的密闭空腔的气密性,造成器件功能和可靠性的问题;此外,本发明提供的共晶键合的方法也不用考虑铝锗合金厚度变化对器件总高度的影响,这样铝锗键合工艺的窗口可以扩大,同时提升铝锗键合工艺的稳定性和产品的良率。
附图说明
图1为实施例提供的共晶键合的方法的示意图;
图2-图8为使用所述共晶键合的方法形成的半导体的剖面示意图;
其中,11-第一晶圆的衬底,12-顶层金属,13-介质层,14-凹槽,15-接触孔,16-铝材料层,21-第二晶圆的衬底,22-锗层,3-铝锗合金,101-键合区,102-功能区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1,其为实施例提供的共晶键合的方法的示意图,如图1所示,所述共晶键合的方法包括:
S1:提供第一晶圆,在所述第一晶圆的表面形成介质层;
S2:刻蚀部分厚度的介质层以形成一凹槽;
S3:在所述凹槽内形成铝材料层;
S4:提供第二晶圆,所述第二晶圆的表面形成有锗材料层;
S5:将所述第一晶圆和所述第二晶圆进行共晶键合。
其中,在所述第一晶圆的表面形成介质层;刻蚀部分厚度的介质层以形成一凹槽,在所述凹槽内形成铝材料层;将所述第一晶圆和所述第二晶圆进行共晶键合,由于所述铝材料层在凹槽内,共晶键合后铝锗合金也被限制在所述凹槽内,所述凹槽的侧壁可以阻挡铝锗合金的流动,避免器件出现短路或其他故障,并且,因为凹槽的侧壁限制了铝锗合金的流动范围,可以减少和避免铝锗合金内形成孔洞,避免孔洞太多形成通道,破坏铝锗共晶键合形成的密闭空腔的气密性,造成器件功能和可靠性的问题;此外,本发明提供的共晶键合的方法也不用考虑铝锗合金厚度变化对器件总高度的影响,这样铝锗键合工艺的窗口可以扩大,同时提升铝锗键合工艺的稳定性和产品的良率。
具体的,请参阅图2-图8,其为使用所述共晶键合的方法形成的半导体的剖面示意图,接下来,将结合图2-图8对所述共晶键合的方法作进一步的描述。
请参阅图2,提供第一晶圆,所述第一晶圆包括衬底11和形成于衬底11上的顶层金属12,所述顶层金属12覆盖所述衬底11。所述第一晶圆包括中央区和与所述中央区相邻的键合区(图中只示意性的展示了键合区),所述第一晶圆的键合区的表面由于金属化形成了顶层金属12。所述第一晶圆可以是CMOS晶圆,并在中央区的衬底11中形成有CMOS集成电路。
请继续参阅图2,在所述第一晶圆的表面形成介质层13,所述介质层13的侧壁可以呈倾斜状或台阶状,优选为台阶状,其台阶的高度可以作为后续形成的凹槽的深度,便于后续形成形貌较好的凹槽,使凹槽的侧壁具有更强的支撑力。所述介质层13的材料包括氧化硅、氮氧化硅和碳氧化硅中的一种或多种,本实施例中,所述介质层13的材料为氧化硅,并且覆盖完全所述第一晶圆的表面。
接下来请参阅图3,采用干法刻蚀工艺刻蚀所述第一晶圆键合区的部分厚度的所述介质层13,形成一凹槽14,所述凹槽14贯穿部分厚度的介质层13,所述凹槽14的侧壁具有一定的厚度,在铝锗共晶键合后限制共晶合金的流动,所述所述凹槽14的深度可以依据实际形成的半导体的器件尺寸进行调整,并且所述凹槽14的深度也可以控制后续共晶键合时形成的铝锗合金的厚度,当然,所述凹槽14的侧壁可以依据具备不同的强度,只要相应调整凹槽14侧壁的厚度即可,以根据不同的器件起到合适的支撑的作用,以保证在后续的共晶键合工艺中不发生形变。
请参阅图4,刻蚀所述凹槽14底壁的介质层13直至暴露出衬底11,形成一接触孔15,如图5所示,继续在所述凹槽14中形成铝材料层16,所述铝材料层16覆盖部分所述凹槽14的底壁并且填充所述接触孔15,以在所述第一晶圆的顶层金属12和所述铝材料层16之间形成电连接。在所述凹槽14中形成铝材料层16的方法本发明不做限制,可以是采用光罩或其他掩膜版罩住其他不需要形成铝材料层16的区域,再采用物理气相沉积的方法在凹槽14内沉积铝材料层16。优选的,所述铝材料层16的侧壁与所述凹槽14的侧壁可以有一间隙,以供后续形成的铝锗合金流动,所述间隙的宽度可以根据铝材料层16和锗材料层22的厚度进行调整,本发明不作限制。所述铝材料层16的厚度大于所述凹槽14的深度,以便于与第二晶圆的锗材料层接触。
请参阅图6,提供第二晶圆,所述第二晶圆具有中央区域和与所述中央区域相邻的键合区(图6中只示意性展示出了键合区);所述第二晶圆的键合区上形成有锗材料层22,所述锗材料22在所述第一晶圆上的投影覆盖所述铝材料层16在所述第一晶圆上的投影,在铝锗共晶键合后,还有一部分未参与反应的锗材料层,可以避免所述第二晶圆的表面不被损伤,也可以避免共晶合金的溢出。所述第二晶圆的衬底21中形成有MEMS器件,即在第二晶圆中通过刻蚀形成MEMS的可动电极和固定电极。所述第一晶圆的衬底11中的CMOS集成电路和后续在第二晶圆中形成的MEMS器件电学连接,用于将MEMS器件的运动信号转化为电学信号。
最后请参阅图7,将所述锗材料层22的表面与所述铝材料层16的表面接触,所述锗材料层22的表面位于所述铝材料层16的表面上。对所述锗材料层22和所述铝材料17的接触面加热加压以进行共晶键合。在锗材料层22和铝材料层16进行键合时,施加的温度在400摄氏度-450摄氏度,施加的压强为1E6帕~1.5E6帕,此时施加在第一晶圆和第二晶圆表面的压力为30KN~40KN。所述1E6帕~1.5E6帕的压强指的是对第一晶圆和第二晶圆表面施加的压强,通过对第一晶圆和第二晶圆表面施加压强而对锗材料层22和所述铝材料层16的接触面加压。
最后请参阅图8,在键合区101内,所述锗材料层22和所述铝材料层16在加温加压下相互熔合,形成铝锗合金3,所述铝锗合金3作为中间层使得第一晶圆和第二晶圆粘合在一起。未冷却的铝锗合金3具有流动性,但由于凹槽14的侧壁可以挡住铝锗合金3的流动,将铝锗合金3限制在凹槽14内,避免铝锗合金溢出造成器件结构短路的现象;由于凹槽的侧壁限制了铝锗合金的流动范围,可以减少和避免铝锗合金内形成孔洞,若孔洞太多形成通道,会破坏铝锗共晶键合形成的功能区102的气密性,而本实施例提供的共晶键合的方法形成的铝锗合金孔洞少,可以减少器件功能和可靠性低的问题;同时可以保证可造成铝锗合金厚度固定,不会因为铝锗合金溢出而造成器件过矮。并且,由于凹槽14的存在,在对所述第一晶圆和所述第二晶圆进行加压和加温时,可以不用考虑铝锗合金厚度变化对器件总高度的影响,施加的压力和温度的范围更大,这样共晶键合工艺的窗口可以扩大
本发明还提供了一种半导体器件的制造方法,采用以上所述的共晶键合的方法。
综上,在本发明实施例提供的共晶键合的方法及半导体器件的制造方法中,在所述第一晶圆的表面形成介质层;刻蚀部分厚度的介质层以形成一凹槽,在所述凹槽内形成铝材料层;将所述第一晶圆和所述第二晶圆进行共晶键合,由于所述铝材料层在凹槽内,共晶键合后铝锗合金也被限制在所述凹槽内,所述凹槽的侧壁可以阻挡铝锗合金的流动,避免器件出现短路或其他故障,并且,因为凹槽的侧壁限制了铝锗合金的流动范围,可以减少和避免铝锗合金内形成孔洞,避免孔洞太多形成通道,破坏铝锗共晶键合形成的密闭空腔的气密性,造成器件功能和可靠性的问题;此外,本发明提供的共晶键合的方法也不用考虑铝锗合金厚度变化对器件总高度的影响,这样铝锗键合工艺的窗口可以扩大,同时提升铝锗键合工艺的稳定性和产品的良率。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (11)
1.一种共晶键合的方法,其特征在于,所述共晶键合的方法包括:
提供第一晶圆,在所述第一晶圆的表面形成介质层;
刻蚀部分厚度的介质层以形成一凹槽;
在所述凹槽内形成铝材料层;
提供第二晶圆,所述第二晶圆的表面形成有锗材料层;
将所述第一晶圆和所述第二晶圆进行共晶键合。
2.如权利要求1所述的共晶键合的方法,其特征在于,刻蚀部分厚度的介质层以形成一凹槽之后,所述共晶键合的方法还包括:
刻蚀所述凹槽部分底壁的介质层直至暴露出所述第一晶圆的表面,形成一接触孔。
3.如权利要求2所述的共晶键合的方法,其特征在于,在所述凹槽内形成铝材料层,所述铝材料层覆盖所述凹槽的底壁并填充所述接触孔。
4.如权利要求3所述的共晶键合的方法,其特征在于,所述铝材料层的厚度大于所述凹槽的深度。
5.如权利要求4所述的共晶键合的方法,其特征在于,所述铝材料层的侧壁与所述凹槽的侧壁之间有间隙。
6.如权利要求1所述的共晶键合的方法,其特征在于,对所述铝材料层和所述锗材料层的接触面进行加热和加压以进行共晶键合。
7.如权利要求6所述的共晶键合的方法,其特征在于,共晶键合施加的温度在400摄氏度~450摄氏度之间,施加的压力在30KN~40KN之间。
8.如权利要求1所述的共晶键合的方法,其特征在于,所述锗材料在所述第一晶圆上的投影覆盖所述铝材料层在所述第一晶圆上的投影。
9.如权利要求1所述的共晶键合的方法,其特征在于,所述第一晶圆包括CMOS晶圆,所述第二晶圆包括MEMS晶圆。
10.如权利要求9所述的共晶键合的方法,其特征在于,所述第一晶圆中形成有CMOS集成电路,所述第二晶圆中形成有MEMS器件。
11.一种半导体器件的制造方法,其特征在于,采用权利要求1-10中任一项所述的共晶键合的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711132891.6A CN107902626A (zh) | 2017-11-15 | 2017-11-15 | 共晶键合的方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711132891.6A CN107902626A (zh) | 2017-11-15 | 2017-11-15 | 共晶键合的方法及半导体器件的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107902626A true CN107902626A (zh) | 2018-04-13 |
Family
ID=61845757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711132891.6A Pending CN107902626A (zh) | 2017-11-15 | 2017-11-15 | 共晶键合的方法及半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107902626A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111137844A (zh) * | 2019-12-31 | 2020-05-12 | 中芯集成电路制造(绍兴)有限公司 | 共晶键合方法和半导体器件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020180019A1 (en) * | 2001-04-12 | 2002-12-05 | Kazunori Saito | Container for semiconductor sensor, manufacturing method therefor, and semiconductor sensor device |
CN102666368A (zh) * | 2009-11-13 | 2012-09-12 | 罗伯特·博世有限公司 | 用于半导体衬底接合的微机械方法和相应的装置以及相应的接合的半导体芯片 |
CN102762490A (zh) * | 2009-12-08 | 2012-10-31 | 飞思卡尔半导体公司 | 具有间隙挡块的微机电系统(mems)及其制造方法 |
CN103420323A (zh) * | 2012-04-25 | 2013-12-04 | 罗伯特·博世有限公司 | 微机械元件和微机械元件的制造方法 |
CN103972159A (zh) * | 2014-04-01 | 2014-08-06 | 苏州晶方半导体科技股份有限公司 | 三维封装结构及其形成方法 |
CN105097574A (zh) * | 2014-05-12 | 2015-11-25 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
CN105762088A (zh) * | 2016-04-13 | 2016-07-13 | 中国科学院微电子研究所 | 一种阻止金属共晶键合合金外溢的方法及一种器件 |
-
2017
- 2017-11-15 CN CN201711132891.6A patent/CN107902626A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020180019A1 (en) * | 2001-04-12 | 2002-12-05 | Kazunori Saito | Container for semiconductor sensor, manufacturing method therefor, and semiconductor sensor device |
CN102666368A (zh) * | 2009-11-13 | 2012-09-12 | 罗伯特·博世有限公司 | 用于半导体衬底接合的微机械方法和相应的装置以及相应的接合的半导体芯片 |
CN102762490A (zh) * | 2009-12-08 | 2012-10-31 | 飞思卡尔半导体公司 | 具有间隙挡块的微机电系统(mems)及其制造方法 |
CN103420323A (zh) * | 2012-04-25 | 2013-12-04 | 罗伯特·博世有限公司 | 微机械元件和微机械元件的制造方法 |
CN103972159A (zh) * | 2014-04-01 | 2014-08-06 | 苏州晶方半导体科技股份有限公司 | 三维封装结构及其形成方法 |
CN105097574A (zh) * | 2014-05-12 | 2015-11-25 | 丰田自动车株式会社 | 半导体装置的制造方法以及半导体装置 |
CN105762088A (zh) * | 2016-04-13 | 2016-07-13 | 中国科学院微电子研究所 | 一种阻止金属共晶键合合金外溢的方法及一种器件 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111137844A (zh) * | 2019-12-31 | 2020-05-12 | 中芯集成电路制造(绍兴)有限公司 | 共晶键合方法和半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110036492B (zh) | 将微装置集成到系统衬底中 | |
TWI500133B (zh) | 微機電系統結構 | |
US8377565B2 (en) | Filling material and filling method using the same | |
US8293583B2 (en) | Method for manufacturing semiconductor device | |
CN101893483B (zh) | 一种非制冷红外焦平面阵列器件的封装工艺及封装装置 | |
US20180265354A1 (en) | Glass Piece and Methods of Manufacturing Glass Pieces and Semiconductor Devices with Glass Pieces | |
CN210223961U (zh) | 一种室温晶圆共晶键合的硬件配置及模块和系统 | |
CN103839844A (zh) | 封装方法 | |
WO2010150912A1 (ja) | 半導体装置及びその製造方法並びにこれを用いた回路装置 | |
US10950567B2 (en) | Hollow sealed device and manufacturing method therefor | |
CN106373900A (zh) | 晶圆级键合封装方法以及共晶键合的晶圆结构 | |
CN107902626A (zh) | 共晶键合的方法及半导体器件的制造方法 | |
CN105355613B (zh) | 铝锗共晶键合的方法 | |
WO2020199236A1 (zh) | 一种结合微电子机械和铸造的金属沉积方法 | |
US20230050181A1 (en) | Wafer level package for device | |
TWI792318B (zh) | 用於在接合堆疊微電子裝置中溫度修正及減少污染之方法及設備 | |
CN104112729B (zh) | 用于制造具有玻璃衬底的半导体器件的方法 | |
JP6266350B2 (ja) | 電子部品およびその製造方法 | |
CN109904063A (zh) | Mems器件及其制造方法 | |
CN103043605B (zh) | 微型电镀立体结构提高圆片级金属键合强度的工艺方法 | |
JP2012079935A (ja) | 複合基板の製造方法、及び複合基板 | |
KR102501250B1 (ko) | Oled 화소 형성용 마스크, 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법 | |
JPS63304655A (ja) | 積層体の製造方法 | |
KR100944530B1 (ko) | 유리성형을 이용하여 제조한 웨이퍼 범핑용 템플릿 및 그제조 방법 | |
TW201737457A (zh) | 預塗敷底部填充物所包覆晶片上對準標記的可視化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180413 |