CN111137844A - 共晶键合方法和半导体器件 - Google Patents
共晶键合方法和半导体器件 Download PDFInfo
- Publication number
- CN111137844A CN111137844A CN201911424050.1A CN201911424050A CN111137844A CN 111137844 A CN111137844 A CN 111137844A CN 201911424050 A CN201911424050 A CN 201911424050A CN 111137844 A CN111137844 A CN 111137844A
- Authority
- CN
- China
- Prior art keywords
- bonding
- substrate
- bonding structure
- retaining wall
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Die Bonding (AREA)
- Micromachines (AREA)
Abstract
本发明提供了一种共晶键合方法和半导体器件,先形成挡墙结构,后形成第一键合结构,能避免先形成第一键合结构后形成挡墙结构时在第一键合结构侧壁上产生的挡墙材料残留,由此可以使得第一键合结构和第二键合结构能够充分进行共晶键合反应,从而提高键合后的器件可靠性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种共晶键合方法和半导体器件。
背景技术
封装是微制造工艺中非常重要的一个环节,而晶圆级封装技术正是微电子机械系统(Micro-Electro-Mechanical System,MEMS)重要的封装技术之一,因为它可有效地避免划片和组装等后续工艺对MEMS芯片内可动敏感结构造成破坏,提高MEMS器件内部的洁净度,同时提高封装成品率和可靠性,降低封装成本。形成MEMS器件时,经常会用到铝锗(AlGe)共晶键合工艺。
在目前形成MEMS器件的AlGe共晶键合工艺中,请参考图1,一般先在盖帽基板上形成Ge膜100并进一步将Ge膜100加工成所设计的图形,在具有微机械结构的MEMS器件基板上形成Al膜101并进一步能将Al膜101加工成所设计的图形,然后把两基板对准,加热到略高于AlGe共晶熔点(约424℃)的温度,比如450℃,同时在两基板间加上一定的压力,使两基板的Ge膜100和Al膜101紧密接触,Al和Ge就会在二者的界面处熔融液化并互相扩散,之后再把温度降到AlGe共晶熔点以下时,二者就会形成稳定的固态共晶,由此实现两基板的稳固键合,但是在该过程中由于压力和重力的作用,熔融状态的AlGe合金常常会溢流到两基板的各处,进而引起MEMS器件功能失效和可靠性失效。
现有技术中,通常会在MEMS器件基板上形成Al膜101并进一步能将Al膜101加工成所设计的图形之后,再在Al膜101和MEMS器件基板上沉积足够厚度的阻挡材料,并刻蚀所述阻挡材料来在Al膜101的两侧增加挡墙102,以在键合两基板时防止熔融状态的AlGe合金的溢出。这种工艺虽然能够对熔融状态的AlGe合金的溢出起到一定的阻挡作用,但是由于先形成图形化的Al膜101而后形成挡墙,因此在刻蚀阻挡材料而形成挡墙102之后,容易在图形化的Al膜101的侧壁上形成阻挡材料残留102a,而该阻挡材料残留102a会阻碍Ge膜100和Al膜101的熔融扩散的进行,造成共晶键合反应不充分,从而导致MEMS器件功能失效和可靠性失效。
发明内容
本发明的目的在于提供一种共晶键合方法和半导体器件,能够避免在键合结构的侧壁上形成挡墙材料残留,以保证键合后的器件性能。
为解决上述技术问题,本发明提供一种共晶键合方法,包括:
提供第一基板,在所述第一基板上形成图形化的挡墙结构,所述挡墙结构包括相互分立的两道图形化的挡墙;
在所述第一基板和所述挡墙结构上覆盖第一键合材料层,并刻蚀所述第一键合材料层,以在两道所述挡墙之间形成图形化的第一键合结构,且所述第一键合结构和各道所述挡墙之间均具有间隙;
提供第二基板,在所述第二基板上形成与所述第一键合结构相匹配的图形化的第二键合结构;
将所述第一键合结构和所述第二键合结构对准并共晶键合在一起,以使得所述第一基板和所述第二基板键合在一起。
可选地,所述第一键合材料层包括锗、硅、金、铜、锡和铝中的至少一种;所述第二键合结构的材料为能够与所述第一键合材料层发生共晶键合的材料。
可选地,所述第一基板为盖帽基板,所述第二基板为具有微机械结构的器件基板。
可选地,所述第一键合结构的高度低于所述挡墙的高度。
可选地,所述第一键合结构的线宽为60μm~80μm,所述第二键合结构的线宽为60μm~80μm,所述挡墙的线宽为5μm~15μm,所述间隙的线宽为5μm~15μm。
可选地,所述第一基板内部形成有电学结构,在所述第一基板上形成图形化的挡墙结构的步骤包括:
在所述第一基板上形成第一介质层,并在所述第一介质层中形成接触插塞,所述接触插塞的底部与所述电学结构接触;
在所述第一介质层和所述接触插塞上依次覆盖粘接层、刻蚀停止层和挡墙材料层;
刻蚀所述挡墙材料层至所述刻蚀停止层或所述粘接层的表面上,以形成所述挡墙结构。
可选地,在所述第二基板上形成与所述第一键合结构相匹配的图形化的第二键合结构的步骤包括:
在所述第二基板上依次覆盖第二介质层和第二键合材料层;
先刻蚀所述第二键合材料层至所述第二介质层的表面,再进一步刻蚀所述第二介质层至所述第二基板的表面,以形成所述图形化的第二键合结构。
基于同一发明构思,本发明还提供一种半导体器件,采用本发明所述的共晶键合方法形成,其中,所述半导体器件包括:
第一基板,所述第一基板上形成有图形化的挡墙结构以及图形化的第一键合结构,所述挡墙结构包括相互分立的两道挡墙,所述图形化的第一键合结构位于两道所述挡墙之间,且所述第一键合结构和各道所述挡墙之间均具有间隙;
第二基板,所述第二基板上形成有图形化的第二键合结构,所述第二键合结构插入到两道所述挡墙之间并和所述第一键合结构对准而共晶键合在一起。
可选地,所述第一键合结构相对所述第一基板而凸出的高度低于所述挡墙相对所述第一基板而凸出的高度;所述第一键合结构的线宽为60μm~80μm,所述第二键合结构的线宽为60μm~80μm,所述挡墙的线宽为5μm~15μm,所述间隙的线宽为5μm~15μm。
可选地,所述半导体器件为MEMS器件,所述第一基板为盖帽基板,所述第二基板为具有微机械结构的MEMS器件基板。
与现有技术相比,本发明的技术方案具有以下效果:
1、先形成挡墙结构,后形成第一键合结构,能避免先形成第一键合结构后形成挡墙结构时在第一键合结构侧壁上产生的挡墙材料残留,由此可以使得第一键合结构和第二键合结构能够充分进行共晶键合反应,从而提高键合后的器件可靠性。而且,还能允许刻蚀形成第一键合结构后,在挡墙结构的各道挡墙的侧壁上残留用于形成第一键合结构的材料,由此降低了刻蚀形成第一键合结构的工艺难度和要求。
2、当该共晶键合方法用于MEMS器件封装过程中的铝锗共晶键合时,第一基板为盖帽基板,第二基板为具有微机械结构的MEMS器件基板,由此,可以避免因挡墙结构和第一键合结构组合的结构在MEMS器件基板上制作而对MEMS器件基板的微机械结构产生不利影响,以保证键合后形成的MEMS器件的性能。
3、在第一基板上形成的第一键合结构的线宽为60μm~80μm,所述挡墙结构中的各道挡墙的线宽为5μm~15μm,第一键合结构和各道挡墙之间的间隙的线宽为5μm~15μm,且第一键合结构的高度低于挡墙的高度,在第二基板上形成的第二键合结构的线宽为60μm~80μm,在键合第一基板和第二基板时,具有第一键合结构和挡墙的第一基板作为下梳齿,具有第二键合结构的第二基板作为上梳齿,两基板对准后,第二键合结构插入到两道挡墙之间,并与第一键合结构对准而共晶键合在一起。上述的这些线宽的设置,一方面能够将键合区域控制在合理范围内并保证两基板键合的可靠性,继而有利于提高器件利用面积;另一方面,能够在键合过程中使得第一键合结构和第二键合结构的共晶反应能充分进行且不会溢流到两基板的其他区域,避免引起MEMS器件功能失效和可靠性失效。
附图说明
图1是一种典型的MEMS器件的AlGe共晶键合工艺中的器件结构剖面示意图;
图2是本发明具体实施例的共晶键合方法的流程示意图;
图3A至图3H是图2所示的共晶键合方法中的器件结构剖面示意图;
图4为图3D所对应的俯视结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的技术方案作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2,本发明一实施例提供一种共晶键合方法,包括以下步骤:
S1,提供第一基板,在所述第一基板上形成图形化的挡墙结构,所述挡墙结构包括相互分立的两道图形化的挡墙;
S2,在所述第一基板和所述挡墙结构上覆盖第一键合材料层,并刻蚀所述第一键合材料层,以在两道所述挡墙之间形成图形化的第一键合结构,且所述第一键合结构和各道所述挡墙之间均具有间隙;
S3,提供第二基板,在所述第二基板上形成与所述第一键合结构相匹配的图形化的第二键合结构;
S4,将所述第一键合结构和所述第二键合结构对准并共晶键合在一起,以使得所述第一基板和所述第二基板键合在一起。
请参考图3A和3B,在步骤S1中,提供的第一基板300可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride,GaN)晶圆、SiC晶圆等,也可以是石英、蓝宝石等绝缘性晶圆。另外,第一基板300可以是裸片,也可以是具有CMOS器件或MEMS器件等器件所需的各种薄膜以及各种构造的已被加工处理过的器件基板。本实施例中,第一基板300为封装MEMS器件的微机械结构的盖帽基板,其上可以形成有CMOS器件等结构。在所述第一基板300上形成图形化的挡墙结构的具体过程包括:
首先,请参考图3A,可以采用化学气相沉积、涂覆等合适工艺,在所述第一基板300上形成足够厚度的第一介质层301并可以进一步对其上表面进行化学机械抛光,以获得平坦化的上表面,第一介质层301可以是且不局限于低K介质(介电常数K小于3.9)、氮化硅、氧化硅、氮氧化硅中的至少一种。并进一步通过常规的接触孔刻蚀和填充工艺在在所述第一介质层301中形成接触插塞301a,所述接触插塞301a的底部与第一基板300中相应的电学结构(例如CMOS器件的源/漏区、栅极等)接触。该第一介质层301至少具有以下作用:(1)用作制作接触插塞301a的层间介质层;(2)为挡墙的形成提供工艺基础;(3)在后续形成挡墙和第一键合结构的过程中对第一基板300上原有的结构进行保护;(4)能够在后续阻止第一键合结构和/或第二键合结构和/或第一键合结构和第二键合结构形成的共晶扩散到第一基板300中。
然后,请继续参考图3A,可以采用化学气相沉积、涂覆等合适工艺,在所述第一介质层301和所述接触插塞301a上依次覆盖粘接层302、刻蚀停止层303和挡墙材料层304a。其中,粘接层302一方面可以增强后续共晶键合形成的合金与接触插塞301a之间的电连接性能,另一方面还可以用于在后续刻蚀形成第一键合结构时用作刻蚀停止点,以避免形成第一键合结构的工艺对第一基板上的已有结构产生损伤,此外还能在后续作为挡墙的一部分以及能够在后续阻止第一键合结构和/或第二键合结构和/或第一键合结构和第二键合结构形成的共晶扩散到第一基板300中。刻蚀停止层302一方面用作监控挡墙刻蚀工艺的停止点,以避免挡墙刻蚀工艺对第一基板上的已有结构产生损伤,另一方面还能在后续作为挡墙的一部分,此外还能够在后续阻止第一键合结构和/或第二键合结构和/或第一键合结构和第二键合结构形成的共晶扩散到第一基板300中。相应地,挡墙材料层304a的厚度取决于最终要形成的挡墙结构的高度,其具体会受两键合基板的厚度、第一键合结构的厚度以及粘接层302、刻蚀停止层303的厚度的影响。例如,挡墙材料层304a的厚度可以为第一键合金结构的厚度的至少2倍。其中,粘接层302、刻蚀停止层303和挡墙材料层304a的材料的熔点均不低于后续共晶键合工艺的温度,由此,当后续形成的第一键合结构和第二键合结构熔融而形成共晶时,剩余的粘接层302、刻蚀停止层303和挡墙材料层304a均不会熔化,例如,粘接层302可以选用本领域常用的金属间的粘接材料,例如钛、氮化钛或氮化钽等;刻蚀停止层303可以选用本领域常用的介质材料,例如包括氮化硅、氧化硅、氮氧化硅中的至少一种;挡墙材料层304a的材料不同于刻蚀停止层303和后续的第一键合结构和第二键合结构的材料,可以包括氮化硅、氧化硅、氮氧化硅、环氧树脂、阻焊膜、聚酰亚胺、苯并环丁烯(BCB)、聚对二甲苯、聚萘、碳氟化合物和丙烯酸酯中的至少一种。作为一种示例,粘接层302为氮化钛,刻蚀停止层303为氮化硅,挡墙材料层304a为氧化硅。
接着,请参考图3B,采用光刻并进一步结合干法刻蚀工艺刻蚀所述挡墙材料层304a至所述刻蚀停止层303的表面上或所述粘接层302的表面上,以形成图形化的挡墙结构,该挡墙结构包括相互分立的两道图形化的挡墙305a、305b,请参考图4,图形化的挡墙305a(对应图4中的305a’)、305b(对应图4中的305b’)均为围绕芯片区300a的四周一圈而形成的封闭环结构,且两个环结构的大小不同(例如半径不同),一个嵌套在另一个之中,由此,挡墙305a、305b之间的间隙为环形沟槽,后续可以在该环形沟槽中形成环形的第一键合结构306a。本实施例中,刻蚀停止在所述粘接层302的表面上,此时挡墙305a、305b均由剩余的挡墙材料层304和刻蚀停止层303堆叠而成。
请参考图3C和3D,在步骤S2中,可以选用合适的键合材料并采用合适的沉积工艺在粘接层302和挡墙305a、305b上覆盖第一键合材料层306,所述第一键合材料层306的材料包括锗、硅、金、铜、锡和铝中的至少一种。通过光刻并结合进一步的刻蚀工艺对沉积的第一键合材料层306和挡墙305a、305b暴露出的粘接层302进行刻蚀,以形成图形化的第一键合结构306a。其中第一键合结构306a位于挡墙305a、305b之间并与挡墙305a、305b之间均具有间隙,即此时挡墙305a、305b分居第一键合结构306a的两侧。第一键合结构306a的图形分布取决于后续的第二基板上的第二键合结构和微机械结构的图形分布,即第一键合结构306a沿平行于第一基板300表面的宽度不能过大,以防止在后续键合过程中形成的共晶合金溢出的风险增大以及工艺材料的浪费的问题,该宽度也不能过小,以防止造成导致后续键合过程中所述第一键合结构和第二键合结构进行精准对位的难度增大。本实施例中,第一键合结构306a沿平行于第一基板300表面的宽度W1为60μm~80μm,第一键合结构306a顶面的高度低于挡墙305a、305b顶面的高度。当本实施例的共晶键合方法为铝锗(Al-Ge)共晶键合方法是,第一键合结构306a的材料优选为锗(Ge),因为锗的台阶覆盖性能优于铝(Al),由此有利于提高第一键合结构306a的顶面的平整度。由于第一键合结构306a在挡墙第一键合结构306a之后形成,故第一键合结构306a的侧壁上没有挡墙材料残留,由此不会阻碍后续键合过程中的共晶反应,保证键合的可靠性。
此外,刻蚀第一键合材料层306来形成第一键合结构306a时,可以允许在挡墙305a、305b的侧壁上残留一定厚度的第一键合材料层306,因为在挡墙305a、305的侧壁上残留的第一键合材料层306不会妨碍到第一键合结构306a在后续和第二键合结构之间的共晶键合反应,由此可以降低刻蚀第一键合材料层306来形成第一键合结构306a的工艺要求和难度。在挡墙305a、305b的侧壁上形成由残留的第一键合材料层306构成侧墙306b,在后续的键合过程中,第一键合结构306a和第二键合结构共晶键合反应形成的熔融合金(或者称共晶反应生成物)流动到挡墙的侧壁处时,侧墙306b在一定程度上还能增强熔融合金与挡墙305a、305b之间的粘附性,由此能进一步增强键合后的可靠性及气密性。此时的挡墙305a’、305b’均包括由剩余的挡墙材料层304及其下方的刻蚀停止层303和粘接层302堆叠而成的叠层结构以及该叠层结构侧壁上的侧墙306b。挡墙305a’、305b’的线宽均为W2,W2为5μm~15μm,挡墙305a’、305b’和第一键合结构306a之间均具有暴露出第一基板300表面的间隙(也可以称为开口、缝隙或沟槽)的线宽D1为5μm~15μm,该间隙可以在后续的共晶键合过程中为熔融状态的合金提供流动和储存空间,待该间隙中的合金在冷却后凝固时能进一步将该区域的第一基板300和第二基板键合在一起。并且,挡墙305a’、305b’的线宽W2较小,可以增加单片基板上的器件数量,有利于降低器件生产成本。此外,在本发明的其他实施例中,也可以在刻蚀形成第一键合结构306a之后,对第一基板300进行湿法清洗,以去除挡墙305a’、305b’上的侧墙306b。
请参考图3E和3F,在步骤S3中,提供的第二基板400可以是半导体制造领域中常用的晶圆,例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator,SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride,GaN)晶圆、SiC晶圆等,也可以是石英、蓝宝石等绝缘性晶圆。另外,第二基板400可以是裸片,也可以是具有MEMS器件等器件所需的各种薄膜以及各种构造的已被加工处理过的器件基板。本实施例中,第一基板300为盖帽基板,第二基板400为具有MEMS器件的微机械结构(未图示)的MEMS器件基板。在所述第二基板400上形成与所述第一键合结构306a相匹配的图形化的第二键合结构402的具体过程包括:
首先,请参考图3E,可以采用化学气相沉积、涂覆等合适工艺,在所述第二基板400上形成第二介质层401,第二介质层401可以是且不局限于低K介质(介电常数K小于3.9)、氮化硅、氧化硅、氮氧化硅、氮化钛和氮化钽中的至少一种,并通过常规的接触孔刻蚀和填充工艺在在所述第二介质层401中形成接触插塞(未图示),所述接触插塞的底部与第二基板400中相应的电学结构(例如MEMS器件的金属电极等)接触。该第二介质层401至少具有以下作用:(1)用作制作将第二基板400中原有的电学结构向外引出的接触插塞的层间介质层;(2)为第二键合结构的形成提供工艺基础;(3)在后续形成第二键合结构的过程中对第二基板400上原有的结构进行保护;(4)能够在后续阻止第一键合结构306a的材料、第二键合结构402的材料以及第一键合结构和第二键合结构形成的共晶扩散到第一基板300中。
然后,请参考图3E和3F,可以选用能与第一键合结构306a发生共晶反应的键合材料,并采用合适的沉积工艺在第二介质层401上覆盖第二键合材料层402a,所述第二键合材料层402a的材料可以包括锗、硅、金、铜、锡和铝中的至少一种,作为一种示例,第一键合结构306a为锗,第二键合材料层402a为铝。进一步通过光刻并结合进一步的刻蚀工艺对沉积的第二键合材料层402a进行刻蚀,刻蚀停止在第二介质层401的表面上,以形成图形化的第二键合结构402。其中第二键合结构402的图形分布取决于第二基板400上的微机械结构的图形分布和第一键合结构306a的分布,即第二键合结构402沿平行于第二基板400表面的宽度不能过大,以防止在后续键合过程中形成的共晶合金溢出的风险增大以及工艺材料的浪费的问题,该宽度也不能过小,以防止造成导致后续键合过程中所述第一键合结构和第二键合结构进行精准对位的难度增大。本实施例中,第二键合结构402沿平行于第二基板400表面的宽度W3为60μm~80μm,W3可以等于W1,也可以略小于W1,还可以略大于W1。
之后,请继续参考图3E和3F,以第二键合结构402为掩膜,刻蚀第二介质层401至第二基板400的表面,以去除多余的第二介质层401,避免多余的第二介质层401妨碍到后续的共晶键合。
请参考图3G和3H,在步骤S4中,首先,将第二键合结构402插入到挡墙305a’和305b’之间的间隙中,并第一键合结构306a对准且相互接触,挡墙305a’和305b’之间的间隙在此对准的过程中还可以起到限位和定位的作用。然后,在第一基板300和第二基板400之间施加一定的压力和温度,能够使第一键合结构306a和第二键合结构402在界面处开始熔融液化并相互扩散而形成共晶键合结构403,且挡墙305a’和305b’之间的间隙相对于对准的第二键合结构402、第一键合结构306a而言也是足够宽的,第二键合结构402、第一键合结构306a均能不与挡墙305a’和305b’相接触,因此挡墙305a’和305b’不会妨碍到第一键合结构306a和第二键合结构402的熔融扩散的进行,能够使得共晶键合反应充分,最终将第一基板300和第二基板400键合在一起。当第一键合结构306a是锗(Ge),第二键合结构402是铝(Al)时,AlGe共晶熔点约424℃,Al和Ge共晶键合时的最高温度被控制为大约是450±10℃,同时,在第一基板300和第二基板400间加的最大压力约为1~10个大气压。在本步骤中,该共晶键合过程可以消耗尽第一键合结构306a和第二键合结构402中的至少一种材料,以实现完全共晶化,也可以使第一键合结构306a和第二键合结构402的材料有剩余,即部分共晶化,只要达到所要求的密封性和键合强度即可。由于挡墙305a’、305b’的存在,共晶键合生成物(即熔融状态的共晶键合结构403)可以不会溢流到挡墙305a’、305b’的外围,可以少量溢流到挡墙305a’、305b’的顶部和第二基板400之间的缝隙中,只要不影响密封性、键合强度,不对邻近器件造成影响即可。同时,挡墙305a’、305b’限制了共晶键合生成物(即熔融状态的共晶键合结构403)的流动,共晶键合时第一基板300和第二基板400间的相互滑动也会变小,无需再在基板上形成用于增加摩擦力的图形,从而可以把节省下来的基板面积用来增加器件数量,有利于降低器件生产成本。
综上所述,本实施的共晶键合方法,先形成挡墙结构,后形成第一键合结构,能避免先形成第一键合结构后形成挡墙结构时在第一键合结构侧壁上产生的挡墙材料残留,由此可以使得第一键合结构和第二键合结构能够充分进行共晶键合反应,从而提高键合后的器件可靠性。此外,当该共晶键合方法用于MEMS器件封装过程中的铝锗共晶键合时,第一基板为盖帽基板,第二基板为具有微机械结构的MEMS器件基板,由此,可以避免因挡墙和第一键合结构组合的结构在MEMS器件基板上制作而对MEMS器件基板的微机械结构产生不利影响,以保证键合后形成的MEMS器件的性能。
请参考图3G和3H,基于同一发明构思,本发明一实施还提供一种半导体器件,采用本发明所述的共晶键合方法形成,其中,所述半导体器件包括:第一基板300和第二基板400。所述第一基板300上形成有图形化的挡墙结构以及图形化的第一键合结构306a,所述挡墙结构包括相互分立的两道图形化的挡墙305a’、305b’,所述图形化的第一键合结构306a位于两道所述挡墙305a’、305b’之间,且所述第一键合结构和各道所述挡墙305a’、305b’之间均具有间隙。所述第二基板400上形成有图形化的第二键合结构402,所述第二键合结构402插入到挡墙305a’、305b’之间并和所述第一键合结构306a对准而共晶键合在一起而形成共晶键合结构403,第一键合结构306a和第二键合结构402中的至少一个可以完全被消耗掉以实现完全共晶化。本实施例中,第一键合结构306a和第二键合结构402均被完全共晶化,此时第一基板和第二基板的键合区域之间主要是共晶键合结构403。在本发明的其他实施例中,第一键合结构306a和第二键合结构402中的一个完全共晶化,另一个部分共晶化,此时第一基板和第二基板的键合区域之间不仅具有共晶键合结构403,还具有第一键合结构306a和第二键合结构402中剩余的一种未完全共晶化的键合结构;在本发明的其他实施例中,第一键合结构306a和所述第二键合结构402也可以均被部分消耗掉,即均部分共晶化,此时,此时第一基板和第二基板的键合区域之间不仅具有共晶键合结构403,还具有未消耗掉的第一键合结构306a和第二键合结构402。可选地,所述挡墙305a’、305b’均包括自下而上依次堆叠在第一基板300上的粘接层302、刻蚀停止层303以及挡墙材料层304以及位于这些堆叠膜层的侧壁上且与所述第一键合结构306a一道形成的侧墙306b。
本实施例中,所述第一键合结构306a相对所述第一基板300而凸出的高度低于所述挡墙305a’、305b’相对所述第一基板300而凸出的高度;所述第一键合结构306a的线宽W1为60μm~80μm,所述第二键合结构402的线宽W3为60μm~80μm,所述挡墙305a’、305b’的线宽均为5μm~15μm,第一键合结构306a与挡墙305a’、305b’之间的间隙的线宽均为D1,D1为5μm~15μm。这些关键尺寸的设置,一方面能够将键合区域控制在合理范围内并保证两基板键合的可靠性,继而有利于提高器件利用面积;另一方面,能够在键合过程中使得第一键合结构和第二键合结构的共晶反应能充分进行且不会溢流到两基板的其他区域,避免引起MEMS器件功能失效和可靠性失效。
可选地,所述半导体器件为MEMS器件,所述第一基板300为盖帽基板,所述第二基板400为具有微机械结构的MEMS器件基板,MEMS器件基板上具有可动的微机械结构,该可动的微机械结构可以被密封在第一基板300和第二基板400之间。该MEMS器件包括MEMS加速度传感器、MEMS陀螺仪、MEMS压力计、MEMS磁力计中的至少一种。
本实施的半导体器件,由于采用本发明的共晶键合方法形成,因此器件的可靠性及气密性得以改善。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种共晶键合方法,其特征在于,包括以下步骤:
提供第一基板,在所述第一基板上形成图形化的挡墙结构,所述挡墙结构包括相互分立的两道图形化的挡墙;
在所述第一基板和所述挡墙结构上覆盖第一键合材料层,并刻蚀所述第一键合材料层,以在两道所述挡墙之间形成图形化的第一键合结构,且所述第一键合结构和各道所述挡墙之间均具有间隙;
提供第二基板,在所述第二基板上形成与所述第一键合结构相匹配的图形化的第二键合结构;
将所述第一键合结构和所述第二键合结构对准并共晶键合在一起,以使得所述第一基板和所述第二基板键合在一起。
2.如权利要求1所述的共晶键合方法,其特征在于,所述第一键合材料层包括锗、硅、金、铜、锡和铝中的至少一种;所述第二键合结构的材料为能够与所述第一键合材料层发生共晶键合的材料。
3.如权利要求1所述的共晶键合方法,其特征在于,所述第一基板为盖帽基板,所述第二基板为具有微机械结构的器件基板。
4.如权利要求1所述的共晶键合方法,其特征在于,所述第一键合结构的高度低于所述挡墙的高度。
5.如权利要求1所述的共晶键合方法,其特征在于,其特征在于,所述第一键合结构的线宽为60μm~80μm,所述第二键合结构的线宽为60μm~80μm,所述挡墙的线宽为5μm~15μm,所述间隙的线宽为5μm~15μm。
6.如权利要求1所述的共晶键合方法,其特征在于,所述第一基板内部形成有电学结构,在所述第一基板上形成图形化的挡墙结构的步骤包括:
在所述第一基板上形成第一介质层,并在所述第一介质层中形成接触插塞,所述接触插塞的底部与所述电学结构接触;
在所述第一介质层和所述接触插塞上依次覆盖粘接层、刻蚀停止层和挡墙材料层;
刻蚀所述挡墙材料层至所述刻蚀停止层或所述粘接层的表面上,以形成所述挡墙结构。
7.如权利要求1所述的共晶键合方法,其特征在于,在所述第二基板上形成与所述第一键合结构相匹配的图形化的第二键合结构的步骤包括:
在所述第二基板上依次覆盖第二介质层和第二键合材料层;
先刻蚀所述第二键合材料层至所述第二介质层的表面,再进一步刻蚀所述第二介质层至所述第二基板的表面,以形成所述图形化的第二键合结构。
8.一种半导体器件,其特征在于,采用权利要求1至7中任一项所述的共晶键合方法形成,其中,所述半导体器件包括:
第一基板,所述第一基板上形成有图形化的挡墙结构以及图形化的第一键合结构,所述挡墙结构包括相互分立的两道图形化的挡墙,所述图形化的第一键合结构位于两道所述挡墙之间,且所述第一键合结构和各道所述挡墙之间均具有间隙;
第二基板,所述第二基板上形成有图形化的第二键合结构,所述第二键合结构插入到两道所述挡墙之间并和所述第一键合结构对准而共晶键合在一起。
9.如权利要求8所述的半导体器件,其特征在于,所述第一键合结构相对所述第一基板而凸出的高度低于所述挡墙相对所述第一基板而凸出的高度;所述第一键合结构的线宽为60μm~80μm,所述第二键合结构的线宽为60μm~80μm,所述挡墙的线宽为5μm~15μm,所述间隙的线宽为5μm~15μm。
10.如权利要求8或9所述的半导体器件,其特征在于,所述半导体器件为MEMS器件,所述第一基板为盖帽基板,所述第二基板为具有微机械结构的MEMS器件基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911424050.1A CN111137844B (zh) | 2019-12-31 | 2019-12-31 | 共晶键合方法和半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911424050.1A CN111137844B (zh) | 2019-12-31 | 2019-12-31 | 共晶键合方法和半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111137844A true CN111137844A (zh) | 2020-05-12 |
CN111137844B CN111137844B (zh) | 2023-07-28 |
Family
ID=70523159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911424050.1A Active CN111137844B (zh) | 2019-12-31 | 2019-12-31 | 共晶键合方法和半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111137844B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111732074A (zh) * | 2020-08-21 | 2020-10-02 | 中芯集成电路制造(绍兴)有限公司 | 晶圆减薄方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110012247A1 (en) * | 2009-07-15 | 2011-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Socket type mems bonding |
US20120299128A1 (en) * | 2009-12-11 | 2012-11-29 | Pioneer Micro Technology Corporation | Method of bonding semiconductor substrate and mems device |
CN103979481A (zh) * | 2014-05-28 | 2014-08-13 | 杭州士兰集成电路有限公司 | Mems铝锗键合结构及其制造方法 |
CN104016298A (zh) * | 2013-03-01 | 2014-09-03 | 台湾积体电路制造股份有限公司 | Mems结构及其形成方法 |
DE102014202808A1 (de) * | 2014-02-17 | 2015-08-20 | Robert Bosch Gmbh | Verfahren zum eutektischen Bonden zweier Trägereinrichtungen |
CN105762088A (zh) * | 2016-04-13 | 2016-07-13 | 中国科学院微电子研究所 | 一种阻止金属共晶键合合金外溢的方法及一种器件 |
CN105990165A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN106847717A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种共晶键合方法和半导体器件 |
CN107902626A (zh) * | 2017-11-15 | 2018-04-13 | 上海华虹宏力半导体制造有限公司 | 共晶键合的方法及半导体器件的制造方法 |
US20180282153A1 (en) * | 2017-04-04 | 2018-10-04 | Kionix, Inc. | Eutectic Bonding With ALGe |
CN109824011A (zh) * | 2017-11-23 | 2019-05-31 | 上海新微技术研发中心有限公司 | 一种共晶键合的结构和方法 |
CN110092348A (zh) * | 2018-01-30 | 2019-08-06 | 上海新微技术研发中心有限公司 | 一种共晶键合结构及共晶键合方法 |
-
2019
- 2019-12-31 CN CN201911424050.1A patent/CN111137844B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110012247A1 (en) * | 2009-07-15 | 2011-01-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Socket type mems bonding |
US20120299128A1 (en) * | 2009-12-11 | 2012-11-29 | Pioneer Micro Technology Corporation | Method of bonding semiconductor substrate and mems device |
CN104016298A (zh) * | 2013-03-01 | 2014-09-03 | 台湾积体电路制造股份有限公司 | Mems结构及其形成方法 |
DE102014202808A1 (de) * | 2014-02-17 | 2015-08-20 | Robert Bosch Gmbh | Verfahren zum eutektischen Bonden zweier Trägereinrichtungen |
CN103979481A (zh) * | 2014-05-28 | 2014-08-13 | 杭州士兰集成电路有限公司 | Mems铝锗键合结构及其制造方法 |
CN105990165A (zh) * | 2015-02-02 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN106847717A (zh) * | 2015-12-04 | 2017-06-13 | 上海新微技术研发中心有限公司 | 一种共晶键合方法和半导体器件 |
CN105762088A (zh) * | 2016-04-13 | 2016-07-13 | 中国科学院微电子研究所 | 一种阻止金属共晶键合合金外溢的方法及一种器件 |
US20180282153A1 (en) * | 2017-04-04 | 2018-10-04 | Kionix, Inc. | Eutectic Bonding With ALGe |
CN107902626A (zh) * | 2017-11-15 | 2018-04-13 | 上海华虹宏力半导体制造有限公司 | 共晶键合的方法及半导体器件的制造方法 |
CN109824011A (zh) * | 2017-11-23 | 2019-05-31 | 上海新微技术研发中心有限公司 | 一种共晶键合的结构和方法 |
CN110092348A (zh) * | 2018-01-30 | 2019-08-06 | 上海新微技术研发中心有限公司 | 一种共晶键合结构及共晶键合方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111732074A (zh) * | 2020-08-21 | 2020-10-02 | 中芯集成电路制造(绍兴)有限公司 | 晶圆减薄方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111137844B (zh) | 2023-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10155659B2 (en) | Vacuum sealed MEMS and CMOS package | |
US9656852B2 (en) | CMOS-MEMS device structure, bonding mesa structure and associated method | |
TWI541999B (zh) | 半導體裝置與其製法 | |
KR101718194B1 (ko) | 환경에 노출된 부분을 갖는 밀봉 mems 디바이스를 위한 공정 | |
TWI529119B (zh) | 動作感應器結構、微機電系統結構、及微機電系統元件的製作方法 | |
TWI460836B (zh) | 半導體晶片及其製造方法 | |
US8735260B2 (en) | Method to prevent metal pad damage in wafer level package | |
TWI675444B (zh) | 微機電系統裝置與微機電系統的封裝方法 | |
US9768089B2 (en) | Wafer stack protection seal | |
US9834435B1 (en) | Structure and formation method of semiconductor device structure | |
US8481365B2 (en) | MEMS devices | |
TWI667190B (zh) | 封裝方法及相關的封裝結構 | |
CN102815659A (zh) | 具有可移动部件的半导体器件及其制造方法 | |
US11724933B2 (en) | Eutectic bonding with AlGe | |
TWI574327B (zh) | 形成半導體裝置的方法 | |
US8525316B2 (en) | Eutectic flow containment in a semiconductor fabrication process | |
TW201800327A (zh) | 半導體裝置中的接合環及其形成方法 | |
WO2020133732A1 (zh) | 封装方法及封装结构 | |
TW201930177A (zh) | 用於mems裝置之晶圓級封裝 | |
US20110095382A1 (en) | Mems device | |
CN111137844B (zh) | 共晶键合方法和半导体器件 | |
US6777312B2 (en) | Wafer-level transfer of membranes in semiconductor processing | |
TW201619040A (zh) | 微機電系統元件及其製造方法 | |
CN105742193A (zh) | 晶圆与晶圆接合的工艺及结构 | |
TWI531014B (zh) | An airtight wafer-level packaging method and an airtight wafer-level package structure made by the method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |