TW201619040A - 微機電系統元件及其製造方法 - Google Patents
微機電系統元件及其製造方法 Download PDFInfo
- Publication number
- TW201619040A TW201619040A TW103140244A TW103140244A TW201619040A TW 201619040 A TW201619040 A TW 201619040A TW 103140244 A TW103140244 A TW 103140244A TW 103140244 A TW103140244 A TW 103140244A TW 201619040 A TW201619040 A TW 201619040A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- mems
- mems structure
- dielectric layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 239000004020 conductor Substances 0.000 claims description 69
- 239000000463 material Substances 0.000 claims description 41
- 238000007789 sealing Methods 0.000 claims description 26
- 238000002161 passivation Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910052732 germanium Inorganic materials 0.000 claims description 15
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 15
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000007791 liquid phase Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000011065 in-situ storage Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 7
- 238000012858 packaging process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 238000004873 anchoring Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- GPMBECJIPQBCKI-UHFFFAOYSA-N germanium telluride Chemical compound [Te]=[Ge]=[Te] GPMBECJIPQBCKI-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/07—Interconnects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0136—Growing or depositing of a covering layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0145—Hermetically sealing an opening in the lid
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Micromachines (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一種微機電系統元件的製造方法，其步驟如下。於微機電系統結構上形成頂蓋層。微機電系統結構中具有多數個犧牲結構。頂蓋層具有多數個釋放孔。釋放孔位於犧牲結構上。於頂蓋層上形成介電層，其中介電層填入釋放孔中。對介電層進行平坦化製程。然後，移除犧牲結構，以於微機電系統結構中形成至少一空腔。
Description
本發明是有關於一種電子元件及其製造方法，且特別是有關於一種微機電系統元件及其製造方法。
微機電系統(MicroElectroMechanical System，MEMS)是將微電子技術與機械工程融合到一起的一種工業技術。微機電系統元件可包括極小的電子機械元件(例如開關、鏡面、電容器、加速度計、感應器、電容感測器或引動器等)，其可與積體電路整合於一晶片中。然而，微機電系統元件在整個封裝結構的巨觀世界中是極為脆弱的，隨時都可能被微小的靜電或表面張力影響而造成故障。因此，為了避免微機電系統元件受到污染或損害，通常會將微機電系統元件密封於晶片與非原位式頂蓋(Ex-situ Cap)之間。
然而，利用非原位式頂蓋來保護微機電系統元件，可能造成封裝難度增加。另一方面，即使利用原位式頂蓋來保護微機電系統元件，亦可能在進行平坦化製程時，容易因為中空的微機
電系統結構的機械強度不足，進而造成所屬元件良率偏低等問題。
本發明提供一種微機電系統元件及其製造方法，其可省去非原位式頂蓋製程，以減少晶片面積，進而降低成本。
本發明提供一種微機電系統元件及其製造方法，其可增加所屬微機電系統元件的機械強度，以提高製程良率。
本發明提供一種微機電系統元件及其製造方法，其可減少所屬微機電系統元件的高度與厚度，以提升封裝製程的彈性。
本發明提供一種微機電系統元件的製造方法，其步驟如下。形成微機電系統結構於基底上。上述微機電系統結構具有至少一空腔。形成第一介電層，覆蓋於微機電系統結構上，並填入於至少一空腔中。形成頂蓋層於第一介電層上。上述頂蓋層具有多數個釋放孔，其中釋放孔位於微機電系統結構上。形成第二介電層於頂蓋層上。第二介電層填入釋放孔中。對第二介電層進行平坦化製程，以形成平坦化的第二介電層。上述第一介電層仍在微機電系統結構上以及至少一空腔中。進行釋放製程，以移除釋放孔上方的平坦化的第二介電層以及下方的第一介電層。
在本發明的一實施例中，在形成上述微機電系統結構之前，更包括在對應於微機電系統結構下方的基底上形成停止層。
在本發明的一實施例中，更包括於上述微機電系統結構中形成多數個支撐結構，其分別連接頂蓋層與微機電系統結構下
方的導體層。
在本發明的一實施例中，上述釋放製程包括蝕刻製程。此蝕刻製程包括氣相蝕刻製程、液相蝕刻製程或其組合。
在本發明的一實施例中，更包括在進行上述釋放製程之後，形成密封層覆蓋微機電系統結構。
在本發明的一實施例中，更包括在進行上述釋放製程之前，形成導體墊於平坦化的介電層上。上述導體墊與頂蓋層連接。
在本發明的一實施例中，更包括在形成上述導體墊之後，形成鈍化層於平坦化的第二介電層上。鈍化層覆蓋部分導體墊。而且，鈍化層具有開口，此開口暴露出部分釋放孔上的平坦化的第二介電層。
在本發明的一實施例中，上述鈍化層的材料包括氮化矽、氮化鈦、非晶矽或其組合。
在本發明的一實施例中，上述平坦化製程包括化學機械研磨製程(CMP)、回蝕刻或其組合。
本發明提供一種微機電系統元件，包括微機電系統結構、周邊結構、頂蓋層、導體墊以及密封層。微機電系統結構位於基底上。上述微機電系統結構中具有至少一空腔。周邊結構位於微機電系統結構一側的基底上。頂蓋層位於微機電系統結構與周邊結構上。導體墊位於周邊結構的頂蓋層上。上述導體墊藉由頂蓋層與周邊結構電性連接。密封層覆蓋上述微機電系統結構，且覆蓋部分導體墊。
在本發明的一實施例中，更包括多數個支撐結構位於上述微機電系統結構中。支撐結構分別連接頂蓋層與微機電系統結構下方的導體層。
在本發明的一實施例中，上述支撐結構的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
在本發明的一實施例中，更包括鈍化層覆蓋部分導體墊，且鈍化層位於導體墊與密封層之間。
在本發明的一實施例中，上述鈍化層的材料包括氮化矽、氮化鈦、非晶矽或其組合。
在本發明的一實施例中，上述微機電系統結構的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
在本發明的一實施例中，上述頂蓋層的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
在本發明的一實施例中，上述密封層的材料包括氮化矽、氧化矽或其組合。
本發明提供另一種微機電系統元件的製造方法，其步驟如下。於微機電系統結構上依序形成頂蓋層與介電層。微機電系統結構中具有多數個犧牲結構。頂蓋層具有多數個釋放孔，其中釋放孔位於犧牲結構上。對介電層進行平坦化製程。移除犧牲結構，以於微機電系統結構中形成至少一空腔。
在本發明的一實施例中，更包括於上述頂蓋層上形成密封層。密封層填入頂蓋層的釋放孔中，以密封微機電系統結構。
在本發明的一實施例中，更包括於上述微機電系統結構中形成多數個支撐結構。
基於上述，本發明之微機電系統元件利用原位式頂蓋層(In-situ Cap Layer)，其可省去非原位式頂蓋製程，以減少晶片面積，進而降低成本。另一方面，相較於非原位式頂蓋，本發明利用原位式頂蓋層可降低所屬微機電系統元件的高度與厚度，藉此提升封裝製程的彈性。此外，本發明在進行平坦化製程之後才釋放微機電系統結構，其可避免中空的微機電系統結構的機械強度不足，進而造成所屬元件良率偏低的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20、30、206‧‧‧接觸窗開口
10a、20a、30a、206a‧‧‧接觸窗
40‧‧‧凸塊開口
40a‧‧‧凸塊
50a、50b、60、70、80‧‧‧開口
100‧‧‧基底
102、106、112、204、212‧‧‧介電層
104、110‧‧‧導體層
108‧‧‧停止層
200、200a-200h‧‧‧微機電系統結構
202a-202g、220、222、224‧‧‧空腔
208‧‧‧頂蓋層
210‧‧‧釋放孔
212a‧‧‧平坦化的介電層
214‧‧‧導體墊
216‧‧‧鈍化層
218‧‧‧密封層
300、400‧‧‧微機電系統元件
310、410‧‧‧微機電系統結構
320、420‧‧‧周邊結構
412a、412b、412c‧‧‧支撐結構
414a、414b、414c、416a、416b、416c‧‧‧接觸窗
R1‧‧‧第一區
R2‧‧‧第二區
S1‧‧‧正面
S2‧‧‧背面
圖1A至圖1J為依照本發明之一實施例所繪示的微機電系統元件之製造流程的剖面示意圖。
圖2是依照本發明之另一實施例所繪示的微機電系統元件的剖面示意圖。
圖1A至圖1J為依照本發明之一實施例所繪示的微機電系統元件之製造流程的剖面示意圖。
請參照圖1A，本發明提供一種微機電系統元件的製造方法，其步驟如下。首先，提供基底100。基底100例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator，SOI)。半導體例如是IVA族的原子，例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物，例如是碳化矽或是矽化鍺，或是IIIA族原子與VA族原子所形成之半導體化合物，例如是砷化鎵。基底100具有第一區R1與第二區R2。在本實施例中，第一區R1可例如是周邊區(Periphery Region)，而第二區R2可例如是釋放區(Release Region)。
接著，於基底100的正面S1上依序形成介電層102、導體層104以及介電層106。介電層106覆蓋導體層104以及介電層102的表面。在本實施例中，介電層102位於基底100上，其可減少所屬電子元件產生寄生電容餽通(Feed-through)的情況。介電層102以及介電層106的材料可例如是氧化矽、氮化矽或其組合，其形成方法可以是化學氣相沉積法、熱氧化法等。導體層104覆蓋部分介電層102的表面，且橫越第一區R1與第二區R2。導體層104的形成方法可以是介電層102上形成導體材料層，再經由微影與蝕刻製程圖案化。導體材料可例如是摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合，其形成方法可以利用化學氣相沈積法。
請參照圖1B，於介電層106上形成停止層108。停止層108位於第二區R2的介電層106上，其與導體層104部分重疊。停止層108可用以當作後續釋放微機電系統結構200的蝕刻停止
層(如圖1I所示)，以下段落會詳細說明。停止層108的形成方法可以在介電層106上形成停止材料層，之後利用微影與蝕刻製程圖案化。停止材料層可例如是氮化矽(SiN)、氮氧化矽(SiON)、碳氧化矽(SiOC)、碳化矽(SiC)或其組合，其形成方法可以利用化學氣相沈積法。在一實施例中，停止層108的厚度例如是50nm至200nm。
請參照圖1C，於停止層108上形成導體層110。導體層110位於停止層108上。導體層110的形成方法可以在停止層108上形成導體材料層，之後利用微影與蝕刻製程圖案化。導體材料層的材料可例如是摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合，其形成方法可以利用化學氣相沈積法。之後，在基底100上形成介電層112。介電層112覆蓋導體層110、停止層108以及介電層106的表面。介電層112的材料可例如是氧化矽、氮化矽或其組合，其形成方法可以是化學氣相沉積法、熱氧化法等。
請參照圖1D，於第一區R1形成接觸窗開口10，並於第二區R2形成接觸窗開口20、接觸窗開口30以及凸塊開口40。凸塊開口40位於接觸窗開口20與接觸窗開口30之間。在一實施例中，接觸窗開口10、接觸窗開口20、接觸窗開口30以及凸塊開口40可利用三次圖案化製程來形成，其中接觸窗開口10與接觸窗開口20可利用同一次圖案化製程來形成。詳細地說，利用第一微影與蝕刻製程，於第一區R1的介電層106與介電層112中形成暴露出導體層104表面的接觸窗開口10，並於第二區R2的介電
層106、停止層108以及介電層112中形成暴露出導體層104的接觸窗開口20。利用第二微影與蝕刻製程，於第二區R2的介電層112中形成接觸窗開口30，以暴露導體層110的表面。利用第三微影與蝕刻製程，於第二區R2的介電層112中形成凸塊開口40。
請參照圖1E，於介電層112上形成微機電系統結構200。
微機電系統結構200具有多數個空腔202a-202g。具體來說，先於介電層112上形成微機電系統結構材料層(未繪示)，微機電系統結構材料層分別填入接觸窗開口10、接觸窗開口20、接觸窗開口30以及凸塊開口40中，以分別形成接觸窗10a、接觸窗20a、接觸窗30a以及凸塊40a。然後，圖案化微機電系統結構材料層，以於微機電系統結構材料層中形成多數個空腔202a-202g。空腔202a-202g分別暴露介電層112的表面。空腔202a-202g與接觸窗10a、接觸窗20a、接觸窗30a以及凸塊40a並不重疊。空腔202a、202b位於第一區R1的微機電系統結構200中；而空腔202c-202g則位於第二區R2的微機電系統結構200中。空腔202a-202g分別定義出微機電系統結構200a-200h。在本實施例中，微機電系統結構200b可藉由接觸窗10a、導體層104以及接觸窗20a，與微機電系統結構200d電性連接。微機電系統結構200f則可藉由接觸窗30a與導體層110電性連接。在一實施例中，微機電系統結構200d與微機電系統結構200f可用以當作所屬微機電系統元件的錨定構件(Anchor)。而位於微機電系統結構200d、200f之間的微機電系統結構200e則可用以當作所屬微機電系統元件的可動構
件。微機電系統結構200的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合，其形成方法可以利用化學氣相沈積法來形成。在一實施例中，微機電系統結構200的厚度例如是6μm至9μm。微機電系統結構200的底面與停止層108的頂面之間的距離例如是2μm至3μm。上述距離可視為本實施例之機電系統結構200e(亦即可動構件)的機械運動空間。此外，雖然圖1E所繪示的微機電系統結構200具有多數個空腔202a-202g，但本發明並不以此為限。在一實施例中，微機電系統結構亦可具有至少一空腔。
請參照圖1F，於空腔202a-202g中填入介電層204。在本實施例中，介電層204可稱為第一介電層。詳細地說，先於微機電系統結構200上形成介電材料層(未繪示)，介電材料層填入於空腔202a-202g之中。接著，圖案化介電材料層，以於第一區R1的介電層204中形成多數個接觸窗開口206。介電層204的材料包括硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、旋塗式玻璃(SOG)、高密度電漿氧化物(HDP-Oxide)或其組合，其可以利用化學氣相沈積法來形成。介電層204的材料並不限於此，只要具有高填溝(Gap Filling)能力的材料均是本發明涵蓋的範圍。
之後，於介電層204上形成頂蓋層208。頂蓋層208的形成方法包括在介電層204上形成頂蓋材料層(未繪示)。頂蓋材料層還填入接觸窗開口206中，於第一區R1的介電層204中形成多數個接觸窗206a。之後，圖案化頂蓋材料層，以於頂蓋層208中形成兩個開口50a、50b以及多數個釋放孔210。開口50a、50b位
於第一區R1的頂蓋層208中，位於接觸窗206a的兩側。換言之，接觸窗206a位於開口50a、50b之間。釋放孔210位於第二區R2的頂蓋層208中，其暴露出介電層204的表面。在本實施例中，釋放孔210與空腔202c-202f可以是部分重疊。而填入空腔202c-202f的介電材料層可視為犧牲結構，其於後續微機電系統結構200的釋放製程(如圖1I所示)中被移除，以下段落會詳細說明。頂蓋層208的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合，其可以利用化學氣相沈積法來形成。接著，在頂蓋層208上形成介電層212。在本實施例中，介電層212可稱為第二介電層。介電層212填入於開口50a、50b以及釋放孔210中。介電層212的材料可例如是氧化矽、氮化矽或其組合，其形成方法可以是化學氣相沉積法、熱氧化法等。
請參照圖1G，對介電層212進行平坦化製程，以形成平坦化的介電層212a。在本實施例中，平坦化製程可例如是化學機械研磨製程、回蝕刻或其組合。此外，在進行平坦化製程之後，亦可對基底100的背面S2進行薄化製程。此薄化製程可減少微機電系統元件的厚度，其使得所屬微機電系統元件更加輕薄。由於在進行平坦化製程或薄化製程的過程中，微機電系統結構200的空腔202a-202g中皆有介電層204，因此可以提供微機電系統結構200足夠的機械強度。相較於習知微機電系統結構，本實施例之微機電系統結構200的機械強度足以抵抗上述平坦化製程與薄化製程的壓力，以避免微機電系統結構200的損害或崩塌。因此，本
發明可提升所屬微機電系統元件良率，以增加其產品的可靠度。在本實施例中，本發明之所屬微機電系統元件的良率可達到50%至80%。
請參照圖1H，在第一區R1形成與頂蓋層208接觸的導體墊214。詳細地說，首先，圖案化平坦化的介電層212a，以形成開口60。開口60曝露出第一區R1的部分頂蓋層208的表面。接著，於平坦化的介電層212a與頂蓋層208上形成導體材料層(未繪示)，導體材料層填入開口60。然後，圖案化導體材料層，以於第一區R1的頂蓋層208上形成導體墊214。導體材料層的材料包括銅、鋁、金、銀或其組合，其可以利用物理或化學氣相沈積法來形成。導體墊214可藉由頂蓋層208、接觸窗206a、微機電系統結構200b、接觸窗10a、導體層104以及接觸窗20a，與微機電系統結構200d電性連接。由此可知，本實施例可在導體墊214施加電源，藉此控制微機電系統結構200d、200e、200f的運作。
之後，於導體墊214以及平坦化的介電層212a上形成鈍化層216。鈍化層216具有開口70。開口70暴露出釋放孔210上的平坦化的介電層212a。形成鈍化層216的形成方法例如是先在基底100上形成鈍化材料層。接著，利用微影與蝕刻製程，圖案化鈍化材料層。鈍化材料層可以是介電材料或是半導體材料，例如是氮化矽、氮化鈦、非晶矽或其組合，其可以利用化學氣相沈積法來形成。
請參照圖1I，進行釋放製程，以移除開口70下方的平坦
化的介電層212a以及釋放孔210下方的介電層204、介電層112，以釋放微機電系統結構200d、200e、200f。釋放製程可以藉由蝕刻製程來進行。在一實施例中，蝕刻製程包括氣相蝕刻製程、液相蝕刻製程或其組合。在進行蝕刻的過程中，可以利用停止層108做為蝕刻停止層，以進一步移除機電系統結構200d、200e、200f下方的介電層112，而形成空腔220、222、224。空腔220與空腔202c相通；空腔222與空腔202d、202e相通；而空腔224與空腔202f相通。換言之，上述蝕刻製程可做為微機電系統結構200d、200e、200f的釋放製程，其藉由移除部分介電層112、204、212，使得微機電系統結構200中的可動構件可以在空腔202c-202f以及空腔220-224中進行機械運動。在本實施例中，上述可動構件可例如是微機電系統結構200e，但本發明不限於此，使用者可依設計需求來進行調整。
請參照圖1J，於微機電系統結構200上形成密封層218。
具體來說，先於鈍化層216上形成密封材料層(未繪示)。密封材料層填入於釋放孔210以及開口70中。在一實施例中，密封層218的材料包括氮化矽、氧化矽或其組合。接著，圖案化密封材料層與鈍化層216，以形成開口80。開口80暴露出部分導體墊214的表面。鈍化層216覆蓋部分導體墊214，且位於密封層218與導體墊214之間、以及密封層218與平坦化的介電層212a之間。密封層218可保護下方的微機電系統結構200，以避免微機電系統結構200受到外部環境溫度與濕度的影響，進而導致微機電系統結構
200腐蝕或損害。另外，被開口80所暴露的導體墊214可用以後續封裝製程中的打線(Wire Bonding)、共晶、銲接以及覆晶封裝(Flip Chip Bonding)等。
請繼續參照圖1J，本發明提供一種微機電系統元件300，其包括基底100、微機電系統結構310、周邊結構320、頂蓋層208、導體墊214以及密封層218。微機電系統結構310位於基底100上。微機電系統結構310具有多數個空腔202c-202f。空腔202c-202f將微機電系統結構310分隔成多數個微機電系統結構200d、200e、200f。雖然圖1J所繪示的微機電系統結構310具有多數個空腔202c-202f，但本發明並不以此為限。在一實施例中，微機電系統結構亦可具有至少一空腔。在本實施例中，微機電系統結構200d、200f可例如是所屬微機電系統元件300的錨定構件，而微機電系統結構200e則可例如是所屬微機電系統元件300的可動構件。微機電系統結構200e可以在空腔202c-202f以及空腔220-224中進行機械運動。頂蓋層208位於微機電系統結構310與周邊結構320上。頂蓋層208具有多數個釋放孔210。釋放孔210位於空腔202c-202f上。密封層218位於微機電系統結構310與周邊結構320上。密封層218可保護其下方的微機電系統結構310，以避免外部環境的影響。
導體墊214與周邊結構320位於微機電系統結構310一側的基底100上。導體墊214位於周邊結構320的頂蓋層208上。導體墊214可藉由頂蓋層208和接觸窗206a，與周邊結構320電
性連接。周邊結構320可藉由接觸窗10a、導體層104以及接觸窗20a，與微機電系統結構310電性連接。換言之，導體墊214與周邊結構320以及微機電系統結構310電性連接。未被密封層218覆蓋的導體墊214則可用於後續封裝製程。另外，本實施例之微機電系統元件300更包括鈍化層216，其覆蓋部分導體墊214，且位於密封層218與導體墊214、平坦化的介電層212a之間。
圖2是依照本發明之另一實施例所繪示的微機電系統元件的剖面示意圖。
請參照圖2，圖2之微機電系統元件400與圖1J之微機電系統元件300相似，其不同之處在於：圖2之微機電系統元件400更包括支撐結構412a。詳細地說，支撐結構412a穿插在微機電系統結構410中，藉由接觸窗414a與導體層104連接，又藉由接觸窗416a與頂蓋層208連接，以強化微機電系統結構410與頂蓋層208的機械強度。在另一實施例中，微機電系統元件400中可以更包括支撐結構412b、支撐結構412c或其二者。更具體地說，支撐結構412b藉由接觸窗414b與導體層110連接，又藉由接觸窗416b與頂蓋層208連接。支撐結構412c藉由接觸窗414c與導體層110連接，又藉由接觸窗416c與頂蓋層208連接。因此，在形成密封層218之後，對微機電系統元件400進行晶圓切割製程與封裝製程時，支撐結構412a-412c可以更進一步強化微機電系統結構410的機械強度，以避免其損害或崩塌。
綜上所述，本發明之微機電系統元件利用原位式頂蓋
層，可減少晶片面積，進而降低成本。另一方面，相較於非原位式頂蓋，本發明利用原位式頂蓋層可降低所屬微機電系統元件的高度與厚度，藉此提升封裝製程的彈性。此外，本發明在進行平坦化製程與薄化製程之後才釋放微機電系統結構。由於在進行平坦化製程之前，微機電系統結構的空腔中具有介電層，因此，介電層可提升本發明之微機電系統結構的機械強度，以抵抗上述平坦化製程與薄化製程的壓力，避免微機電系統結構的損害或崩塌。如此一來，便可提升所屬微機電系統元件的良率，以增加其產品的可靠度。另外，本發明之微機電系統元件更包括多數個支撐結構。此支撐結構穿插在微機電系統結構中，其可更加強化本發明之微機電系統結構與頂蓋層的機械強度，以避免本發明之微機電系統結構在進行後續晶圓切割製程與封裝製程時發生損害或崩塌的情況。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a、20a、30a、206a‧‧‧接觸窗
40a‧‧‧凸塊
80‧‧‧開口
100‧‧‧基底
102、106、112、204‧‧‧介電層
104、110‧‧‧導體層
108‧‧‧停止層
200、200a-200h‧‧‧微機電系統結構
202c-202f、220、222、224‧‧‧空腔
208‧‧‧頂蓋層
210‧‧‧釋放孔
212a‧‧‧平坦化的介電層
214‧‧‧導體墊
216‧‧‧鈍化層
218‧‧‧密封層
300‧‧‧微機電系統元件
310‧‧‧微機電系統結構
320‧‧‧周邊結構
R1‧‧‧第一區
R2‧‧‧第二區
Claims (20)
- 一種微機電系統元件的製造方法，包括：形成一微機電系統結構於一基底上，該微機電系統結構具有至少一空腔；形成一第一介電層，覆蓋於該微機電系統結構上，並填入於該至少一空腔中；形成一頂蓋層於該第一介電層上，該頂蓋層具有多數個釋放孔，其中該些釋放孔位於該微機電系統結構上；形成一第二介電層於該頂蓋層上，該第二介電層填入於該些釋放孔中；對該第二介電層進行一平坦化製程，以形成一平坦化的第二介電層，其中該第一介電層仍在該微機電系統結構上以及該至少一空腔中；以及進行一釋放製程，以移除該些釋放孔上方的該平坦化的第二介電層以及下方的該第一介電層。
- 如申請專利範圍第1項所述的微機電系統元件的製造方法，在形成該微機電系統結構之前，更包括在對應於該微機電系統結構下方的該基底上形成一停止層。
- 如申請專利範圍第1項所述的微機電系統元件的製造方法，更包括於該微機電系統結構中形成多數個支撐結構，分別連接該頂蓋層與該微機電系統結構下方的一導體層。
- 如申請專利範圍第1項所述的微機電系統元件的製造方 法，其中該釋放製程包括一蝕刻製程，該蝕刻製程包括氣相蝕刻製程、液相蝕刻製程或其組合。
- 如申請專利範圍第1項所述的微機電系統元件的製造方法，更包括在進行該釋放製程之後，形成一密封層覆蓋該微機電系統結構。
- 如申請專利範圍第1項所述的微機電系統元件的製造方法，更包括在進行該釋放製程之前，形成一導體墊於該平坦化的介電層上，該導體墊與該頂蓋層連接。
- 如申請專利範圍第6項所述的微機電系統元件的製造方法，更包括在形成該導體墊之後，形成一鈍化層於該平坦化的第二介電層上，該鈍化層覆蓋部分該導體墊，且該鈍化層具有一開口，暴露出部分該些釋放孔上的該平坦化的第二介電層。
- 如申請專利範圍第7項所述的微機電系統元件的製造方法，其中該鈍化層的材料包括氮化矽、氮化鈦、非晶矽或其組合。
- 如申請專利範圍第1項所述的微機電系統元件的製造方法，其中該平坦化製程包括化學機械研磨製程、回蝕刻或其組合。
- 一種微機電系統元件，包括：一微機電系統結構，位於一基底上，該微機電系統結構中具有至少一空腔；一周邊結構，位於該微機電系統結構一側的該基底上；一頂蓋層，位於該微機電系統結構與該周邊結構上；一導體墊，位於該周邊結構的該頂蓋層上，其藉由該頂蓋層 與該周邊結構電性連接；以及一密封層，覆蓋該微機電系統結構，且覆蓋部分該導體墊。
- 如申請專利範圍第10項所述的微機電系統元件，更包括多數個支撐結構，位於該微機電系統結構中，分別連接該頂蓋層與該微機電系統結構下方的一導體層。
- 如申請專利範圍第11項所述的微機電系統元件，其中該些支撐結構的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
- 如申請專利範圍第10項所述的微機電系統元件，更包括一鈍化層，覆蓋部分該導體墊，且位於該導體墊與該密封層之間。
- 如申請專利範圍第13項所述的微機電系統元件，其中該鈍化層的材料包括氮化矽、氮化鈦、非晶矽或其組合。
- 如申請專利範圍第10項所述的微機電系統元件，其中該微機電系統結構的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
- 如申請專利範圍第10項所述的微機電系統元件，其中該頂蓋層的材料包括摻雜多晶矽、非摻雜多晶矽、單晶矽或其組合。
- 如申請專利範圍第10項所述的微機電系統元件，其中該密封層的材料包括氮化矽、氧化矽或其組合。
- 一種微機電系統元件的製造方法，包括：依序形成一頂蓋層與一介電層於一微機電系統結構上，該微機電系統結構中具有多數個犧牲結構，而該頂蓋層具有多數個釋 放孔，其中該些釋放孔位於該些犧牲結構上；對該介電層進行一平坦化製程，其中該些犧牲結構位於該微機電系統結構中；以及移除該些犧牲結構，以於該微機電系統結構中形成至少一空腔。
- 如申請專利範圍第18項所述的微機電系統元件的製造方法，更包括形成一密封層於該頂蓋層上，該密封層填入該頂蓋層的該些釋放孔中，以密封該微機電系統結構。
- 如申請專利範圍第18項所述的微機電系統元件的製造方法，更包括形成多數個支撐結構於該微機電系統結構中。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103140244A TW201619040A (zh) | 2014-11-20 | 2014-11-20 | 微機電系統元件及其製造方法 |
| CN201410792537.6A CN105776123A (zh) | 2014-11-20 | 2014-12-18 | 微机电系统元件及其制造方法 |
| US14/741,471 US20160145094A1 (en) | 2014-11-20 | 2015-06-17 | Micro-elelctro-mechanical system device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103140244A TW201619040A (zh) | 2014-11-20 | 2014-11-20 | 微機電系統元件及其製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201619040A true TW201619040A (zh) | 2016-06-01 |
Family
ID=56009498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103140244A TW201619040A (zh) | 2014-11-20 | 2014-11-20 | 微機電系統元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160145094A1 (zh) |
| CN (1) | CN105776123A (zh) |
| TW (1) | TW201619040A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826585B (zh) * | 2018-11-19 | 2023-12-21 | 荷蘭商索賽恩斯私人有限責任公司 | 積體微機電系統轉換器裝置之製造方法及積體微機電系統轉換器裝置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9862600B2 (en) * | 2015-05-21 | 2018-01-09 | Ams International Ag | Chip structure |
| CN109160486B (zh) * | 2018-08-28 | 2021-04-06 | 上海华虹宏力半导体制造有限公司 | Mems电极结构及其制造方法 |
| US11220423B2 (en) * | 2018-11-01 | 2022-01-11 | Invensense, Inc. | Reduced MEMS cavity gap |
-
2014
- 2014-11-20 TW TW103140244A patent/TW201619040A/zh unknown
- 2014-12-18 CN CN201410792537.6A patent/CN105776123A/zh active Pending
-
2015
- 2015-06-17 US US14/741,471 patent/US20160145094A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826585B (zh) * | 2018-11-19 | 2023-12-21 | 荷蘭商索賽恩斯私人有限責任公司 | 積體微機電系統轉換器裝置之製造方法及積體微機電系統轉換器裝置 |
| US11878906B2 (en) | 2018-11-19 | 2024-01-23 | Sciosense B.V. | Method for manufacturing an integrated MEMS transducer device and integrated MEMS transducer device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160145094A1 (en) | 2016-05-26 |
| CN105776123A (zh) | 2016-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9981841B2 (en) | MEMS integrated pressure sensor and microphone devices and methods of forming same | |
| US10087069B2 (en) | Semiconductor devices with moving members and methods for making the same | |
| US10508029B2 (en) | MEMS integrated pressure sensor devices and methods of forming same | |
| US9604843B2 (en) | MEMS devices and methods for forming same | |
| TWI500573B (zh) | 微電機系統裝置以及其形成之方法 | |
| US8709849B2 (en) | Wafer level packaging | |
| TWI529119B (zh) | 動作感應器結構、微機電系統結構、及微機電系統元件的製作方法 | |
| US9850125B2 (en) | MEMS integrated pressure sensor devices having isotropic cavitites and methods of forming same | |
| TWI543280B (zh) | 微機電系統元件的形成方法 | |
| US20140042562A1 (en) | MEMS Devices and Methods for Forming the Same | |
| US9731960B2 (en) | MEMS capping method | |
| TW201727780A (zh) | 微機電系統封裝之製造方法 | |
| TW201619040A (zh) | 微機電系統元件及其製造方法 | |
| CN103204456A (zh) | 用于mems结构中的tsv的支撑结构 |