TWI675444B - 微機電系統裝置與微機電系統的封裝方法 - Google Patents

微機電系統裝置與微機電系統的封裝方法 Download PDF

Info

Publication number
TWI675444B
TWI675444B TW107115566A TW107115566A TWI675444B TW I675444 B TWI675444 B TW I675444B TW 107115566 A TW107115566 A TW 107115566A TW 107115566 A TW107115566 A TW 107115566A TW I675444 B TWI675444 B TW I675444B
Authority
TW
Taiwan
Prior art keywords
wafer
metallization structure
mems
contact pad
oxide layer
Prior art date
Application number
TW107115566A
Other languages
English (en)
Other versions
TW201916292A (zh
Inventor
林宏樺
劉丙寅
吳常明
彭榮輝
喻中一
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916292A publication Critical patent/TW201916292A/zh
Application granted granted Critical
Publication of TWI675444B publication Critical patent/TWI675444B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本發明實施例提供微機電系統結構與微機電系統裝置的形成方法，其包括形成第一金屬化結構於互補式金氧半晶圓上，其中第一金屬化結構包括第一犧牲氧化物層與第一金屬接點墊。形成第二金屬化結構於微機電系統晶圓上，其中第二金屬化結構包括第二犧牲氧化物層與第二金屬接點墊。接著將第一金屬化結構與第二金屬化結構接合在一起。在將第一金屬化結構與第二金屬化結構接合在一起之後，圖案化並蝕刻微機電系統晶圓以形成微機電系統元件於第二犧牲氧化物層上。在形成微機電系統元件後移除第一犧牲氧化物層與第二犧牲氧化物層，使微機電系統元件沿著軸自由移動。

Description

微機電系統裝置與微機電系統的封裝方法
本發明實施例關於微機電系統，更特別關於其封裝方法。
微機電系統裝置如加速規、壓力感測器、與陀螺儀已廣泛應用於許多現有的電子裝置中。舉例來說，微機電系統的加速規常見於汽車(比如安全氣囊展開系統)、平板電腦、或智慧型手機中。微機電系統裝置電性連接至特用積體電路，可形成微機電系統的系統以用於多種應用。一般而言，可將多個晶圓接合(比如熔融、共熔、或類似方法)在一起，以形成完整微機電系統的系統。
本發明一實施例提供之微機電系統的封裝方法，包括：形成第一金屬化結構於互補式金氧半晶圓上，其中第一金屬化結構包括第一犧牲氧化物層與第一金屬接點墊；形成第二金屬化結構於微機電系統晶圓上，其中第二金屬化結構包括第二犧牲氧化物層與第二金屬接點墊；將第一金屬化結構接合至第二金屬化結構，其中第一犧牲氧化物層的上側表面接合至第二犧牲氧化物層的上側表面，且第一金屬接點墊的上側表面接合至第二金屬接點墊的上側表面；在將第一金屬化結構與第二金屬化結構接合在一起之後，圖案化並蝕刻微機電系統晶 圓；以及在將第一金屬化結構與第二金屬化結構接合在一起之後，移除第一犧牲氧化物層與第二犧牲氧化物層，以形成可動微機電系統元件。
本發明一實施例提供之微機電系統的封裝方法，包括：形成第一金屬化結構於第一晶圓上，其中第一金屬化結構包括第一金屬接點墊；形成第二金屬化結構於第二晶圓上，其中第二金屬化結構包括犧牲氧化物層與第二金屬接點墊；混合接合第一金屬化結構至第二金屬化結構；在將第一金屬化結構與第二金屬化結構接合在一起之後，減少第二晶圓的厚度；在減少第二晶圓的厚度之後，圖案化並蝕刻第二晶圓以形成微機電系統元件於犧牲氧化物層上；以及在圖案化與蝕刻第二晶圓以形成微機電系統元件之後蝕刻犧牲氧化物層，使微機電系統元件沿著軸自由移動。
本發明一實施例提供之微機電系統裝置，包括：半導體裝置，位於互補式金氧半基板上；金屬化結構，包括第一金屬接點墊，其與互補式金氧半基板上的第二金屬接點墊的上表面鄰接，且金屬化結構設置以連接半導體裝置至第一金屬接點墊與第二金屬接點墊，其中第一金屬接點墊的第一最外側側壁沿著第一軸偏離第二金屬接點墊的第一最外側側壁，且位於金屬化結構中的金屬化結構開口其底邊界位於金屬化結構的最上側表面與互補式金氧半基板的最上側表面之間；以及微機電系統基板位於金屬化結構上，其中可動元件位於微機電系統基板中，且可動元件的最外側側壁位於金屬化結構開口的最外側側壁之內。
A-A‧‧‧線段
D1‧‧‧第一接點墊深度
D2‧‧‧第二接點墊深度
Doff.1‧‧‧第一偏離深度
Doff.2‧‧‧第二偏離深度
t1‧‧‧第一厚度
t2‧‧‧第二厚度
W1‧‧‧第一接點墊寬度
W2‧‧‧第二接點墊寬度
Woff.1‧‧‧第一偏離寬度
Woff.2‧‧‧第二偏離寬度
100‧‧‧微機電系統裝置
102‧‧‧互補式金氧半基板
108‧‧‧閘極堆疊
110‧‧‧源極
112‧‧‧汲極
116‧‧‧導電接點
118‧‧‧金屬化結構
120‧‧‧導電線路
122‧‧‧導電通孔
126‧‧‧層間介電材料
128‧‧‧金屬化結構開口
130、804‧‧‧氣相氫氟酸阻障層
132‧‧‧微機電系統基板
134、504‧‧‧可動微機電系統元件
136‧‧‧蓋基板
138‧‧‧空腔
140、606‧‧‧介電接合層
142、608、1706‧‧‧釋氣層
144‧‧‧區域
146‧‧‧第一接點墊
148‧‧‧第二接點墊
150、408‧‧‧接合界面
201‧‧‧互補式金氧半積體電路
202‧‧‧第一金屬化結構
204‧‧‧第一金屬化結構的導電墊
206‧‧‧第一金屬化結構的導電線路
208‧‧‧第一金屬化結構的導電通孔
210‧‧‧第一金屬化結構的接點墊
212‧‧‧第一金屬化結構的層間介電材料
214‧‧‧第一犧牲氧化物層
216‧‧‧第一氣相氫氟酸阻障層
217‧‧‧微機電系統積體電路
218‧‧‧微機電系統晶圓
220‧‧‧第二金屬化結構
222‧‧‧第二金屬化結構的層間介電材料
224‧‧‧第二金屬化結構的接點墊
226‧‧‧第二犧牲氧化物層
228‧‧‧第二氣相氫氟酸阻障層
402‧‧‧接合的金屬化結構
404‧‧‧接合的接點墊
406‧‧‧接合的層間介電材料
410‧‧‧圖案化微機電系統晶圓
412‧‧‧微機電系統元件
414‧‧‧接合的氣相氫氟酸阻障層
416‧‧‧接合的犧牲氧化物結構
502‧‧‧接合的金屬化結構開口
602、1702‧‧‧蓋晶圓
604‧‧‧蓋晶圓空腔
700‧‧‧方法
702、704、706、708、710、712‧‧‧步驟
802‧‧‧犧牲氧化物層
1704‧‧‧蓋晶圓介電層
第1A圖係本發明一些實施例中，依據改良方法形成用於封裝晶圓的微機電系統裝置其剖視圖。
第1B圖係一些實施例中，第1A圖所示的微機電系統裝置的一部份之放大剖視圖。
第1C圖係一些實施例中，沿著第1B圖中線段A-A的部份上視圖。
第2至6圖係一些實施例中，先混合接合互補式金氧半晶圓至微機電系統晶圓，接著熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法之一系列剖視圖，其中互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統晶圓包含數個微機電系統積體電路。
第7圖係本發明一些實施例中，形成用於封裝晶圓的微機電系統裝置的改良方法。
第8至12圖係一些額外實施例中，先混合接合互補式金氧半晶圓至微機電系統晶圓，接著熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法之一系列剖視圖，其中互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統晶圓包含數個微機電系統積體電路。
第13至17圖係一些額外實施例中，先混合接合互補式金氧半晶圓至微機電系統晶圓，接著熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法之一系列剖視圖，其中互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統 晶圓包含數個微機電系統積體電路。
本發明將搭配圖式說明如下，其中類似標號可用以標示類似元件，且圖式中的結構不必依比例繪示。應理解的是，後續詳述內容與對應圖式並非用以侷限本發明，而詳述內容與圖式僅提供一些例子以說明發明概念。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
一些微機電系統裝置如加速規或陀螺儀，包含配置於空腔中的可動元件以及相鄰的固定電極板。可動元件可相對於固定電極板移動或固定，以回應外在刺激如加速度、壓力、或重力。藉由耦接至可動元件與固定電極板的電容，可偵測可動元件與固定電極板之間的距離變化，並將距離變化傳輸 至量測電路以用於後續處理。
一些微機電系統裝置如加速規或陀螺儀，需要密封的空腔以得最佳效能。舉例來說，微機電系統裝置包含密封空腔中的可動裝置，可讓製造商控制圍繞可動元件的環境參數(如壓力、氣體組成、或類似參數)。上述控制可確保微機電系統裝置準確量測所欲量測的刺激值，並可增加微機電系統裝置的壽命。另一方面，一些微機電系統裝置如氣體感測器或濕度感測器，則需開放至周圍環境的非密封環境，以準確量測所欲量測的刺激值。
在依據一些方法形成微機電系統裝置時，可形成蓋晶圓(又稱作蓋基板)，其可配置於微機電系統晶圓(又稱作微機電系統基板)上。微機電系統晶圓可包含多個微機電系統裝置。蓋晶圓接合至微機電系統晶圓的方法，通常為熔融接合。在一例中，共熔接合子結構可形成於微機電系統晶圓的表面上。在蓋晶圓與微機電系統晶圓接合在一起後，更形成微機電系統裝置於微機電系統晶圓中。舉例來說，微機電系統裝置的形成方法可採用多種圖案化與蝕刻方法，以產生可動元件。
在一些實施例中，在蓋晶圓與微機電系統晶圓接合在一起之後，可將互補式金氧半晶圓(又稱作互補式金氧半基板)接合至微機電系統晶圓。互補式金氧半晶圓可包含支援邏輯元件以用於相關的微機電系統裝置。互補式金氧半晶圓接合至微機電系統晶圓的方法，通常採用共熔接合子結構以用於共熔接合。互補式金氧半晶圓接合至微機電系統基板後，將晶圓切割成晶粒並完成封裝，且每一晶粒包含至少一微機電系統 裝置。
微機電系統裝置因可動或彈性部份，而具有多個製作上的挑戰。在製作習知的互補式金氧半電路，不會面臨上述挑戰。挑戰之一為在確保密封品質及電性的前提下，增加每小時可接合的微機電系統晶圓數目。另一挑戰為限制晶圓封裝時可能發生的層疊準確性不佳所造成的負面效果。舉例來說，一般的微機電系統晶圓級封裝(以共熔接合將蓋晶圓接合至微機電晶圓)中，共熔接合材料如鍺必需位於蓋晶圓與微機電系統晶圓之間，且微機電系統晶圓必需包含特定材料如鋁銅以確保共熔製程。接著在相對高溫與高壓下進行共熔接合製程。由於這些製程參數，每小時可進行共熔接合製程的微機電系統晶圓數目相對少量(比如每小時1至2片晶圓)，因此增加微機電系統裝置的製作成本。此外，共熔接合製程的製程參數難以確保準確的層疊控制，並需較大的層疊校正(如8至10微米)，這都會使微機電系統裝置中的關鍵尺寸受限而難以縮小。如此一來，用於晶圓級封裝的方法若能達到密封品質及電性，同時增加每小時接合的晶圓數目與增加層疊控制，則可改良微機電系統裝置的可信度與成本。
本發明實施例關於用於封裝晶圓的改良方法及相關裝置，其可增加每小時形成的微機電系統裝置的數目(比如每小時5至10片晶圓)，並改善微機電系統晶圓封裝的層疊(overlay)準確度(比如小於或等於1微米的層疊校正)。在一些實施例中，方法包括形成第一金屬化結構於互補式金氧半晶圓上，並形成第二金屬化結構於微機電系統晶圓上。第一金屬化 結構包含第一犧牲氧化物層、第一金屬接點墊、以及第一層間介電材料。第二金屬化結構包含第二犧牲氧化物層、第二金屬接點墊、與第二層間介電材料。接著將第一金屬化結構的上表面混合接合至第二金屬化結構的上表面。在將第一金屬化結構與第二金屬化結構接合在一起之後，可形成微機電系統裝置於微機電系統晶圓中，且其形成方法可為圖案化微機電系統晶圓後，接著蝕刻第一與第二犧牲層。在形成微機電系統裝置於微機電系統晶圓中之後，將蓋晶圓熔融接合至微機電系統晶圓。綜上所述，由於改良的方法省略一般微機電系統晶圓封裝製程的共熔接合，因此可增加每小時形成的微機電系統裝置數目，並改良晶圓封裝的層疊準確度。
第1A圖係本發明一些實施例中，依據改良方法形成用於封裝晶圓的微機電系統裝置100其剖視圖。
如第1A圖所示，微機電系統裝置100包含互補式金氧半基板102。互補式金氧半基板102可包含任何種類的半導體主體如單晶矽/互補式金氧半基體、矽鍺、絕緣層上矽、或類似物。互補式金氧半基板102亦可包含一或多個半導體裝置如電晶體、電阻、二極體、或類似物。在一些實施例中，半導體裝置位於前段製程中的互補式金氧半基板102之上及/或之中。舉例來說，半導體裝置可為電晶體，其可包含閘極堆疊108(如金屬閘極位於高介電常數的介電層上)，其位於互補式金氧半基板102上，並位於源極110與汲極112之間。源極110與汲極112位於互補式金氧半基板102中。
金屬化結構118位於互補式金氧半基板102上。在 一些實施例中，金屬化結構118形成於後段製程中。金屬化結構118可包含多個導電結構，比如形成於層間介電材料126中的導電接點116、導電線路120、導電通孔122、與第二接點墊148。導電結構可包含金屬如銅、鋁、金、銀、或其他合適金屬。層間介電材料126可包含氧化矽或其他合適氧化物如低介電常數介電材料。
導電接點116設置以電性耦接半導體裝置(如閘極、源極、汲極、或類似物)的一部份至導電線路120。在一些實施例中，金屬化結構118可包含一或多個金屬層(第一金屬層、第二金屬層、以此類推)彼此相疊。每一金屬層可包含導電線路120，且導電通孔122可連接第一金屬層的導電線路120至第二金屬層的導電線路120。一些導電通孔122連接導電線路120至第二接點墊148。在一些實施例中，多個第二接點墊148位於金屬化結構118中。在一些實施例中，第二接點墊148可完全圍繞金屬化結構開口128。在其他實施例中，封環(未圖示)可圍繞金屬化結構開口128。第二接點墊148的上表面，可與金屬化結構118及層間介電材料126的上表面共平面。
此外，金屬化結構開口128位於金屬化結構118中。金屬化結構118的上側表面可定義金屬化結構開口128的底邊界。金屬化結構118的側壁可定義金屬化結構開口128的側邊界。金屬化結構開口128的頂邊界可與金屬化結構118的最上側表面共平面。在一些實施例中，金屬化結構開口128的底邊界，位於金屬化結構118的最上側表面與互補式金氧半基板102的最上側表面之間。在一些實施例中，氣相氫氟酸阻障層130沿 著金屬化結構118的側壁，並位於金屬化結構118之上側表面的一部份上。金屬化結構118的側壁定義金屬化結構開口128的側邊界，而金屬化結構118之上側表面定義金屬化結構開口128的底邊界。在其他實施例中，氣相氫氟酸阻障層130可位於金屬化結構118的整個上側表面上，且金屬化結構118的上側表面定義金屬化結構開口128的底邊界。
微機電系統基板132包含可動微機電系統元件134於金屬化結構118上。微機電系統基板132可包含任何種類的半導體主體(比如矽/互補式金氧半基體、矽鍺、絕緣層上矽、或類似物)。在多種實施例中，微機電系統基板132可包含一或多個微機電系統裝置，其具有與固定電極板相鄰的可動微機電系統元件134。舉例來說，一些實施例的微機電系統裝置可為加速規、陀螺儀、數位指南針、及/或壓力感測器。
在一些實施例中，包含空腔138的蓋基板136位於微機電系統基板132上。蓋基板136的上側表面，可定義空腔138的底邊界。蓋基板136的側壁可定義空腔138的側邊界。空腔138的頂邊界，可與蓋基板136的最上側表面共平面。蓋基板136可包含任何種類的半導體主體(比如矽/互補式金氧半基體、矽鍺、絕緣層上矽、或類似物)。介電接合層140可位於蓋基板136與微機電系統基板132之間。在一些實施例中，介電接合層140可包含氧化物如氧化矽。在其他實施例中，蓋基板136可接合至微機電系統基板132而不需介電接合層140。
在多種實施例中，釋氣層142可位於蓋基板136的上側表面上，且蓋基板的136的上側表面定義空腔138的底邊 界。在一些實施例中，釋氣層142可包含介電材料如氧化矽。在其他實施例中，釋氣層142可包含多晶矽或任何合適金屬。舉例來說，釋氣層142可包含位於蓋基板136其上側表面的一部份上的介電材料，且蓋基板136的上側表面定義空腔138的底邊界。在其他實施例中，釋氣層142可沿著蓋基板136的整個側壁並位於蓋基板136的整個上側表面上。蓋基板136的側壁定義空腔138的側邊界，而蓋基板136的上側表面定義空腔138的底邊界。釋氣層142設置以調整空腔138中的最終壓力。藉由改變釋氣層142的厚度或釋氣層142覆蓋的面積，可控制空腔138中的最終壓力。
在一些實施例中，金屬化結構118可包含第一部份(如接合界面150下的部份)與第二部份(如接合界面150上的部份)。舉例來說，金屬化結構118包含的第一部份可沿著接合界面150，混合接合至金屬化結構118包含的第二部份。在一些實施例中，在金屬化結構118的第一部份混合接合至金屬化結構118的第二部份之前，金屬化結構118的第一部份可形成於互補式金氧半基板102上，而金屬化結構118的第二部份可形成於微機電系統晶圓上。接合界面150可包含第一接點墊146與第二接點墊148之間的金屬至金屬接合。此外，接合界面150可包含層間介電材料126的第一部份與層間介電材料126的第二部份之間的非金屬至非金屬的接合。此外，一些實施例中的接合界面150可包含氣相氫氟酸阻障層130的第一部份與氣相氫氟酸阻障層130的第二部份之間的接合。藉由接合界面150，可改善每小時形成的微機電系統裝置數目，以及與微機電系統裝置相關 的層疊準確度。
為了更清楚描繪接合界面150的一些特徵，第1B圖顯示接合界面150周圍的區域144之放大圖。接合界面150可包含第一接點墊146，其具有第一接點墊寬度W1。接合界面150亦可包含第二接點墊148，其具有第二接點墊寬度W2。在一些實施例中，第一接點墊寬度W1可實質上等於第二接點墊寬度W2。在其他實施例中，第一接點墊寬度W1可不同於第二接點墊寬度W2。在多種實施例中，由於接合第一接點墊146與第二接點墊148時對不準，第一接點墊146的第一側壁與第二接點墊148的第一側壁之間具有第一偏離寬度Woff.1，且第一接點墊146的第二側壁與第二接點墊148的第二側壁之間具有第二偏離寬度Woff.2。在一些實施例中，第一偏離寬度Woff.1可實質上等於第二偏離寬度Woff.2。在其他實施例中，第一偏離寬度Woff.1可不同於第二偏離寬度Woff.2。
為了進一步清楚說明接合界便150的一些結構，第1C圖係一些實施例中，沿著第1B圖中線段A-A的部份上視圖。第一接點墊146包含第一接點墊深度D1，而第二接點墊148包含第二接點墊深度D2。在一些實施例中，第一接點墊深度D1可實質上等於第二接點墊深度D2。在其他實施例中，第一接點墊深度D1可不同於第二接點墊深度D2。在多種實施例中，由於接合第一接點墊146與第二接點墊148時對不準，第一接點墊146的第三側壁與第二接點墊148的第三側壁之間具有第一偏離深度Doff.1，且第一接點墊146的第四側壁與第二接點墊148的第四側壁之間具有第二偏離深度Doff.2。在一些實施例中，第一偏離深 度Doff.1可實質上等於第二偏離深度Doff.2。在其他實施例中，第一偏離深度Doff.1可不同於第二偏離深度Doff.2。
此外，層間介電材料126可包含第一部份與第二部份(未圖示於第1A至1C圖中)，其亦可具有偏離寬度與偏離深度。在一些實施例中，氣相氫氟酸阻障層130亦可包含第一部份與第二部份(未圖示於第1A至1C圖中)，其可具有偏離寬度與偏離深度。
此外，一些實施例中的第一偏離寬度Woff.1與第二偏離寬度Woff.2為沿著x軸定義的偏離，而第一偏離深度Doff.1與第二偏離深度Doff.2為沿著y軸定義的偏離。第一偏離寬度Woff.1可實質上等於第一偏離深度Doff.1。在其他實施例中，第一偏離寬度Woff.1可不同於第一偏離深度Doff.1。在一些實施例中，第二偏離寬度Woff.2可實質上等於第二偏離深度Doff.2。在其他實施例中，第二偏離寬度Woff.2可不同於第二偏離深度Doff.2。
第2至6圖係一些實施例中，先混合接合互補式金氧半晶圓至微機電系統晶圓，再熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法其剖視圖。互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統晶圓包含數個微機電系統積體電路。
第2圖係一些實施例中，微機電系統積體電路217(經翻轉)位於互補式金氧半積體電路201上的剖視圖。雖然圖式中只有單一的互補式金氧半積體電路201與單一的微機電系統積體電路217，但應理解此為簡化圖式，且互補式金氧半 基板102與微機電系統晶圓218通常包含多個積體電路。互補式金氧半積體電路201可包含第一金屬化結構202於互補式金氧半基板102上。互補式金氧半基板102可包含任何種類的半導體主體如矽/互補式金氧半基體、矽鍺、絕緣層上矽、或類似物。互補式金氧半積體電路201亦可包含一或多個半導體裝置於互補式金氧半基板102之上或之中。舉例來說，一或多個半導體裝置可為電晶體，其包含閘極堆疊108(比如金屬閘極位於高介電常數介電層上)、源極110、與汲極112。在一些實施例中，互補式金氧半基板102的下表面定義互補式金氧半積體電路201的下表面。
第一金屬化結構202可包含多個導電結構，比如位於第一金屬化結構的層間介電材料212之間的第一金屬化結構的導電墊204、第一金屬化結構的導電線路206、第一金屬化結構的導電通孔208、以及第一金屬化結構的接點墊210。舉例來說，第一金屬化結構的導電墊204可耦接閘極堆疊108的閘極至第一金屬化結構的導電線路206。在一些實施例中，第一金屬化結構202可包含一或多個金屬層(比如第一金屬層、第二金屬層、以此類推)彼此相疊。在一些實施例中，每一金屬層可包含一或多個第一金屬化結構的導電線路206，與一或多個第丁金屬化結構的導電通孔208。一些第一金屬化結構的導電通孔208耦接第一金屬化結構的導電線路206至第一金屬化結構的接點墊210，且此第一金屬化結構的接點墊210與第一金屬化結構202的上側表面相鄰。
此外，一些實施例中的第一金屬化結構202包含第 一犧牲氧化物層214如氧化矽。第一氣相氫氟酸阻障層216可位於第一犧牲氧化物層214與第一金屬化結構的層間介電材料212的部份之間。第一氣相氫氟酸阻障層216亦可位於第一犧牲氧化物層214其部份或全部的下表面與第一金屬化結構的層間介電材料212的部份之間。在一些實施例中，第一氣相氫氟酸阻障層216之組成為氧化鋁、富含矽的氮化物、鈦鎢、或非晶矽。在形成第一氣相氫氟酸阻障層216之後，可採用半導體沉積製程(如高密度電漿化學氣相沉積製程)以形成第一犧牲氧化物層214(如氧化矽)於第一氣相氫氟酸阻障層216上。在一些實施例中，可在第一金屬化結構202的上表面上進行化學機械研磨製程，使第一金屬化結構202具有實質上平坦的上表面。在一些實施例中，第一金屬化結構202的上表面可包含第一金屬化結構的接點墊210的上表面、第一氣相氫氟酸阻障層216的上表面、第一金屬化結構的層間介電材料212的上表面、及/或第一犧牲氧化物層214的上表面。在一些實施例中，第一金屬化結構202的上表面定義互補式金氧半積體電路201的上表面。
在一些實施例中，微機電系統積體電路217可包含第二金屬化結構220於微機電系統晶圓(又稱作微機電系統基板)218上。微機電系統晶圓218可包含任何種類的半導體主體(比如矽/互補式金氧半基體、矽鍺、或類似物)。在一些實施例中，微機電系統晶圓218的下表面定義微機電系統積體電路217的下表面。第二金屬化結構220可包含多個導電結構，比如位於第二金屬化結構的層間介電材料222中的第二金屬化結構的導電接點(未圖示)、第二金屬化結構的導電線路(未圖示)、第 二金屬化結構的導電通孔(未圖示)、與第二金屬化接構的接點墊224。舉例來說，第二金屬化結構的導電接點可耦接半導體裝置至第二金屬化結構的導電線路。在一實施例中，第二金屬化結構220可包含一或多個金屬層(比如第一金屬層、第二金屬層、以此類推)彼此相疊。在一些實施例中，每一金屬層可包括一或多個第二金屬化結構的導電線路，與一或多個第二金屬化結構的導電通孔。一些第二金屬化結構的導電通孔將第二金屬化結構的導電線路，耦接至與第二金屬化結構220之上表面相鄰的第二金屬化結構的接點墊224。
此外，第二金屬化結構220可包含第二犧牲氧化物層226(如氧化矽)。第二氣相氫氟酸阻障層228可位於第二犧牲氧化物層226的側壁，以及第二金屬化結構的層間介電材料222的部份之間。第二氣相氫氟酸阻障層228亦可位於第二犧牲氧化物層226的部份或全部下表面，以及第二金屬化結構的層間介電材料222的部份之間。在一些實施例中，第二氣相氫氟酸阻障層228的組成為氧化鋁、富含矽的氮化物、鈦鎢、或非晶矽。在形成第二金屬化結構220之後，可在第二金屬化結構220的上表面上進行化學機械研磨製程，使第二金屬化結構220具有實質上平坦的上表面。在一些實施例中，第二金屬化結構220的上表面可包含第二金屬化結構的接點墊224之上表面、第二氣相氫氟酸阻障層228之上表面、第二金屬化結構的層間介電材料222之上表面、及/或第二犧牲氧化物層226之上表面。在一些實施例中，第二金屬化結構220的上表面定義微機電系統積體電路217的上表面。
第3圖係一些實施例中，將第一金屬化結構202的上表面接合至第二金屬化結構220的上表面之剖視圖。在一些實施例中，可活化(如電漿活化)第一金屬化結構202的上表面與第二金屬化結構220的上表面，以製備用於混合接合的上表面。在一些實施例中，亦可清潔前述上表面，比如將上表面暴露至去離子水、暴露至氨水、暴露至稀氫氟酸、及/或採用清潔工具如刷子、超音波清潔器、或類似物。
舉例來說，接著可採用光學感測對準第二金屬化結構的接點墊224與第一金屬化結構的接點墊210。第一金屬化結構的層間介電材料212、第一氣相氫氟酸阻障層216、與第一犧牲氧化物層214的上表面，分別對準第二金屬化結構的層間介電材料222、第二氣相氫氟酸阻障層228、與第二犧牲氧化物層226的上表面。在對準步驟後，第一金屬化結構202的上表面可接合至第二金屬化結構220的上表面，且接合方法可為混合接合。藉由在較低溫度(如室溫)下施加壓力一段較短的時間，可在第一金屬化結構202的上表面與第二金屬化結構220的上表面之間形成較弱的接合。在以較弱的接合將上述上表面接合在一起之後，可在較高溫度(如400℃至1000℃之間)下對接合的晶圓進行退火製程(比如爐退火)以確保適當的接合強度，端視位於第一金屬化結構202與第二金屬化結構220中材料的化學組成而定。
混合接合製程可在第一金屬化結構的接點墊210與第二金屬化結構的接點墊224之間，形成金屬至金屬的接合。在第二金屬化結構的層間介電材料222與第一金屬化結構 的層間介電介電材料212之間，亦可形成非金屬至非金屬的接合。此外，一些實施例在第一氣相氫氟酸阻障層216與第二氣相氫氟酸阻障層228之間形成接合。混合接合並非形成單一種類的接合，而是搭配其他種類的晶圓對晶圓接合(比如熔融接合)，因此可在單一的接合製程中形成兩種不同種類的接合。
第4圖係一些實施例中，將第一金屬化結構202接合至第二金屬化結構220之後，薄化、圖案化、並蝕刻微機電系統晶圓218以形成圖案化微機電系統晶圓410的剖視圖。在一些實施例中，可自微機電系統晶圓218的下表面進行薄化步驟，使微機電系統晶圓218的厚度自第一厚度t1薄化至第二厚度t2。舉例來說，微機電系統晶圓218的厚度之薄化方法，可為濕蝕刻、乾蝕刻、及/或化學機械研磨。可對微機電系統晶圓218進行後續的化學機械研磨製程，以修正之前薄化製程造成的任何損傷，並確保微機電系統晶圓218的下表面實質上平滑。在一些實施例中，接著可採用高密度電漿化學氣相沉積製程，沉積氧化物層(未圖示)如氧化矽、氮氧化矽、或氮化矽於微機電系統晶圓218上。接著可對氧化物層(未圖示)進行化學機械研磨製程，以確保氧化物層的上表面實質上平滑。
微機電系統晶圓218經圖案化與蝕刻後，形成圖案化微機電系統晶圓410。圖案化微機電系統晶圓410包含微機電系統元件412，其可為檢測質量塊(proof mass)。在一些實施例中，微機電系統元件412的形成方法可為施加光阻(如旋轉塗佈)至薄化的微機電系統晶圓218其下表面。接著以穿過光罩的光源(如紫外光)照射並圖案化光阻。接著對薄化的微機電系統晶 圓218進行蝕刻製程(比如電漿蝕刻、濕蝕刻、或上述之組合)，以形成微機電系統元件412。
第4圖亦顯示第一金屬化結構202與第二金屬化結構220接合在一起，以形成接合的金屬化結構402。在一些實施例中，接合的金屬化結構402包含位於接合的層間介電材料406中的接合的接點墊404、接合的氣相氫氟酸阻障層414、接合的犧牲氧化物結構416、第一金屬化結構的導電墊204、第一金屬化結構的導電線路206、與第一金屬化結構的導電通孔208。接合的犧牲氧化物結構416包含在接合界面408接合在一起的第一犧牲氧化物層214與第二犧性氧化物層226。接合的氣相氫氟酸阻障層414包含在接合界面408接合在一起的第一氣相氫氟酸阻障層216與第二氣相氫氟酸阻障層228。接合的層間介電材料406包含在接合界面408接合在一起的第一金屬化結構的層間介電材料212與第二金屬化結構的層間介電材料222。接合的接點墊404包含在接合界面408接合在一起的第一金屬化結構的接點墊210與第二金屬化結構的接點墊224。
在一些實施例中，接合的接點墊404其側壁的第一部份(比如低於接點接面408的部份)與第二部份(比如高於接點接面408的部份)具有偏離寬度。舉例來說，接合的接點墊404之第一部份可具有第一接點墊寬度W1，而接合的接點墊404之第二部份可具有第二接點墊寬度W2。在一些實施例中，第一接點墊寬度W1可實質上等於第二接點墊寬度W2。在其他實施例中，第一接點墊寬度W1可不同於第二接點墊寬度W2。在多種實施例中，由於接合第一金屬化結構的接點墊210與第二金屬 化結構的接點墊224時對不準，接合的接點墊404其第一部份的第一側壁與接合的接點墊404其第二部份的第一側壁具有第一偏離寬度Woff.1；且接合的接點墊404其第一部份的第二側壁與接合的接點墊404其第二部份的第二側壁具有第二偏離寬度Woff.2。在一些實施例中，第一偏離寬度Woff.1可實質上等於第二偏離寬度Woff.2。在其他實施例中，第一偏離寬度Woff.1可不同於第二偏離寬度Woff.2。每一接合的結構(如接合的接點墊404、接合的氣相氫氟酸阻障層414、及/或接合的犧牲氧化物結構416)，可能具有偏離的側壁。
此外，一些實施例中接合的接點墊404其第一部份具有第一接點墊深度D1，且接合的接點墊404其第二部份具有第二接點墊深度D2。在一些實施例中，第一接點墊深度D1可實質上等於第二接點墊深度D2。在其他實施例中，第一接點墊深度D1可實質上不同於第二接點墊深度D2。在多種實施例中，由於接合第一金屬化結構的接點墊210與第二金屬化結構的接點墊224時對不準，接合的接點墊404其第一部份的第三側壁與接合的接點墊404其第二部份的第三側壁具有第一偏離深度Doff.1；且接合的接點墊404其第一部份的第四側壁與接合的接點墊404其第二部份的第四側壁具有第二偏離深度Doff.2。在一些實施例中，第一偏離深度Doff.1可實質上等於第二偏離深度Doff.2。在其他實施例中，第一偏離深度Doff.1可實質上不同於第二偏離深度Doff.2。
第5圖係一些實施例中，在接合的金屬化結構402中形成接合的金屬化結構開口502，以產生可動微機電系統元 件504。舉例來說，在形成圖案化微機電系統晶圓410之後，可採用氫氟酸的蝕刻製程(氣相或濕式)移除接合的犧牲氧化物結構416，以形成接合的金屬化結構開口502。在其他實施例中，可採用其他蝕刻製程移除接合的犧牲氧化物結構416。藉由形成接合的金屬化結構開口502，能形成可動微機電系統元件504，其可沿著軸自由移動。
第6圖係一些實施例中，將蓋晶圓602熔融接合至圖案化微機電系統晶圓410的下表面之剖視圖。蓋晶圓602可包含任何種類的半導體主體(比如矽/互補式金氧半基體、矽鍺、絕緣層上矽、或類似物)。蓋晶圓602可包含蓋晶圓空腔604。蓋晶圓602的上表面可定義蓋晶圓空腔604的底邊界。蓋晶圓602的側壁可定義蓋晶圓空腔604的側邊界。蓋晶圓空腔604的頂邊界可與蓋晶圓602的最上側表面共平面。蓋晶圓604可確保可動微機電系統元件能沿著軸自由移動。
在一些實施例中，釋氣層608可位於蓋晶圓602的上側表面上，且蓋晶圓602的上側表面定義蓋晶圓空腔604的底邊界。釋氣層608可包含多晶矽或任何合適金屬。在一些實施例中，釋氣層608可包含介電材料如氧化矽。舉例來說，一些實施例的介電層可位於蓋晶圓602的上側表面之一部份上，且蓋晶圓602的上側表面定義蓋晶圓空腔604的底邊界。在其他實施例中，釋氣層608可沿著蓋晶圓602的整個側壁與整個上側表面，蓋晶圓602的整個側壁定義蓋晶圓空腔604的側邊界，且蓋晶圓602的上側表面定義蓋晶圓空腔604的底邊界。在將蓋晶圓602熔融接合至圖案化微機電系統晶圓410之後，釋氣層608可 調整蓋晶圓空腔604中的最終壓力。藉由改變釋氣層608的厚度，可控制蓋晶圓空腔604中的最終壓力。
在熔融接合之前，一些實施例可將介電接合層606(如氧化矽)置於蓋晶圓602上。在其他實施例中，蓋晶圓602可熔融接合至圖案化微機電系統晶圓410，而不需介電接合層606。舉例來說，在形成介電接合層606於蓋晶圓602上之後，翻轉蓋晶圓如第6圖所示，並在圖案化微機電系統晶圓410上對準蓋晶圓。舉例來說，接著可採用對準真空熔融接合法，將蓋晶圓602熔融接合至圖案化微機電系統晶圓410。為確保接合力恰當，可對接合的圖案化微機電系統晶圓410與蓋晶圓602進行較高溫的退火製程(如爐退火)，端視圖案化微機電系統晶圓410與蓋晶圓602的化學組成(比如矽-氧化矽，或矽-矽)而定。與混合接合製程不同，熔融接合製程在單一的接合製程中形成單一種類的接合。當蓋晶圓602接合至微機電系統晶圓410，可將晶圓切割成晶粒並完成封裝，且每一晶粒包含至少一微機電系統裝置。
第7圖係本發明一些實施例中，以改良方法形成微機電系統裝置以用於封裝晶圓的方法700。在說明及/或圖式中，方法700與其他方法為一系列的步驟或事件，但應理解這些步驟或事件的說明順序並非用以侷限本發明。舉例來說，一些步驟可依不同順序進行，及/或與其他步驟或事件同時進行，而不需依說明及/或圖示的順序。此外，本發明的一或多個實施例不需進行說明中所有的步驟，且可在一或多個分開的步驟及/或階段中執行此處所述的一或多個步驟。
在步驟702中，形成第一金屬化結構於互補式金氧半晶圓上。步驟702的例子可參考前述的第2圖。
在步驟704中，形成第二金屬化結構於微機電系統晶圓上。步驟704的例子可參考前述的第2圖。
在步驟706中，混合接合第一金屬化結構的上側表面至第二金屬化結構的上側表面。步驟706的例子可參考前述的第3圖。
在步驟708中，圖案化與蝕刻微機電系統晶圓，以形成微機電系統元件。步驟708的例子可參考前述的第4圖。
在步驟710中，移除第一犧牲氧化物層與第二犧牲氧化物層。步驟710的例子可參考前述的第5圖。
在步驟712中，熔融接合蓋晶圓至微機電系統晶圓的下表面。步驟712的例子可參考前述的第6圖。
第8至12圖係一些額外實施例中，先混合接合互補式金氧半晶圓至微機電系統晶圓，再熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法其剖視圖。互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統晶圓包含數個微機電系統積體電路。
第8圖係一些額外實施例中，微機電系統積體電路、217(已翻轉)位於互補式金氧半積體電路201上的剖視圖。如圖所示，犧牲氧化物層802形成於第二金屬化結構220中，但不位於第一金屬化結構202中。在一些實施例中，氣相氫氟酸阻障層804可形成於犧牲氧化物層802的側壁與第二金屬化結構的層間介電材料222之間。在其他實施例中，氣相氫氟酸阻障層 804亦可形成於犧牲氧化物層802的上表面上，及/或第二金屬化結構220的上表面之一部份上。
第9圖係一些額外實施例中，將第一金屬化結構202的上表面接合至第二金屬化結構220的上表面之剖視圖。如圖所示，以混合接合將第一金屬化結構202的上表面與第二金屬化結構220接合在一起。在一些實施例中，由於犧牲氧化物層802只形成在第二金屬化結構220中，因此犧牲氧化物層802的上表面與氣相氫氟酸阻障804的上表面，可接合至第一金屬化結構的層間介電材料212之上表面。
第10圖係一些額外實施例中，將第一金屬化結構202接合至第二金屬化結構220之後，薄化、圖案化、並蝕刻微機電系統晶圓218，以形成圖案化微機電系統晶圓410的剖視圖。
第11圖係一些實施例中，形成接合的金屬化結構開口502於接合的金屬化結構402中，以產生可動微機電系統元件504的剖視圖。舉例來說，在形成圖案化微機電系統晶圓410之後，可經由氫氟酸蝕刻製程(如氣相或濕式)移除犧牲氧化物層802，以形成接合的金屬化結構開口502。在其他實施例中，可採用其他蝕刻製程移除犧牲氧化物層802。藉由形成接合的金屬化結構開口502，形成可動微機電系統元件504，且其可沿著軸自由移動。
第12圖係一些額外實施例中，將蓋晶圓602熔融接合至圖案化微機電系統晶圓410的下表面之剖視圖。
第13至17圖係一些額外實施例中，先混合接合互 補式金氧半晶圓至微機電系統晶圓，接著熔融接合蓋晶圓至微機電系統晶圓以形成微機電系統裝置的方法其剖視圖。互補式金氧半晶圓包含數個互補式金氧半積體電路，而微機電系統晶圓包含數個微機電系統積體電路。
第13圖係一些額外實施例中，位於互補式金氧半積體電路201上的微機電系統積體電路217(經翻轉後)的剖視圖。
第14圖係一些額外實施例中，將第一金屬化結構202的上表面接合至第二金屬化結構220的上表面之剖視圖。
第15圖係一些實施例中，將第一金屬化結構202接合至第二金屬化結構220之後，薄化、圖案化、及蝕刻微機電系統晶圓218以形成圖案化微機電系統晶圓410的剖視圖。
第16圖係一些額外實施例中，形成接合的金屬化結構開口502於接合的金屬化結構402中，以產生可動微機電系統元件504的剖視圖。
第17圖係一些額外實施例中，熔融接合至圖案化微機電系統晶圓410之下表面的蓋晶圓1702其剖視圖。如圖所示的一些實施例中，蓋晶圓介電層1704(如氧化矽)可形成於蓋晶圓1702上。舉例來說，蓋晶圓介電層1704形成於蓋晶圓1702的上表面之方法，可為原子層沉積、物理氣相沉積、化學氣相沉積、或電漿增強化學氣相沉積。在形成蓋晶圓介電層1704之後，可經由多種半導體製程(如光微影搭配乾/濕蝕刻)形成蓋晶圓空腔604於蓋晶圓1702與蓋晶圓介電層1704中。在一些實施例中，釋氣層1706可形成於蓋晶圓介電層1704的上表面上、沿 著蓋晶圓1702的側壁(其定義蓋晶圓空腔604的側邊界)、及/或蓋晶圓1702的上側表面(其定義蓋晶圓空腔604的底邊界)上。
如此一來，由上述內容可理解本發明關於封裝晶圓的改良方法與相關裝置，其可增加每小時生產的微機電系統裝置數目，並改良微機電系統晶圓封裝的層疊準確度。
在一實施例中，微機電系統的封裝方法包括：形成第一金屬化結構於互補式金氧半晶圓上，其中第一金屬化結構包括第一犧牲氧化物層與一第一金屬接點墊。形成第二金屬化結構於微機電系統晶圓上，其中第二金屬化結構包括第二犧牲氧化物層與第二金屬接點墊。將第一金屬化結構接合至第二金屬化結構，其中第一犧牲氧化物層的上側表面接合至第二犧性氧化物層的上側表面，且第一金屬接點墊的上側表面接合至第二金屬接點墊的上側表面。在將第一金屬化結構與第二金屬化結構接合在一起之後，圖案化並蝕刻微機電系統晶圓。在將第一金屬化結構與第二金屬化結構接合在一起之後，移除第一犧牲氧化物層與第二犧牲氧化物層，以形成可動微機電系統元件。
在一實施例中，上述微機電系統的封裝方法中第一金屬化結構接合至第二金屬化結構的方法為混合接合，其中混合接合形成非金屬至非金屬接合於第一犧牲氧化物層的上側表面與第二犧牲氧化物層的上側表面之間，以及金屬至金屬接合於第一金屬接點墊的上側表面與第二金屬接點墊的上側表面之間。
在一實施例中，上述微機電系統的封裝方法更包 括在移除第一犧牲氧化物層與第二犧牲氧化物層之後，將蓋晶圓接合至微機電系統晶圓的下表面，其中蓋晶圓包括蓋晶圓空腔。
在一實施例中，上述微機電系統的封裝方法中蓋晶圓接合至微機電系統晶圓的方法為熔融接合。
在一實施例中，上述微機電系統的封裝方法中移除第一犧牲氧化物層與第二犧牲氧化物層的步驟採用氣相氫氟酸蝕刻。
在一實施例中，上述微機電系統的封裝方法更包括在將蓋晶圓接合至微機電系統晶圓之前，形成介電接合層於蓋晶圓上，其中介電接合層的上表面接合至微機電系統晶圓。
在一實施例中，上述微機電系統的封裝方法更包括形成釋氣層於蓋晶圓空腔的底部上，其中釋氣層的最外側側壁與蓋晶圓空腔的側壁之間隔有寬度。
在一實施例中，上述微機電系統的封裝方法中第一金屬化結構包括第一氣相氫氟酸阻障層沿著第一犧牲氧化物層之側壁與部份下表面，且第二金屬化結構包括第二氣相氫氟酸阻障層沿著第二犧牲氧化物層之側壁與部份下表面。
在其他實施例中，微機電系統的封裝方法包括：形成第一金屬化結構於第一晶圓上，其中第一金屬化結構包括一第一金屬接點墊。形成第二金屬化結構於第二晶圓上，其中第二金屬化結構包括犧牲氧化物層與第二金屬接點墊。混合接合第一金屬化結構至第二金屬化結構。在將第一金屬化結構與第二金屬化結構接合在一起之後，減少第二晶圓的厚度。在減 少第二晶圓的厚度之後，圖案化並蝕刻第二晶圓以形成微機電系統元件於犧牲氧化物層上。在圖案化與蝕刻第二晶圓以形成微機電系統元件之後蝕刻犧牲氧化物層，使微機電系統元件沿著軸自由移動。
在一實施例中，上述微機電系統的封裝方法更包括在蝕刻犧牲氧化物層之後，將第三晶圓接合至第二晶圓的底部，其中第三晶圓包括第三晶圓空腔。
在一實施例中，上述微機電系統的封裝方法中第三晶圓接合至第二晶圓的方法為熔融接合。
在一實施例中，上述微機電系統的封裝方法更包括形成釋氣層於第三晶圓空腔的底部上，其中釋氣層的最外側側壁與第三晶圓空腔的側壁之間隔有寬度。
在一實施例中，上述微機電系統的封裝方法更包括形成第三晶圓介電層於第三晶圓上；以及在將第三晶圓接合至第二晶圓之前，形成介電接合層於第三晶圓上。
在一實施例中，上述微機電系統的封裝方法中第二金屬化結構包括氣相氫氟酸阻障層沿著犧牲氧化物層的側壁。
在一實施例中，上述微機電系統的封裝方法中犧牲氧化物層的蝕刻方法為氣相氫氟酸蝕刻。
在一些實施例中，微機電系統裝置包括半導體裝置，位於互補式金氧半基板上。金屬化結構，包括第一金屬接點墊，其與互補式金氧半基板上的第二金屬接點墊的上表面鄰接，且金屬化結構設置以連接半導體裝置至第一金屬接點墊與 第二金屬接點墊，其中第一金屬接點墊的第一最外側側壁沿著第一軸偏離第二金屬接點墊的第一最外側側壁。位於金屬化結構中的金屬化結構開口其底邊界位於金屬化結構的最上側表面與互補式金氧半基板的最上側表面之間。微機電系統基板位於金屬化結構上，其中可動元件位於微機電系統基板中，且可動元件的最外側側壁位於金屬化結構開口的最外側側壁之內。
在一實施例中，上述微機電系統裝置的第一金屬接點墊的第二最外側側壁沿著第二軸偏離第二金屬接點墊的第二最外側側壁，且第二軸垂直於第一軸。
在一實施例中，上述微機電系統裝置的第一金屬接點墊的最上側表面定義金屬化結構的最上側表面。
在一實施例中，上述微機電系統裝置的可動元件的最下側表面與金屬化結構的最上側表面共平面。
在一實施例中，上述微機電系統裝置更包括：蓋基板，包括蓋晶圓空腔於金屬化結構上，其中可動元件的最外側側壁位於蓋晶圓空腔的最外側側壁之內。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明實施例為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。

Claims (10)

  1. 一種微機電系統的封裝方法，包括：形成一第一金屬化結構於一互補式金氧半晶圓上，其中該第一金屬化結構包括一第一犧牲氧化物層與一第一金屬接點墊；形成一第二金屬化結構於一微機電系統晶圓上，其中該第二金屬化結構包括一第二犧牲氧化物層與一第二金屬接點墊；將該第一金屬化結構接合至該第二金屬化結構，其中該第一犧牲氧化物層的上側表面接合至該第二犧牲氧化物層的上側表面，且該第一金屬接點墊的上側表面接合至該第二金屬接點墊的上側表面；在將該第一金屬化結構與該第二金屬化結構接合在一起之後，圖案化並蝕刻該微機電系統晶圓；以及在將該第一金屬化結構與該第二金屬化結構接合在一起之後，移除該第一犧牲氧化物層與該第二犧牲氧化物層，以形成一可動微機電系統元件。
  2. 如申請專利範圍第1項所述之微機電系統的封裝方法，其中該第一金屬化結構接合至該第二金屬化結構的方法為一混合接合，其中該混合接合形成一非金屬至非金屬接合於該第一犧牲氧化物層的上側表面與該第二犧牲氧化物層的上側表面之間，以及一金屬至金屬接合於該第一金屬接點墊的上側表面與該第二金屬接點墊的上側表面之間。
  3. 如申請專利範圍第2項所述之微機電系統的封裝方法，更包 括在移除該第一犧牲氧化物層與該第二犧牲氧化物層之後，將一蓋晶圓接合至該微機電系統晶圓的下表面，其中該蓋晶圓包括一蓋晶圓空腔，其中該蓋晶圓接合至該微機電系統晶圓的方法為一熔融接合。
  4. 如申請專利範圍第3項所述之微機電系統的封裝方法，其中移除該第一犧牲氧化物層與該第二犧牲氧化物層的步驟採用氣相氫氟酸蝕刻。
  5. 如申請專利範圍第4項所述之微機電系統的封裝方法，更包括在將該蓋晶圓接合至該微機電系統晶圓之前，形成一介電接合層於該蓋晶圓上，其中該介電接合層的上表面接合至該微機電系統晶圓。
  6. 如申請專利範圍第5項所述之微機電系統的封裝方法，更包括形成一釋氣層於該蓋晶圓空腔的底部上，其中該釋氣層的最外側側壁與該蓋晶圓空腔的側壁之間隔有一寬度。
  7. 如申請專利範圍第6項所述之微機電系統的封裝方法，其中該第一金屬化結構包括一第一氣相氫氟酸阻障層沿著該第一犧牲氧化物層之側壁與部份下表面，且其中該第二金屬化結構包括一第二氣相氫氟酸阻障層沿著該第二犧牲氧化物層之側壁與部份下表面。
  8. 一種微機電系統的封裝方法，包括：形成一第一金屬化結構於一第一晶圓上，其中該第一金屬化結構包括一第一金屬接點墊；形成一第二金屬化結構於一第二晶圓上，其中該第二金屬化結構包括一犧牲氧化物層與一第二金屬接點墊； 混合接合該第一金屬化結構至該第二金屬化結構；在將該第一金屬化結構與該第二金屬化結構接合在一起之後，減少該第二晶圓的厚度；在減少該第二晶圓的厚度之後，圖案化並蝕刻該第二晶圓以形成一微機電系統元件於該犧性氧化物層上；以及在圖案化與蝕刻該第二晶圓以形成該微機電系統元件之後蝕刻該犧牲氧化物層，使該微機電系統元件沿著軸自由移動。
  9. 一種微機電系統裝置，包括：一半導體裝置，位於一互補式金氧半基板上；一金屬化結構，包括一第一金屬接點墊，其與該互補式金氧半基板上的一第二金屬接點墊的上表面鄰接，且該金屬化結構設置以連接該半導體裝置至該第一金屬接點墊與該第二金屬接點墊，其中該第一金屬接點墊的第一最外側側壁沿著一第一軸偏離該第二金屬接點墊的第一最外側側壁，且位於該金屬化結構中的一金屬化結構開口其底邊界位於該金屬化結構的最上側表面與該互補式金氧半基板的最上側表面之間；以及一微機電系統基板位於該金屬化結構上，其中一可動元件位於該微機電系統基板中，且該可動元件的最外側側壁位於該金屬化結構開口的最外側側壁之內。
  10. 如申請專利範圍第9項所述之微機電系統裝置，更包括：一蓋基板，包括一蓋晶圓空腔於該金屬化結構上，其中該可動元件的最外側側壁位於該蓋晶圓空腔的最外側側壁之 內。
TW107115566A 2017-09-27 2018-05-08 微機電系統裝置與微機電系統的封裝方法 TWI675444B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563977P 2017-09-27 2017-09-27
US62/563,977 2017-09-27
US15/855,449 2017-12-27
US15/855,449 US10294098B2 (en) 2017-09-27 2017-12-27 Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer

Publications (2)

Publication Number Publication Date
TW201916292A TW201916292A (zh) 2019-04-16
TWI675444B true TWI675444B (zh) 2019-10-21

Family

ID=65806408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115566A TWI675444B (zh) 2017-09-27 2018-05-08 微機電系統裝置與微機電系統的封裝方法

Country Status (4)

Country Link
US (1) US10294098B2 (zh)
KR (1) KR102137103B1 (zh)
CN (1) CN109553065B (zh)
TW (1) TWI675444B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10745268B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method of stiction prevention by patterned anti-stiction layer
US10923525B2 (en) * 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
US10843920B2 (en) * 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices
CN110164840A (zh) * 2019-05-28 2019-08-23 罕王微电子（辽宁）有限公司 一种集成电路与微机电系统的直接键合装置及制备工艺
CN110255489B (zh) * 2019-05-31 2022-07-22 武汉敏声新技术有限公司 一种三维单片集成传感器系统
US11040870B2 (en) * 2019-07-25 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectromechanical systems device having a mechanically robust anti-stiction/outgassing structure
US11365115B2 (en) 2019-09-03 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric anti-stiction structure for microelectromechanical systems
US11198606B2 (en) * 2019-09-23 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for microelectromechanical systems (MEMS) devices to control pressure at high temperature
US11371133B2 (en) * 2020-07-17 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Undercut-free patterned aluminum nitride structure and methods for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102935994A (zh) * 2012-08-13 2013-02-20 武汉高德红外股份有限公司 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
TW201340734A (zh) * 2012-03-23 2013-10-01 Windtop Technology Corp 具機電隔離的整合性單晶片微機電系統麥克風
CN104003348A (zh) * 2013-02-27 2014-08-27 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
US20160083247A1 (en) * 2013-02-27 2016-03-24 Invensense, Inc. Method for mems structure with dual-level structural layer and acoustic port
TWI538036B (zh) * 2014-04-28 2016-06-11 應美盛股份有限公司 藉由連續接合方法之ｃｍｏｓ－ｍｅｍｓ整合
US20170066648A1 (en) * 2015-04-29 2017-03-09 Invensense, Inc. Cmos-mems integrated device with selective bond pad protection
US20170098509A1 (en) * 2011-09-13 2017-04-06 Texas Instruments Incorporated Mems electrostatic actuator device for rf varactor applications
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958846B2 (en) 2002-11-26 2005-10-25 Reflectivity, Inc Spatial light modulators with light absorbing areas
US7372074B2 (en) 2005-10-11 2008-05-13 Honeywell International, Inc. Surface preparation for selective silicon fusion bonding
DE102006050188A1 (de) 2006-10-25 2008-04-30 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US20100291410A1 (en) 2009-05-13 2010-11-18 Spatial Photonics, Inc. Corrosion Protection and Lubrication of MEMS Devices
US8728845B2 (en) 2011-03-24 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for selectively removing anti-stiction coating
US9048283B2 (en) 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
US9738512B2 (en) * 2012-06-27 2017-08-22 Invensense, Inc. CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
CN103879952B (zh) * 2012-12-19 2016-05-11 中国科学院上海微系统与信息技术研究所 Mems器件真空封装结构的制作方法
US9249012B2 (en) * 2013-01-25 2016-02-02 Mcube, Inc. Method and device of MEMS process control monitoring and packaged MEMS with different cavity pressures
CN103145088B (zh) * 2013-03-23 2015-12-02 安徽北方芯动联科微系统技术有限公司 Mems芯片及其圆片级封装的盖板接地方法
US9136165B2 (en) 2013-06-04 2015-09-15 Invensense, Inc. Methods for stiction reduction in MEMS sensors
US9556017B2 (en) 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
US9540231B2 (en) 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap
US9630834B2 (en) * 2014-06-16 2017-04-25 InSense, Inc. Wafer scale monolithic CMOS-integration of free- and non-free-standing Metal- and Metal alloy-based MEMS structures in a sealed cavity
US9422156B2 (en) * 2014-07-07 2016-08-23 Invensense, Inc. Integrated CMOS and MEMS sensor fabrication method and structure
US9493346B2 (en) * 2014-07-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor with planarized bonding for CMOS-MEMS integration
US10273140B2 (en) 2015-01-16 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
US9527721B2 (en) 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Movement microelectromechanical systems (MEMS) package
US9290376B1 (en) 2015-06-12 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS packaging techniques
US10155656B2 (en) * 2015-10-19 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-poly connection for parasitic capacitor and die size improvement
US10053358B2 (en) 2016-08-31 2018-08-21 Robert Bosch Gmbh MEMS structure with graphene component
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170098509A1 (en) * 2011-09-13 2017-04-06 Texas Instruments Incorporated Mems electrostatic actuator device for rf varactor applications
TW201340734A (zh) * 2012-03-23 2013-10-01 Windtop Technology Corp 具機電隔離的整合性單晶片微機電系統麥克風
CN102935994A (zh) * 2012-08-13 2013-02-20 武汉高德红外股份有限公司 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
CN104003348A (zh) * 2013-02-27 2014-08-27 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
US20160083247A1 (en) * 2013-02-27 2016-03-24 Invensense, Inc. Method for mems structure with dual-level structural layer and acoustic port
TWI538036B (zh) * 2014-04-28 2016-06-11 應美盛股份有限公司 藉由連續接合方法之ｃｍｏｓ－ｍｅｍｓ整合
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method
US20170066648A1 (en) * 2015-04-29 2017-03-09 Invensense, Inc. Cmos-mems integrated device with selective bond pad protection

Also Published As

Publication number Publication date
US10294098B2 (en) 2019-05-21
KR20190036490A (ko) 2019-04-04
TW201916292A (zh) 2019-04-16
CN109553065A (zh) 2019-04-02
US20190092627A1 (en) 2019-03-28
CN109553065B (zh) 2020-11-17
KR102137103B1 (ko) 2020-07-24

Similar Documents

Publication Publication Date Title
TWI675444B (zh) 微機電系統裝置與微機電系統的封裝方法
US10508029B2 (en) MEMS integrated pressure sensor devices and methods of forming same
US9738516B2 (en) Structure to reduce backside silicon damage
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
US9187317B2 (en) MEMS integrated pressure sensor and microphone devices and methods of forming same
TWI669268B (zh) 微機電系統封裝及其形成方法
US8802473B1 (en) MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same
US10273140B2 (en) Substrate structure, semiconductor structure and method for fabricating the same
TWI541999B (zh) 半導體裝置與其製法
US7906823B2 (en) MEMS apparatus and method of manufacturing the same
TWI570942B (zh) 壓力感測器以及其製造方法
TW202016008A (zh) 集成互補金屬氧化物半導體-微機電系統器件及其製法製程
TW201727780A (zh) 微機電系統封裝之製造方法
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
US10654707B2 (en) Method of stiction prevention by patterned anti-stiction layer
TW201733899A (zh) 封裝方法及相關的封裝結構
TW202035276A (zh) 感測器及用於形成感測器的方法
TWI542019B (zh) 壓力感測器以及其製造方法
TWI693191B (zh) 用於微機電系統裝置的基底結構和製造半導體結構的方法