CN109553065A - 微机电系统装置与微机电系统的封装方法 - Google Patents

微机电系统装置与微机电系统的封装方法 Download PDF

Info

Publication number
CN109553065A
CN109553065A CN201810404016.7A CN201810404016A CN109553065A CN 109553065 A CN109553065 A CN 109553065A CN 201810404016 A CN201810404016 A CN 201810404016A CN 109553065 A CN109553065 A CN 109553065A
Authority
CN
China
Prior art keywords
metallization structure
wafer
mems
contact pad
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810404016.7A
Other languages
English (en)
Other versions
CN109553065B (zh
Inventor
林宏桦
刘丙寅
吴常明
彭荣辉
喻中
喻中一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109553065A publication Critical patent/CN109553065A/zh
Application granted granted Critical
Publication of CN109553065B publication Critical patent/CN109553065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明实施例提供微机电系统装置与微机电系统的封装方法，其包括形成第一金属化结构于互补式金属氧化物半导体晶圆上，其中第一金属化结构包括第一牺牲氧化物层与第一金属接点垫。形成第二金属化结构于微机电系统晶圆上，其中第二金属化结构包括第二牺牲氧化物层与第二金属接点垫。接着将第一金属化结构与第二金属化结构接合在一起。在将第一金属化结构与第二金属化结构接合在一起之后，图案化并蚀刻微机电系统晶圆以形成微机电系统元件于第二牺牲氧化物层上。在形成微机电系统元件后移除第一牺牲氧化物层与第二牺牲氧化物层，使微机电系统元件沿着轴自由移动。

Description

微机电系统装置与微机电系统的封装方法
技术领域
本发明实施例关于微机电系统，更特别关于其封装方法。
背景技术
微机电系统装置如加速规、压力感测器、与陀螺仪已广泛应用于许多现有的电子装置中。举例来说，微机电系统的加速规常见于汽车(比如安全气囊展开系统)、平板电脑、或智能手机中。微机电系统装置电性连接至特用集成电路，可形成微机电系统的系统以用于多种应用。一般而言，可将多个晶圆接合(比如熔融、共熔、或类似方法)在一起，以形成完整微机电系统的系统。
发明内容
本发明一实施例提供的微机电系统的封装方法，包括：形成第一金属化结构于互补式金属氧化物半导体晶圆上，其中第一金属化结构包括第一牺牲氧化物层与第一金属接点垫；形成第二金属化结构于微机电系统晶圆上，其中第二金属化结构包括第二牺牲氧化物层与第二金属接点垫；将第一金属化结构接合至第二金属化结构，其中第一牺牲氧化物层的上侧表面接合至第二牺牲氧化物层的上侧表面，且第一金属接点垫的上侧表面接合至第二金属接点垫的上侧表面；在将第一金属化结构与第二金属化结构接合在一起之后，图案化并蚀刻微机电系统晶圆；以及在将第一金属化结构与第二金属化结构接合在一起之后，移除第一牺牲氧化物层与第二牺牲氧化物层，以形成可动微机电系统元件。
本发明一实施例提供的微机电系统的封装方法，包括：形成第一金属化结构于第一晶圆上，其中第一金属化结构包括第一金属接点垫；形成第二金属化结构于第二晶圆上，其中第二金属化结构包括牺牲氧化物层与第二金属接点垫；混合接合第一金属化结构至第二金属化结构；在将第一金属化结构与第二金属化结构接合在一起之后，减少第二晶圆的厚度；在减少第二晶圆的厚度之后，图案化并蚀刻第二晶圆以形成微机电系统元件于牺牲氧化物层上；以及在图案化与蚀刻第二晶圆以形成微机电系统元件之后蚀刻牺牲氧化物层，使微机电系统元件沿着轴自由移动。
本发明一实施例提供的微机电系统装置，包括：半导体装置，位于互补式金属氧化物半导体基板上；金属化结构，包括第一金属接点垫，其与互补式金属氧化物半导体基板上的第二金属接点垫的上表面邻接，且金属化结构设置以连接半导体装置至第一金属接点垫与第二金属接点垫，其中第一金属接点垫的第一最外侧侧壁沿着第一轴偏离第二金属接点垫的第一最外侧侧壁，且位于金属化结构中的金属化结构开口其底边界位于金属化结构的最上侧表面与互补式金属氧化物半导体基板的最上侧表面之间；以及微机电系统基板位于金属化结构上，其中可动元件位于微机电系统基板中，且可动元件的最外侧侧壁位于金属化结构开口的最外侧侧壁之内。
附图说明
图1A是本发明一些实施例中，依据改良方法形成用于封装晶圆的微机电系统装置其剖视图。
图1B是一些实施例中，图1A所示的微机电系统装置的一部分的放大剖视图。
图1C是一些实施例中，沿着图1B中线段A-A的部分上视图。
图2至图6是一些实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，接着熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法的一系列剖视图，其中互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
图7是本发明一些实施例中，形成用于封装晶圆的微机电系统装置的改良方法。
图8至图12是一些额外实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，接着熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法的一系列剖视图，其中互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
图13至图17是一些额外实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，接着熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法的一系列剖视图，其中互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
附图标记说明：
A-A 线段
D1 第一接点垫深度
D2 第二接点垫深度
Doff.1 第一偏离深度
Doff.2 第二偏离深度
t1 第一厚度
t2 第二厚度
W1 第一接点垫宽度
W2 第二接点垫宽度
Woff.1 第一偏离宽度
Woff.2 第二偏离宽度
100 微机电系统装置
102 互补式金属氧化物半导体基板
108 栅极堆叠
110 源极
112 漏极
116 导电接点
118 金属化结构
120 导电线路
122 导电通孔
126 层间介电材料
128 金属化结构开口
130、804 气相氢氟酸阻障层
132 微机电系统基板
134、504 可动微机电系统元件
136 盖基板
138 空腔
140、606 介电接合层
142、608、1706 释气层
144 区域
146 第一接点垫
148 第二接点垫
150、408 接合界面
201 互补式金属氧化物半导体集成电路
202 第一金属化结构
204 第一金属化结构的导电垫
206 第一金属化结构的导电线路
208 第一金属化结构的导电通孔
210 第一金属化结构的接点垫
212 第一金属化结构的层间介电材料
214 第一牺牲氧化物层
216 第一气相氢氟酸阻障层
217 微机电系统集成电路
218 微机电系统晶圆
220 第二金属化结构
222 第二金属化结构的层间介电材料
224 第二金属化结构的接点垫
226 第二牺牲氧化物层
228 第二气相氢氟酸阻障层
402 接合的金属化结构
404 接合的接点垫
406 接合的层间介电材料
410 图案化微机电系统晶圆
412 微机电系统元件
414 接合的气相氢氟酸阻障层
416 接合的牺牲氧化物结构
502 接合的金属化结构开口
602、1702 盖晶圆
604 盖晶圆空腔
700 方法
702、704、706、708、710、712 步骤
802 牺牲氧化物层
1704 盖晶圆介电层
具体实施方式
本发明将搭配附图说明如下，其中类似标号可用以标示类似元件，且附图中的结构不必依比例示出。应理解的是，后续详述内容与对应附图并非用以局限本发明，而详述内容与附图仅提供一些例子以说明发明概念。
下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
一些微机电系统装置如加速规或陀螺仪，包含配置于空腔中的可动元件以及相邻的固定电极板。可动元件可相对于固定电极板移动或固定，以回应外在刺激如加速度、压力、或重力。通过耦接至可动元件与固定电极板的电容，可检测可动元件与固定电极板之间的距离变化，并将距离变化传输至测量电路以用于后续处理。
一些微机电系统装置如加速规或陀螺仪，需要密封的空腔以得最佳效能。举例来说，微机电系统装置包含密封空腔中的可动装置，可让制造商控制围绕可动元件的环境参数(如压力、气体组成、或类似参数)。上述控制可确保微机电系统装置准确测量所欲测量的刺激值，并可增加微机电系统装置的寿命。另一方面，一些微机电系统装置如气体感测器或湿度感测器，则需开放至周围环境的非密封环境，以准确测量所欲测量的刺激值。
在依据一些方法形成微机电系统装置时，可形成盖晶圆(又称作盖基板)，其可配置于微机电系统晶圆(又称作微机电系统基板)上。微机电系统晶圆可包含多个微机电系统装置。盖晶圆接合至微机电系统晶圆的方法，通常为熔融接合。在一例中，共熔接合子结构可形成于微机电系统晶圆的表面上。在盖晶圆与微机电系统晶圆接合在一起后，更形成微机电系统装置于微机电系统晶圆中。举例来说，微机电系统装置的形成方法可采用多种图案化与蚀刻方法，以产生可动元件。
在一些实施例中，在盖晶圆与微机电系统晶圆接合在一起之后，可将互补式金属氧化物半导体晶圆(又称作互补式金属氧化物半导体基板)接合至微机电系统晶圆。互补式金属氧化物半导体晶圆可包含支援逻辑元件以用于相关的微机电系统装置。互补式金属氧化物半导体晶圆接合至微机电系统晶圆的方法，通常采用共熔接合子结构以用于共熔接合。互补式金属氧化物半导体晶圆接合至微机电系统基板后，将晶圆切割成晶粒并完成封装，且每一晶粒包含至少一微机电系统装置。
微机电系统装置因可动或弹性部分，而具有多个制作上的挑战。在制作现有的互补式金属氧化物半导体电路，不会面临上述挑战。挑战的一为在确保密封品质及电性的前提下，增加每小时可接合的微机电系统晶圆数目。另一挑战为限制晶圆封装时可能发生的层叠准确性不佳所造成的负面效果。举例来说，一般的微机电系统晶圆级封装(以共熔接合将盖晶圆接合至微机电晶圆)中，共熔接合材料如锗必需位于盖晶圆与微机电系统晶圆之间，且微机电系统晶圆必需包含特定材料如铝铜以确保共熔工艺。接着在相对高温与高压下进行共熔接合工艺。由于这些工艺参数，每小时可进行共熔接合工艺的微机电系统晶圆数目相对少量(比如每小时1至2片晶圆)，因此增加微机电系统装置的制作成本。此外，共熔接合工艺的工艺参数难以确保准确的层叠控制，并需较大的层叠校正(如8至10微米)，这都会使微机电系统装置中的关键尺寸受限而难以缩小。如此一来，用于晶圆级封装的方法若能达到密封品质及电性，同时增加每小时接合的晶圆数目与增加层叠控制，则可改良微机电系统装置的可信度与成本。
本发明实施例关于用于封装晶圆的改良方法及相关装置，其可增加每小时形成的微机电系统装置的数目(比如每小时5至10片晶圆)，并改善微机电系统晶圆封装的层叠(overlay)准确度(比如小于或等于1微米的层叠校正)。在一些实施例中，方法包括形成第一金属化结构于互补式金属氧化物半导体晶圆上，并形成第二金属化结构于微机电系统晶圆上。第一金属化结构包含第一牺牲氧化物层、第一金属接点垫、以及第一层间介电材料。第二金属化结构包含第二牺牲氧化物层、第二金属接点垫、与第二层间介电材料。接着将第一金属化结构的上表面混合接合至第二金属化结构的上表面。在将第一金属化结构与第二金属化结构接合在一起之后，可形成微机电系统装置于微机电系统晶圆中，且其形成方法可为图案化微机电系统晶圆后，接着蚀刻第一与第二牺牲层。在形成微机电系统装置于微机电系统晶圆中之后，将盖晶圆熔融接合至微机电系统晶圆。综上所述，由于改良的方法省略一般微机电系统晶圆封装工艺的共熔接合，因此可增加每小时形成的微机电系统装置数目，并改良晶圆封装的层叠准确度。
图1A是本发明一些实施例中，依据改良方法形成用于封装晶圆的微机电系统装置100其剖视图。
如图1A所示，微机电系统装置100包含互补式金属氧化物半导体基板102。互补式金属氧化物半导体基板102可包含任何种类的半导体主体如单晶硅/互补式金属氧化物半导体基体、硅锗、绝缘层上硅、或类似物。互补式金属氧化物半导体基板102亦可包含一或多个半导体装置如晶体管、电阻、二极管、或类似物。在一些实施例中，半导体装置位于前段工艺中的互补式金属氧化物半导体基板102的上及/或之中。举例来说，半导体装置可为晶体管，其可包含栅极堆叠108(如金属栅极位于高介电常数的介电层上)，其位于互补式金属氧化物半导体基板102上，并位于源极110与漏极112之间。源极110与漏极112位于互补式金属氧化物半导体基板102中。
金属化结构118位于互补式金属氧化物半导体基板102上。在一些实施例中，金属化结构118形成于后段工艺中。金属化结构118可包含多个导电结构，比如形成于层间介电材料126中的导电接点116、导电线路120、导电通孔122、与第二接点垫148。导电结构可包含金属如铜、铝、金、银、或其他合适金属。层间介电材料126可包含氧化硅或其他合适氧化物如低介电常数介电材料。
导电接点116设置以电性耦接半导体装置(如栅极、源极、漏极、或类似物)的一部分至导电线路120。在一些实施例中，金属化结构118可包含一或多个金属层(第一金属层、第二金属层、以此类推)彼此相叠。每一金属层可包含导电线路120，且导电通孔122可连接第一金属层的导电线路120至第二金属层的导电线路120。一些导电通孔122连接导电线路120至第二接点垫148。在一些实施例中，多个第二接点垫148位于金属化结构118中。在一些实施例中，第二接点垫148可完全围绕金属化结构开口128。在其他实施例中，封环(未图示)可围绕金属化结构开口128。第二接点垫148的上表面，可与金属化结构118及层间介电材料126的上表面共平面。
此外，金属化结构开口128位于金属化结构118中。金属化结构118的上侧表面可定义金属化结构开口128的底边界。金属化结构118的侧壁可定义金属化结构开口128的侧边界。金属化结构开口128的顶边界可与金属化结构118的最上侧表面共平面。在一些实施例中，金属化结构开口128的底边界，位于金属化结构118的最上侧表面与互补式金属氧化物半导体基板102的最上侧表面之间。在一些实施例中，气相氢氟酸阻障层130沿着金属化结构118的侧壁，并位于金属化结构118的上侧表面的一部分上。金属化结构118的侧壁定义金属化结构开口128的侧边界，而金属化结构118的上侧表面定义金属化结构开口128的底边界。在其他实施例中，气相氢氟酸阻障层130可位于金属化结构118的整个上侧表面上，且金属化结构118的上侧表面定义金属化结构开口128的底边界。
微机电系统基板132包含可动微机电系统元件134于金属化结构118上。微机电系统基板132可包含任何种类的半导体主体(比如硅/互补式金属氧化物半导体基体、硅锗、绝缘层上硅、或类似物)。在多种实施例中，微机电系统基板132可包含一或多个微机电系统装置，其具有与固定电极板相邻的可动微机电系统元件134。举例来说，一些实施例的微机电系统装置可为加速规、陀螺仪、数字指南针、及/或压力感测器。
在一些实施例中，包含空腔138的盖基板136位于微机电系统基板132上。盖基板136的上侧表面，可定义空腔138的底边界。盖基板136的侧壁可定义空腔138的侧边界。空腔138的顶边界，可与盖基板136的最上侧表面共平面。盖基板136可包含任何种类的半导体主体(比如硅/互补式金属氧化物半导体基体、硅锗、绝缘层上硅、或类似物)。介电接合层140可位于盖基板136与微机电系统基板132之间。在一些实施例中，介电接合层140可包含氧化物如氧化硅。在其他实施例中，盖基板136可接合至微机电系统基板132而不需介电接合层140。
在多种实施例中，释气层142可位于盖基板136的上侧表面上，且盖基板的136的上侧表面定义空腔138的底边界。在一些实施例中，释气层142可包含介电材料如氧化硅。在其他实施例中，释气层142可包含多晶硅或任何合适金属。举例来说，释气层142可包含位于盖基板136其上侧表面的一部分上的介电材料，且盖基板136的上侧表面定义空腔138的底边界。在其他实施例中，释气层142可沿着盖基板136的整个侧壁并位于盖基板136的整个上侧表面上。盖基板136的侧壁定义空腔138的侧边界，而盖基板136的上侧表面定义空腔138的底边界。释气层142设置以调整空腔138中的最终压力。通过改变释气层142的厚度或释气层142覆盖的面积，可控制空腔138中的最终压力。
在一些实施例中，金属化结构118可包含第一部分(如接合界面150下的部分)与第二部分(如接合界面150上的部分)。举例来说，金属化结构118包含的第一部分可沿着接合界面150，混合接合至金属化结构118包含的第二部分。在一些实施例中，在金属化结构118的第一部分混合接合至金属化结构118的第二部分之前，金属化结构118的第一部分可形成于互补式金属氧化物半导体基板102上，而金属化结构118的第二部分可形成于微机电系统晶圆上。接合界面150可包含第一接点垫146与第二接点垫148之间的金属至金属接合。此外，接合界面150可包含层间介电材料126的第一部分与层间介电材料126的第二部分之间的非金属至非金属的接合。此外，一些实施例中的接合界面150可包含气相氢氟酸阻障层130的第一部分与气相氢氟酸阻障层130的第二部分之间的接合。通过接合界面150，可改善每小时形成的微机电系统装置数目，以及与微机电系统装置相关的层叠准确度。
为了更清楚描绘接合界面150的一些特征，图1B显示接合界面150周围的区域144的放大图。接合界面150可包含第一接点垫146，其具有第一接点垫宽度W1。接合界面150亦可包含第二接点垫148，其具有第二接点垫宽度W2。在一些实施例中，第一接点垫宽度W1可实质上等于第二接点垫宽度W2。在其他实施例中，第一接点垫宽度W1可不同于第二接点垫宽度W2。在多种实施例中，由于接合第一接点垫146与第二接点垫148时对不准，第一接点垫146的第一侧壁与第二接点垫148的第一侧壁之间具有第一偏离宽度Woff.1，且第一接点垫146的第二侧壁与第二接点垫148的第二侧壁之间具有第二偏离宽度Woff.2。在一些实施例中，第一偏离宽度Woff.1可实质上等于第二偏离宽度Woff.2。在其他实施例中，第一偏离宽度Woff.1可不同于第二偏离宽度Woff.2。
为了进一步清楚说明接合界便150的一些结构，图1C是一些实施例中，沿着图1B中线段A-A的部分上视图。第一接点垫146包含第一接点垫深度D1，而第二接点垫148包含第二接点垫深度D2。在一些实施例中，第一接点垫深度D1可实质上等于第二接点垫深度D2。在其他实施例中，第一接点垫深度D1可不同于第二接点垫深度D2。在多种实施例中，由于接合第一接点垫146与第二接点垫148时对不准，第一接点垫146的第三侧壁与第二接点垫148的第三侧壁之间具有第一偏离深度Doff.1，且第一接点垫146的第四侧壁与第二接点垫148的第四侧壁之间具有第二偏离深度Doff.2。在一些实施例中，第一偏离深度Doff.1可实质上等于第二偏离深度Doff.2。在其他实施例中，第一偏离深度Doff.1可不同于第二偏离深度Doff.2。
此外，层间介电材料126可包含第一部分与第二部分(未图示于图1A至图1C中)，其亦可具有偏离宽度与偏离深度。在一些实施例中，气相氢氟酸阻障层130亦可包含第一部分与第二部分(未图示于图1A至图1C中)，其可具有偏离宽度与偏离深度。
此外，一些实施例中的第一偏离宽度Woff.1与第二偏离宽度Woff.2为沿着x轴定义的偏离，而第一偏离深度Doff.1与第二偏离深度Doff.2为沿着y轴定义的偏离。第一偏离宽度Woff.1可实质上等于第一偏离深度Doff.1。在其他实施例中，第一偏离宽度Woff.1可不同于第一偏离深度Doff.1。在一些实施例中，第二偏离宽度Woff.2可实质上等于第二偏离深度Doff.2。在其他实施例中，第二偏离宽度Woff.2可不同于第二偏离深度Doff.2。
图2至图6是一些实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，再熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法其剖视图。互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
图2是一些实施例中，微机电系统集成电路217(经翻转)位于互补式金属氧化物半导体集成电路201上的剖视图。虽然附图中只有单一的互补式金属氧化物半导体集成电路201与单一的微机电系统集成电路217，但应理解此为简化附图，且互补式金属氧化物半导体基板102与微机电系统晶圆218通常包含多个集成电路。互补式金属氧化物半导体集成电路201可包含第一金属化结构202于互补式金属氧化物半导体基板102上。互补式金属氧化物半导体基板102可包含任何种类的半导体主体如硅/互补式金属氧化物半导体基体、硅锗、绝缘层上硅、或类似物。互补式金属氧化物半导体集成电路201亦可包含一或多个半导体装置于互补式金属氧化物半导体基板102之上或之中。举例来说，一或多个半导体装置可为晶体管，其包含栅极堆叠108(比如金属栅极位于高介电常数介电层上)、源极110、与漏极112。在一些实施例中，互补式金属氧化物半导体基板102的下表面定义互补式金属氧化物半导体集成电路201的下表面。
第一金属化结构202可包含多个导电结构，比如位于第一金属化结构的层间介电材料212之间的第一金属化结构的导电垫204、第一金属化结构的导电线路206、第一金属化结构的导电通孔208、以及第一金属化结构的接点垫210。举例来说，第一金属化结构的导电垫204可耦接栅极堆叠108的栅极至第一金属化结构的导电线路206。在一些实施例中，第一金属化结构202可包含一或多个金属层(比如第一金属层、第二金属层、以此类推)彼此相叠。在一些实施例中，每一金属层可包含一或多个第一金属化结构的导电线路206，与一或多个第一金属化结构的导电通孔208。一些第一金属化结构的导电通孔208耦接第一金属化结构的导电线路206至第一金属化结构的接点垫210，且此第一金属化结构的接点垫210与第一金属化结构202的上侧表面相邻。
此外，一些实施例中的第一金属化结构202包含第一牺牲氧化物层214如氧化硅。第一气相氢氟酸阻障层216可位于第一牺牲氧化物层214与第一金属化结构的层间介电材料212的部分之间。第一气相氢氟酸阻障层216亦可位于第一牺牲氧化物层214其部分或全部的下表面与第一金属化结构的层间介电材料212的部分之间。在一些实施例中，第一气相氢氟酸阻障层216的组成为氧化铝、富含硅的氮化物、钛钨、或非晶硅。在形成第一气相氢氟酸阻障层216之后，可采用半导体沉积工艺(如高密度等离子体化学气相沉积工艺)以形成第一牺牲氧化物层214(如氧化硅)于第一气相氢氟酸阻障层216上。在一些实施例中，可在第一金属化结构202的上表面上进行化学机械研磨工艺，使第一金属化结构202具有实质上平坦的上表面。在一些实施例中，第一金属化结构202的上表面可包含第一金属化结构的接点垫210的上表面、第一气相氢氟酸阻障层216的上表面、第一金属化结构的层间介电材料212的上表面、及/或第一牺牲氧化物层214的上表面。在一些实施例中，第一金属化结构202的上表面定义互补式金属氧化物半导体集成电路201的上表面。
在一些实施例中，微机电系统集成电路217可包含第二金属化结构220于微机电系统晶圆(又称作微机电系统基板)218上。微机电系统晶圆218可包含任何种类的半导体主体(比如硅/互补式金属氧化物半导体基体、硅锗、或类似物)。在一些实施例中，微机电系统晶圆218的下表面定义微机电系统集成电路217的下表面。第二金属化结构220可包含多个导电结构，比如位于第二金属化结构的层间介电材料222中的第二金属化结构的导电接点(未图示)、第二金属化结构的导电线路(未图示)、第二金属化结构的导电通孔(未图示)、与第二金属化接构的接点垫224。举例来说，第二金属化结构的导电接点可耦接半导体装置至第二金属化结构的导电线路。在一实施例中，第二金属化结构220可包含一或多个金属层(比如第一金属层、第二金属层、以此类推)彼此相叠。在一些实施例中，每一金属层可包括一或多个第二金属化结构的导电线路，与一或多个第二金属化结构的导电通孔。一些第二金属化结构的导电通孔将第二金属化结构的导电线路，耦接至与第二金属化结构220的上表面相邻的第二金属化结构的接点垫224。
此外，第二金属化结构220可包含第二牺牲氧化物层226(如氧化硅)。第二气相氢氟酸阻障层228可位于第二牺牲氧化物层226的侧壁，以及第二金属化结构的层间介电材料222的部分之间。第二气相氢氟酸阻障层228亦可位于第二牺牲氧化物层226的部分或全部下表面，以及第二金属化结构的层间介电材料222的部分之间。在一些实施例中，第二气相氢氟酸阻障层228的组成为氧化铝、富含硅的氮化物、钛钨、或非晶硅。在形成第二金属化结构220之后，可在第二金属化结构220的上表面上进行化学机械研磨工艺，使第二金属化结构220具有实质上平坦的上表面。在一些实施例中，第二金属化结构220的上表面可包含第二金属化结构的接点垫224的上表面、第二气相氢氟酸阻障层228的上表面、第二金属化结构的层间介电材料222的上表面、及/或第二牺牲氧化物层226的上表面。在一些实施例中，第二金属化结构220的上表面定义微机电系统集成电路217的上表面。
图3是一些实施例中，将第一金属化结构202的上表面接合至第二金属化结构220的上表面的剖视图。在一些实施例中，可活化(如等离子体活化)第一金属化结构202的上表面与第二金属化结构220的上表面，以制备用于混合接合的上表面。在一些实施例中，亦可清洁前述上表面，比如将上表面暴露至去离子水、暴露至氨水、暴露至稀氢氟酸、及/或采用清洁工具如刷子、超音波清洁器、或类似物。
举例来说，接着可采用光学感测对准第二金属化结构的接点垫224与第一金属化结构的接点垫210。第一金属化结构的层间介电材料212、第一气相氢氟酸阻障层216、与第一牺牲氧化物层214的上表面，分别对准第二金属化结构的层间介电材料222、第二气相氢氟酸阻障层228、与第二牺牲氧化物层226的上表面。在对准步骤后，第一金属化结构202的上表面可接合至第二金属化结构220的上表面，且接合方法可为混合接合。通过在较低温度(如室温)下施加压力一段较短的时间，可在第一金属化结构202的上表面与第二金属化结构220的上表面之间形成较弱的接合。在以较弱的接合将上述上表面接合在一起之后，可在较高温度(如400℃至1000℃之间)下对接合的晶圆进行退火工艺(比如炉退火)以确保适当的接合强度，端视位于第一金属化结构202与第二金属化结构220中材料的化学组成而定。
混合接合工艺可在第一金属化结构的接点垫210与第二金属化结构的接点垫224之间，形成金属至金属的接合。在第二金属化结构的层间介电材料222与第一金属化结构的层间介电介电材料212之间，亦可形成非金属至非金属的接合。此外，一些实施例在第一气相氢氟酸阻障层216与第二气相氢氟酸阻障层228之间形成接合。混合接合并非形成单一种类的接合，而是搭配其他种类的晶圆对晶圆接合(比如熔融接合)，因此可在单一的接合工艺中形成两种不同种类的接合。
图4是一些实施例中，将第一金属化结构202接合至第二金属化结构220之后，薄化、图案化、并蚀刻微机电系统晶圆218以形成图案化微机电系统晶圆410的剖视图。在一些实施例中，可自微机电系统晶圆218的下表面进行薄化步骤，使微机电系统晶圆218的厚度自第一厚度t1薄化至第二厚度t2。举例来说，微机电系统晶圆218的厚度的薄化方法，可为湿蚀刻、干蚀刻、及/或化学机械研磨。可对微机电系统晶圆218进行后续的化学机械研磨工艺，以修正的前薄化工艺造成的任何损伤，并确保微机电系统晶圆218的下表面实质上平滑。在一些实施例中，接着可采用高密度等离子体化学气相沉积工艺，沉积氧化物层(未图示)如氧化硅、氮氧化硅、或氮化硅于微机电系统晶圆218上。接着可对氧化物层(未图示)进行化学机械研磨工艺，以确保氧化物层的上表面实质上平滑。
微机电系统晶圆218经图案化与蚀刻后，形成图案化微机电系统晶圆410。图案化微机电系统晶圆410包含微机电系统元件412，其可为检测质量块(proof mass)。在一些实施例中，微机电系统元件412的形成方法可为施加光刻胶(如旋转涂布)至薄化的微机电系统晶圆218其下表面。接着以穿过掩模的光源(如紫外光)照射并图案化光刻胶。接着对薄化的微机电系统晶圆218进行蚀刻工艺(比如等离子体蚀刻、湿蚀刻、或上述的组合)，以形成微机电系统元件412。
图4亦显示第一金属化结构202与第二金属化结构220接合在一起，以形成接合的金属化结构402。在一些实施例中，接合的金属化结构402包含位于接合的层间介电材料406中的接合的接点垫404、接合的气相氢氟酸阻障层414、接合的牺牲氧化物结构416、第一金属化结构的导电垫204、第一金属化结构的导电线路206、与第一金属化结构的导电通孔208。接合的牺牲氧化物结构416包含在接合界面408接合在一起的第一牺牲氧化物层214与第二牺牲氧化物层226。接合的气相氢氟酸阻障层414包含在接合界面408接合在一起的第一气相氢氟酸阻障层216与第二气相氢氟酸阻障层228。接合的层间介电材料406包含在接合界面408接合在一起的第一金属化结构的层间介电材料212与第二金属化结构的层间介电材料222。接合的接点垫404包含在接合界面408接合在一起的第一金属化结构的接点垫210与第二金属化结构的接点垫224。
在一些实施例中，接合的接点垫404其侧壁的第一部分(比如低于接点接面408的部分)与第二部分(比如高于接点接面408的部分)具有偏离宽度。举例来说，接合的接点垫404的第一部分可具有第一接点垫宽度W1，而接合的接点垫404的第二部分可具有第二接点垫宽度W2。在一些实施例中，第一接点垫宽度W1可实质上等于第二接点垫宽度W2。在其他实施例中，第一接点垫宽度W1可不同于第二接点垫宽度W2。在多种实施例中，由于接合第一金属化结构的接点垫210与第二金属化结构的接点垫224时对不准，接合的接点垫404其第一部分的第一侧壁与接合的接点垫404其第二部分的第一侧壁具有第一偏离宽度Woff.1；且接合的接点垫404其第一部分的第二侧壁与接合的接点垫404其第二部分的第二侧壁具有第二偏离宽度Woff.2。在一些实施例中，第一偏离宽度Woff.1可实质上等于第二偏离宽度Woff.2。在其他实施例中，第一偏离宽度Woff.1可不同于第二偏离宽度Woff.2。每一接合的结构(如接合的接点垫404、接合的气相氢氟酸阻障层414、及/或接合的牺牲氧化物结构416)，可能具有偏离的侧壁。
此外，一些实施例中接合的接点垫404其第一部分具有第一接点垫深度D1，且接合的接点垫404其第二部分具有第二接点垫深度D2。在一些实施例中，第一接点垫深度D1可实质上等于第二接点垫深度D2。在其他实施例中，第一接点垫深度D1可实质上不同于第二接点垫深度D2。在多种实施例中，由于接合第一金属化结构的接点垫210与第二金属化结构的接点垫224时对不准，接合的接点垫404其第一部分的第三侧壁与接合的接点垫404其第二部分的第三侧壁具有第一偏离深度Doff.1；且接合的接点垫404其第一部分的第四侧壁与接合的接点垫404其第二部分的第四侧壁具有第二偏离深度Doff.2。在一些实施例中，第一偏离深度Doff.1可实质上等于第二偏离深度Doff.2。在其他实施例中，第一偏离深度Doff.1可实质上不同于第二偏离深度Doff.2。
图5是一些实施例中，在接合的金属化结构402中形成接合的金属化结构开口502，以产生可动微机电系统元件504。举例来说，在形成图案化微机电系统晶圆410之后，可采用氢氟酸的蚀刻工艺(气相或湿式)移除接合的牺牲氧化物结构416，以形成接合的金属化结构开口502。在其他实施例中，可采用其他蚀刻工艺移除接合的牺牲氧化物结构416。通过形成接合的金属化结构开口502，能形成可动微机电系统元件504，其可沿着轴自由移动。
图6是一些实施例中，将盖晶圆602熔融接合至图案化微机电系统晶圆410的下表面的剖视图。盖晶圆602可包含任何种类的半导体主体(比如硅/互补式金属氧化物半导体基体、硅锗、绝缘层上硅、或类似物)。盖晶圆602可包含盖晶圆空腔604。盖晶圆602的上表面可定义盖晶圆空腔604的底边界。盖晶圆602的侧壁可定义盖晶圆空腔604的侧边界。盖晶圆空腔604的顶边界可与盖晶圆602的最上侧表面共平面。盖晶圆604可确保可动微机电系统元件能沿着轴自由移动。
在一些实施例中，释气层608可位于盖晶圆602的上侧表面上，且盖晶圆602的上侧表面定义盖晶圆空腔604的底边界。释气层608可包含多晶硅或任何合适金属。在一些实施例中，释气层608可包含介电材料如氧化硅。举例来说，一些实施例的介电层可位于盖晶圆602的上侧表面的一部分上，且盖晶圆602的上侧表面定义盖晶圆空腔604的底边界。在其他实施例中，释气层608可沿着盖晶圆602的整个侧壁与整个上侧表面，盖晶圆602的整个侧壁定义盖晶圆空腔604的侧边界，且盖晶圆602的上侧表面定义盖晶圆空腔604的底边界。在将盖晶圆602熔融接合至图案化微机电系统晶圆410之后，释气层608可调整盖晶圆空腔604中的最终压力。通过改变释气层608的厚度，可控制盖晶圆空腔604中的最终压力。
在熔融接合之前，一些实施例可将介电接合层606(如氧化硅)置于盖晶圆602上。在其他实施例中，盖晶圆602可熔融接合至图案化微机电系统晶圆410，而不需介电接合层606。举例来说，在形成介电接合层606于盖晶圆602上之后，翻转盖晶圆如图6所示，并在图案化微机电系统晶圆410上对准盖晶圆。举例来说，接着可采用对准真空熔融接合法，将盖晶圆602熔融接合至图案化微机电系统晶圆410。为确保接合力恰当，可对接合的图案化微机电系统晶圆410与盖晶圆602进行较高温的退火工艺(如炉退火)，端视图案化微机电系统晶圆410与盖晶圆602的化学组成(比如硅-氧化硅，或硅-硅)而定。与混合接合工艺不同，熔融接合工艺在单一的接合工艺中形成单一种类的接合。当盖晶圆602接合至微机电系统晶圆410，可将晶圆切割成晶粒并完成封装，且每一晶粒包含至少一微机电系统装置。
图7是本发明一些实施例中，以改良方法形成微机电系统装置以用于封装晶圆的方法700。在说明及/或附图中，方法700与其他方法为一系列的步骤或事件，但应理解这些步骤或事件的说明顺序并非用以局限本发明。举例来说，一些步骤可依不同顺序进行，及/或与其他步骤或事件同时进行，而不需依说明及/或图示的顺序。此外，本发明的一或多个实施例不需进行说明中所有的步骤，且可在一或多个分开的步骤及/或阶段中执行此处所述的一或多个步骤。
在步骤702中，形成第一金属化结构于互补式金属氧化物半导体晶圆上。步骤702的例子可参考前述的图2。
在步骤704中，形成第二金属化结构于微机电系统晶圆上。步骤704的例子可参考前述的图2。
在步骤706中，混合接合第一金属化结构的上侧表面至第二金属化结构的上侧表面。步骤706的例子可参考前述的图3。
在步骤708中，图案化与蚀刻微机电系统晶圆，以形成微机电系统元件。步骤708的例子可参考前述的图4。
在步骤710中，移除第一牺牲氧化物层与第二牺牲氧化物层。步骤710的例子可参考前述的图5。
在步骤712中，熔融接合盖晶圆至微机电系统晶圆的下表面。步骤712的例子可参考前述的图6。
图8至图12是一些额外实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，再熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法其剖视图。互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
图8是一些额外实施例中，微机电系统集成电路217(已翻转)位于互补式金属氧化物半导体集成电路201上的剖视图。如图所示，牺牲氧化物层802形成于第二金属化结构220中，但不位于第一金属化结构202中。在一些实施例中，气相氢氟酸阻障层804可形成于牺牲氧化物层802的侧壁与第二金属化结构的层间介电材料222之间。在其他实施例中，气相氢氟酸阻障层804亦可形成于牺牲氧化物层802的上表面上，及/或第二金属化结构220的上表面的一部分上。
图9是一些额外实施例中，将第一金属化结构202的上表面接合至第二金属化结构220的上表面的剖视图。如图所示，以混合接合将第一金属化结构202的上表面与第二金属化结构220接合在一起。在一些实施例中，由于牺牲氧化物层802只形成在第二金属化结构220中，因此牺牲氧化物层802的上表面与气相氢氟酸阻障804的上表面，可接合至第一金属化结构的层间介电材料212的上表面。
图10是一些额外实施例中，将第一金属化结构202接合至第二金属化结构220之后，薄化、图案化、并蚀刻微机电系统晶圆218，以形成图案化微机电系统晶圆410的剖视图。
图11是一些实施例中，形成接合的金属化结构开口502于接合的金属化结构402中，以产生可动微机电系统元件504的剖视图。举例来说，在形成图案化微机电系统晶圆410之后，可经由氢氟酸蚀刻工艺(如气相或湿式)移除牺牲氧化物层802，以形成接合的金属化结构开口502。在其他实施例中，可采用其他蚀刻工艺移除牺牲氧化物层802。通过形成接合的金属化结构开口502，形成可动微机电系统元件504，且其可沿着轴自由移动。
图12是一些额外实施例中，将盖晶圆602熔融接合至图案化微机电系统晶圆410的下表面的剖视图。
图13至图17是一些额外实施例中，先混合接合互补式金属氧化物半导体晶圆至微机电系统晶圆，接着熔融接合盖晶圆至微机电系统晶圆以形成微机电系统装置的方法其剖视图。互补式金属氧化物半导体晶圆包含数个互补式金属氧化物半导体集成电路，而微机电系统晶圆包含数个微机电系统集成电路。
图13是一些额外实施例中，位于互补式金属氧化物半导体集成电路201上的微机电系统集成电路217(经翻转后)的剖视图。
图14是一些额外实施例中，将第一金属化结构202的上表面接合至第二金属化结构220的上表面的剖视图。
图15是一些实施例中，将第一金属化结构202接合至第二金属化结构220之后，薄化、图案化、及蚀刻微机电系统晶圆218以形成图案化微机电系统晶圆410的剖视图。
图16是一些额外实施例中，形成接合的金属化结构开口502于接合的金属化结构402中，以产生可动微机电系统元件504的剖视图。
图17是一些额外实施例中，熔融接合至图案化微机电系统晶圆410的下表面的盖晶圆1702其剖视图。如图所示的一些实施例中，盖晶圆介电层1704(如氧化硅)可形成于盖晶圆1702上。举例来说，盖晶圆介电层1704形成于盖晶圆1702的上表面的方法，可为原子层沉积、物理气相沉积、化学气相沉积、或等离子体增强化学气相沉积。在形成盖晶圆介电层1704之后，可经由多种半导体工艺(如光刻光刻搭配干/湿蚀刻)形成盖晶圆空腔604于盖晶圆1702与盖晶圆介电层1704中。在一些实施例中，释气层1706可形成于盖晶圆介电层1704的上表面上、沿着盖晶圆1702的侧壁(其定义盖晶圆空腔604的侧边界)、及/或盖晶圆1702的上侧表面(其定义盖晶圆空腔604的底边界)上。
如此一来，由上述内容可理解本发明关于封装晶圆的改良方法与相关装置，其可增加每小时生产的微机电系统装置数目，并改良微机电系统晶圆封装的层叠准确度。
在一实施例中，微机电系统的封装方法包括：形成第一金属化结构于互补式金属氧化物半导体晶圆上，其中第一金属化结构包括第一牺牲氧化物层与一第一金属接点垫。形成第二金属化结构于微机电系统晶圆上，其中第二金属化结构包括第二牺牲氧化物层与第二金属接点垫。将第一金属化结构接合至第二金属化结构，其中第一牺牲氧化物层的上侧表面接合至第二牺牲氧化物层的上侧表面，且第一金属接点垫的上侧表面接合至第二金属接点垫的上侧表面。在将第一金属化结构与第二金属化结构接合在一起之后，图案化并蚀刻微机电系统晶圆。在将第一金属化结构与第二金属化结构接合在一起之后，移除第一牺牲氧化物层与第二牺牲氧化物层，以形成可动微机电系统元件。
在一实施例中，上述微机电系统的封装方法中第一金属化结构接合至第二金属化结构的方法为混合接合，其中混合接合形成非金属至非金属接合于第一牺牲氧化物层的上侧表面与第二牺牲氧化物层的上侧表面之间，以及金属至金属接合于第一金属接点垫的上侧表面与第二金属接点垫的上侧表面之间。
在一实施例中，上述微机电系统的封装方法还包括在移除第一牺牲氧化物层与第二牺牲氧化物层之后，将盖晶圆接合至微机电系统晶圆的下表面，其中盖晶圆包括盖晶圆空腔。
在一实施例中，上述微机电系统的封装方法中盖晶圆接合至微机电系统晶圆的方法为熔融接合。
在一实施例中，上述微机电系统的封装方法中移除第一牺牲氧化物层与第二牺牲氧化物层的步骤采用气相氢氟酸蚀刻。
在一实施例中，上述微机电系统的封装方法还包括在将盖晶圆接合至微机电系统晶圆之前，形成介电接合层于盖晶圆上，其中介电接合层的上表面接合至微机电系统晶圆。
在一实施例中，上述微机电系统的封装方法还包括形成释气层于盖晶圆空腔的底部上，其中释气层的最外侧侧壁与盖晶圆空腔的侧壁之间隔有宽度。
在一实施例中，上述微机电系统的封装方法中第一金属化结构包括第一气相氢氟酸阻障层沿着第一牺牲氧化物层的侧壁与部分下表面，且第二金属化结构包括第二气相氢氟酸阻障层沿着第二牺牲氧化物层的侧壁与部分下表面。
在其他实施例中，微机电系统的封装方法包括：形成第一金属化结构于第一晶圆上，其中第一金属化结构包括一第一金属接点垫。形成第二金属化结构于第二晶圆上，其中第二金属化结构包括牺牲氧化物层与第二金属接点垫。混合接合第一金属化结构至第二金属化结构。在将第一金属化结构与第二金属化结构接合在一起之后，减少第二晶圆的厚度。在减少第二晶圆的厚度之后，图案化并蚀刻第二晶圆以形成微机电系统元件于牺牲氧化物层上。在图案化与蚀刻第二晶圆以形成微机电系统元件之后蚀刻牺牲氧化物层，使微机电系统元件沿着轴自由移动。
在一实施例中，上述微机电系统的封装方法还包括在蚀刻牺牲氧化物层之后，将第三晶圆接合至第二晶圆的底部，其中第三晶圆包括第三晶圆空腔。
在一实施例中，上述微机电系统的封装方法中第三晶圆接合至第二晶圆的方法为熔融接合。
在一实施例中，上述微机电系统的封装方法还包括形成释气层于第三晶圆空腔的底部上，其中释气层的最外侧侧壁与第三晶圆空腔的侧壁之间隔有宽度。
在一实施例中，上述微机电系统的封装方法还包括形成第三晶圆介电层于第三晶圆上；以及在将第三晶圆接合至第二晶圆之前，形成介电接合层于第三晶圆上。
在一实施例中，上述微机电系统的封装方法中第二金属化结构包括气相氢氟酸阻障层沿着牺牲氧化物层的侧壁。
在一实施例中，上述微机电系统的封装方法中牺牲氧化物层的蚀刻方法为气相氢氟酸蚀刻。
在一些实施例中，微机电系统装置包括半导体装置，位于互补式金属氧化物半导体基板上。金属化结构，包括第一金属接点垫，其与互补式金属氧化物半导体基板上的第二金属接点垫的上表面邻接，且金属化结构设置以连接半导体装置至第一金属接点垫与第二金属接点垫，其中第一金属接点垫的第一最外侧侧壁沿着第一轴偏离第二金属接点垫的第一最外侧侧壁。位于金属化结构中的金属化结构开口其底边界位于金属化结构的最上侧表面与互补式金属氧化物半导体基板的最上侧表面之间。微机电系统基板位于金属化结构上，其中可动元件位于微机电系统基板中，且可动元件的最外侧侧壁位于金属化结构开口的最外侧侧壁之内。
在一实施例中，上述微机电系统装置的第一金属接点垫的第二最外侧侧壁沿着第二轴偏离第二金属接点垫的第二最外侧侧壁，且第二轴垂直于第一轴。
在一实施例中，上述微机电系统装置的第一金属接点垫的最上侧表面定义金属化结构的最上侧表面。
在一实施例中，上述微机电系统装置的可动元件的最下侧表面与金属化结构的最上侧表面共平面。
在一实施例中，上述微机电系统装置还包括：盖基板，包括盖晶圆空腔于金属化结构上，其中可动元件的最外侧侧壁位于盖晶圆空腔的最外侧侧壁之内。
本发明已以数个实施例公开如上，以利本技术领域中技术人员理解本发明。本技术领域中技术人员可采用本发明实施例为基础，设计或调整其他工艺与结构，用以实施实施例的相同目的，及/或达到实施例的相同优点。本技术领域中技术人员应理解上述等效置换并未偏离本发明的构思与范围，并可在未偏离本发明的构思与范围下进行这些不同的改变、置换、与调整。

Claims (10)

1.一种微机电系统的封装方法，包括：
形成一第一金属化结构于一互补式金属氧化物半导体晶圆上，其中该第一金属化结构包括一第一牺牲氧化物层与一第一金属接点垫；
形成一第二金属化结构于一微机电系统晶圆上，其中该第二金属化结构包括一第二牺牲氧化物层与一第二金属接点垫；
将该第一金属化结构接合至该第二金属化结构，其中该第一牺牲氧化物层的上侧表面接合至该第二牺牲氧化物层的上侧表面，且该第一金属接点垫的上侧表面接合至该第二金属接点垫的上侧表面；
在将该第一金属化结构与该第二金属化结构接合在一起之后，图案化并蚀刻该微机电系统晶圆；以及
在将该第一金属化结构与该第二金属化结构接合在一起之后，移除该第一牺牲氧化物层与该第二牺牲氧化物层，以形成一可动微机电系统元件。
2.如权利要求1所述的微机电系统的封装方法，其中该第一金属化结构接合至该第二金属化结构的方法为一混合接合，其中该混合接合形成一非金属至非金属接合于该第一牺牲氧化物层的上侧表面与该第二牺牲氧化物层的上侧表面之间，以及一金属至金属接合于该第一金属接点垫的上侧表面与该第二金属接点垫的上侧表面之间。
3.如权利要求2所述的微机电系统的封装方法，还包括在移除该第一牺牲氧化物层与该第二牺牲氧化物层之后，将一盖晶圆接合至该微机电系统晶圆的下表面，其中该盖晶圆包括一盖晶圆空腔，其中該蓋晶圓接合至該微機電系統晶圓的方法為一熔融接合。
4.如权利要求3所述的微机电系统的封装方法，其中移除该第一牺牲氧化物层与该第二牺牲氧化物层的步骤采用气相氢氟酸蚀刻。
5.如权利要求4所述的微机电系统的封装方法，还包括在将该盖晶圆接合至该微机电系统晶圆之前，形成一介电接合层于该盖晶圆上，其中该介电接合层的上表面接合至该微机电系统晶圆。
6.如权利要求5所述的微机电系统的封装方法，还包括形成一释气层于该盖晶圆空腔的底部上，其中该释气层的最外侧侧壁与该盖晶圆空腔的侧壁之间隔有一宽度。
7.如权利要求6所述的微机电系统的封装方法，其中该第一金属化结构包括一第一气相氢氟酸阻障层沿着该第一牺牲氧化物层的侧壁与部分下表面，且其中该第二金属化结构包括一第二气相氢氟酸阻障层沿着该第二牺牲氧化物层的侧壁与部分下表面。
8.一种微机电系统的封装方法，包括：
形成一第一金属化结构于一第一晶圆上，其中该第一金属化结构包括一第一金属接点垫；
形成一第二金属化结构于一第二晶圆上，其中该第二金属化结构包括一牺牲氧化物层与一第二金属接点垫；
混合接合该第一金属化结构至该第二金属化结构；
在将该第一金属化结构与该第二金属化结构接合在一起之后，减少该第二晶圆的厚度；
在减少该第二晶圆的厚度之后，图案化并蚀刻该第二晶圆以形成一微机电系统元件于该牺牲氧化物层上；以及
在图案化与蚀刻该第二晶圆以形成该微机电系统元件之后蚀刻该牺牲氧化物层，使该微机电系统元件沿着轴自由移动。
9.一种微机电系统装置，包括：
一半导体装置，位于一互补式金属氧化物半导体基板上；
一金属化结构，包括一第一金属接点垫，其与该互补式金属氧化物半导体基板上的一第二金属接点垫的上表面邻接，且该金属化结构设置以连接该半导体装置至该第一金属接点垫与该第二金属接点垫，其中该第一金属接点垫的第一最外侧侧壁沿着一第一轴偏离该第二金属接点垫的第一最外侧侧壁，且位于该金属化结构中的一金属化结构开口其底边界位于该金属化结构的最上侧表面与该互补式金属氧化物半导体基板的最上侧表面之间；以及
一微机电系统基板位于该金属化结构上，其中一可动元件位于该微机电系统基板中，且该可动元件的最外侧侧壁位于该金属化结构开口的最外侧侧壁之内。
10.如权利要求9所述的微机电系统装置，还包括：
一盖基板，包括一盖晶圆空腔于该金属化结构上，其中该可动元件的最外侧侧壁位于该盖晶圆空腔的最外侧侧壁之内。
CN201810404016.7A 2017-09-27 2018-04-28 微机电系统装置与微机电系统的封装方法 Active CN109553065B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762563977P 2017-09-27 2017-09-27
US62/563,977 2017-09-27
US15/855,449 US10294098B2 (en) 2017-09-27 2017-12-27 Method for manufacturing a MEMS device by first hybrid bonding a CMOS wafer to a MEMS wafer
US15/855,449 2017-12-27

Publications (2)

Publication Number Publication Date
CN109553065A true CN109553065A (zh) 2019-04-02
CN109553065B CN109553065B (zh) 2020-11-17

Family

ID=65806408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810404016.7A Active CN109553065B (zh) 2017-09-27 2018-04-28 微机电系统装置与微机电系统的封装方法

Country Status (4)

Country Link
US (1) US10294098B2 (zh)
KR (1) KR102137103B1 (zh)
CN (1) CN109553065B (zh)
TW (1) TWI675444B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110255489A (zh) * 2019-05-31 2019-09-20 武汉大学 一种三维单片集成传感器系统
TWI717101B (zh) * 2019-07-25 2021-01-21 台灣積體電路製造股份有限公司 微機電系統裝置及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10745268B2 (en) 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method of stiction prevention by patterned anti-stiction layer
US10923525B2 (en) * 2017-07-12 2021-02-16 Meridian Innovation Pte Ltd CMOS cap for MEMS devices
US11220423B2 (en) * 2018-11-01 2022-01-11 Invensense, Inc. Reduced MEMS cavity gap
US10843920B2 (en) * 2019-03-08 2020-11-24 Analog Devices International Unlimited Company Suspended microelectromechanical system (MEMS) devices
CN110164840A (zh) * 2019-05-28 2019-08-23 罕王微电子（辽宁）有限公司 一种集成电路与微机电系统的直接键合装置及制备工艺
US11365115B2 (en) 2019-09-03 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric anti-stiction structure for microelectromechanical systems
US11198606B2 (en) * 2019-09-23 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for microelectromechanical systems (MEMS) devices to control pressure at high temperature
US11371133B2 (en) * 2020-07-17 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Undercut-free patterned aluminum nitride structure and methods for forming the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100291410A1 (en) * 2009-05-13 2010-11-18 Spatial Photonics, Inc. Corrosion Protection and Lubrication of MEMS Devices
CN103145088A (zh) * 2013-03-23 2013-06-12 安徽北方芯动联科微系统技术有限公司 Mems芯片及其圆片级封装的盖板接地方法
CN103879952A (zh) * 2012-12-19 2014-06-25 中国科学院上海微系统与信息技术研究所 Mems器件真空封装结构的制作方法
US20140353774A1 (en) * 2013-06-04 2014-12-04 Invensense, Inc. Methods for stiction reduction in mems sensors
US20150111332A1 (en) * 2013-01-25 2015-04-23 MCube Inc. Method and device of mems process control monitoring and packaged mems with different cavity pressures
CN105480935A (zh) * 2014-10-07 2016-04-13 因文森斯公司 包括不同受控压力下的多个腔的cmos-mems集成装置以及制造方法
CN106575673A (zh) * 2014-06-16 2017-04-19 因森斯股份有限公司 密封腔体中的独立式和非独立式的基于金属和金属合金的mems结构的晶片级单片cmos集成及其形成方法
CN106586943A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 用于寄生电容器的层间多晶硅连接件以及管芯尺寸改进

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958846B2 (en) 2002-11-26 2005-10-25 Reflectivity, Inc Spatial light modulators with light absorbing areas
US7372074B2 (en) 2005-10-11 2008-05-13 Honeywell International, Inc. Surface preparation for selective silicon fusion bonding
DE102006050188A1 (de) 2006-10-25 2008-04-30 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
US8728845B2 (en) 2011-03-24 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for selectively removing anti-stiction coating
US9573801B2 (en) * 2011-09-13 2017-02-21 Texas Instruments Incorporated MEMS electrostatic actuator device for RF varactor applications
TW201340734A (zh) * 2012-03-23 2013-10-01 Windtop Technology Corp 具機電隔離的整合性單晶片微機電系統麥克風
US9048283B2 (en) 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
CN102935994A (zh) * 2012-08-13 2013-02-20 武汉高德红外股份有限公司 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
CN104003348B (zh) * 2013-02-27 2018-02-02 应美盛股份有限公司 用于具有双层面结构层和声学端口的mems结构的方法
US9227842B2 (en) * 2013-02-27 2016-01-05 Invensense, Inc. Method for MEMS structure with dual-level structural layer and acoustic port
US9556017B2 (en) 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry
US9540231B2 (en) * 2014-01-28 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS device with a bonding layer embedded in the cap
TWI538036B (zh) * 2014-04-28 2016-06-11 應美盛股份有限公司 藉由連續接合方法之ｃｍｏｓ－ｍｅｍｓ整合
US9761557B2 (en) * 2014-04-28 2017-09-12 Invensense, Inc. CMOS-MEMS integration by sequential bonding method
US9422156B2 (en) * 2014-07-07 2016-08-23 Invensense, Inc. Integrated CMOS and MEMS sensor fabrication method and structure
US9493346B2 (en) * 2014-07-29 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor with planarized bonding for CMOS-MEMS integration
US10273140B2 (en) 2015-01-16 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Substrate structure, semiconductor structure and method for fabricating the same
US9505609B2 (en) * 2015-04-29 2016-11-29 Invensense, Inc. CMOS-MEMS integrated device with selective bond pad protection
US9527721B2 (en) 2015-05-15 2016-12-27 Taiwan Semiconductor Manufacturing Co., Ltd. Movement microelectromechanical systems (MEMS) package
US9290376B1 (en) * 2015-06-12 2016-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS packaging techniques
US10053358B2 (en) 2016-08-31 2018-08-21 Robert Bosch Gmbh MEMS structure with graphene component
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100291410A1 (en) * 2009-05-13 2010-11-18 Spatial Photonics, Inc. Corrosion Protection and Lubrication of MEMS Devices
CN103879952A (zh) * 2012-12-19 2014-06-25 中国科学院上海微系统与信息技术研究所 Mems器件真空封装结构的制作方法
US20150111332A1 (en) * 2013-01-25 2015-04-23 MCube Inc. Method and device of mems process control monitoring and packaged mems with different cavity pressures
CN103145088A (zh) * 2013-03-23 2013-06-12 安徽北方芯动联科微系统技术有限公司 Mems芯片及其圆片级封装的盖板接地方法
US20140353774A1 (en) * 2013-06-04 2014-12-04 Invensense, Inc. Methods for stiction reduction in mems sensors
CN106575673A (zh) * 2014-06-16 2017-04-19 因森斯股份有限公司 密封腔体中的独立式和非独立式的基于金属和金属合金的mems结构的晶片级单片cmos集成及其形成方法
CN105480935A (zh) * 2014-10-07 2016-04-13 因文森斯公司 包括不同受控压力下的多个腔的cmos-mems集成装置以及制造方法
CN106586943A (zh) * 2015-10-19 2017-04-26 台湾积体电路制造股份有限公司 用于寄生电容器的层间多晶硅连接件以及管芯尺寸改进

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110255489A (zh) * 2019-05-31 2019-09-20 武汉大学 一种三维单片集成传感器系统
CN110255489B (zh) * 2019-05-31 2022-07-22 武汉敏声新技术有限公司 一种三维单片集成传感器系统
TWI717101B (zh) * 2019-07-25 2021-01-21 台灣積體電路製造股份有限公司 微機電系統裝置及其形成方法

Also Published As

Publication number Publication date
US20190092627A1 (en) 2019-03-28
TWI675444B (zh) 2019-10-21
TW201916292A (zh) 2019-04-16
KR20190036490A (ko) 2019-04-04
US10294098B2 (en) 2019-05-21
KR102137103B1 (ko) 2020-07-24
CN109553065B (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN109553065A (zh) 微机电系统装置与微机电系统的封装方法
US8748998B2 (en) Sensor module
TWI443723B (zh) 複合晶圓半導體元件及其形成方法
JP4486229B2 (ja) ウエハパッケージの製造方法
TWI471259B (zh) 微機電裝置與其製造方法
CN109835865B (zh) 通过硅柱和智能帽实现晶圆级集成mems器件
JP4420538B2 (ja) ウェーハパッケージの製造方法
JP4388210B2 (ja) ウエハパッケージの製造方法
US8058143B2 (en) Substrate bonding with metal germanium silicon material
KR20070012656A (ko) 센서 장치, 센서 시스템 및 그것의 제조 방법
TW201526205A (zh) 半導體設備、半導體結構、以及半導體結構之形成方法
CN102718179A (zh) 微机电系统装置及其制造方法
TWI421955B (zh) 具壓力感測器之微機電結構及其製法
KR20160106754A (ko) 마이크로 기계 압력 센서 장치 및 그 제조 방법
CN108117038B (zh) 高密封良率的多层密封膜
CN107662901A (zh) 用于微机电系统装置和互补金属氧化物半导体装置的集成
CN101233073A (zh) 微机电系统封装和互连
TW202016008A (zh) 集成互補金屬氧化物半導體-微機電系統器件及其製法製程
CN105480936B (zh) 一种半导体器件及其制作方法和电子装置
CN108083224A (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
US11932534B2 (en) MEMS device having a metallization structure embedded in a dielectric structure with laterally offset sidewalls of a first portion and a second portion
CN107697882B (zh) 用于制造半导体器件的工艺以及相应半导体器件
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
EP1199744B1 (en) Microcap wafer-level package
JP2006186357A (ja) センサ装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant