CN102718179A - 微机电系统装置及其制造方法 - Google Patents

Abstract

一种微机电系统装置的制造方法将制作可动的微机电系统元件的基板分为两个电性独立的导电区域，使可动的微机电系统元件以及设置于其表面上的电路可分别经由相对应的导电区域与下方的另一基板电性连接，藉此简化导电路径的配置以及制造流程。同时亦揭露一种利用上述方法所制造的微机电系统装置。

Description

微机电系统装置及其制造方法

【技术领域】

本发明是有关一种微机电系统装置及其制造方法，特别是一种简化导电路径的微机电系统装置及其制造方法。

【背景技术】

自1970年代微机电系统装置概念成形起，微机电系统装置已从实验室的探索对象进步至成为高阶系统整合的对象，并已在大众消费性装置中有广泛的应用，展现了惊人且稳定的成长。微机电系统装置包含一可动的微机电系统元件，通过感测或控制可动的微机电系统元件的运动物理量可实现微机电系统装置的各项功能。

为了提升微机电系统装置的整合度或功能性，可于可动的微机电系统元件表面设置所需的电路，例如应用于磁性感测的微机电系统装置。然而，现有的微机电系统装置是将设置可动的微机电系统元件表面的电路利用打线等方式与基板或外部电性连接。如此不仅增加制程的复杂度，且占用较大的基板面积，导致无法有效缩小微机电系统装置的体积。

综上所述，如何简化微机电系统装置的导电路径以提升微机电系统装置的整合度便是目前极需努力的目标。

【发明内容】

本发明提供一种微机电系统装置及其制造方法，其是将制作可动的微机电系统元件的基板分为两个电性独立的导电区域，使可动的微机电系统元件以及设置于其表面上的电路可分别经由相对应的导电区域与下方的另一基板电性连接，藉此简化导电路径以及制造流程。

本发明一实施例的微机电系统装置包含一第一基板、一第二基板以及一第三基板。第一基板包含至少一第一电路，其设置于第一基板的一表面。第二基板具有一第一表面以及一第二表面，并包含一微机电系统元件、一导电部以及一第二电路。微机电系统元件以第一表面朝向第一基板设置于第一基板的表面，并与第一电路电性连接。导电部与微机电系统元件电性独立，并与第一电路电性连接。第二电路设置于微机电系统元件的第二表面，并与微机电系统元件电性独立。第二电路是经由导电部与第一电路电性连接。第三基板具有一凹槽区域以及多个托脚结构。第三基板设置于第二基板上方，并以托脚结构与第一基板连接，使第二基板容置于凹槽区域。

本发明另一实施例的微机电系统装置的制造方法包含：提供一第一基板，其包含至少一第一电路，其设置于第一基板的一表面；提供一第二基板，其具有一第一表面以及一第二表面；将第二基板以第一表面朝向第一基板设置于第一基板的表面；将第二基板分成一元件区域以及一导电部，其中元件区域以及导电部彼此电性独立且分别与第一电路电性连接；形成一导电层于第二基板的第二表面；将导电层图案化，以形成一第二电路；形成一微机电系统元件于第二基板的元件区域；提供一第三基板，其具有一凹槽区域以及多个托脚结构；以及将第三基板设置于第二基板上方，并以托脚结构与第一基板连接，使第二基板容置于凹槽区域。

以下通过具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。

【附图说明】

图1为一剖面示意图，显示本发明一实施例的微机电系统装置。

图2为一俯视图，显示本发明一实施例的微机电系统装置的第二基板。

图3A为一剖面示意图，显示本发明另一实施例的微机电系统装置。

图3B为一剖面示意图，显示本发明又一实施例的微机电系统装置。

图4A至图4L为一剖面示意图，显示本发明一实施例的微机电系统装置的制造步骤。

【主要元件符号说明】

1       微机电系统装置

11      第一基板

111     第一电路

111a    电极

111b    导电接点

112a    第一介电层

112b    第二介电层

112c    第三介电层

113     机械止动结构

113a    第一金属层

113b    第二金属层

114a    第一互连线贯孔

114b    第二互连线贯孔

115         凹槽区域

116         篱柱

12          第二基板

12a         微机电系统元件

12a’       元件区域

12b         导电部

12c         第二电路

12c’       导电层

121         第一表面

122         第二表面

123a        导电贯孔

123b        导电贯孔

124         沟渠

125         介电层

126a、126b  接垫

127         凹槽区域

13          第三基板

131         托脚结构

132         凹槽区域

133         接垫

134         介电层

V           贯孔

【具体实施方式】

本发明的实施例提供一半导体制程技术。本发明的实施例特别是包括了利用半导体制造技术以形成微机电系统装置的方法与结构。一仅作为举例说明的实施例提供了使用一单片整合(monolithic integration)制程以形成motion sensor、陀螺仪(gyroscope)以及磁性感测器(magnetic)的方法。本发明的方法与结构亦适用于其它应用，例如致动器、感测器以及侦测器等。

请参照图1以及图2，本发明之一实施例的微机电系统装置1包含一第一基板11、一第二基板12以及一第三基板13。于一实施例中，第一基板11可为一硅基板。第一基板11包含至少一第一电路111，其设置于第一基板11的上表面。举例而言，第一电路111可包含一或多个电极111a以及多个导电接点111b。较佳者，第一电路111可包含一互补式金氧半导体元件。

第二基板12具有一第一表面121以及一第二表面122。第二基板12包含一或多个可动的微机电系统元件12a、一导电部12b以及一第二电路12c。微机电系统元件12a以第一表面121朝向第一基板11设置于第一基板11的上表面，并与第一电路111的导电接点111b电性连接。举例而言，微机电系统元件12a可包含一导电贯孔123a。导电贯孔123a贯穿微机电系统元件12a的第一表面121以及第二表面122，并与第一电路111的导电接点111b电性连接，且通过一欧姆接触与微机电系统元件12a电性连接。欧姆接触可形成于微机电系统元件12a的第二表面122、于微机电系统元件12a容置导电贯孔123a的贯穿孔的侧壁及/或微机电系统元件12a的第一表面121。此处当与微机电系统元件12a的第二表面122形成该欧姆接触时，微机电系统元件12a更可包括一导电层12c’，其与第二电路12c电性分离。导电层12c’则与导电贯孔123a电性连接，并于微机电系统元件12a的第二表面122形成欧姆接触，使微机电系统元件12a能够以其第二表面122，经由导电贯孔123a与第一电路111电性连接。导电贯孔123a更可包括一位于其顶部的延伸部分，用以使导电贯孔123a及微机电系统元件12a形成更良好的欧姆接触。此处当与用以容置导电贯孔123a的贯穿孔的侧壁形成该欧姆接触时，贯穿孔123a的侧壁其上可形成一导电层用以与微机电系统元件12a形成欧姆接触，如同另一情况中微机电系统元件12a的第二表面122其上可以形成导电层12c’。此处当与微机电系统元件12a的第一表面121形成欧姆接触，导电贯孔的深度可减少且第一表面11其上可形成一导电层，用以与微机电系统元件12a的第一表面121形成欧姆接触，如同另一情况中微机电系统元件12a的第二表面122其上形成导电层12c’。

接续上述说明，导电部12b与微机电系统元件12a电性独立。举例而言，可于第二基板12设置一沟渠124，并于沟渠124中充填介电材料，使导电部12b以及微机电系统元件12a彼此电性独立。导电部12b并与第一电路111的导电接点111b电性连接。第二电路12c则设置于微机电系统元件12a的第二表面122，并与微机电系统元件12a电性独立。举例而言，一介电层125以及第二电路12c依序设置于微机电系统元件12a的第二表面122上即可使第二电路12c以及微机电系统元件12a彼此电性独立。第二电路12c并与导电部12b电性连接，使第二电路12c能够经由导电部12b与第一电路111的导电接点111b电性连接。举例而言，导电部12b可包含一导电贯孔123b，其贯穿导电部12b的第一表面121以及第二表面122，并与第一电路111的导电接点111b电性连接。将第二电路12c与导电贯孔123b电性连接，第二电路12c即可经由导电贯孔123b与第一电路111电性连接。

第三基板13包括多个托脚结构131，其围绕一凹槽区域132。第三基板13设置于第二基板12的上方，并以托脚结构131与第一基板11连接，使第二基板12容置于第三基板13的凹槽区域132。于一实施例中，第三基板13具有导电性，且托脚结构131的末端设有接垫133。第三基板13与第一基板11共晶键合(eutectically bonded)，使接垫133与第一基板11的接合区域形成一低阻抗导电接触。举例而言，第三基板13包含掺杂硅、具有导电电镀的陶瓷、具有氧化锡(ITO)涂层的玻璃，及氧化钽至少其中之一。较佳者，可于第三基板13的上表面形成一介电层134。

依据图1以及图2所示的结构，第二基板12包含微机电系统元件12a经由导电贯孔123a与第一基板11的第一电路111电性连接的第一导电路径，以及设置于微机电系统元件12a的第二表面122的第二电路12c经由导电贯孔123b与第一基板11的第一电路111电性连接的第二导电路径，且第一导电路径以及第二导电路径彼此电性独立。因此，第一基板11以及第二基板12能够垂直整合在一起，且占用较小的基板面积。

本领域中具有通常知识者应可辨认许多本发明的变化、修改以及置换等。举例而言，请参照图3A，设置于微机电系统元件12a的第二表面122的第二电路12c可包含多层电路层。或者，可于第一基板11的上表面设置机械止动结构113。于一实施例中，第二基板12可为一基于硅的基板，例如一单晶硅基板。于图3B所示的实施例中，第二基板12可为一参杂低阻抗硅基板。于第二基板12的第二表面122沉积一导电层，接着并对导电层进行图案化以及蚀刻，即可形成彼此电性独立的二个导电路径，亦即微机电系统元件12a经由接垫126a与第一电路111电性连接，以及第二电路12c经由导电部12b的硅基板以及接垫126b与第一电路111电性连接。另外，根据一些设计，或许需要对导电部12b进一步的划分区块以避免第二电路12c的不同端点间发生电流短路。

应当注意的是，于上述诸实施例所描述的部分特征为选择性的，且可依据不同的制程与应用来使用。虽然这些特征分别陈述于不同的实施例中，例如图1所示的实施例的篱柱116，图3A所示的实施例的多层电路层，以及图3A所示的实施例的机械止动结构113，但其可分开或结合应用。

请参照图4A至图4L，说明本发明一实施例的微机电系统装置的制造方法制造图1所示的微机电系统装置1的步骤。本发明的制造方法从一第一基板11开始。第一基板11包含驱动电路及/或感测电路等。于基板中可使用类比及/或数位电路，其通常系以特殊应用积体电路(ASIC)设计的元件实施。第一基板11亦可称为电极基板。于本发明之一实施例中，第一基板11可为任何具有适宜机械刚性的基板，包括互补式金氧半导体(CMOS)基板、玻璃基板等。虽然这些剖面图中仅显示单一装置，但可以理解的是于单一基板上可制造多个晶粒。因此，这些图中所示的单一装置仅为代表，并非用以限制本发明于单一装置的制造方法。于本说明书中将更完整的描述以晶圆级制程于一基板上制造多个晶粒或装置。于制造装置后，再利用切割(dicing)与切单(singulation)技术产生单独的装置封装以于各种应用中使用。

如图4A所示，于第一基板11上设置一具有预定厚度的第一介电层112a。于一实施例中，第一介电层112a可为一二氧化硅(SiO₂)层，但本发明并非必要如此，其它适合的材料的使用也应涵盖于本发明的范畴内。举例来说，于不同实施例中，可沉积氮化硅(Si₃N₄)或氮氧化硅(SiON)以形成第一介电层112a。另外，于另一不同实施例中，亦可沉积多晶硅材料，包括非晶多晶硅(amorphous polysilicon)，以形成第一介电层112a。任何材料具有适合特性包括可与基板形成强韧的接合、可良好地黏着于第一基板11，以及机械刚性，都可代替Si_xO_y材料。依据特定的应用，可于第一介电层112a的沉积过程中适当地使用缓冲层。

初步完成沉积的第一介电层112a具有一预定厚度，于一实施例中，此预定厚度大约为1μm。于其它实施例中，厚度的范围涵盖从大约0.01μm至大约10μm。当然，厚度会取决于特定的应用。于一些实施例中，第一介电层112a的形成是通过多次沉积以及研磨步骤以形成最终层。举例来说，可以使用高密度等离子体(HDP)沉积程序形成第一介电层112a的第一部分，再使用化学机械研磨(CMP)进行研磨。由于装置特征的密度为一变量，其为横向位置的函数，沉积层并不一定会有均匀的上表面。因此，使用多步骤沉积/研磨程序可制造一平坦与均匀的表面。沉积技术的举例包括正硅酸乙酯(TEOS)、高密度等离子体(HDP)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、热氧化(Thermal Oxdiation)等。此外，在有覆盖一最终层(例如为氧化物)的情况下可使用其它的材料。

于本发明之一些实施例中，沉积第一介电层112a的程序是根据存在于基板上的结构进行。举例而言，于第一基板11为互补式金氧半导体基板的情况下，基板上之一些电路可能会因为进行高温沉积程序而有不良影响，因为高温沉积程序可能会损坏金属或造成电路的相连接面有扩散的现象。因此，本发明一特定实施例使用低温沉积、图案化以及蚀刻程序，例如温度低于500C的程序，以形成图4A-4L所示的数个层。于另一特定实施例中，沉积、图案化以及蚀刻程序系于低于450℃的情况下进行，以形成所示的各个层。形成第一介电层112a后，将其图案化以及蚀刻，以形成多个第一互连线贯孔(interconnect via)114a。第一互连线贯孔114a提供第一基板11与后续形成于第一介电层112a上的第一金属层113a间的电性连接，于下将有更完整的描述。

接着，于第一介电层112a的上方设置一第一金属层113a。第一金属层113a填满第一互连线贯孔114a。于一些实施例中，贯孔114a可分别以一导电材料(例如钨)填充。于一实施例中，第一金属层113a是以电镀、物理气相沉积(PVD)或化学气相沉积(CVD)程序进行沉积。图4A所示为第一基板11以及经过蚀刻程序后的图案化第一金属层113a。为了清楚说明本发明，于制程过程中并未显示一微影程序，其中将一光阻层沉积于第一金属层113a上，且图案化以形成蚀刻罩幕。于微影程序中，蚀刻罩幕的尺寸可严格控制，且能够以任何能抵抗用以蚀刻金属层的蚀刻程序的合适材料形成。一特定实施例是使用氮化硅(Si₃N₄)蚀刻罩幕。虽然图4A中所示为一维的剖面图，但本领域中具有通常知识者应能明白金属层中所形成的为一具有指定几何形状的二维图案。于一实施例中，第一金属层113a可包含铝、铜、铝-铜-硅的合金、钨，以及氮化钛。于一实施例中，第一金属层113a的厚度可介于0.1μm至5μm之间。于一特定实施例中，第一金属层113a的厚度为0.5μm。

接着，第一金属层113a的上方设置了一第二介电层112b。于一些实施例中，形成第二介电层112b的程序以及第二介电层112b的成分与第一介电层112a相似。于其它实施例中，第二介电层112b使用了与第一介电层112a不同的材料以及程序。更有其它实施例中此二介电层具有相似处亦有相异处。形成第二介电层112b后，将其图案化以及蚀刻，以形成多个第二互连线贯孔114b。第二互连线贯孔114b提供第一金属层113a与后续形成于第二介电层112b上的第二金属层113b间的电性连接，于下将有更完整的描述。

接着，于第二介电层112b上设置一第二金属层113b。第二金属层113b填满第二互连线贯孔114b。于一些实施例中，贯孔114b可分别以一导电材料(例如钨)填充。将第二金属层113b图案化后可作为微机电系统装置的电极，例如感测以及驱动电极，或者作为与第二基板12以及第三基板13的连接区域。连接区域可包含一导电材料，其于结构上具有足够的机械刚性以维持连接界面。于一特定实施例中，连接区域与第一基板11形成一低阻抗欧姆接触。于一些实施例中，连接区域可包含锗、铝或铜。于其它实施例中，连接区域亦可使用其它材料，例如金、铟，以及其它提供底部黏着以及湿润改良金属堆迭的焊料。

请参照图4B，于第二介电层112b上沉积一第三介电层112c。第三介电层112c的沉积程序可如同上述图4A所示第二介电层112b的制程程序。的后，再对第三介电层112c进行图案化以形成多个篱柱116以及一凹槽区域115，以容置一或多个微机电系统元件。多个篱柱116环绕第三基板13的接合位置，以防止该区域的金属于接合过程中移入周遭区域而造成装置故障。蚀刻程序可包含一或多个蚀刻程序，例如非等向性蚀刻、氧化物蚀刻、反应性离子蚀刻(RIE)等。于一实施例中，蚀刻程序亦可定义一或多个微机电系统元件的机械止动结构113，如图3A所示。于一实施例中，可使用一或多个缓冲层作为蚀刻挡止层。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。

请参照图4C，其显示一第二基板12。第二基板12的第一表面121上可形成了多个凹槽区域127。于一实施例中，凹槽区域127的深度可介于1μm至500μm。当第二基板12与第一基板11接合时，凹槽区域127可帮助减少从第一基板11来的干扰。于一些实施例中，每一凹槽区域127的深度可与其他凹槽区域127的深度不同，以致能创造一自行设定的第二基板12。于一实施例中，第二基板12的厚度为第二基板12上沿着一或多个与厚度垂直方向的位置(也就是第二基板12的表面上位置)的函数。

于另一实施例中，于第二基板12的第一表面121沉积一导电层，接着并对导电层进行图案化以及蚀刻，以形成多个接垫126a、126b，如图3B所示。接垫126a、126b的厚度介于0.1μm与1μm。于一特定实施例中，接垫126a、126b可包括一铝铜合金。需注意者，接垫126a、126b亦可设置于第一基板11上，以进行后续的接合程序。

请参照图4D，将第二基板12以其第一表面121朝向第一基板11，并与第一基板11接合。第二基板12与第一基板11的接合能够以熔接(fusionbond)、共晶键合(eutectic bonding)、导电共晶键合、焊接以及黏合至少其中之一加以实现。于一实施例中，对第一基板11以及第二基板12的接合界面进行施压以及加热，使接合界面的导电材料产生回流反应(reflow)。导电材料的回流反应所形成的接合结构提供第二基板12与第一基板11间的欧姆接触，如图3B所示。第二基板12与第一基板11间的接合为具有导电性的共晶键合，因此免除了需提供微机电系统元件以及第一基板11间讯号另外的导电路径。于一些实施例中，接合可以金属对金属融接达成，例如Al-Al、Cu-Cu或Au-Au。于一些实施例中，第二基板12亦能够以异方性导电膜黏合于第一基板11。

接着，以一研磨(grinding)及/或其它薄化(thinning)程序对第二基板12进行薄化，以达成指定的厚度，如图4E所示。于一些实施例中，薄化后的第二基板12的剩余厚度大约介于1μm至500μm。指定的厚度可用传统薄化技术如化学机械研磨(CMP)及/或反应性离子蚀刻(RIE)达成。由于图4D所示的实施例中没有结构可作为挡止层以使薄化程序终止，薄化程序采用了精准的控制。假如没有精准的控制，则薄化程序可能产生比指定厚度要薄或厚的第二基板12，因而影响后续所制造的微机电系统装置的性能。于其它实施例中，将一蚀刻挡止层与第二基板12结合，以便于薄化程序的精准控制。本领域中具有通常知识者应能辨认许多本发明的变化、修改以及置换。

请参照图4E，接着将第二基板12分成一元件区域12a’以及一导电部12b，其中元件区域12a’以及导电部12b彼此电性独立。于一实施例中，可于第二基板12形成一沟渠124，使第二基板12分成实体上未连接之一元件区域12a’以及一导电部12b。接着，于沟渠124中充填介电材料。于一实施例中，可在第二基板12的第二表面122形成一介电层125时，一并充填介电材料于沟渠124中。

请参照图4F，对介电层125进行图案化以及蚀刻，以使第二基板12的第二表面122曝露出来。多个曝露的第二表面122分别分布于第二基板12的元件区域12a’以及一导电部12b。接着，在曝露的第二表面122的位置对第二基板12进行图案化以及蚀刻，以形成多个贯孔V。贯孔V贯穿元件区域12a’以及导电部12b的第一表面121以及第二表面122，直达第一电路111，如图4G所示。需注意者，贯孔V的开口尺寸小于曝露的第二表面122的面积。

请参照图4H，于贯孔V(标示于图4G)中充填导电材料(例如钨)即可形成与第一电路111电性连接的导电贯孔123a、123b。导电贯孔123a可通过一欧姆接触与微机电系统元件12a电性连接，其中导电贯孔123a可与微机电系统元件12a的第二表面122、于微机电系统元件12a中用以容置导电贯孔123a的贯孔V的侧壁、及/或微机电系统元件12a的第一表面121形成欧姆接触。此处当与微机电系统元件12a的第二表面122形成欧姆接触时，第二基板12的第二表面122其上形成一导电层12c’。导电层12c’与导电贯孔123a、123b电性连接，并且与第二基板12的第二表面122上的暴露位置形成欧姆接触。除此之外，可对贯孔V填料以使得导电贯孔123a具有一延伸部分，如此与第二基板12的第二表面122可形成更良好的欧姆接触。此处当与微机电系统元件12a中用以容置导电贯孔123a的贯孔V的侧壁形成欧姆接触时，需要持续地注意维持贯孔V的导电性，以避免如氧化物对导电性的不良影响。并且，如同导电层12c’的作用，贯孔V的侧壁其上可以形成一导电层，用以与第二基板12形成欧姆接触。此处当与第二基板12的第一表面121形成欧姆接触时，如同导电层12c’的作用，在第二基板12与第一基板11接合的前，一导电层可被嵌入第三介电层112c(如图4B所示)，并且导电材料可形成并填充贯孔V。导电贯孔123a与第二基板12形成欧姆接触的区域可包含硅、铝铜合金、氮化钛以及钨至少其中之一。

请参照图4I，对导电层12c’进行图案化以及蚀刻，以形成第二电路12c。第二电路12c与导电贯孔123b电性连接，使第二电路12c可经由导电贯孔123b与第一电路111电性连接。而部分与导电贯孔123a电性连接的导电层12c’则与第二电路12c彼此电性独立。

请参照图4J，接着，对第二基板12进行图案化以及蚀刻，以形成一微机电系统元件12a。形成微机电系统元件12a所使用的图案化与蚀刻技术会依据不同的微机电系统元件12a改变。此处可使用传统的蚀刻技术像非等向性蚀刻、反应性离子蚀刻(RIE)等。于一些实施例中，第二基板12的厚度随沿着第二基板12长度的位置变化呈一函数关系，其中长度是定义为沿着与第二基板12厚度垂直的方向。举例来说，第二基板12可于一端具有一第一厚度、中央具有一第二厚度，以及另一端具有一第三厚度。在这个例子中，第一、第二与第三厚度可彼此不同。因为第二基板12厚度的可调变特性，可藉此微调其重量分布，以增加微机电系统元件12a的敏感度。

请参照图4K，提供一第三基板13。于一些实施例中，第三基板13可包含掺杂硅、具有一导电涂层的陶瓷、以一导电涂层(例如氧化锡(ITO))覆盖的玻璃，或者像氧化钽的金属。于第三基板13的表面设置一黏着层。黏着层可辅助第三基板13与第一基板11间的黏着。于一些实施例中，黏着层是以沉积一种晶种层(seed layer)，例如钛/金，接着沉积一导电层(例如电镀金)所形成。接着，对第三基板13进行图案化以及蚀刻，以形成多个托脚结构131。于一些实施例中，托脚结构131大约具有90μm的高度。蚀刻第三基板13以形成托脚结构131的程序使第三基板13中形成一凹槽区域132。保留于托脚结构131上的部分黏着层形成接垫133。凹槽区域132可包围第二基板12。凹槽区域132的横向尺寸是依据第三基板13所覆盖的第二基板12的几何结构来选择。

请参照图4L，将第三基板13以托脚结构131接合于第一基板11。第三基板13与第一基板11的连接步骤能够以熔接(fusion bond)、玻璃介质键合(glass frit bonding)、共晶键合(eutectic bonding)、导电共晶键合、焊接以及黏合至少其中之一加以实现。于一些实施例中，接合第三基板13与第一基板11时所采用的温度比接合第二基板12与第一基板11时所采用的温度低，以保护微机电系统元件12a。于一些实施例中，接合温度低于450℃。第三基板13具有导电性，以提供第二基板12电磁干扰(EMI)的遮蔽。第三基板13并将第二基板12以及第一基板11上的电子装置与外界环境隔绝，因此提供微机电系统元件12a  一控制环境。于一些实施例中，可于微机电系统元件12a的操作生命期提供控制环境，可包含于大气压力或较小压力下的空气、干空气、氮气、惰性气体等。于一特定实施例中，提供一真空环境作为控制环境。于一些应用中，使用了各种不同压力的氟化硫(SF6)或其它高介电常数的气体。本领域中具有通常知识者应能辨认许多本发明的变化、修改与置换。最后，于第三基板13的上表面形成一介电层134，即完成图1所示的微机电系统装置1。

上述的微机电系统装置可为一具有多个微机电系统装置的阵列制造于单一基板上。本发明可进行基板级接合，以将每一微机电系统装置包围于一晶粒中。举例而言，第一基板包含多个电子装置，例如电极，且以阵列的形式设置。第二基板包含多个微机电系统元件，且以阵列的形式设置。接着，将第二基板与第一基板对应接合，并形成所需的导电路径。最后将包含多个阵列配置的凹槽区域的第三基板与第一基板接合，以使每一微机电系统装置容置于凹槽区域中。如此，多个微机电系统装置即可同时形成。

综合上述，本发明的微机电系统装置及其制造方法是将制作可动的微机电系统元件的基板分为两个电性独立的导电区域，使可动的微机电系统元件以及设置于其表面的电路可分别经由相对应的导电区域与下方的另一基板电性连接。因此本发明的微机电系统装置及其制造方法无需使用打线制程，如此不仅可简化导电路径的配置，并提升微机电系统装置的整合度，亦可简化制造流程。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (29)

1.一种微机电系统装置，其特征在于，包含：

一第一基板，其包含至少一第一电路，设置于所述第一基板的一表面；

一第二基板，其具有一第一表面以及一第二表面，所述第二基板包含：

一微机电系统元件，其以所述第一表面朝向所述第一基板设置于所述第一基板的所述表面，并与所述第一电路电性连接；

一导电部，其与所述微机电系统元件电性独立，并与所述第一电路电性连接；以及

一第二电路，其设置于所述微机电系统元件的所述第二表面，并与所述微机电系统元件电性独立，所述第二电路经由所述导电部与所述第一电路电性连接；以及

一第三基板，其具有一凹槽区域以及多个托脚结构，所述第三基板设置于所述第二基板上方，并以所述托脚结构与所述第一基板连接，使所述第二基板容置于所述凹槽区域。

2.根据权利要求1所述的微机电系统装置，其特征在于，所述微机电系统元件包含一导电贯孔，其中，所述导电贯孔贯穿所述微机电系统元件的所述第一表面以及所述第二表面，并通过一欧姆接触与所述第一电路以及所述微机电系统元件电性连接。

3.根据权利要求2所述的微机电系统装置，其特征在于，所述微机电系统元件更包含一导电层；所述导电层与所述导电贯孔电性连接，且与所述微机电系统元件的所述第二表面形成所述欧姆接触。

4.根据权利要求2所述的微机电系统装置，其特征在于，所述欧姆接触区域包含硅、铝铜合金、氮化钛以及钨至少其中之一。

5.根据权利要求1所述的微机电系统装置，其特征在于，所述导电部包含一导电贯孔，其贯穿所述导电部的所述第一表面以及所述第二表面，并与所述第一电路以及所述第二电路电性连接。

6.根据权利要求1所述的微机电系统装置，其特征在于，所述第二电路与所述导电部的所述第二表面形成一欧姆接触，且所述欧姆接触的区域包含硅、铝铜合金、氮化钛以及钨至少其中之一。

7.根据权利要求1所述的微机电系统装置，其特征在于，所述第一基板包含一互补式金氧半导体基板。

8.根据权利要求1所述的微机电系统装置，其特征在于，所述第二基板包含单晶硅。

9.根据权利要求1所述的微机电系统装置，其特征在于，所述第二基板的厚度随沿着所述第二基板长度的位置变化呈一函数关系，其中长度是定义为沿着与所述第二基板厚度垂直的方向。

10.根据权利要求1所述的微机电系统装置，其特征在于，所述微机电系统元件以及所述导电部与所述第一电路的连接区域包含一合金，其包含铝、铜、锗、铟、金以及硅至少其中之一。

11.根据权利要求1所述的微机电系统装置，其特征在于，所述第三基板与所述第一基板的连接区域包含一合金，其包含铝、铜、锗、铟、金以及硅至少其中之一。

12.根据权利要求1所述的微机电系统装置，其特征在于，所述第三基板具有导电性，且包含掺杂硅、具有导电电镀的陶瓷、具有氧化锡涂层的玻璃，及氧化钽至少其中之一。

13.一种微机电系统装置的制造方法，其特征在于，包含：

提供一第一基板，其包含至少一第一电路，设置于所述第一基板的一表面；

提供一第二基板，其具有一第一表面以及一第二表面；

将所述第二基板以所述第一表面朝向所述第一基板设置于所述第一基板的所述表面；

将所述第二基板分成一元件区域以及一导电部，其中所述元件区域以及所述导电部彼此电性独立且分别与所述第一电路电性连接；

形成一导电层于所述第二基板的所述第二表面；

将所述导电层图案化，以形成一第二电路；

形成一微机电系统元件于所述第二基板的所述元件区域；

提供一第三基板，其具有一凹槽区域以及多个托脚结构；以及

将所述第三基板设置于所述第二基板上方，并以所述托脚结构与所述第一基板连接，使所述第二基板容置于所述凹槽区域。

14.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，更包含：

形成一导电贯孔，其贯穿所述元件区域的所述第一表面以及所述第二表面，并与所述第一电路电性连接，且通过一欧姆接触与所述微机电系统元件电性连接。

15.根据权利要求14所述的微机电系统装置的制造方法，其特征在于，更包含：

形成一导电层，其与所述导电贯孔电性连接，且与所述微机电系统元件的所述第二表面形成所述欧姆接触。

16.根据权利要求14所述的微机电系统装置的制造方法，其特征在于，所述欧姆接触区域包含硅、铝铜合金、氮化钛以及钨至少其中之一。

17.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，更包含：

形成一导电贯孔，其贯穿所述导电部的所述第一表面以及所述第二表面，并与所述第一电路以及所述第二电路电性连接。

18.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第二电路与所述导电部的所述第二表面形成欧姆接触，且所述欧姆接触的区域包含硅、铝铜合金、氮化钛以及钨至少其中之一。

19.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第二基板以及所述第三基板与所述第一基板的连接区域以多个篱柱围绕。

20.根据权利要求19所述的微机电系统装置的制造方法，其特征在于，所述篱柱包含一介电材料。

21.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，更包含：

蚀刻所述第二基板，以使所述第二基板的厚度随沿着所述第二基板长度的位置变化呈一函数关系，其中长度是定义为沿着与所述第二基板厚度垂直的方向。

22.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，更包含薄化所述第二基板。

23.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第二基板与所述第一基板的连接步骤是以熔接、共晶键合、导电共晶键合、焊接以及黏合至少其中之一加以实现。

24.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第三基板与所述第一基板的连接步骤是以熔接、玻璃介质键合、共晶键合、导电共晶键合、焊接以及黏合至少其中之一加以实现。

25.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第二基板与所述第一基板以及所述第三基板与所述第一基板的连接步骤分别于第一温度以及一第二温度下进行，其中所述第一温度高于所述第二温度。

26.根据权利要求25所述的微机电系统装置的制造方法，其特征在于，所述第一温度低于450℃。

27.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第一基板包含一互补式金氧半导体基板。

28.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第二基板包含单晶硅。

29.根据权利要求13所述的微机电系统装置的制造方法，其特征在于，所述第三基板具有导电性，且包含掺杂硅、具有导电电镀的陶瓷、具有氧化锡涂层的玻璃，及氧化钽至少其中之一。

Images