CN103890932B - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN103890932B
CN103890932B CN201180074343.7A CN201180074343A CN103890932B CN 103890932 B CN103890932 B CN 103890932B CN 201180074343 A CN201180074343 A CN 201180074343A CN 103890932 B CN103890932 B CN 103890932B
Authority
CN
China
Prior art keywords
mentioned
substrate
side wall
lid
lid component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180074343.7A
Other languages
English (en)
Other versions
CN103890932A (zh
Inventor
岛内岳明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103890932A publication Critical patent/CN103890932A/zh
Application granted granted Critical
Publication of CN103890932B publication Critical patent/CN103890932B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1057—Mounting in enclosures for microelectro-mechanical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00873—Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B81B2201/012—Switches characterised by the shape
    • B81B2201/014—Switches characterised by the shape having a cantilever fixed on one side connected to one or more dimples
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/0072—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of microelectro-mechanical resonators or networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种电子部件，其具有：衬底；元件，其形成在上述衬底上；侧壁构件，其在上述衬底上包围上述元件；盖构件，其配设在上述侧壁构件上，与上述侧壁构件一起在上述衬底上划分出包围上述元件的空间；密封构件，其设置在上述侧壁构件的外侧，将上述侧壁构件及盖构件与上述衬底的表面接合，并密封上述空间。

Description

电子部件及其制造方法
技术领域
以下说明的实施方式涉及一种电子部件及其制造方法。
背景技术
晶片级封装技术是在将半导体晶片分割为各个芯片之前，将形成于半导体晶片上的多个元件统一地进行密封的技术，由于这种技术价格低廉，并且能够将得到的电子元件大致形成为各个芯片的尺寸，所以广泛用于制造小型的半导体装置。
另一方面，最近，试图在晶片上统一形成具有可动部的开关或容量可变电容器、晶体振荡器等电子部件。于是，在制造这种电子部件元件的过程中，也希望通过晶片级封装技术来对在这些晶片上与上述电子部件相对应地形成的电子部件元件进行密封，来实现电子部件的小型化，并减少制造费用。
发明内容
发明要解决的问题
例如，在电子部件为具有可动部的情况下，当对在晶片上与电子部件相对应地形成的元件进行密封时，优选利用覆盖该元件的盖构件，以使上述盖构件在晶片上划分出用于包围上述元件的空间的方式，在晶片上进行密封。
例如，在专利文献1中公开了如下方法：通过在晶片表面的凹部形成元件，并利用钎焊剂将盖构件与上述晶片的表面接合，来对上述元件进行密封。并且，在专利文献2中公开了如下内容：通过利用钎焊剂层将盖构件与以包围元件的方式形成在晶片上的外周壁部件的上表面接合，来对上述元件进行密封。
像这样，在利用钎焊剂层将盖构件与晶片表面或者形成于晶片表面的外周壁部件的上表面接合的情况下，需要使钎焊剂层熔融，并且优选轻轻按压盖构件，使得熔融的钎焊剂层吸收衬底表面或盖构件表面的凹凸，由此实现 可靠的密封。但是，若压迫熔融的钎焊剂层，则有可能导致钎焊剂流向或者被压到用于包围上述元件的空间内。若流出的钎焊剂与元件相接触，则不仅会引起电接触不良，特别是在具有可动部的元件的情况下，还会妨碍上述可动部的动作。
于是，在这种以往的结构中，考虑到这种钎焊剂的流入问题而需要将上述空间的尺寸设定为比所需的尺寸大，导致电子部件的尺寸变大。
专利文献1：日本特开平11-340350号公报
专利文献2：日本特开2006-74291号公报
用于解决问题的手段
根据一个技术方案，电子部件具有：衬底；元件，其形成在上述衬底上；侧壁构件，其在上述衬底上包围上述元件；盖构件，其配设在上述侧壁构件上，与上述侧壁构件一起在上述衬底上划分出包围上述元件的空间；密封构件，其设置在上述侧壁构件的外侧，将上述侧壁构件及盖构件与上述衬底的表面接合，并密封上述空间。
根据另一个技术方案，电子部件的制造方法包括：在晶片上呈矩阵状地形成多个元件的工序；制作盖衬底的工序，上述盖衬底以如下的状态形成：呈矩阵状地形成分别与上述多个元件对应的多个盖构件，各个盖构件包括包围相对应的元件的侧壁部，利用槽部使相邻的盖构件彼此分隔，并且利用架设于上述槽部的桥接部使相邻的盖构件彼此结合；在上述晶片上，以使各个盖构件的侧壁部包围相对应的元件的方式载置上述盖衬底的工序；将吸附保持有处于流动状态的密封层的屏蔽衬底按压在上述盖衬底上，使上述密封层经由上述槽部压入到包围各个上述元件的侧壁部的外侧，并使上述密封层固化成密封构件，由此利用密封构件，对在上述屏蔽衬底的下方相邻的侧壁部之间进行填充的工序；沿着上述槽部切割上述屏蔽衬底、上述盖衬底及上述晶片，使上述多个元件分离成各个电子部件的工序。
根据又一个技术方案，电子部件的制造方法包括：在晶片上呈矩阵状地形成多个元件的工序；在上述晶片上，以分别包围上述多个元件的方式形成从上述晶片的表面立起的多个侧壁构件以作为密封框的工序；制作盖衬底的工序，上述盖衬底以如下的状态形成：呈矩阵状地形成分别与上述多个元件对应的多个盖构件，利用槽部使相邻的盖构件彼此分隔，并且利用架设于上 述槽部的桥接部使相邻的盖构件彼此结合；在上述晶片上，以使各个盖构件覆盖相对应的元件或者与相对应的侧壁构件相匹配的方式载置上述盖衬底的工序；将吸附保持有处于流动状态的密封层的屏蔽衬底按压在上述盖衬底上，使上述密封层经由上述槽部压入到包围各个上述元件的侧壁部的外侧，并使上述密封层固化成密封构件，由此利用密封构件，对在上述屏蔽衬底的下方相邻的侧壁部之间进行填充的工序；沿着上述槽部切割上述屏蔽衬底、上述盖衬底及上述晶片，使上述多个元件分离成各个电子部件的工序。
发明的效果
由盖构件及侧壁构件包围衬底上的元件，在侧壁构件的外侧通过密封构件来将该侧壁构件及盖构件与衬底表面相结合，以密封元件，由此，能够防止密封构件向形成有元件的空间内溢出。
附图说明
图1为示出第一实施方式的MEMS（微机电系统）开关的结构的剖视图。
图2为示出形成有多个图1的MEMS开关的晶片的俯视图。
图3为示出图1的MEMS开关的主体部的立体图。
图4A为示出图1的MEMS开关的第一动作状态的图。
图4B为示出图1的MEMS开关的第二动作状态的图。
图5A为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其1）。
图5B为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其2）。
图5C为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其3）。
图5D为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其4）。
图5E为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其5）。
图5F为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其6）。
图5G为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其7）。
图5H为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其8）。
图5I为说明图1的MEMS开关的主体部的形成工序的工序剖视图（其9）。
图6为示出第一实施方式的晶片级封装的概要的分解立体图。
图7为示出形成有MEMS开关的晶片表面的俯视图。
图8A为示出盖衬底（cap substrate）的上表面的俯视图。
图8B为示出盖衬底的下表面的俯视图。
图9A为示出第一实施方式的晶片级封装的工序剖视图（其1）。
图9B为示出第一实施方式的晶片级封装的工序剖视图（其2）。
图9C为示出第一实施方式的晶片级封装的工序剖视图（其3）。
图9D为示出第一实施方式的晶片级封装的工序剖视图（其4）。
图10A为示出第一实施方式的晶片级封装的另一种工序剖视图（其1）。
图10B为示出第一实施方式的晶片级封装的另一种工序剖视图（其2）。
图10C为示出第一实施方式的晶片级封装的另一种工序剖视图（其3）。
图10D为示出第一实施方式的晶片级封装的另一种工序剖视图（其4）。
图11A为示出第一实施方式的盖衬底的形成工序的剖视图（其1）。
图11B为示出第一实施方式的盖衬底的形成工序的剖视图（其2）。
图11C为示出第一实施方式的盖衬底的形成工序的剖视图（其3）。
图11D为示出第一实施方式的盖衬底的形成工序的剖视图（其4）。
图11E为示出第一实施方式的盖衬底的形成工序的剖视图（其5）。
图12为示出第一实施方式的一个变形例的MEMS开关的剖视图。
图13为示出第一实施方式的另一个变形例的MEMS开关的剖视图。
图14为示出第二实施方式的可变电容元件的结构的剖视图。
图15为示出图14的可变电容元件的主体部的立体图。
图16A为示出图14的可变电容元件的第一动作状态的图。
图16B为示出图14的可变电容元件的第二动作状态的图。
图16C为示出图14的可变电容元件的等效电路图。
图17A为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其1）。
图17B为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其2）。
图17C为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其3）。
图17D为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其4）。
图17E为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其5）。
图17F为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其6）。
图17G为说明图14的可变电容元件的主体部的形成工序的工序剖视图（其7）。
图18A为说明第二实施方式的盖衬底的形成工序的工序剖视图（其1）。
图18B为说明第二实施方式的盖衬底的形成工序的工序剖视图（其2）。
图19为示出第二实施方式的一个变形例的可变电容元件的剖视图。
图20为示出第一实施方式的另一个变形例的可变电容元件的剖视图。
其中，附图标记说明如下：
10：晶片，
10A、10B、10C：元件区域，
10L：刻痕线（Scribe line），
20：MEMS开关，
21：衬底，
21A～21C、21B1、21B2：贯通插件，
21S：衬底表面，
21SW：衬底侧壁面，
22A：支柱，
22B：驱动电极图案，
22C、22C1、22C2、23A：接点，
22D：电极图案，
22S：密封框（seal ring），
220、420：直流电压源，
23：悬臂，
23B：上部电极图案，
23W：键合线，
24：工作空间，
25：盖构件，
25S：侧壁构件，
25a：附着层，
250：盖衬底，
250A、250B：桥接部，
250L：狭缝部，
250V：空间，
26：屏蔽层，
26S：屏蔽层下表面，
260：屏蔽衬底，
27：密封构件，
27SW：密封构件侧壁面，
270：密封材料层，
31、45：抗蚀刻膜，
31A、31B、45A、45C：抗蚀刻开口部。
具体实施方式
[第一实施方式]
[第一实施方式]
图1为示出第一实施方式的电子部件20的例子的剖视图，图2为示出切割出图1的电子部件20的晶片10的俯视图。
首先，参照图2的俯视图，上述晶片10例如具有正方形的平面形状，在上述晶片10上，以矩阵状形成有分别与上述电子部件20对应的多个电子部 件要素10A、10B、10C…，这些电子部件通过刻痕线10L来分隔。图1的电子部件20例如是沿着上述刻痕线10L切割在上述晶片10的上部形成的电子部件要素10A、10B、10C…中某一个而得到的。上述晶片例如由低温共烧陶瓷（LTCC）等形成，也能够由玻璃或树脂、硅衬底等形成。
接着，参照图1的剖视图，在图示的例子中，电子部件20为微机电系统（MEMS，micro-electromechanical system）开关，由低温共烧陶瓷形成，并形成于与上述晶片10相对应的衬底21上，在上述衬底21的表面21S上，隔着由铜（Cu）等形成的支柱22A，形成有在前端部吸附保持接点23A的悬臂23。另外，在上述衬底21的表面21S上，形成有与上述接点23A相对应的接点22C，进而形成有驱动电极图案22B，以利用静电力驱动上述悬臂23。如后续说明的那样，上述接点22C实际上由两个接点22C1及22C2构成，在上述悬臂23被驱动电极图案22B吸引而使上述接点23A与接点22C1、22C2相接触的情况下，例如，进入到上述接点22C1的高频信号导通上述接点23A，并从接点22C2输出。在以下进行的图1的剖视图的说明中，上述接点22C包括上述接点22C1、22C2。
上述悬臂23例如由氧化硅膜等形成，在上述悬臂23上吸附保持有上部电极图案23B。于是，通过向上述驱动电极图案22B与上部电极图案23B之间施加驱动电压，来利用在上述驱动电极图案22B与上部电极图案23B之间产生的电磁力驱动上述悬臂23，其结果为，上述接点23A与上述接点22C相接触或相分离。
另外，虽然在图1的剖面中未图示，但在上述衬底21的表面21S上形成有用于经由键合线向上述悬臂23上的上部电极图案23B供电的电极图案22D。在后续部分中，参照图3的立体图，对图1的MEMS开关20主体进行更为详细的说明。
进而，在上述衬底21中，分别与上述电极图案22B、22C相对应地形成有贯通插件21B、21C。虽然在图1的剖面中未图示，但在上述衬底21中，与上述电极图案22D相对应形成有同样的贯通插件。
根据一个例子，上述贯通插件21B、21C、支柱22A、上部电极图案23B例如由铜（Cu）形成，上述驱动电极图案22B、接点22C、23A例如由金（Au）等的抗氧化金属形成。
进而，在上述衬底21的表面21S上，以连续包围上述支柱22A及电极图案22B，22D、悬臂23及接点22C的方式形成有环状的密封框22S，上述密封框22S例如由金（Au）形成，或者具有金/钛（Au/Ti）的层叠结构或金/铬（Au/Cr）的层叠结构。
在上述密封框22S上，以在上述衬底21的上表面21S上划分出用于容置上述支柱22A、电极图案22B～22D及悬臂23、上述接点22C等的工作空间24的方式载置有盖构件25，该盖构件25由例如硅形成并一体具有侧壁构件25S和盖构件25C。在图示的实施方式中，在上述盖构件25的表面上，即在除了与上述衬底21相反的一侧的面之外的所有面上，都形成有例如具有金/钛或金/铬的层叠结构的附着层25a，通过将上述盖构件25载置在上述衬底21上，利用附着层25a将上述侧壁构件25S与对应的密封框22S接合。并且，在上述盖构件25的上表面接合有由例如铁镍合金等形成的屏蔽层26。
进而，在上述侧壁构件25S的外侧，以填充在上述衬底21的上表面21S与上述屏蔽层26的下表面26S之间的空间并且与用于覆盖上述侧壁构件25S的侧壁面的附着层25a相接的方式，形成有由例如锡铋类的焊料形成的密封构件27。在图示的例子中，在上述侧壁构件25S还形成有包括面向上述衬底21的上表面21S的面25s在内的阶梯部，需要注意的是，上述密封构件27不仅与上述盖构件25的侧壁构件25S的侧壁面接合，还与阶梯部相接合。其结果为，上述屏蔽层26及上述盖构件25通过上述密封构件27与上述衬底21的上表面21S牢固地接合。
另外，需要注意的是，在本实施方式中，如后续部分中详细说明的那样，进行在晶片级封装之后连续执行的切割工序的结果为，由从上述衬底21的侧壁面21SW延伸的侧壁面27SW来划分出上述密封构件27。
根据本实施方式，在从上述工作空间24来看时，上述密封构件27形成于上述侧壁构件25S的外侧，因而，例如，即使在特定状态下将上述向衬底21按压盖构件25，熔融的密封构件27也不会流入上述工作空间24，能够直接或者利用上述密封构件27实现上述密封框22S与盖构件25之间的紧密且牢固的接合，进而能够获得无需将上述工作空间24的大小设定为大至必要程度以上的大小的优选特征，其中，特定状态是指，例如使上述密封构件27熔融，来促进该密封构件27与盖构件25和衬底21接合或者促进该密封构件 27与上述屏蔽层26和衬底21接合的状态。
图3为在除去了上述盖构件25、屏蔽层26及密封构件27的状态下更详细地示出上述MEMS开关20的主体部的立体图。
参照图3可知，在上述衬底21的上表面21S上，在上述支柱22A的附近形成有上述电极图案22D，上述电极图案22D利用键合线23W与上述悬臂23上的上部电极图案23B相连接。并且，如上所述，与上述贯通电极图案21B、21C同样地，在上述衬底21中，与上述电极图案22D相对应地形成有未图示的贯通电极。
在图3的结构中，与上述接点22C相对应地形成有两个接点22C1及22C2，如图4A所示，在没有对上述电极图案22B与23B之间施加驱动电压的状态下，上述两个接点22C1及22C2处于非导电状态，而在对上述电极图案22B与23B之间施加来自直流电源220的直流驱动电压的图4B的状态下，上述接点22C1及22C2经由上述接点23A导通，例如，进入到上述接点22C1的输入端子的高频信号向接点22C2输出。
以下，对图1的MEMS开关20的制造方法进行说明。
起初，参照图5A～图5I，对上述MEMS开关20的主体部的制造过程进行简单说明。
参照图5A，最初，在图2的晶片10的各个元件区域10A、10B、10C…中，例如通过沉积金膜及图案化处理，在与上述晶片10相对应的衬底21的表面21S上形成厚度为1μm的密封框22S、驱动电极图案22B及接点22C1、22C2。在此，例如沿着用于划分出尺寸为1500μm×1000μm的各个元件区域的刻痕线10L，形成例如宽度为150μm的上述密封框22S，如上所述，该密封框22S以连续包围在上述元件区域形成的支柱22A、电极图案22B、22D、接点22C1、22C2等的结构的方式形成为环状。
例如，虽然省略了图示，但在上述衬底21上即在晶片10的表面上形成薄的金膜作为种子层，在该金膜上形成具有分别与电极图案相对应的抗蚀刻开口部的抗蚀刻膜，通过将上述抗蚀刻膜作为掩模的电解电镀法等来形成上述密封框22S、驱动电极图案22B及接点22C1、22C2。
接着，如图5B所示，在上述衬底21上，以覆盖上述表面21S上的结构的方式形成抗蚀刻膜31，进而，如图5C所示，在上述抗蚀刻膜31中，在与 上述支柱22A相对应的位置形成露出上述表面21S的开口部31A。
进而，如图5D所示，通过例如电解电镀法在上述开口部31A沉积铜层，来形成例如高度为8μm的上述支柱22A。在此，在通过电镀形成上述支柱22A、22C的过程中，能够利用之前在图5A的工序中形成在上述晶片10的表面上的金膜，来作为电镀种子层。
进而，如图5E所示，在上述抗蚀刻膜31中，与上述接点22C1、22C2相对应地，形成有深度为规定的例如2μm的用于与上述接点23A对应的开口部31B，进而，如图5F所示，向上述开口部31B填充金，形成厚度为2μm的图案，以作为上述接点23A。
进而，如图5G所示，在上述抗蚀刻膜31上，利用例如厚度为5μm的氧化硅膜，以从上述支柱22A延伸至接点23A的方式形成上述悬臂23，进而，如图5H所示，在上述悬臂23上，利用例如厚度为0.5μm的铜图案，形成上述上部电极图案23B。
进而，如图5I所示，使上述抗蚀刻膜31溶解在溶剂等内，或者，利用在氧气环境条件下的灰化来去除上述抗蚀刻膜31，并且如上图3中说明的那样，利用键合线22W连接上述上部电极图案23B与图5I的剖面中未图示的电极图案22D，由此，形成MEMS开关20。
并且，在图5I的工序中，首先，利用湿法蚀刻等来去除之前在图5A的工序中形成在上述晶片10的表面上的残留的薄的电镀种子层。由于电镀种子层极薄，所以即使进行这种湿法蚀刻，在上述元件区域形成的结构也不会受到实质的影响。
像这样，利用图5A～图5I的工序，在上述图2的晶片10上的所有元件区域10A、10B、10C…，形成上述图3的立体图所示的MEMS开关20的主体部。
此外，在进行到图5A的工序的阶段时，在上述衬底21中已经形成有上述贯通插件21B、21C等。
接着，首先，参照图6的分解立体图，对针对这种晶片10进行的第一实施方式的晶片级封装的概要进行说明。
参照图6，在上述晶片10上的各自的元件区域内，以通过刻痕线10L使彼此分隔成矩阵状的方式形成有上述图3的立体图所示的MEMS开关20， 在上述晶片10上接合与盖衬底250，该盖衬底250以与上述晶片10上的元件区域相对应地结合成矩阵状的方式形成有上述盖构件25，进而，从上述盖衬底250的上方按压在下表面吸附保持有熔融焊料等的密封剂层270的屏蔽衬底260。
在上述盖衬底250上，以包围上述盖构件25的方式纵横地形成有与上述晶片10上的刻痕线10L相对应的狭缝部250L，若从上方朝向上述盖衬底250按压上述屏蔽衬底260，则上述密封剂层270从上述狭缝部250L向上述盖衬底250的下侧流动，以填充形成在上述晶片10上的具有上述图1的剖面结构的多个MEMS开关20之间的空间。
图7为示出图6的分解立体图的晶片10的俯视图。
参照图7，在上述晶片10上，与上述图2的俯视图相对应地，通过在纵横方向上延伸的宽度为例如110μm的刻痕线10L划分出元件区域10A、10B、10C…，在上述多个元件区域10A、10B、10C…中形成有由密封框22S包围的上述图3的立体图所示的MEMS开关20的主体部。
图8A为从上表面即从图6的屏蔽衬底260一侧观看上述图6的分解立体图的盖衬底250的俯视图，图8B为从下表面即从图6的晶片10一侧观看上述盖衬底250的俯视图。通过沿着上述刻痕线10L切割上述晶片10，来形成图1的衬底21。
参照图8A的俯视图，在构成上述盖衬底250的硅衬底中，狭缝部250L与上述晶片10的刻痕线10L相对应地在纵横方向上延伸，以划分出各个盖构件25，另外，就各个盖构件25而言，通过肋状的桥接部250A、250B来机械地结合相邻的盖构件25。其中，桥接部250A将一个盖构件25与在行方向或列方向上相邻的盖构件25结合，桥接部250B将一个盖构件25与在倾斜方向上相邻的盖构件25结合。
另外，参照图8B的俯视图可知，在构成盖衬底250的上述硅衬底的下表面，在各个元件区域中，以包围与上述图1的工作空间24相对应的凹部的方式，采用凸图案的形状形成有环状的侧壁构件25S。
在后续部分中，参照图11A～图11D，对这种盖衬底250的制造方法进行说明。
接着，参照图9A～图9D及图10A～图10D的工序剖视图，对本实施方 式的晶片级封装进行更为详细的说明。在此，图9A～图9D为图8A中的沿着A-A’线的剖视图，图10A～图10D为图8A中的沿着B-B’线的剖视图。
参照图9A及图10A，在上述盖衬底250的下表面形成上述附着层25a，上述盖衬底250以使上述侧壁构件25S经由上述附着层25a与上述密封框22S相接触的方式配设在上述晶片10上，进而，一边以例如280℃的温度进行加热，一边以例如1MPa的压力向上述晶片10按压上述盖衬底250，由此，即使上述侧壁构件25S及上述密封框22S的表面有一些凹凸，上述侧壁构件25S也会通过上述附着层25a与上述密封框22S牢固地接合。上述侧壁构件25S与各个元件区域10A、10B、10C…的各个密封框22S相接合，其结果为，在上述各个元件区域10A、10B、10C…中，划分出由上述侧壁构件25S包围的上述工作空间24。此外，在以下的说明中，对于与上述元件区域相邻的元件区域，仅示出工作空间24，省略示出MEMS开关20主体。
接着，如图9B及图10B所示，在上述图9A的结构上配设下表面吸附保持有焊料层270的屏蔽衬底260，进而如图9C及图10C所示，使上述焊料层270例如在氮等非活性气体中熔融，进而通过沿着箭头方向按压上述屏蔽衬底260，从上述狭缝部250L起，与上述刻痕线10L相对应地，向在与一个元件区域相邻的元件区域之间的各个侧壁构件25S与25S之间形成的空间250V压入上述熔融焊料层270。从图8B的俯视图可知，上述空间250V在上述晶片10上彼此连结，经由上述空间250V向上述晶片10的外部排出填充了上述空间250V的氮气、多余的熔融焊料，上述空间250V由上述熔融焊料层270填充。
在图9C及图10C的状态下，上述侧壁构件25S在各个元件区域与相对应的密封框22S接合，其结果为，在由氮气等非活性气体填充上述工作空间24的状态下密闭该工作空间24，即使按压上述屏蔽衬底260，上述熔融焊料层270也不流入工作空间24。因此，在本实施方式中，无需因考虑到熔融焊料层270流入上述工作空间24的情况而将各个元件区域的悬臂23等的尺寸设定地过大，能够形成小型的MEMS开关20。
进而，在使上述熔融焊料层270固化之后，如图9D及图10D所示，通过沿着刻痕线10L，使例如切割刀片31如箭头所示地作用于上述晶片10，来将上述晶片10分割成各个元件区域，以获得之前在图1中说明的MEMS 开关20。
进而，图11A～图11D为说明上述盖衬底250的制造方法的工序剖视图。
参照图11A，例如在与上述晶片10相对应形成为正方形形状的硅衬底250S上，与图8B的俯视图所示的侧壁构件25S相对应地形成抗蚀刻图案R1，如图11B所示，将上述抗蚀刻图案R1作为掩膜来对上述硅衬底250S进行蚀刻，蚀刻至与上述工作空间24的高度相对应的例如为50μm的规定深度为止。其结果为，在上述硅衬底250S上形成上述侧壁构件25S，并且，在划分出一个元件区域的侧壁构件25S与划分出相邻的元件区域的侧壁构件25S之间形成上述空间250V。
进而，如图11C所示，使上述图11B的状态的硅衬底250S上下翻转，进而，在当前状态的上表面上形成具有与上述狭缝部250L相对应的抗蚀刻开口部R3A、R3B的抗蚀刻图案R3，进而，将上述抗蚀刻图案R3作为掩膜，对上述硅衬底250进行蚀刻，由此，如图11D所示，形成与上述空间250V相连通地的上述狭缝部250L。
此外，也能够不使衬底250S上下翻转，而从形成空间250V的面进行加工。进而，如图11E所示，使上述图11D的状态的硅衬底250S上下翻转，通过在形成有上述侧壁构件25S一侧的面上形成例如膜厚为0.5μm的上述附着层25a，来形成上述盖衬底250。
像这样，在本实施方式中，上述盖衬底250由硅衬底250S形成，随之，盖构件25也由硅形成，但本实施方式并不局限于这些特定的材料，上述盖衬底250及盖构件25除了硅之外，还能够由玻璃、金属、陶瓷等形成。
图12为示出本实施方式的一个变形例的MEMS开关20A的结构的剖视图。在此，在图12中，对于与之前实施方式相对应的部分标注相同的附图标记，并省略说明。
参照图12，在本实施方式中，代替上述密封框22S，通过例如铜的电解电镀等来形成具有与上述工作空间24的高度相对应的高度的密封框32S，并通过在密封框32S上接合平板状的盖构件35，来划分出上述工作空间24。上述平板状的盖构件35例如由硅形成，具有与由硅形成的上述盖构件35相同的结构，但不具有上述侧壁部25S，而具有平坦的下表面。
在上述盖构件35的下表面及侧壁面形成有上述附着层25a，上述盖构件 35在构成侧壁构件的密封框32S的外侧通过焊料等密封构件27牢固地接合在上述衬底21的表面21S上。
在图12的例子中，上述屏蔽层26具有与上述衬底21的外形相对应的外形，用于形成上述盖构件35的外周的侧壁面通过从用于形成上述屏蔽层26的外周的侧壁面后退而形成，另外，用于形成上述密封框32S的外周的侧壁面形成在从上述盖构件的侧壁面进一步后退的位置，因而在图12的结构中，如图中所示，环绕地形成两个阶梯部。在图12的实施方式中，上述两个阶梯部均被形成上述密封构件27的焊料填充，其结果为，上述盖构件35牢固地接合在上述衬底21的表面上。
通过以下的方式，同样能够形成图12的结构：在之前在图6中说明的晶片级封装时，使用没有形成上述侧壁构件25S而是具有平坦的下表面的衬底，来作为图8B的俯视图中的上述盖衬底250，并执行上述图9A～图9D以及图10A～图10D的工序。
图13为示出本实施方式的另一个变形例的MEMS开关20B的结构的剖视图。在此，在图13中，对于与之前的实施方式相对应的部分标注相同的附图标记，并省略说明。
需要注意的是，在图13的变形例中，用于形成上述盖构件35的外周的侧壁面形成如下的位置：比用于形成与上述衬底21的外周一致的屏蔽层26的外周的侧壁面及用于形成兼用作密封框的上述侧壁构件32S的外周的侧壁面都后退的位置。
这种结构的结果为，在图13的变形例中，如图中所示，环绕地形成由密封构件27填充的阶梯部，上述屏蔽层26通过上述密封构件27与上述衬底21牢固地结合。其结果为，在图13的变形例中，上述盖构件35也与上述衬底11牢固地结合。
另外，在图13的结构中，能够缩小上述盖构件35的尺寸，使MEMS开关20B进一步小型化。
[第二实施方式]
图14为示出第二实施方式的可变电容元件40的结构的剖视图，图15为示出上述图14的可变电容元件40的主体部的结构的立体图。图14的剖视图示出了图15的立体图中沿着C-C'线的剖面。图中，对于与之前 说明的部分相对应的部分标注相同的附图标记，并省略说明。
参照图14的剖视图，在本实施方式中，代替上述支柱22A及电极图案22C，在与上述晶片10的一个元件区域相对应的衬底21上分别形成有由金形成构成的接地电极图案42A、42C，且在上述接地电极图案42A、42C上分别形成有高度为例如2μm的由铜形成构成的支柱41A、41C。另外，在上述支柱41A与41C之间形成有膜厚为例如1μm的由金膜形成的上部电极图案42，该上部电极图案42具有空中架桥结构，进而在上述衬底21上，在上述接地电极图案42A与42C之间，与上述上部电极42相向地形成有下部电极图案42B。
在图14的结构中，设置成上述上部电极图案42能够相对于相向的下部电极图案42B位移，上述上部电极图案42和下部电极图案42B构成可变电容元件。此时，为了防止上述上部电极图案42和下部电极图案42B短路，在上述下部电极图案42B上形成由氧化硅膜等构成的电容器介质膜43。
参照图15的立体图可知，与之前的实施方式同样地，上述密封框22S划分出衬底21上的元件区域，在上述上部电极图案42的下侧，上述下部电极图案42B在上述衬底21的表面21S上从高频信号输入侧RFin延伸至高频信号输出侧RFout。另外，在上述衬底21中，与上述输入侧及输出侧相对应地，分别形成有图14的剖视图中所示的插件21B1及21B2。并且，上述密封框22S及电极图案42A、42C分别经由在上述衬底21中形成的贯通插件21A及21C接地（GND）。根据这种结构，如图16C所示，上述可变电容元件40形成为具有如下的结构的元件：在由上述下部电极图案42B形成的高频传输线上，连接有在上述上部电极图案42与下部电极图案42B之间形成的电容Ccap。
图16A及图16B为说明上述可变电容元件40的动作的图。
参照图16A，在没有从外部的直流电压源向上述下部电极图案42B施加直流电压的情况下，在下部电极图案42B与上部电极图案42之间不产生静电力，上述上部电极图案42与下部电极图案42B分离，上述电容Ccap为第一值C1。
相对于此，如图16B所示，在从直流电压源420经由包括并联电容器等在内的高频截止电路41向上述上部电极图案42与下部电极图案42B之间施加直流电压的情况下，上述上部电极图案42因静电力而被上述下部电极图案42B吸引，在最极端的情况下，上部电极图案42隔着上述电容器介质膜43与上述下部电极图案42B接触。在这种状态下，上述电容Ccap具有大于上述第一值C1的第二值C2。
像这样，在本实施方式的可变电容元件40中，通过向上述上部电极42与下部电极42B之间施加直流电压，如图16C的等效电路图所示，能够改变与由上述下部电极图案42B构成的高频信号的传输线相连接的电容器的容量。
在本实施方式中，需要注意的是，如图14的剖视图所示，从上述盖构件25中的特定部分去除了具有Au/Ti层叠结构的附着层25a，其中，特定部分是指，在上述工作空间24中的与上述衬底21相向的部分。根据这种结构，在上述衬底21上的被供给高频信号的电极图案与上述盖构件25之间不会产生寄生电容，从而能够抑制寄生电容对可变电容元件40的动作造成的影响。
以下，对图14的可变电容元件40的制造方法进行说明。
起初，参照图17A～图17G，对上述可变电容元件40的主体部的制造过程进行简单的说明。
参照图17A，在最初图2的晶片10的各个元件区域10A、10B、10C…中，在与上述晶片10相对应的衬底21的表面21S上，通过例如沉积金膜及图案化处理来形成例如厚度为1μm的密封框22S、接地电极图案42A、42C以及下部电极图案42B。在此，与之前实施方式的情况同样地，例如，沿着用于划分出尺寸为1500μm×1000μm的各个元件区域的刻痕线10L，形成例如宽度为150μm的上述密封框22S，如上所述，该密封框22S以连续包围在上述元件区域形成的电极图案42A～42C等的结构的方式形成为环状。
在本实施方式中，虽然未图示，但在上述衬底21的表面21S上或在晶片10的表面上也形成有成为电镀种子层的薄的金膜，上述密封框22S或电极图案42A～42C形成在上述电镀种子层上，并且是通过将具有分别与上述电极图案42A～42C相对应的抗蚀刻开口部的抗蚀刻图案作为掩模且通过的电解电镀法来形成的。
接着，在图17B的工序中，在上述衬底21上形成氧化硅膜等介质膜，进而通过未图示的抗蚀刻工序来对介质膜进行图案化，如图17B所示，在上述下部电极图案42B上形成例如由氧化硅膜形成的电容器绝缘膜43。
进而，在图17C的工序中，在上述衬底21上以覆盖上述密封框22S及电极图案42A～42C的方式形成抗蚀刻膜45，进而如图17D所示，在上述抗蚀刻膜45中，分别与上述接地电极图案42A、42C相对应地，以露出上述接地电极图案42A、42C的方式形成开口部45A、45C。
进而，在图17E的工序中，将上述抗蚀刻膜45作为掩模，在上述接地电极图案42A、42C上以填充上述抗蚀刻开口部45A、45C的方式形成铜膜，由此，分别通过电解电镀法，在上述接地电极图案42A上形成由铜形成的支柱41A并在上述接地电极图案42C上形成由铜形成的支柱41C。此外，在通过电解电镀来形成上述支柱41A、41C的过程中，可将在之前的图17A的工序中形成在上述晶片10的表面上的金膜用作电镀种子层。
进而，在图17F的工序中，通过例如溅射法等低温工序，在上述抗蚀刻膜45上形成金膜，进而通过进行图案化，来形成用于桥接上述支柱41A与41C的上部电极图案42。
进而，如图17F所示，借助溶剂等使上述抗蚀刻膜45溶解，或者通过在氧气环境条件下的灰化来进行去除该抗蚀刻膜45，由此，形成图14的可变电容元件40。
进而，在之前的图17A的工序中，在通过电镀法来形成上述密封框22S、电极图案22B、22C等的情况下，在去除上述抗蚀刻膜45之后，通过湿法蚀刻等来去除残留的形成在上述晶片10的表面上的电镀种子层。
像这样，通过图17A～图17G的工序，来在上述图2的晶片10上的所有元件区域10A、10B、10C…中形成如上述图15的立体图所示的可变电容元件40的主体部。
此外，在图17A的工序的阶段时，在上述衬底21中已经形成有上述贯通插件21A～21C。
进而，对在各个元件区域10A、10B、10C…中形成有上述可变电容 元件40的的晶片10执行之前在图6、图7、图8A～图8B、图9A～图9D、图10A～图10D中说明的晶片级封装工序，由此，完成图14中记载的可变电容元件40。
此时，如上所述，需要注意的是，在本实施方式的可变电容元件40中，为了减少寄生电容，从由硅形成的上述盖构件25的下表面去除附着层25a。
因此，在本实施方式中，在通过之前的图11A～图11E中说明的工序来制作上述盖衬底250时，进而在图11E的工序之后，紧接着进行图18A及图18B的工序，去除上述盖衬底250中的特定部分上的上述附着层25a，其中，特定部分是指，在将盖构件25安装在上述衬底21上的情况下盖构件25与衬底21的表面21S相向的部分。
即，在图18A的工序中，在构成上述盖衬底250的硅衬底250S上，以覆盖上述狭缝部250L及侧壁构件25S的方式形成抗蚀刻图案R4，进而将上述抗蚀刻图案R4作为掩模，通过例如溅射蚀刻或湿法蚀刻来去除在上述硅衬底250S上露出的附着层25a。
于是，如图18B所示，通过去除抗蚀刻图案R4，获得从各个盖构件25的与上述衬底21相向的面去除上述附着层25a之后的结构，来作为盖衬底250。
于是，通过使用这种盖衬底250，能够获得具有在之前的图14中说明的结构的可变电容元件40。
在本实施方式中，上述盖构件25或盖衬底250并不局限于硅，还能够由玻璃或陶瓷等绝缘材料形成。另外，在利用硅来形成上述盖构件25或盖衬底250的情况下，优选地，使用电阻率为1000Ωcm以上的绝缘性的硅衬底。像这样，通过使用绝缘性的部件作为上述盖构件25，在具有图14的结构的可变电容元件40中，能够减少基于盖构件25的寄生电容的效果。
图19为示出本实施方式的一个变形例的可变电容元件40A的结构的剖视图。但是，图19中，对于与之前的实施方式相对应的部分，标注相同的附图标记，并省略说明。
参照图19，在本实施方式中，与上述图12的实施方式相对应地，代 替上述密封框22S，通过例如铜的电解电镀等来形成具有与上述工作空间24的高度相对应的高度的密封框32S，并通过在密封框32S上接合平板状的盖构件35，来划分出上述工作空间24。上述平板状的盖构件35例如由硅形成，具有与由硅形成的上述盖构件35相同的结构，但不具有上述侧壁部25S，而具有平坦的下表面。
在上述盖构件35的下表面及侧壁面形成有上述附着层25a，上述盖构件35在构成侧壁构件的密封框32S的外侧通过焊料等密封构件27牢固地接合在上述衬底21的表面21S上。
在图19的例子中，上述屏蔽层26具有与上述衬底21的外形相对应的外形，用于形成上述盖构件35的外周的侧壁面通过从用于形成上述屏蔽层26的外周的侧壁面后退而形成，另外，用于形成上述密封框32S的外周的侧壁面形成在从上述盖构件的侧壁面进一步后退的位置，因而在图19的结构中，如图中所示，环绕地形成两个阶梯部。在图19的实施方式中，上述两个阶梯部均被形成上述密封构件27的焊料填充，其结果为，上述盖构件35牢固地接合在上述衬底21的表面上。
通过以下的方式，同样能够形成图19的结构：在之前在图6中说明的晶片级封装时，使用没有形成上述侧壁构件25S而是具有平坦的下表面的衬底，来作为图8B的俯视图中的上述盖衬底250，并执行上述图9A～图9D以及图10A～图10D的工序。
图20为示出本实施方式的另一个变形例的可变电容元件40B的结构的剖视图。在此，在图20中，对于与之前的实施方式相对应的部分标注相同的附图标记，并省略说明。
需要注意的是，在图20的变形例中，用于形成上述盖构件35的外周的侧壁面形成如下的位置：比用于形成与上述衬底21的外周一致的屏蔽层26的外周的侧壁面及用于形成兼用作密封框的上述侧壁构件32S的外周的侧壁面都后退的位置。
这种结构的结果为，在图20的变形例中，如图中所示，环绕地形成由密封构件27填充的阶梯部，上述屏蔽层26通过上述密封构件27与上述衬底21牢固地结合。其结果为，在图13的变形例中，上述盖构件35也与上述衬底11牢固地结合。
另外，在图20的结构中，能够缩小上述盖构件35的尺寸，并将可变电容元件40B进一步小型化。
此外，在以上说明的各个实施方式中，上述密封构件27并不局限于焊料，还能够使用如树脂等。通过使用树脂作为上述密封构件27，能够实现电子部件的轻量化。
进而，在以上的各个实施方式中，在上述工作空间24形成的元件并不局限于MEMS开关或可变电容元件，还能够形成例如晶体振荡器等。
以上，对本发明的优选的实施例进行了说明，但本发明并不局限于这种特定的实施例，能够在权利要求的范围中记载的要旨内，进行各种变形和变更。

Claims (13)

1.一种电子部件，其特征在于，具有：
衬底；
元件，其形成在上述衬底上；
侧壁构件，其在上述衬底上包围上述元件；
盖构件，其配设在上述侧壁构件上，与上述侧壁构件一起在上述衬底上划分出包围上述元件的空间；
密封构件，其设置在上述侧壁构件的外侧，将上述侧壁构件及盖构件与上述衬底的表面接合，并密封上述空间，
上述盖构件为平板状的构件，接合在上述侧壁构件上，在上述盖构件上形成有具有与上述衬底的外周形状一致的外周的屏蔽构件，由位于从形成上述屏蔽构件的外周的侧壁面起后退的位置上的上述盖构件的侧壁面来形成上述盖构件的外周，形成上述侧壁构件的外周的侧壁面形成在特定位置，从而形成阶梯部，上述阶梯部由上述密封构件填充，上述特定位置是指，比形成上述屏蔽构件的外周的侧壁面以及形成上述盖构件的外周的侧壁面中的任一个侧壁面都后退的位置。
2.一种电子部件，其特征在于，具有：
衬底；
元件，其形成在上述衬底上；
侧壁构件，其在上述衬底上包围上述元件；
盖构件，其配设在上述侧壁构件上，与上述侧壁构件一起在上述衬底上划分出包围上述元件的空间；
密封构件，其设置在上述侧壁构件的外侧，将上述侧壁构件及盖构件与上述衬底的表面接合，并密封上述空间，
上述盖构件为平板状的构件，接合在上述侧壁构件上，在上述盖构件上形成有具有与上述衬底的外周形状一致的外周的屏蔽构件，由位于从形成上述屏蔽构件的外周的侧壁面起后退的位置上的上述侧壁构件的侧壁面来形成上述侧壁构件的外周，形成上述盖构件的外周的侧壁面形成在特定位置，从而形成阶梯部，上述阶梯部由上述密封构件填充，上述特定位置是指，比形成上述屏蔽构件的外周的侧壁面以及形成上述侧壁构件的外周的侧壁面中的任一个侧壁面都后退的位置。
3.根据权利要求1或2所述的电子部件，其特征在于，
由上述衬底的侧壁面来形成上述衬底的外周，由与上述衬底的侧壁面的延伸面一致的上述密封构件的侧壁面来形成上述密封构件的外周。
4.根据权利要求1或2所述的电子部件，其特征在于，
上述盖构件和上述侧壁构件由一体的构件形成，上述侧壁构件与在上述衬底的表面上包围上述元件的密封框接合。
5.根据权利要求1或2所述的电子部件，其特征在于，
上述侧壁构件构成在上述衬底上包围上述元件的密封框的一部分。
6.根据权利要求1或2所述的电子部件，其特征在于，
上述盖构件及上述侧壁构件经由包括钛层的附着层，与上述密封构件接触。
7.根据权利要求6所述的电子部件，其特征在于，
上述侧壁构件经由上述附着层，与在上述衬底上包围上述元件的由金属形成的密封框接合。
8.根据权利要求6所述的电子部件，其特征在于，
在上述盖构件的在上述空间中与上述衬底相向的部分，没有形成上述附着层。
9.根据权利要求8所述的电子部件，其特征在于，
上述元件为可变电容元件，该可变电容元件具有构成可动构件的电极。
10.根据权利要求1或2所述的电子部件，其特征在于，
上述密封构件为焊料或树脂。
11.一种电子部件的制造方法，其特征在于，包括：
在晶片上呈矩阵状地形成多个元件的工序；
制作盖衬底的工序，上述盖衬底以如下的状态形成：呈矩阵状地形成分别与上述多个元件对应的多个盖构件，各个盖构件包括包围相对应的元件的侧壁部，利用槽部使相邻的盖构件彼此分隔，并且利用架设于上述槽部的桥接部使相邻的盖构件彼此结合；
在上述晶片上，以使各个盖构件的侧壁部包围相对应的元件的方式载置上述盖衬底的工序；
将吸附保持有处于流动状态的密封层的屏蔽衬底按压在上述盖衬底上，使上述密封层经由上述槽部压入到包围各个上述元件的侧壁部的外侧，并使上述密封层固化成密封构件，由此利用密封构件，对在上述屏蔽衬底的下方相邻的侧壁部之间进行填充的工序；
沿着上述槽部切割上述屏蔽衬底、上述盖衬底及上述晶片，使上述多个元件分离成各个电子部件的工序。
12.根据权利要求11所述的电子部件的制造方法，其特征在于，
在上述晶片上呈矩阵状地形成多个元件的工序包括在上述晶片的表面上以包围上述多个元件的方式形成多个密封框的工序；
以使上述侧壁部与包围相对应的元件的密封框相匹配的方式，执行载置上述盖衬底的工序。
13.一种电子部件的制造方法，其特征在于，包括：
在晶片上呈矩阵状地形成多个元件的工序；
在上述晶片上，以分别包围上述多个元件的方式形成从上述晶片的表面立起的多个侧壁构件以作为密封框的工序；
制作盖衬底的工序，上述盖衬底以如下的状态形成：呈矩阵状地形成分别与上述多个元件对应的多个盖构件，利用槽部使相邻的盖构件彼此分隔，并且利用架设于上述槽部的桥接部使相邻的盖构件彼此结合；
在上述晶片上载置上述盖衬底，以使各个盖构件覆盖相对应的元件并与相对应的侧壁构件相匹配的工序；
将吸附保持有处于流动状态的密封层的屏蔽衬底按压在上述盖衬底上，使上述密封层经由上述槽部压入到包围各个上述元件的上述侧壁构件的外侧，并使上述密封层固化成密封构件，由此利用密封构件，对在上述屏蔽衬底的下方相邻的所述侧壁构件之间进行填充的工序；
沿着上述槽部切割上述屏蔽衬底、上述盖衬底及上述晶片，使上述多个元件分离成各个电子部件的工序。
CN201180074343.7A 2011-11-22 2011-11-22 电子部件及其制造方法 Expired - Fee Related CN103890932B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/076962 WO2013076830A1 (ja) 2011-11-22 2011-11-22 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
CN103890932A CN103890932A (zh) 2014-06-25
CN103890932B true CN103890932B (zh) 2017-03-29

Family

ID=48469309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180074343.7A Expired - Fee Related CN103890932B (zh) 2011-11-22 2011-11-22 电子部件及其制造方法

Country Status (4)

Country Link
US (1) US9343382B2 (zh)
JP (1) JP5842929B2 (zh)
CN (1) CN103890932B (zh)
WO (1) WO2013076830A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010061A2 (en) * 2013-07-19 2015-01-22 Materion Corporation A metal cap assembly for optical communications
JP6237240B2 (ja) * 2014-01-07 2017-11-29 株式会社デンソー モールドパッケージ
JP6233507B2 (ja) * 2014-05-15 2017-11-22 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
CN104900540B (zh) * 2015-06-17 2018-04-06 上海集成电路研发中心有限公司 一种晶圆级真空封装的mems晶振及其制备方法
KR101658033B1 (ko) * 2015-07-10 2016-09-30 룩씨스 주식회사 칩형 전자부품의 하드코팅 제조방법
CN106711121B (zh) * 2015-11-12 2019-09-06 中国科学院上海微系统与信息技术研究所 一种硅柱通孔互连结构及其制作方法
CN105826275B (zh) * 2016-03-21 2018-10-26 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法
JP7199639B2 (ja) * 2018-03-23 2023-01-06 日本ケミコン株式会社 バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
CN111902889B (zh) * 2018-03-23 2022-05-03 日本贵弥功株式会社 汇流条叠层板、该汇流条叠层板的电子元件安装模块及汇流条叠层板的制造方法
JP2020123926A (ja) 2019-01-31 2020-08-13 セイコーエプソン株式会社 振動デバイス、振動モジュール、電子機器、移動体および振動デバイスの製造方法
JP7230541B2 (ja) 2019-01-31 2023-03-01 セイコーエプソン株式会社 振動デバイスおよび振動モジュール
FR3142832A1 (fr) * 2022-12-06 2024-06-07 Stmicroelectronics International N.V. Procede de fabrication de plusieurs boitiers de circuits integres

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150201A (ja) * 1997-11-18 1999-06-02 Kyocera Corp 電子部品収納用パッケージ
JPH11340350A (ja) 1998-05-27 1999-12-10 Kyocera Corp 電子装置用容器およびその封止方法
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
JP3751625B2 (ja) 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
JP2006074291A (ja) 2004-08-31 2006-03-16 Kyocera Kinseki Corp 電子装置の製造方法
WO2006082807A1 (ja) * 2005-02-07 2006-08-10 National University Corporation Saitama University 等価容量型アクチュエータの駆動装置
JP4704819B2 (ja) * 2005-06-30 2011-06-22 京セラキンセキ株式会社 圧電デバイスの製造方法
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
JP5139032B2 (ja) * 2007-10-29 2013-02-06 日本電信電話株式会社 微細構造体及びその製造方法
JP5540911B2 (ja) * 2010-06-09 2014-07-02 三菱電機株式会社 半導体装置
US8754529B2 (en) * 2011-03-28 2014-06-17 Miradia, Inc. MEMS device with simplified electrical conducting paths
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法

Also Published As

Publication number Publication date
WO2013076830A1 (ja) 2013-05-30
US9343382B2 (en) 2016-05-17
US20140203424A1 (en) 2014-07-24
CN103890932A (zh) 2014-06-25
JPWO2013076830A1 (ja) 2015-04-27
JP5842929B2 (ja) 2016-01-13

Similar Documents

Publication Publication Date Title
CN103890932B (zh) 电子部件及其制造方法
TW200816401A (en) Electronic component device
US8759677B2 (en) Hermetically sealed housing for electronic components and manufacturing method
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
JP4539155B2 (ja) センサシステムの製造方法
JP2013046167A (ja) 振動デバイス、及び振動デバイスの製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
JP5285467B2 (ja) 圧電振動子の製造方法
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP5251224B2 (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP2008034515A (ja) 電子装置およびパッケージ
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2005129600A (ja) 金属パッケージ及びその製造方法、並びに電子デバイス
WO2006077974A1 (ja) 封着板およびその製造方法
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
JP2013046168A (ja) 振動デバイスの製造方法
JP5854123B2 (ja) 水晶振動子及びその製造方法
JP4585908B2 (ja) 圧電デバイスの製造方法
JP2003133452A (ja) 電子装置の製造方法
JP2011129735A (ja) 圧電デバイスの製造方法
JP2016006946A (ja) 水晶デバイスの製造方法
JP2005051370A (ja) 圧電発振器の製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170329

Termination date: 20181122

CF01 Termination of patent right due to non-payment of annual fee