JP2008034515A - 電子装置およびパッケージ - Google Patents

Abstract

【課題】 小型で信頼性の高い電子装置およびパッケージを提供する。
【解決手段】 第１および第２の凹部１１、１２を有し、第１の凹部１１の近傍に第１電極パッド１３が形成され、第２の凹部１２の近傍に第１電極パッド１３を取り囲む第１ガスケット１４が形成された第１基板１５と、第１基板１５に載置された電子部品２２と、第１電極パッド１３と対応するように、第２電極パッド１６が形成され、第１ガスケット１４と対応するように、第２電極パッド１６を取り囲む第２ガスケット１７が形成された第２基板１８とを具備する。第１および第２電極パッド１３、１６、第１および第２ガスケット１４、１７を、それぞれ共晶接合して第１基板１５に第２基板１８を固着し、共晶接合部２３、２４からはみ出した共晶材２５、２６を第１および第２の凹部１１、１２に引き込んで、短絡を防止する。
【選択図】 図１

Description

本発明は、電子装置およびパッケージに関する。

電子装置には、電子部品と、電子部品が載置され、外部に電気的に接続するための接続手段と、外部からの影響を防ぐための防護手段とを有するパッケージで構成されているものがある。
例えば、高周波フィルターとして用いられるＦＢＡＲ（Film Bulk Acoustic Resonator）素子を搭載した電子装置は、接続手段として電極パッドと、防護手段として気密封止用ガスケットとが形成された第１基板にＦＢＡＲ素子を載置し、同じく電極パッドとガスケットとが形成された第２基板を第１基板に対向させて、電極パッドおよびガスケット同士をそれぞれ接続したものが知られている。

然しながら、この様な電子装置は、例えば電極パッドおよびガスケットを共融させて接続する場合に、共融接続部からはみ出した共融材が流出して、隣接する電極パッド間や、電極パッドとガスケット間を短絡させる恐れがあるため、信頼性が低いという問題がある。

短絡を防止するためには、隣接する電極パッド間の距離、および電極パッドとガスケット間の距離を、それぞれ共融材が流出しても短絡しない程度に確保する必要があるため、パッケージの小型化が難しいという問題がある。

一方、半導体チップをダイボンディングパッドにハンダを介して固着する場合には、過剰なハンダを吸収させる方法が知られている（例えば特許文献１または特許文献２参照。）。

特許文献１に開示された方法は、放射状の複数の溝が形成されたダイボンディングパッド上にクリーム状のハンダを塗布し、ハンダを溶融させることにより半導体チップを固着している。
これにより、放射状の溝に半導体チップを固着するのに不必要な過剰なハンダを吸収させ、ダイボンディングパッド周辺の回路にハンダが流出するのを防止している。

特許文献２に開示された方法は、金属基板上に形成され、電極がハンダ付けされる広面パターンにおいて、広面パターンの外周近傍に凹部が設けられている。
これにより、広面パターンに盛られたハンダに電極を固着する際に、過剰なハンダが凹部に貯留されて、外部に流出するのを防止している。

然しながら、特許文献１または特許文献２に開示された方法は、電極パッドおよびガスケットを同時に共融させて接続する場合については、何ら開示していない。
特開平５−２４３２８７号公報 実開平２−５８３６８号公報

本発明は、小型で信頼性の高い電子装置およびパッケージを提供する。

本発明の一態様の電子装置は、第１および第２の凹部を有し、前記第１の凹部の近傍に第１電極パッドが形成され、前記第２の凹部の近傍に前記第１電極パッドを取り囲む第１ガスケットが形成された第１基板と、前記第１基板の前記第１ガスケットの内側に載置され、前記第１電極パッドに電気的に接続された電子部品と、前記第１電極パッドと対応するように、前記電子部品を外部に電気的に接続するための第２電極パッドが形成され、前記第１ガスケットと対応するように、前記第２電極パッドを取り囲む第２ガスケットが形成された第２基板と、を具備し、前記第１電極パッドと前記第２電極パッドが共晶接合され、前記第１ガスケットと前記第２ガスケットが共晶接合され、前記第１基板に前記第２基板が固着されていることを特徴としている。

本発明の一態様のパッケージは、第１および第２の凹部を有し、前記第１の凹部の近傍に第１電極パッドが形成され、前記第２の凹部の近傍に前記第１電極パッドを取り囲む第１ガスケットが形成された第１基板と、前記第１電極パッドと対応するように、第２電極パッドが形成され、前記第１ガスケットと対応するように、前記第２電極パッドを取り囲む第２ガスケットが形成され、前記第２電極パッドを外部に電気的接続するための外部端子が形成された第２基板と、を具備し、前記第１電極パッドと前記第２電極パッドを共晶接合し、前記第１ガスケットと前記第２ガスケットを共晶接合し、前記第１基板に前記第２基板が固着されることを特徴としている。

本発明によれば、小型で信頼性の高い電子装置およびパッケージが得られる。

以下、本発明の実施例について図面を参照しながら説明する。

図１は本発明の実施例１に係る電子装置を示す図断面図である。本実施例は、電子部品として、高周波フィルターとして用いられ、圧電性薄膜を電極で挟んだ構造のＦＢＡＲ（Film Bulk Acoustic Resonator）素子を搭載した電子装置の場合である。

始めに、本実施例の電子装置のパッケージについて説明する。
図１に示すように、電子装置１０のパッケージは、第１の凹部１１および第２の凹部１２を有し、第１の凹部１１の近傍に第１電極パッド１３が形成され、第２の凹部１２の近傍に第１電極パッド１３を取り囲む第１ガスケット１４が形成された第１基板１５と、第１電極パッド１３と対応するように、第２電極パッド１６が形成され、第１ガスケット１４と対応するように、第２電極パッド１６を取り囲む第２ガスケット１７が形成された第２基板１８と、を具備している。

更に、第２基板１８には、第２電極パッド１６が形成されている面と反対側の面に、第２基板１８を貫通したビア１９を介して第２電極パッド１６に接続された電極端子２０が形成されている。

また、第１基板１５には、中央部に第３の凹部２１が形成されている。ＦＢＡＲ素子２２は、第３の凹部２１をキャビティとして第３の凹部２１を跨ぐように第１基板１５に載置される。

第１基板１５は、例えば厚さ１５０μｍ程度のシリコン基板であり、第２基板１８は、例えば厚さ１００μｍ程度のセラミックス基板である。

第１電極パッド１３は、例えば膜厚１０μｍ程度の矩形状の金（Ａｕ）膜であり、第１ガスケット１４は、例えば膜厚１０μｍ程度の矩形枠状の金（Ａｕ）膜である。
第２電極パッド１６は、例えば膜厚１０μｍ程度の矩形状の金錫合金（ＡｕＳｎ）膜であり、第２ガスケット１７は、例えば膜厚１０μｍ程度の矩形枠状の金錫合金（ＡｕＳｎ）膜である。

第１電極パッド１３と第１ガスケット１４の膜厚は等しく、且つ第２電極パッド１６と第２ガスケット１７の膜厚は等しいことが望ましい。

第１の凹部１１は、矩形状の第１電極パッド１３の一辺に沿って（外周の外側）第１基板１５に形成された、例えば深さ３０μｍ、幅２０μｍ程度の溝である。
第２の凹部１２は、矩形枠状の第１ガスケット１４の外周の一辺に沿って（外周の外側）第２基板１８に形成された、例えば深さ５０μｍ、幅３０μｍ程度の溝である。

第１基板１５と第２基板１８は、第１基板１５に形成された第１電極パッド１３と第２基板１８に形成された第２電極パッド１６とを当接させて共晶接合し、第１基板１５に形成された第１ガスケット１４と第２基板１８に形成された第２ガスケット１７とを当接させて共晶接合することにより固着される。

第１および第２の凹部１１、１２は、共晶反応により溶融した共晶接合部２３、２４からはみ出した液状の共晶材（ＡｕＳｎ合金）２５、２６を引き込んで貯留する貯留部である。
即ち、共晶接合部２３、２４からはみ出した液状の共晶材２５、２６が、隣接した第１電極パッド１３の間、あるいは第１電極パッド１３と第１ガスケット１４との間に流出し、短絡が生じるのを防止するためのものである。

次に、上記構造のパッケージを用いた電子装置１０について説明する。
図１に示すように、電子装置１０は、ＦＢＡＲ素子２２が第１基板１５の中央部に形成された第３の凹部２１を跨ぐように載置されている。
ＦＢＡＲ素子２２の下側の電極２２ａは一方（図の左辺側）の第１電極パッド１３に接続され、ＦＢＡＲ素子２２の上側の電極２２ｂは他方（図の右辺側）の第１電極パッド１３に接続されている。

ＦＢＡＲ素子２２を載置した第１基板１５と第２基板１８は、第１電極パッド１３と第２電極パッド１６の共晶接合部２３と、第１ガスケット１４と第２ガスケット１７の共晶接合部２４を介して固着されている。
図２は第１電極パッド１３と第２電極パッド１６、第１ガスケット１４と第２ガスケット１７が共晶接合された後の状態を、第１および第２の凹部１１、１２を有しない従来例と比較して示す図で、図２（ａ）が本実施例、図２（ｂ）が従来例である。

始めに、第１および第２の凹部１１、１２を有しない従来例について説明する。
図２（ｂ）に示すように、第１基板１５と第２基板１８を加圧しながら金錫の共晶温度（〜３１０℃）に加熱して熱圧着すると、第１および第２電極パッド１３、１６の共晶反応により溶融した共晶接合部２３が押し潰されてＡｕＳｎ合金（共晶材）２５ａ、２５ｂがはみ出し、粒状になって周囲に付着する。
同様に、第１および第２ガスケット１４、１７の共晶反応により溶融した共晶接合部２４が押し潰されてＡｕＳｎ合金（共晶材）２６ａ、２６ｂがはみ出し、粒状になって周囲に付着する。

周囲に付着した粒状のＡｕＳｎ合金２５ｂと粒状のＡｕＳｎ合金２６ａは、第１基板１５上に流動して接触することにより、第１電極パッド１３と第１ガスケット１４との間に短絡部２７が生じる。

同様に、周囲に付着した粒状のＡｕＳｎ合金２５ａ、２５ｂは、第１電極パッド１３と隣接した第１電極パッド（図示せず）との間に短絡を生じさせる。

一方、図２（ａ）に示すように、第１および第２の凹部１１、１２を有する本実施例では、第１電極パッド１３の一辺に沿って第１の凹部１１が形成されているので、はみ出した液状のＡｕＳｎ合金２５は表面張力により第１の凹部１１に向かって流出し、第１の凹部１１に引き込まれ、第１の凹部１１内に貯留される。
これにより、第１電極パッド１３と隣接した第１電極パッド（図示せず）との間に短絡が生じるのを防止することが可能である。

同様に、第１ガスケット１４の外周の一辺に沿って第２の凹部１２が形成されているので、はみ出した液状のＡｕＳｎ合金２６は表面張力により第２の凹部１２に向かって流出し、第２の凹部１２に引き込まれ、第２の凹部１２内に貯留される。
これにより、第１電極パッド１３と第１ガスケット１４との間に短絡が生じるのを防止することが可能である。

はみ出した液状のＡｕＳｎ合金２５、２６は表面張力により、それぞれ第１の凹部１１および第２の凹部１２に向かって流出し、第１の凹部１１および第２の凹部１２に引き込まれるので、第１の凹部１１および第２の凹部１２が形成される位置は特に限定されず、且つ、第１の凹部１１と第１電極パッド１３との距離および第２の凹部１２と第１ガスケット１４との距離も特に限定されない。

図３は第１の凹部１１および第２の凹部１２の形成可能な位置を示す図で、図３（ａ）は第１の凹部１１を示す平面、図３（ｂ）第２の凹部１２の位置を示す平面図である。

図３（ａ）に示すように、第１の凹部１１は矩形状の第１電極パッド１３の４辺１３ａ、１３ｂ、１３ｃ、１３ｄから、ＦＢＡＲ素子２２の配線２２ａと接続された辺１３ｃを除いた３辺１３ａ、１３ｂ、１３ｄに沿って、第１の凹部１１の他に、破線で示す第１の凹部１１ｂ、１１ｃをそれぞれ形成することができる。

図３（ｂ）に示すように、第２の凹部１２は矩形枠状の第１ガスケット１４の外側の４辺１４ａ、１４ｂ、１４ｃ、１４ｄに沿って、第２の凹部１２の他に、破線で示す第２の凹部１２ｂ、１２ｃ、１２ｄをそれぞれ形成することができる。

図４は第１の凹部１１と第１電極パッド１３との位置関係を示す断面図で、図４（ａ）は第１の凹部１１と第１電極パッド１３が重なっている場合の断面図、図４（ｂ）は第１の凹部１１と第１電極パッド１３が離間している場合の断面図である。

図４（ａ）に示すように、第１の凹部１１と第１電極パッド１３が重なっているため、第１の凹部１１の第１電極パッド１３側の側壁にも金（Ａｕ）膜２８が付着している。
第１電極パッド１３と第２電極パッド１４を共晶接合すると、破線で示すように共晶材２５が、金膜２８に沿って矢印のように第１の凹部１１内に引き込まれ、貯留される。

図４（ｂ）に示すように、第１の凹部１１と第１電極パッド１３が離間していても、第１電極パッド１３と第２電極パッド１４を共晶接合すると、破線で示すように共晶材２５が、第１基板１５の表面を伝わって矢印のように第１の凹部１１内に引き込まれ、貯留される。

なお、第２の凹部１２と第１ガスケット１４との位置関係についても図４と同様であり、説明は省略する。

これにより、ＦＢＡＲ素子２２が電極端子２０に電気的に接続され、ＦＢＡＲ素子２２が気密封止された電子装置１０が得られる。

次に、上記構造のパッケージを用いた電子装置１０の製造工程について説明する。
図５は複数の第１基板１５が一括して形成されたシード状の基台を示す平面図、図６は複数の第２基板１８が一括して形成されたシード状の基台を示す平面図である。

図５に示すように、第１基板１５は、複数の第１基板１５を格子状に配列し、シート状の基台３０に一括して形成される。
具体的には、シート状の基台３０として厚さ１５０μｍのシリコンウェーハを用意し、シリコンウェーハ上にシリコン酸化膜を形成し、第１乃至第３の凹部１１、１２、２１に対応する開口パターンを有するレジスト膜を形成し、レジスト膜をマスクとしてシリコン基板を所定の深さまでエッチングし、第１乃至第３の凹部１１、１２、２１を形成する。

次に、第１基板１１に、第１電極パッド１３および第１ガスケット１４に対応する開口パターンを有するレジスト膜を形成し、レジスト膜をマスクとして、例えば電界メッキ法によりＡｕ／Ｎｉ（ニッケル）膜をトータル１０μｍ程度メッキし、第１電極パッド１３および第１ガスケット１４を形成する。

図６に示すように、第２基板１８は、複数の第２基板１８を格子状に配列し、シート状の基台３１に一括して形成される。
具体的には、シート状の基台３１として貫通孔が形成された、厚さ１００μｍの未焼結セラミックス基板を用意し、上面に第２電極パッド１６と、第２ガスケット１７を、例えばＡｕＳｎ／Ａｕ／Ｎｉ／Ｐｄ（パラジウム）膜をトータル１０μｍ程度電界メッキすることによりそれぞれ形成し、下面に電極端子２０を、Ａｕ／Ｎｉ膜を電界メッキすることにより形成する。ここで、ＰｄはＡｕの拡散防止膜として機能している。

次に、貫通孔の内壁に、例えば銀を電界メッキすることにより第２基板１８を貫通する接続部２９、３０、および接続部３１、３２の下部を形成する。これにより、第２電極パッド１４と電極端子２０とが電気的に接続される。

次に、未焼結セラミックス基板を低温焼結することにより、複数の第２基板１８が格子状に配列されたシート状の基台３１が得られる。

次に、例えば乾燥不活性ガス雰囲気中で、シート状の基台３０にシート状の基台３１を、第１電極パッド１３と第２電極パッド１６が対向して当接し、第１ガスケット１４と第２ガスケット１７が対向して当接するように重ねる。

次に、重ねたシート状の基台３０とシート状の基台３１を熱圧着して、第１および第２電極パッド１３、１６と、第１および第２ガスケット１４、１７を共晶接合し、シート状の基台３０とシート状の基台３１を固着する。
次に、固着されたシート状の基台３０、３１を、例えばブレードで各個片に分割する。

これにより、図１に示す第１基板１５と第２基板１８とを一体化したパッケージにＦＢＡＲ素子２２搭載した電子装置１０を製造することが可能である。

以上説明したように、本実施例の電子装置１０は、第１基板１５には、第１電極パッド１３の一辺に沿った第１の凹部１１と、第１ガスケット１４の外周の１辺に沿った第２の凹部１２が形成されている。

その結果、第１および第２電極パッド１３、１６、第１および第２ガスケット１４、１７をそれぞれ共晶接合する際に、溶融した共晶接合部２３、２４が押し潰されてはみ出した共晶材２５、２６を第１および第２の凹部１１、１２に引き込み、隣接した第１電極パッド１３の間、および第１電極パッド１３と第１ガスケット１４との間に短絡が生じるのを防止することができる。

従って、隣接した第１電極パッド１３の間、および第１電極パッド１３と第１ガスケット１４との間を短絡が防止できる距離だけ離間させる必要がなく、小型で信頼性の高い電子装置１０が得られる。

ここでは、電子部品がＦＢＡＲ素子２２である場合について説明したが、第１基板１５を直接加工して形成できるＭＥＭＳ（Micro Electro Mechanical Systems）素子でも構わない。
更には、例えば上面にバンプを有するフリップチップタイプのシリコン半導体チップとすることもできる。
第１電極パッド１３を第１基板１５の中央部へ延伸して接続パッドを形成し、接続パッドにシリコン半導体チップをフリップチップボンディングすることができる。この場合は、第３の凹部２１は不要である。

また、第１および第２の凹部１１、１２を第１基板１５に形成した場合について説明したが、第１および第２の凹部１１、１２を第２基板１８に形成することもできる。

図７は本発明の実施例２に係る電子装置の第１凹部と第１電極パッドとの位置関係を示す図で、図７（ａ）はその平面図、図７（ｂ）は図７（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図７（ｃ）は共晶接合された後の状態を示す断面図である。

本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第１の凹部が第１電極パッドの外周の内側に形成されていることにある。

即ち、図７（ａ）に示すように、本実施例の電子装置４０は、第１基板４１上に、第１の凹部４２を覆うように第１電極パッド４３が形成されている。

これにより、図７（ｂ）に示すように、第１電極パッド４３の一部は第１の凹部４２に埋め込まれ、第１電極パッド４３の表面は窪んでいる。

図７（ｃ）に示すように、第１電極パッド４３に第２電極パッド４４を当接させ、加圧・加熱して共晶接合すると、共晶接合部４５からはみ出した共晶材４６が第１の凹部４２による窪みに引き込まれるので、共晶材４６を第１の凹部４２による窪み内に貯留することが可能である。

なお、第２の凹部（図示せず）と第１ガスケット（図示せず）との位置関係についても図７と同様であり、説明は省略する。

以上説明したように、本実施例では、第１の凹部４２が第１電極パッド４３の外周の内側に形成されているので、第１の凹部４２と第１電極パッド４３のスペースが共有され、電子装置４０のサイズを小さくできる利点がある。

ここでは、第１の凹部４２が第１電極パッド４３の外周の内側に形成されている場合について説明したが、図７（ａ）に示すように、第１の凹部４７を第１電極パッド４３の外周の両側にかけて形成しても構わない。
これにより、第１の凹部４７の一部が開口するので、共晶接合部４５からはみ出した共晶材４６が第１の凹部４７による窪みに引き込まれる際に、窪み内のガスがスムーズに外部に排出できる利点がある。

図８は本発明の実施例３に係る電子装置を示す断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第１電極パッドおよび第１ガスケットの外周部に切り欠きを形成したことにある。

即ち、図８に示すように、本実施例の半導体装置５０は、第１の切り欠き５１を有する第１電極パッド５２と、第１電極パッド５２を取り囲み、第２の切り欠き５３を有する第１ガスケット５４が形成された第１基板５５を具備している。

第１の切り欠き５１を有する第１電極パッド５２と第２電極パッド１６が共晶接続され、第２の切り欠き５３を有する第１ガスケット５４し第２ガスケット１７が共晶接続され、第１基板５５に第２基板１８が固着されている。

共晶接続２３、２４からはみ出した共晶材５６、５７は、第１および第２の切り欠き５１、５３内に貯留されている。

図９は、第１および第２の切り欠き５１、５３を示す図で、図９（ａ）は第１電極パッド５２に形成された第１の切り欠き５１を示す平面図、図９（ｂ）は第１ガスケット５４に形成された第２の切り欠き５３を示す平面図である。

図９（ａ）に示すように、第１電極パッド５２の第１の切り欠き５１は、第１電極パッド５２の辺５２ａの内側が外部との連接部を有する矩形状に切り欠かれている。
図９（ｂ）に示すように、第１ガスケット５４の第２の切り欠き５３は、第１ガスケット５４の外周の辺５４ａに沿って内側が矩形状に切り欠かれている。

第１および第２電極パッド５２、１６、第１および第２ガスケット１４、１７をそれぞれ当接させ、加圧・加熱して共晶接合すると、共晶部２３、２４からはみ出した共晶材５６、５７はそれぞれ第１および第２の切り欠き５１、５３に吸い込まれ、共晶材５６、５７を第１および第２の切り欠き５１、５３内に貯留することが可能である。

第１および第２の切り欠き５１、５３は外部に開口しているので、内部のガスは共晶材５６、５７の流入によりスムーズに外部に排出される。

以上説明したように、本実施例では、第１電極パッド５２に第１の切り欠き５１を形成し、第１ガスケット５４に第２の切り欠き５３を形成し、共晶接合部２３、２４からはみ出した共晶材５６、５７を、第１および第２の切り欠き５１、５３に引き込み、貯留することができる。

従って、第１および第２の凹部１１、１２が不要であり、電子装置５０のサイズを小さくすることができ利点がある。
更に、第１および第２の切り欠き５１、５３は、電界メッキにより第１電極パッド５２、第１ガスケット５４と同時に形成されるので、電子装置５０の製造工程を短縮することができる利点がある。

ここでは、第１の切り欠き５１は、第１電極パッド５２の辺５２ａを切り欠いた場合について説明したが、辺５２ｂまたは辺５２ｄを切り欠いても構わない。
同様に、第２の切り欠き５３は、第１ガスケット５４の辺５４ａを切り欠いた場合について説明したが、辺５４ｂ乃至辺５４ｄのいずれを切り欠いても構わない。

また、第１の切り欠き５１が、矩形状である場合について説明したか、例えば図１０（ａ）に示すように、コーナを切り欠いてもよく、図１０（ｂ）に示すように、櫛の歯状に切り欠いてもよい。第２の切り欠き５３についても同様である。

更に、第１の切り欠き５１を第１電極パッド５２に、第２の切り欠き５３を第１ガスケット５４に形成した場合について説明したが、第１の切り欠き５１を第２電極パッド１６に、第２の切り欠き５３を第２ガスケット１７に形成することもできる。

本発明の実施例１に係る電子装置を示す断面図。 本発明の実施例１に係る電子装置の共晶接合後の状態を示す図で、図２（ａ）が本実施例の場合を示す断面図、図２（ｂ）が比較例の場合を示す断面図。 本発明の実施例１に係る電子装置の第１および第２の凹部の配置可能な位置を示す平面図。 本発明の実施例１に係る電子装置の第１の凹部を示す断面図。 本発明の実施例１に係る電子装置の第１基板が一括して形成されたシート状の基台を示す平面図。 本発明の実施例１に係る電子装置の第２基板が一括して形成されたシート状の基台を示す平面図。 本発明の実施例２に係る電子装置の第１の凹部を示す図で、図７（ａ）はその平面図、図７（ｂ）は図７（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図７（ｃ）は共晶接合後の状態を示す断面図。 本発明の実施例３に係る電子装置を示す断面図。 本発明の実施例３に係る電子装置の第１および第２の切り欠きを示す平面図。 本発明の実施例３に係る電子装置の別の第１の切り欠きを示す平面図。

符号の説明

１０、４０、５０ 電子装置
１１、４２、４７ 第１の凹部
１２ 第２の凹部
１３、４３、５２ 第１電極パッド
１４、５４ 第１ガスケット
１５、４１、５５ 第１基板
１６、４４ 第２電極パッド
１７ 第２ガスケット
１８ 第２基板
１９ ビア
２０ 電極端子
２１ 第３の凹部
２２ ＦＢＡＲ素子
２３、２４、４５ 共晶接合部
２５、２６、４６、５６、５７ 共晶材
２７ 短絡部
３０、３１ シート状の基台
５１ 第１の切り欠き
５３ 第２の切り欠き

Claims (5)

1. 第１および第２の凹部を有し、前記第１の凹部の近傍に第１電極パッドが形成され、前記第２の凹部の近傍に前記第１電極パッドを取り囲む第１ガスケットが形成された第１基板と、
   前記第１基板の前記第１ガスケットの内側に載置され、前記第１電極パッドに電気的に接続された電子部品と、
   前記第１電極パッドと対応するように、前記電子部品を外部に電気的に接続するための第２電極パッドが形成され、前記第１ガスケットと対応するように、前記第２電極パッドを取り囲む第２ガスケットが形成された第２基板と、
   を具備し、
   前記第１電極パッドと前記第２電極パッドが共晶接合され、前記第１ガスケットと前記第２ガスケットが共晶接合され、前記第１基板に前記第２基板が固着されていることを特徴とする電子装置。
2. 前記第１および第２の凹部が、前記共晶接合部からはみ出した共晶材を引き込んで貯留する貯留部であることを特徴とする請求項１に記載の電子装置。
3. 前記第１の凹部が前記第１電極パッドの外周の外側または内側に、あるいは両側にかけて形成された第１の溝であり、前記第２の凹部が前記第１ガスケットの外周の外側または内側に、あるいは両側にかけて形成された第２の溝であることを特徴とする請求項１に記載の電子装置。
4. 前記第１電極パッドおよび前記第１ガスケットのいずれか、または両方の外周部に切り欠きが形成されていることを特徴とする請求項１に記載の電子装置。
5. 第１および第２の凹部を有し、前記第１の凹部の近傍に第１電極パッドが形成され、前記第２の凹部の近傍に前記第１電極パッドを取り囲む第１ガスケットが形成された第１基板と、
   前記第１電極パッドと対応するように、第２電極パッドが形成され、前記第１ガスケットと対応するように、前記第２電極パッドを取り囲む第２ガスケットが形成され、前記第２電極パッドを外部に電気的接続するための外部端子が形成された第２基板と、
   を具備し、
   前記第１電極パッドと前記第２電極パッドを共晶接合し、前記第１ガスケットと前記第２ガスケットを共晶接合し、前記第１基板に前記第２基板が固着されることを特徴とするパッケージ。
   
   

Images