JP2005262382A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005262382A JP2005262382A JP2004078488A JP2004078488A JP2005262382A JP 2005262382 A JP2005262382 A JP 2005262382A JP 2004078488 A JP2004078488 A JP 2004078488A JP 2004078488 A JP2004078488 A JP 2004078488A JP 2005262382 A JP2005262382 A JP 2005262382A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- main surface
- substrate
- bonding material
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Abstract
【課題】 半導体基板の主面に形成された凹部に微小電子機械機構を収納し気密封止して成る電子装置、および生産性、信頼性に優れた電子装置を製造できる製造方法を提供すること。
【解決手段】 電子装置12は、絶縁基板1の一方主面から他方主面等にかけて配線導体2が形成され、一方主面に、第1の接合材5が取着されている接続パッド3が形成され、接続パッド3を取り囲むように第2の接合材4が取着されている電子部品封止用基板6と、半導体基板7主面の凹部13の底面に微小電子機械機構8が形成されるとともに半導体基板7主面に微小電気機械機構8に接続される電極9が形成されて成る電子部品10とを具備し、電子部品10の電極9と接続パッド3とが第1の接合材5で接合されて接続されるとともに、第2の接合材5が半導体基板7の主面に接合されており、微小電子機械機構8は平面視で第2の接合材5の内側に気密封止されている。
【選択図】 図1
【解決手段】 電子装置12は、絶縁基板1の一方主面から他方主面等にかけて配線導体2が形成され、一方主面に、第1の接合材5が取着されている接続パッド3が形成され、接続パッド3を取り囲むように第2の接合材4が取着されている電子部品封止用基板6と、半導体基板7主面の凹部13の底面に微小電子機械機構8が形成されるとともに半導体基板7主面に微小電気機械機構8に接続される電極9が形成されて成る電子部品10とを具備し、電子部品10の電極9と接続パッド3とが第1の接合材5で接合されて接続されるとともに、第2の接合材5が半導体基板7の主面に接合されており、微小電子機械機構8は平面視で第2の接合材5の内側に気密封止されている。
【選択図】 図1
Description
本発明は、半導体基板の主面に、微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品を電子部品封止用基板で気密封止してなる電子装置およびその製造方法に関するものであり、特に、薄型化に有効な電子装置およびその製造方法に関するものである。
近年、シリコンウェハ等の半導体基板の主面に、半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるMEMS(Micro Electromechanical System)を形成した電子部品が注目され、実用化に向けて開発が進められている。
このような微小電子機械機構としては、加速度計、圧力センサ、アクチュエータ等のセンサや、微細な鏡面体を可動式に形成したマイクロミラーデバイス、光デバイス、あるいはマイクロポンプ等を組み込んだマイクロ化学システム等、非常に広い分野にわたるものが試作、開発されている。
そのような微小電子機械機構を形成した電子部品を用いて電子装置を構成するための従来の電子部品封止用基板およびそれを用いて成る電子装置の一例を図3に断面図で示す。図3に示す例では、微小電子機械機構22が形成された半導体基板21の主面には、微小電子機械機構22に電力を供給したり、微小電子機械機構22から外部の電気回路に電気信号を送り出したりするための電極23が微小電子機械機構22と電気的に接続されて形成されており、これら半導体基板21、微小電子機械機構22および電極23により、1つの電子部品24が構成される。
なお、このような電子部品24は、通常、後述するように、半導体母基板の主面に多数個が縦横に配列形成された多数個取りの形態で形成しされた後、個々の半導体基板21に切断することにより製作されるので、この切断の際に切削粉等の異物が微小電子機械機構22に付着して作動の妨げになることを防止するために、ガラス板25等で覆われて保護されている。
そして、この電子部品24を、電子部品収納用のパッケージ(以下、パッケージともいう)31の凹部A内に収納するとともに、電子部品24の電極23をパッケージ31の電極パッド32にボンディングワイヤ33等の導電性接続材を介して接続した後、パッケージ31の凹部Aを蓋体34で覆って電子部品24を気密封止することにより、電子装置として完成する。この場合、電子部品24は、微小電子機械機構22がその動作を妨げられないようにするために、微小電子機械機構22が内部空間の内壁に非接触とされた中空状態で気密封止される必要がある。
この電子装置は、あらかじめ電極パッド32からパッケージ31の外表面に導出させた配線導体35の導出部分を外部電気回路に接続することにより、気密封止された微小電子機械機構22が、電極23、ボンディングワイヤ33、電極パッド32および配線導体35を介して外部電気回路と電気的に接続される。
また、このような電子部品24は、通常、半導体母基板の主面に多数個を縦横に配列形成させることにより製作されており、この場合の電子装置の製造方法は、従来、以下のようなものであった。
(1)平板状の半導体母基板の主面に、微小電子機械機構22およびこれに電気的に接続された電極23が形成されて成る電子部品領域を多数個、縦横に配列形成した電子部品を準備する工程と、
(2)各電子部品の微小電子機械機構22を、その周囲が中空状態となるようにして、ガラス板25等で覆って封止する工程と、
(3)半導体母基板にダイシング加工等の切断加工を施して、個々の電子部品24に分割する工程と、
(4)個々の電子部品24をパッケージ31内に気密封止する工程と、
により製作される。
(2)各電子部品の微小電子機械機構22を、その周囲が中空状態となるようにして、ガラス板25等で覆って封止する工程と、
(3)半導体母基板にダイシング加工等の切断加工を施して、個々の電子部品24に分割する工程と、
(4)個々の電子部品24をパッケージ31内に気密封止する工程と、
により製作される。
この従来の製造方法においては、半導体母基板の主面に配列形成された多数の電子部品領域の1個ずつをガラス板25等で封止して保護しておく必要があること、また、一旦ガラス板25で封止した電子部品を個片の電子部品24に分割した後、改めてパッケージ31内に気密封止するとともに、その電極23をパッケージ31の電極パッド32等に接続して外部接続させる必要があること等のため、生産性が悪く、実用化が難しいという問題があった。
この問題に対し、半導体母基板の主面に配列形成された多数個の微小電子機械機構22を一括して覆い、封止するような基板が提案されている。このような封止用の基板としては、半導体を材料とするものや導電性の金属等を材料にするもの等が知られている。
封止用の基板が半導体から成る場合、例えば、主面に多数個の電子部品領域が配列形成された第1の半導体母基板とは別に、この電子部品領域の配列に対応させて多数の凹部を配列形成した封止用の第2の半導体母基板を準備し、第1の半導体母基板の主面上に第2の半導体母基板を、第2の半導体母基板の凹部が第1の半導体母基板の電子部品領域を覆うようにして接合し、第2の半導体母基板の凹部の内側に第1の半導体母基板の電子部品領域(特に微小電子機械機構)を封止するようにした技術が提案されている(例えば、特許文献1参照)。
また、封止用の基板が導電性を有する金属から成る場合、導電性を有するカバー用の金属板に所定パターンの溝を形成するとともに、この溝をガラスやセラミック材料で充填して平坦化させた後、その上にボンディング用の導体パターン(電極パッド等)を形成し、この導体パターンに電子部品の電極を接続するとともに金属板を半導体基板の主面に接合し、その後、電子部品領域をセラミックやガラス等で封着するとともに、導体パターンを外部に導出するための外部配線用の電極パターンを形成するようにした技術が提案されている(例えば、特許文献2参照)。
また、MEMSは駆動部があるために、パッケージングされた内部に駆動部が壁面と干渉しないように中空構造が必要であり、従来のパッケージングでは中空構造の深さが大きくなっている。
特開2001−144117号公報
特開2002−43463号公報
しかしながら、上記従来の電子装置においては、平板状の半導体基板の主面にある程度の高さで微小電子機械機構(MEMS)が形成されていることから、そのMEMSを封止する際に中空構造を確保するために、電子部品封止用基板は、MEMSとの間に空間を確保できるような高さが必要であるため、薄型化が困難であった。
また、このような従来の電子部品封止用基板を用いて半導体母基板の主面の多数の電子部品領域を封止する場合、多数個の電子部品領域を一括して封止することはできるものの、例えば、半導体材料から成る封止用の基板の場合、基板内部に3次元的に配線導体を形成できないため、封止用の第2の半導体母基板の、電子部品領域が配列形成された第1の半導体母基板に接合される一方主面から対向する他方主面にかけて、配線導体を導出することができない。その結果、電子部品の電極は、第1の半導体母基板の主面に形成された電極の一部を封止部の外側に延出させるとともに、この延出部をボンディングワイヤを介してパッケージの電極パッドや外部電気回路に接続する必要があり、実装工程(電子部品領域の封止から電子装置として完成させて外部電気回路に接続するまでの工程)が長くなり、また個々の電子装置のサイズが大きくなるという問題があった。また、電子装置を組み込んだ電子システムの小型化に有利な表面実装ができないという問題もあった。
また、導電性の金属板等から成る封止用の基板の場合、金属板に電極パッド等の導体パターンを形成できるように、金属板の表面に形成した溝等を一旦ガラスやセラミックスで埋めて絶縁部を形成したり、その絶縁部の表面に実装工程途中で導体部を形成する必要があるため、この場合も電子部品の実装工程を短くすることが困難であるという問題があった。
本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、MEMSの領域の封止をより確実に行なえるとともに、薄型化することができる電子装置を提供することにある。また、半導体基板の主面に形成された微小電子機械機構を容易かつ確実に封止することができるとともに、微小電子機械機構に接続された半導体基板の主面に形成されている電極を容易かつ確実に、例えば表面実装が可能な形態で外部接続させることができるものとすることにある。さらに、多数個取り用電子部品封止用基板を用いて、微小電子機械機構が封止された多数個の電子装置を、例えば表面実装が可能な形態で一括して形成することが可能な電子装置の製造方法を提供することにある。
本発明の電子装置は、絶縁基板の一方主面から他方主面または側面にかけて配線導体が形成されるとともに、前記一方主面に、前記配線導体に電気的に接続されて第1の接合材が取着されている接続パッドが形成され、該接続パッドを取り囲むように前記配線導体に電気的に接続されて第2の接合材が取着されている電子部品封止用基板と、半導体基板の主面に形成された凹部の底面に微小電子機械機構が形成されるとともに前記半導体基板の前記主面に前記微小電気機械機構に電気的に接続される電極が形成されて成る電子部品とを具備しており、前記電子部品の前記電極と前記接続パッドとが前記第1の接合材を介して接合されて電気的に接続されるとともに、前記第2の接合材が前記半導体基板の前記主面に接合されており、前記微小電子機械機構は平面視で前記第2の接合材の内側に気密封止されていることを特徴とする。
本発明の電子装置は好ましくは、前記凹部は、深さが0.01乃至0.1mmであることを特徴とする。
また、本発明の電子装置は好ましくは、前記凹部は、平面視で前記電極よりも内側に形成されていることを特徴とする。
本発明の電子装置の製造方法は、半導体母基板の主面に、前記底面に前記微小電子機械機構が形成された前記凹部と、前記微小電気機械機構に電気的に接続された前記電極とが形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁母基板に、前記配線導体と、前記第1の接合材が取着されている前記接続パッドと、前記接続パッドを取り囲むように設けられた第2の接合材とを一組とした電子部品封止領域を多数個縦横に配列形成した多数個取り電子部品封止用基板を準備する工程と、
前記多数個取り電子部品における前記各電極を、前記多数個取り電子部品封止用基板の前記各電子部品封止領域の前記接続パッドに前記第1の接合材を介してそれぞれ接合するとともに、前記半導体母基板の前記主面の前記各微小電子機械機構の周囲を前記第2の接合材を介して接合し、前記各微小電子機械機構を平面視でそれぞれ前記第2の接合材の内側に気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記多数個取り電子部品封止用基板を前記電子部品領域および前記電子部品封止領域毎に分割して個々の電子装置を得る工程とを具備することを特徴とする。
絶縁母基板に、前記配線導体と、前記第1の接合材が取着されている前記接続パッドと、前記接続パッドを取り囲むように設けられた第2の接合材とを一組とした電子部品封止領域を多数個縦横に配列形成した多数個取り電子部品封止用基板を準備する工程と、
前記多数個取り電子部品における前記各電極を、前記多数個取り電子部品封止用基板の前記各電子部品封止領域の前記接続パッドに前記第1の接合材を介してそれぞれ接合するとともに、前記半導体母基板の前記主面の前記各微小電子機械機構の周囲を前記第2の接合材を介して接合し、前記各微小電子機械機構を平面視でそれぞれ前記第2の接合材の内側に気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記多数個取り電子部品封止用基板を前記電子部品領域および前記電子部品封止領域毎に分割して個々の電子装置を得る工程とを具備することを特徴とする。
本発明の電子装置によれば、絶縁基板の一方主面から他方主面または側面にかけて配線導体が形成されるとともに、一方主面に、配線導体に電気的に接続されて第1の接合材が取着されている接続パッドが形成され、接続パッドを取り囲むように配線導体に電気的に接続されて第2の接合材が取着されている電子部品封止用基板と、半導体基板の主面に形成された凹部の底面に微小電子機械機構が形成されるとともに半導体基板の主面に微小電気機械機構に電気的に接続される電極が形成されて成る電子部品とを具備しており、電子部品の電極と接続パッドとが第1の接合材を介して接合されて電気的に接続されるとともに、第2の接合材が半導体基板の主面に接合されており、微小電子機械機構は平面視で第2の接合材の内側に気密封止されていることから、絶縁体基板に凹部を形成する必要がなく、例えば絶縁基板を平板状とすることにより薄型の電子装置とすることができる。
また、半導体基板の主面に形成された凹部の底面に微小電子機械機構が形成されることから、MEMSの駆動部が外界の影響を受けにくく、1次実装の信頼性の高い電子装置を構成することができる。
本発明において好ましくは、半導体基板に形成された凹部は、深さが0.01乃至0.1mmであることから、絶縁基板に凹部を形成する際の0.2乃至1.5mm程度の典型的な深さよりも浅い凹部を安定して形成することができるため、電子装置をより薄型化することができる。
また、本発明において好ましくは、凹部は平面視で電極よりも内側に形成されていることから、凹部中に絶縁基板の接合材が絶縁基板と接合される際に、接合材とMEMSの機械的干渉や実装時の破断などが起こりにくく、よりMEMSの駆動部が外界の影響を受けにくく、1次実装の信頼性のより高い電子装置を構成することができる。
本発明の電子装置の製造方法は、上記各工程を具備することから、縦横に配列形成された多数個の電子部品領域について、それぞれの電極の外部接続のための接続と微小電子機械機構の封止とを同時に行なうことができるため、互いに接合された多数個取り電子部品および多数個取り用電子部品封止用基板から成る多数個取りの電子装置を、容易かつ確実に製造することができる。
また、互いに接合された多数個取り電子部品および多数個取り用電子部品封止用基板を、電子部品領域および絶縁基板領域毎に分割することにより、電子部品封止用基板で電子部品を封止して成る個々の電子装置を多数個同時に製造することができる。この分割の際、電子部品領域の各微小電子機械機構は多数個取り用電子部品封止用基板によりそれぞれ封止されているので、ダイシング加工等による分割で発生するシリコン等の半導体基板の切削粉が微小電子機械機構に付着するようなことはなく、分割後の電子装置において微小電子機械機構を確実に作動させることができる。
また、分割して得られた電子装置は、絶縁基板の他方主面や側面に配線導体が導出されているので、この導出された端部に金属バンプ等の端子を取着するだけで、表面実装等により外部電気回路基板に実装することができるものとなり、実装の工程を非常に短くかつ容易なものとすることができる電子装置となる。
本発明の電子装置および電子装置の製造方法について以下に詳細に説明する。
図1は本発明の電子装置の実施の形態の一例を示す断面図である。図1において、1は絶縁基板、2は配線導体、3は接続パッド、4は第2の接合材、5は第1の接合材である。絶縁基板1、配線導体2、接続パッド3、第2の接合材4および第1の接合材5により電子部品封止用基板6が形成される。
この電子部品封止用基板6を用いて、半導体基板7の主面(図1の例では下面)に、微小電子機械機構8と電極9とを互いに電気的に接続して形成して成る電子部品10を封止することにより、微小電子機械機構8が外部接続可能な状態で封止されてなる電子装置12が形成される。
本発明における微小電子機械機構8は、例えば電気スイッチ、インダクタ、キャパシタ、共振器、アンテナ、マイクロリレー、光スイッチ、ハードディスク用磁気ヘッド、マイク、バイオセンサー、DNAチップ、マイクロリアクタ、プリントヘッド、加速度センサ、圧力センサなどの各種センサ、ディスプレイデバイスなどの機能を有する電子装置であり、半導体微細加工技術を基本とした、いわゆるマイクロマシニングで作る部品であり、1素子あたり10μm〜数100μm程度の寸法を有する。
絶縁基板1は、微小電子機械機構8を封止するための蓋体として機能するとともに、配線導体2、接続パッド3、第2の接合材4および第1の接合材5を形成するための基体として機能する。
この絶縁基板1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラスセラミックス焼結体等のセラミックス材料や、ポリイミド、ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材等により形成される。
絶縁基板1は、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウムとガラス粉末等の原料粉末をシート上に成形して成るグリーンシートを積層し焼成することにより形成される。なお、絶縁基板1は、酸化アルミニウム質焼結体で形成するものに限らず、用途や気密封止する電子部品10の特性等に応じて適したものを選択することが好ましい。
例えば、絶縁基板1は、後述するように、第2の接合材4を介して半導体基板7と機械的に接合されるので、半導体基板7との接合の信頼性、つまり微小電子機械機構8の封止の気密性を高くするためには、ムライト質焼結体や、例えばガラス成分の種類や添加量を調整することにより熱膨張係数を半導体基板7に近似させるようにした酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等のような、半導体基板7との熱膨張係数の差が小さい材料で形成することが好ましい。
また、絶縁基板1は、配線導体2により伝送される電気信号の遅延を防止するような場合には、ポリイミド、ガラスエポキシ樹脂等の有機樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の有機樹脂で結合して成る複合材、または、酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような比誘電率の小さい材料で形成することが好ましい。
また、絶縁基板1は、封止する微小電子機械機構8の発熱量が大きく、この熱の外部への放散性を良好とするような場合、窒化アルミニウム質焼結体等のような熱伝導率の大きな材料で形成することが好ましい。
絶縁基板1の一方主面(微小電子機械機構8を封止する側の主面)からは、他方主面または側面に配線導体2が導出されている。
また、この絶縁基板1の一方主面の第2の接合材4の内側の部位には、配線導体2と接続された接続パッド3が形成されている。
これらの配線導体2および接続パッド3は、接続パッド3上に形成される第1の接合材5を介して電子部品10の電極9と電気的に接続され、電極9を絶縁基板1の他方主面や側面に電気的に導出する機能を有する。
これらの配線導体2および接続パッド3は、銅、銀、金、パラジウム、タングステン、モリブデン、マンガン等の金属材料により形成される。この形成の手段としては、メタライズ層、めっき層、蒸着等の金属を薄膜層として被着させる手段を用いることができる。例えば、タングステンのメタライズ層から成る場合、タングステンのペーストを絶縁基板1となるグリーンシートに印刷してこれをグリーンシートとともに焼成することにより形成される。
第1の接合材5は、錫−銀系、錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、銀−ゲルマニウム系等の高融点ろう材、導電性樹脂等からなり、またはシーム溶接、電子ビーム溶接等の溶接法による接合を可能とするような金属材料等により形成されている。
この第1の接合材5を電子部品10の電極9に接合することにより、電子部品10の電極9が、第1の接合材5、接続パッド3および配線導体2を介して、絶縁基板1の他方主面または側面に導出される。そして、この導出された端部を外部電気回路に錫−鉛半田等を介して接合することにより、電子部品10の電極9が外部電気回路と電気的に接続される。
また、絶縁基板1の一方主面には、接続パッド3を取り囲むようにして第2の接合材4が接合されている。第2の接合材4は、電子部品10の微小電子機械機構8をその内側に気密封止するための側壁として機能する。この第2の接合材4の主面(図1の例では上面)を電子部品10の主面(図1の例では下面)に接合させることにより、第2の接合材4の内側に微小電子機械機構8が気密封止される。なお、この場合、半導体基板7が底板となり、絶縁基板1が蓋体となる。
第1の接合材5および第2の接合材4は、錫−銀系、錫−銀−銅系等の半田、金−錫ろう等の低融点ろう材、銀−ゲルマニウム系等の高融点ろう材、導電性有機樹脂等から成り、またはシーム溶接、電子ビーム溶接等の溶接法による接合を可能とするような金属材料等により形成されている。
また、第2の接合材4の主面を電子部品10の半導体基板7の主面に接合する方法としては、錫−銀系等の半田,金−錫ろう等の低融点ろう材,銀−ゲルマニウム系等の高融点ろう材,導電性有機樹脂等の接合材を介して接合する方法、またはシーム溶接、電子ビーム溶接等の溶接法を用いることができる。
この電子装置の配線導体2の導出部分を、半田ボール等の外部端子11を介して外部電気回路に接続することにより、微小電子機械機構8が外部電気回路に電気的に接続される。
なお、図1に示すように、第2の接合材4が接合される絶縁基板1の主面に、接続パッド3と同様の材料により導体層3aを形成しておき、この導体層3aから絶縁基板1の他方主面にかけて配線導体2の一部を導出させるようにしてもよい。導体層3aから導出された配線導体2の導出部分は、上述の外部端子11等を介して外部電気回路の接地用端子等に接続することができる。
この場合、第1の接合材5と電極9との接合、および第2の接合材4と半導体基板7の主面との接合を一つの工程で確実かつ容易に行なうことを可能とするために、第1の接合材5の高さと第2の接合材4の高さとは同じである必要がある。
また、本発明の電子装置12は、半導体基板7の主面(下面)に凹部13が形成され、この凹部13の底面に微小電子機械機構8が形成されている。この構成により、絶縁基板1に微小電子機械機構8を収めるような凹部を形成する必要がなく、例えば絶縁基板1を平板状とすることにより薄型の電子装置を提供することができる。
半導体基板7はシリコン、ポリシリコン等から成り、凹部13はシリコンあるいはポリシリコンをフォトリソグラフィー技術やレーザ加工などのいわゆるマスクレスエッチング技術などを用いて作製され、フッ酸エッチング、ドライエッチングなどのエッチング技術を用いて作製される。
また、本発明の電子装置12の凹部13は、深さが0.01〜0.1mmであることが好ましい。この場合、電子装置12の厚みを薄くして、絶縁基板1を用いることができ、高信頼、小型で薄型の電子装置12をより安価に確実に作製することができる。
また、電子装置12の凹部13は、平面視で電極9および接続パッド3よりも内側に形成されていることが好ましい。これにより、電子部品10を2次実装する際に電子素子(微小電子機械機構8)に外力が直接的に加わるのを防止できるため、凹部13内に実装された電子素子の保護をより確実に行うことができる。
本発明の電子装置12は、上記の構成としたことから、半導体基板7の主面に、底面に微小電子機械機構8が形成された凹部13と、微小電気機械機構8に電気的に接続された電極9とが多数個配列形成された、多数個取りの形態で製作される電子部品10を、絶縁基板1に、配線導体2、接続パッド3、第1の接合材5および第2の接合材4が多数個配列形成された多数個取りの電子部品封止用基板で一括して封止することにより、電子部品10を多数個同時に気密封止することができ、生産性に優れたものとすることができる。
また、このように半導体基板7の主面に微小電子機械機構8およびこれに電気的に接続された電極9が多数個配列形成された多数個取りの形態で製作される電子部品10を一括して封止しておくと、半導体基板7(および多数個取り用電子部品封止用基板6)にダイシング加工等の切断加工を施して、個々の電子部品10(電子装置12)に分割する際に、切断に伴って発生する切削粉等が微小電子機械機構8に付着してその作動を妨害するという不具合の発生を効果的に防止することができる。
次に、本発明の電子装置の製造方法について、図2(a)〜(e)に基づいて説明する。図2は本発明の電子装置の製造方法の実施の形態の一例をそれぞれ工程順に示した断面図であり、図2において図1と同じ部位には同じ符号を付してある。
まず、図2(a)に示すように、半導体母基板7aの主面に、底面に微小電子機械機構8が形成されている凹部13、および微小電子機械機構8に電気的に接続された電極9が形成されて成る電子部品領域10aを多数個、縦横に配列形成した多数個取り電子部品10bを準備する。
半導体母基板7aは、例えば単結晶や多結晶等のシリコン基板から成る。このシリコン基板の表面に酸化シリコン層を形成するとともに、フォトリソグラフィ等の微細配線加工技術を用いて凹部13を形成する。その凹部13中に、微小な振動体等の微小電子機械機構8を形成し、円形状パターン等の導体から成る電極9が形成された電子部品領域10aを多数個配列形成することにより多数個取り電子部品10bが形成される。なお、この例においては、微小電子機械機構8と電極9とは、それぞれ個々の半導体基板7aの主面や内部および凹部13に形成された微細配線(図示せず)を介して電気的に接続されている。
次に、図2(b)に示すように、絶縁母基板1aの一方主面に多数個縦横に配列形成された、一方主面から他方主面または側面に導出された複数の配線導体2が形成された絶縁基板領域1bと、各絶縁基板領域1bの一方主面に形成された、配線導体2と電気的に接続された接続パッド3と、各絶縁基板領域1bの一方主面に接続パッド3を取り囲むようにして接合された第2の接合材4と、接続パッド3上に形成された、第2の接合材4と同じ高さの第1の接合材5とを具備する多数個取り用電子部品封止用基板6aを準備する。
一方主面から他方主面または側面に導出された配線導体2が形成された絶縁母基板1aは、例えば、絶縁母基板1aが酸化アルミニウム質焼結体から成り、配線導体2がタングステンのメタライズ層から成る場合、酸化アルミニウム、酸化珪素、酸化カルシウム等の原料粉末を、有機樹脂、バインダとともに混練してスラリーを得て、このスラリーをドクターブレード法やリップコータ法等によりシート状に成形して複数のグリーンシートを形成し、このグリーンシートの表面に、および必要に応じてグリーンシートに予め形成しておいた貫通孔内に、タングステンのメタライズペーストを印刷塗布、充填し、その後、これらのグリーンシートを積層して焼成することにより形成することができる。
また、接続パッド3は、通常、配線導体2と同様の材料から成り、例えば、タングステンのペーストを絶縁母基板1aとなるグリーンシートのうち最表面に、配線導体2となる印刷されたタングステンペーストと接続されるようにして、かつ多数個が縦横に配列形成されるようにして、スクリーン印刷法等により印刷しておくことにより形成される。
また、第1の接合材5と第2の接合材4とが同じ高さとなるようにして、第1の接合材5が接続パッド3上に形成される。第1の接合材5は、例えば、錫−銀系等の半田から成る場合、この半田のボールを接続パッド3上に位置決めして加熱、溶融し接合させることにより形成される。
第1の接合材5の高さを第2の接合材4の高さと同じとする方法としては、例えば、第1の接合材5となる錫−銀半田を溶融させて接続パッド3上に取着形成する際に、その上面を第2の接合材4と同じ高さとなるようにしてセラミック製の治具等で押さえておく等の方法を用いることができる。
次に、図2(c)に示すように、多数個取り電子部品10bを多数個取り用電子部品封止用基板6aに対し各電子部品領域10aと各絶縁基板領域1bとを対応させて重ね合わせ、電極7を第1の接合材5に接合するとともに、微小電子機械機構8の周囲の半導体基板7の主面を第2の接合材4の主面に接合して、微小電子機械機構8を第2の接合材4の内側に気密封止する。
ここで、電極9と第1の接合材5との接合は、例えば、第1の接合材5が錫−銀系半田から成る場合、電極9上に第1の接合材5を位置合わせして載せ、これらを約250〜300℃程度の温度のリフロー炉中で熱処理すること等により行なわれる。
また、微小電子機械機構8の周囲の半導体基板7の主面と第2の接合材4の主面との接合は、例えば、この接合面に第1の接合材5と同様の錫−銀系の半田を挟んでおき、上述の電極9と第1の接合材5との接合と同時にリフロー炉中で熱処理することにより行なうことができる。この場合、第1の接合材5の高さを第2の接合材4の高さと同じとしていることから、電極9と第1の接合材5との接合と、第2の接合材4と半導体基板7の主面との接合を容易かつ確実に、同時に行なうことができる。
このように、本発明の電子装置の製造方法によれば、電子部品領域10aの電極9の外部導出のための接合と、微小電子機械機構8の気密封止のための接合とを同時に行なうことができるため、数時間程度を要する半田(ろう)付け等の接合の工程を、従来の製造方法に比べて確実に少なくとも1工程減らすことができるので、電子装置の生産性を非常に高めることができる。
そして、図2(d)に示すように、互いに接合された多数個取り電子部品10bおよび多数個取り用電子部品封止用基板6aを、電子部品領域10aおよび各絶縁基板領域1a毎に分割して、電子部品封止用基板6に電子部品電子部品10が接合されて成る個々の電子装置12を得る。
互いに接合された多数個取り電子部品10bおよび多数個取り用電子部品封止用基板6aの接合体の切断は、この接合体に対してダイシング加工等の切断加工を施すことにより行なうことができる。
本発明の電子装置12の製造方法においては、このダイシング加工等の切断加工の際に、各微小電子機械機構8は第2の接合材4の内側に、第2の接合材4と半導体基板7と絶縁基板1とにより気密封止されているので、半導体基板7や絶縁基板1等の切断に伴って発生するシリコンやセラミックス等の切削粉等が微小電子機械機構8に付着することはなく、完成した電子装置12は微小電子機械機構8を確実かつ正常に作動させることができるものとなす。
このように、本発明の電子装置12の製造方法によれば、従来のように、半導体基板7の主面に多数個を縦横に配列形成した電子部品領域10aを切断する際に、その微小電子機械機構8をガラス板等で覆って保護するような工程や装置を別途追加する必要はなく、この、保護のためだけという工程や装置を確実に削除することができるので、電子装置12の生産性を非常に高いものとすることができる。
また、本発明によって製造された電子装置12は、すでに気密封止されているとともに、その電極9が配線導体2を介して外部に導出された状態であるので、これを別途パッケージ内に実装するような工程を追加する必要はなく、配線導体2の導出された部分を外部電気回路に半田ボール等の外部端子11を介して接続するだけで、外部電気回路基板に実装して使用することができる。またこの場合、配線導体2は、絶縁基体1の他方主面または側面に導出されているので、外部電気回路に表面実装の形態で接続することができ、高密度に実装することや、外部電気回路基板を効果的に小型化することができる。
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば、種々の変形は可能である。例えば、上述の実施の形態の例では、一つの電子装置内に一つの微小電子機械機構を気密封止したが、一つの電子装置内に複数の微小電子機械機構を気密封止してもよい。また、図1の例では、配線導体2は絶縁基板1の他方主面側に導出されているが、これを側面に導出したり、側面および他方主面の両方に導出してもよい。また、この導出された部分の外部電気回路への電気的な接続は、外部端子として半田ボールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なってもよい。
1:絶縁基板
1a:絶縁母基板
1b:絶縁基板領域
2:配線導体
3:接続パッド
4:第2の接合材
5:第1の接合材
6:電子部品封止用基板
6a:多数個取り用電子部品封止用基板
7:半導体基板
7a:半導体母基板
8:微小電子機械機構
9:電極
10:電子部品
10a:電子部品領域
10b:電子部品
11:外部端子
12:電子装置
13:凹部
1a:絶縁母基板
1b:絶縁基板領域
2:配線導体
3:接続パッド
4:第2の接合材
5:第1の接合材
6:電子部品封止用基板
6a:多数個取り用電子部品封止用基板
7:半導体基板
7a:半導体母基板
8:微小電子機械機構
9:電極
10:電子部品
10a:電子部品領域
10b:電子部品
11:外部端子
12:電子装置
13:凹部
Claims (4)
- 絶縁基板の一方主面から他方主面または側面にかけて配線導体が形成されるとともに、前記一方主面に、前記配線導体に電気的に接続されて第1の接合材が取着されている接続パッドが形成され、該接続パッドを取り囲むように前記配線導体に電気的に接続されて第2の接合材が取着されている電子部品封止用基板と、半導体基板の主面に形成された凹部の底面に微小電子機械機構が形成されるとともに前記半導体基板の前記主面に前記微小電気機械機構に電気的に接続される電極が形成されて成る電子部品とを具備しており、前記電子部品の前記電極と前記接続パッドとが前記第1の接合材を介して接合されて電気的に接続されるとともに、前記第2の接合材が前記半導体基板の前記主面に接合されており、前記微小電子機械機構は平面視で前記第2の接合材の内側に気密封止されていることを特徴とする電子装置。
- 前記凹部は、深さが0.01乃至0.1mmであることを特徴とする請求項1記載の電子装置。
- 前記凹部は、平面視で前記電極よりも内側に形成されていることを特徴とする請求項1または請求項2記載の電子装置。
- 請求項1乃至請求項3のいずれかに記載の電子装置の製造方法であって、
半導体母基板の主面に、前記底面に前記微小電子機械機構が形成された前記凹部と、前記微小電気機械機構に電気的に接続された前記電極とが形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁母基板に、前記配線導体と、前記第1の接合材が取着されている前記接続パッドと、前記接続パッドを取り囲むように設けられた第2の接合材とを一組とした電子部品封止領域を多数個縦横に配列形成した多数個取り電子部品封止用基板を準備する工程と、
前記多数個取り電子部品における前記各電極を、前記多数個取り電子部品封止用基板の前記各電子部品封止領域の前記接続パッドに前記第1の接合材を介してそれぞれ接合するとともに、前記半導体母基板の前記主面の前記各微小電子機械機構の周囲を前記第2の接合材を介して接合し、前記各微小電子機械機構を平面視でそれぞれ前記第2の接合材の内側に気密封止する工程と、
互いに接合された前記多数個取り電子部品および前記多数個取り電子部品封止用基板を前記電子部品領域および前記電子部品封止領域毎に分割して個々の電子装置を得る工程とを具備することを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078488A JP2005262382A (ja) | 2004-03-18 | 2004-03-18 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078488A JP2005262382A (ja) | 2004-03-18 | 2004-03-18 | 電子装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005262382A true JP2005262382A (ja) | 2005-09-29 |
Family
ID=35087449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004078488A Pending JP2005262382A (ja) | 2004-03-18 | 2004-03-18 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005262382A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006095681A (ja) * | 2004-09-28 | 2006-04-13 | Commissariat A L'energie Atomique | 集積微小電気機械システムのカプセル封じ部品及びその部品の製造プロセス |
JP2007214441A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 複合センサーパッケージ |
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
JP2007216309A (ja) * | 2006-02-14 | 2007-08-30 | Seiko Epson Corp | 電子装置及びその製造方法 |
WO2007110928A1 (ja) * | 2006-03-28 | 2007-10-04 | Fujitsu Limited | 可動素子 |
WO2008108413A1 (ja) * | 2007-03-05 | 2008-09-12 | Kyocera Corporation | 微小構造体装置および微小構造体装置の製造方法 |
JP2009539632A (ja) * | 2006-06-05 | 2009-11-19 | アクスティカ,インコーポレイテッド | バリアを有する集積回路およびその製造方法 |
JP2010502465A (ja) * | 2006-09-11 | 2010-01-28 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | マイクロアクチュエータおよびロッキング・スイッチ |
JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
US8282358B2 (en) | 2006-08-31 | 2012-10-09 | Kyocera Corporation | Fluidic device |
JP6394848B1 (ja) * | 2018-03-16 | 2018-09-26 | 三菱電機株式会社 | 基板貼り合わせ構造及び基板貼り合わせ方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114061A (ja) * | 1987-10-27 | 1989-05-02 | Nec Corp | 半導体パッケージ |
JP2001185442A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 |
US6630725B1 (en) * | 2000-10-06 | 2003-10-07 | Motorola, Inc. | Electronic component and method of manufacture |
-
2004
- 2004-03-18 JP JP2004078488A patent/JP2005262382A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114061A (ja) * | 1987-10-27 | 1989-05-02 | Nec Corp | 半導体パッケージ |
JP2001185442A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 |
US6630725B1 (en) * | 2000-10-06 | 2003-10-07 | Motorola, Inc. | Electronic component and method of manufacture |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006095681A (ja) * | 2004-09-28 | 2006-04-13 | Commissariat A L'energie Atomique | 集積微小電気機械システムのカプセル封じ部品及びその部品の製造プロセス |
JP2007214441A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | 複合センサーパッケージ |
JP2007214438A (ja) * | 2006-02-10 | 2007-08-23 | Dainippon Printing Co Ltd | センサーパッケージ |
JP2007216309A (ja) * | 2006-02-14 | 2007-08-30 | Seiko Epson Corp | 電子装置及びその製造方法 |
WO2007110928A1 (ja) * | 2006-03-28 | 2007-10-04 | Fujitsu Limited | 可動素子 |
JP5051123B2 (ja) * | 2006-03-28 | 2012-10-17 | 富士通株式会社 | 可動素子 |
US7602097B2 (en) | 2006-03-28 | 2009-10-13 | Fujitsu Limited | Movable device |
JP2009539632A (ja) * | 2006-06-05 | 2009-11-19 | アクスティカ,インコーポレイテッド | バリアを有する集積回路およびその製造方法 |
US8282358B2 (en) | 2006-08-31 | 2012-10-09 | Kyocera Corporation | Fluidic device |
JP2010502465A (ja) * | 2006-09-11 | 2010-01-28 | アルカテル−ルーセント ユーエスエー インコーポレーテッド | マイクロアクチュエータおよびロッキング・スイッチ |
WO2008108413A1 (ja) * | 2007-03-05 | 2008-09-12 | Kyocera Corporation | 微小構造体装置および微小構造体装置の製造方法 |
JP5500983B2 (ja) * | 2007-03-05 | 2014-05-21 | 京セラ株式会社 | 微小構造体装置および微小構造体装置の製造方法 |
JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
US8759677B2 (en) | 2008-05-27 | 2014-06-24 | Epcos Ag | Hermetically sealed housing for electronic components and manufacturing method |
JP6394848B1 (ja) * | 2018-03-16 | 2018-09-26 | 三菱電機株式会社 | 基板貼り合わせ構造及び基板貼り合わせ方法 |
WO2019176095A1 (ja) * | 2018-03-16 | 2019-09-19 | 三菱電機株式会社 | 基板貼り合わせ構造及び基板貼り合わせ方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
WO2007058280A1 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JPWO2008066087A1 (ja) | 微小構造体装置およびその製造方法ならびに封止用基板 | |
US20080266003A1 (en) | Surface-mounted piezoelectric oscillators and piezoelectric vibrators | |
JP5013824B2 (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP4903540B2 (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
JP4439291B2 (ja) | 圧電振動子収納用パッケージおよび圧電装置 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4781098B2 (ja) | 電子装置 | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
US8204352B2 (en) | Optical apparatus, sealing substrate, and method of manufacturing optical apparatus | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2006185968A (ja) | 電子装置 | |
JP2006295213A (ja) | 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置 | |
JP2017212256A (ja) | 電子装置用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |