JP4434870B2 - 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 - Google Patents

多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 Download PDF

Info

Publication number
JP4434870B2
JP4434870B2 JP2004221185A JP2004221185A JP4434870B2 JP 4434870 B2 JP4434870 B2 JP 4434870B2 JP 2004221185 A JP2004221185 A JP 2004221185A JP 2004221185 A JP2004221185 A JP 2004221185A JP 4434870 B2 JP4434870 B2 JP 4434870B2
Authority
JP
Japan
Prior art keywords
substrate
main surface
electronic component
insulating
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004221185A
Other languages
English (en)
Other versions
JP2006041312A (ja
Inventor
格 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004221185A priority Critical patent/JP4434870B2/ja
Publication of JP2006041312A publication Critical patent/JP2006041312A/ja
Application granted granted Critical
Publication of JP4434870B2 publication Critical patent/JP4434870B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Micromachines (AREA)

Description

本発明は、半導体基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を形成して成る多数個取り電子部品を、一括して強固に気密封止することが可能な多数個取り電子部品封止用基板、および個々の電子部品を気密封止してなる電子装置、ならびにその製造方法に関するものであり、特に、１次実装信頼性向上に有効な電子装置およびその製造方法に関する。
近年、シリコンウェーハ等の半導体基板の主面に半導体集積回路素子等の微細配線を形成する加工技術を応用して、極めて微小な電子機械機構、いわゆるＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ：ＭＥＭＳ）を形成した電子部品が注目されており、実用化に向けて開発が進められている。このような微小電子機械機構としては、加速度計、圧力センサ、アクチュエータ等のセンサや、微細な鏡面体を可動式に形成したマイクロミラーデバイス、光デバイス、あるいはマイクロポンプ等を組み込んだマイクロ化学システム等、非常に広い分野にわたるものが試作され、開発されている。
そのような微小電子機械機構を形成した電子部品を用いて電子装置を構成するための従来の電子部品封止用基板およびそれを用いて成る電子装置の一例を図３に断面図で示す。図３に示す例では、微小電子機械機構２２が形成された半導体基板２１の主面には、微小電子機械機構２２に電力を供給したり、微小電子機械機構２２から外部の電気回路に電気信号を出力するための電極２３が微小電子機械機構２２に電気的に接続されて形成されており、これら半導体基板２１、微小電子機械機構２２および電極２３により、１つの電子部品２４が構成される。
なお、このような電子部品２４は、通常、後述するように、半導体母基板（図示せず）の主面に多数個が縦横に配列形成された多数個取りの形態で形成した後、個々の半導体基板２１に切断することにより製作されるので、この切断の際に切削粉等の異物が微小電子機械機構２２に付着して作動の妨げになることを防止するために、微小電子機械機構２２がガラス板２５等で覆われて保護されている。
そして、この電子部品２４を、電子部品収納用の凹部Ａを有する電子部品収納用パッケージ３１の凹部Ａ内に収納するとともに、電子部品２４の電極２３をパッケージ３１の電極パッド３２にボンディングワイヤ３３等の導電性接続材を介して接続した後、電子部品収納用パッケージ３１の凹部Ａを蓋体３４で覆って電子部品２４を凹部Ａ内に気密封止することにより、電子装置として完成する。この場合、電子部品２４は、微小電子機械機構２２の動作を妨げないようにするため、中空状態で気密封止する必要がある。
この電子装置について、予め電子部品収納用パッケージ３１の電極パッド３２から外表面に導出するようにして形成しておいた配線導体３５の導出部分を外部電気回路に接続することにより、気密封止された微小電子機械機構２２が、電極２３、ボンディングワイヤ３３、電極パッド３２および配線導体３５を介して外部の電気回路に電気的に接続される。
また、このような電子部品２４は、通常、広面積の半導体母基板の主面に多数個を縦横に配列形成させることにより製作されており、この場合の電子装置の製造方法は、従来、以下のようなものであった。すなわち、
（１）平板状の半導体基板２１の主面に、微小電子機械機構２２およびこれに電気的に接続された電極２３が形成されて成る電子部品領域を多数個縦横に配列形成した電子部品２４を準備する工程と、
（２）各電子部品２４の微小電子機械機構２２を、その周囲が中空状態となるようにして、ガラス板２５等で覆って封止する工程と、
（３）半導体基板２１にダイシング加工等の切断加工を施して、個々の電子部品２４に分割する工程と、
（４）個々の電子部品２４を、電子部品収納用パッケージ３１内に気密封止する工程と、により製作される。
このような従来の製造方法においては、半導体基板２１の主面に配列形成された多数の電子部品領域の１個ずつをガラス板２５等で封止して保護しておく必要があること、また、一旦ガラス板２５で封止した電子部品２４を個片の電子部品２４に分割した後、改めて電子部品収納用パッケージ３１内に気密封止するとともに、その電極２３を電子部品収納用パッケージ３１の電極パッド３２等に接続して電気的に外部に接続させる必要があること等のため、生産性が悪く、実用化が難しいという問題があった。
この問題に対し、半導体母基板の主面に配列形成された多数個の微小電子機械機構２２を一括して覆い、封止するような基板が提案されている。このような封止用の基板としては、半導体基板を材料とするものや導電性の金属板等を材料にするもの等が知られている。
封止用の基板が半導体基板から成る場合、例えば、主面に多数個の電子部品領域が配列形成された第１の半導体基板とは別に、この電子部品領域の配列に対応させて多数の凹部を配列形成した封止用の第２の半導体基板を準備し、第１の半導体基板の主面上に第２の半導体基板を、第２の半導体基板の凹部が第１の半導体基板の電子部品領域を覆うようにして接合し、第２の半導体基板の内側に第１の半導体基板の電子部品領域（特に微小電子機械機構）を封止するようにした構成が提案されている（例えば、特許文献１参照）。
また、封止用の基板が導電性を有する金属板から成る場合、導電性を有するカバー用の金属板に所定パターンの溝を形成するとともに、この溝をガラスやセラミック材料で充填して平坦化させた後、その上にボンディング用の導体パターン（電極パッド等）を形成し、この導体パターンに電子部品の電極を接続するとともに金属板を半導体基板の主面に接合し、その後、電子部品領域をセラミックやガラス等で封着するとともに、導体パターンを外部に導出するための外部配線用電極パターンを形成するようにした構成が提案されている（例えば、特許文献２参照）。
また、最近では、絶縁基板の主面に接続用のパッドを形成した電子部品封止用基板（キャップ）を用いた電子装置も提案されている。例えば、セラミック材料から成る絶縁基板の下面および上面に接続用のパッドを互いに電気的に接続させて形成しておき、下面側のパッドを電子部品（デバイス）の電極（パッド）に導電材料を介して電気的に接続する。その際、導電材料の他に、接合材を絶縁基板と半導体基板との間に介在させて封止領域を形成しておくことにより、その封止領域に電子部品の微小電子機械機構等のデバイス部分を気密封止することができる。この場合、電子部品封止用基板となる領域を広面積の絶縁母基板に多数個縦横に配列形成することにより、半導体母基板に電子部品領域が多数個縦横に配列形成された多数個取り電子部品を一括して封止することができる（例えば、特許文献３参照）。
特開２００１−１４４１１７号公報 特開２００２−４３４６３号公報 米国特許第６６３０７２５号明細書
しかしながら、上記従来の電子装置において、半導体基板とガラスやセラミックスから成る封止用基板とを封着する際に、封止用基板となる絶縁基板領域が多数個取りの形態で形成されてアレイ状に整列しているため、１次実装する際に、一括でアンダーフィルなどの１次実装信頼性を向上させる構造をとることが難しかった。また、封止用基板の切断後に後工程でアンダーフィルを注入する場合には、加工時間が長くなる、工数が増えるなどの問題があった。
また、このような従来の封止用基板を用いて半導体基板の主面の電子部品領域を封止する場合は、多数個の電子部品領域を一括して封止することはできるものの、例えば、半導体を材料とした封止用基板の場合、封止用基板の内部に３次元的に配線導体を形成することができない。そのため、封止用の第２の半導体基板の、電子部品領域が配列形成された第１の半導体基板に接合される一方主面から対向する他方主面にかけて配線導体を導出させることができない。従って、電子部品の電極においては、第１の半導体基板の主面に形成された電極の一部を封止部の外側に延出させるとともに、この延出部をボンディングワイヤを介して電子部品収納用パッケージの電極パッドや外部の電気回路に接続する必要があり、実装工程（電子部品領域の封止から電子装置として完成させて外部電気回路に接続するまでの工程）が長く、また、個々の電子装置のサイズが大きくなるという問題がある。また、電子装置を組み込んだ電子システムの小型化に有利な表面実装ができないという問題もある。
また、導電性の金属板等から成る封止用基板の場合、金属板に電極パッド等の導体パターンを形成できるように、一旦ガラスやセラミックスで金属板の表面に形成した溝等を埋めて絶縁部を形成したり、その絶縁部の表面に実装工程の途中で導体部を形成する等の必要があるため、この場合にも電子部品の実装工程を短くすることが困難であるという問題がある。
本発明は、上記従来の技術における諸問題に鑑みて完成されたものであり、その目的は、ＭＥＭＳ領域の封止をより信頼性高くかつ簡易に行うことができる電子装置を提供することにある。また、半導体基板の主面に形成された微小電子機械機構を容易かつ確実に封止することができるとともに、微小電子機械機構に接続された半導体基板の主面に形成されている電極を容易かつ確実に、例えば表面実装が可能な形態で外部接続させることができるものとすることにある。また、多数個取り用電子部品封止用基板を用いて、微小電子機械機構が封止されて成る多数個の電子装置を例えば表面実装が可能な形態で一括して形成することが可能な電子装置の製造方法を提供することにある。
本発明の多数個取り電子部品封止用基板は、絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、該絶縁基板領域のそれぞれの中央部に形成された接続パッドと、絶縁基板領域のそれぞれに形成され、接続パッドから絶縁基板領域の他方主面または側面に導出された配線導体と、絶縁母基板の一方主面の各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子とを具備しており、半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品の電極が接続パッドに前記接続端子を介して電気的に接続されるとともに、半導体母基板の主面が封止材を介して絶縁母基板の一方主面に接合されることによって、各絶縁基板領域の封止材の内側に微小電子機械機構がそれぞれ気密封止されることを特徴とする。
また、本発明の電子装置は、一方主面から他方主面または側面にかけて配線導体が形成された絶縁基板と、絶縁基板の一方主面の中央部に配線導体に電気的に接続されて形成された接続パッドと、絶縁基板の一方主面の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子と、主面に微小電子機械機構およびこれに電気的に接続された電極が形成された半導体基板を有する電子部品とを具備しており、接続パッドと電極とが前記接続端子を介して電気的に接続されるとともに、半導体基板の主面に封止材を介して絶縁基板の一方主面が接合されることによって、封止材の内側に前記微小電子機械機構が気密封止されていることを特徴とする。
本発明の電子装置は好ましくは、封止材は、その外周面が絶縁基板の側面および半導体基板の側面に連続して同じ面を成していることを特徴とする。
本発明の電子装置の製造方法は、半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品を準備する工程と、
絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、前記絶縁基板領域のそれぞれの中央部に形成された接続パッドと、絶縁基板領域のそれぞれに形成され、接続パッドから絶縁基板領域の他方主面または側面に導出された配線導体と、絶縁母基板の一方主面の各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子とを具備している多数個取り電子部品封止用基板を準備する工程と、
多数個取り電子部品の各電極を接続端子を介して各接続パッドに電気的に接続するとともに、絶縁母基板の一方主面を封止材を介して半導体母基板の主面に接合することによって、各微小電子機械機構を封止材の内側にそれぞれ気密封止する工程と、
互いに接合された多数個取り電子部品および多数個取り電子部品封止用基板を、電子部品領域および絶縁基板領域毎に分割して個々の電子装置を得る工程と
を具備することを特徴とする。
本発明の多数個取り電子部品封止用基板は、絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、絶縁基板領域のそれぞれの中央部に形成された接続パッドと、絶縁基板領域のそれぞれに形成され、接続パッドから絶縁基板領域の他方主面または側面に導出された配線導体と、絶縁母基板の一方主面の各絶縁基板領域の中央部以外の部位に接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子とを具備し、半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品の電極が接続パッドに接続端子を介して電気的に接続されるとともに、半導体母基板の主面が封止材を介して絶縁母基板の一方主面に接合されることによって、各絶縁基板領域の封止材の内側に微小電子機械機構がそれぞれ気密封止されることから、絶縁母基板と半導体母基板との接合を効果的かつ確実に行なうことができる。
また、絶縁母基板の一方主面の各絶縁基板領域の中央部以外の部位に接続パッドを取り囲むように全面にわたって形成された封止材があることから、各個辺の封止領域間に接合材間の空洞ができずに、実装面積を増やすことができるので、取り個数の多い、多数個取り基板を簡易に作製することができる。また、絶縁母基板の全面に渡り接合ができるのでより強固な接合が可能になるので、効果的に１次実装時の信頼性を向上することができる。さらに、１次実装時のアンダーフィル構造などの構造をとる事などを行なうこと無く基板を作製することができ、アンダーフィルより発生するアウトガスなどによるＭＥＭＳ素子への悪影響を防止することができる。
本発明の電子装置は、一方主面から他方主面または側面にかけて配線導体が形成された絶縁基板と、絶縁基板の一方主面の中央部に配線導体に電気的に接続されて形成された接続パッドと、絶縁基板の一方主面の中央部以外の部位に接続パッドを取り囲むように全面にわたって形成された封止材と、接続パッド上に封止材と同じ高さで形成された接続端子と、主面に微小電子機械機構およびこれに電気的に接続された電極が形成された半導体基板を有する電子部品とを具備し、接続パッドと電極とが接続端子を介して電気的に接続されるとともに、半導体基板の主面に封止材を介して絶縁基板の一方主面が接合されることによって、封止材の内側に微小電子機械機構が気密封止されていることから、電子装置の１次実装信頼性が高くなりＭＥＭＳ領域の封止と電気接続をより効果的に行なうことができる。
また、絶縁基板の一方主面の各絶縁基板領域の中央部以外の部位に接続パッドを取り囲むように全面にわたって形成された封止材があることから、絶縁基板と半導体基板との間に空洞ができずに電子装置を作製でき、半導体基板と絶縁基板の端部に発生する欠け不良や基板割れが発生することが効果的に防止される。また、半導体基板と絶縁基板の端部に発生する実装による応力集中が緩和されるのでより強固な１次実装を行なうことができる。
本発明の電子装置は好ましくは、封止材は、その外周面が絶縁基板の側面および半導体基板の側面に連続して同じ面を成していることから、１次実装（端子と封止を同時付けするフリップチップ実装）の信頼性を向上させることができる。
本発明の電子装置の製造方法は、上記各工程を具備することから、縦横に配列形成された多数個の電子部品領域について、それぞれの電極の外部接続のための接続と微小電子機械機構の封止とを同時に行なうことができるため、互いに接合された多数個取り電子部品および多数個取り用電子部品封止用基板から成る多数個取りの電子装置を、容易かつ確実に製造することができる。
また、互いに接合された多数個取り電子部品および多数個取り用電子部品封止用基板を、電子部品領域および絶縁基板領域毎に分割することにより、電子部品封止用基板で電子部品を封止して成る個々の電子装置を多数個同時に製造することができる。この分割の際、電子部品領域の各微小電子機械機構は多数個取り用電子部品封止用基板によりそれぞれ封止されているので、ダイシング加工等による分割で発生するシリコン等の半導体基板の切削粉が微小電子機械機構に付着することはなく、分割後の電子装置において微小電子機械機構を確実に作動させることができる。
また、分割して得られた電子装置は、絶縁基板の他方主面や側面に配線導体が導出されているので、この導出された端部に金属バンプ等の端子を取着するだけで、表面実装等により外部電気回路基板に実装することができるものとなり、実装の工程を非常に短くかつ容易なものとすることができる電子装置となる。
本発明の電子部品封止用基板および電子装置および電子装置の製造方法について以下に詳細に説明する。
図１は、本発明の多数個取り電子部品封止用基板の実施の形態の一例を示す断面図である。図１において、１は絶縁母基板、２は絶縁基板領域、３は接続パッド、４は配線導体、５は封止材、６は接続端子、７は半導体母基板、８は微小電子機械機構、９は電極、１０は電子部品、１１は多数個取り電子部品封止用基板である。これらの絶縁母基板１、絶縁基板領域２、接続パッド３、配線導体４、封止材５により多数個取り電子部品封止用基板１１が形成される。
本発明における微小電子機械機構８は、例えばＲＦスイッチ、共振器、ＲＦフィルターなどのＲＦＭＥＭＳデバイスや加速度センサー、ジャイロセンサー、圧力センサーどの各種センサーなどの機能を有するものであり、半導体微細加工技術を基本とした、いわゆるマイクロマシニングで作る部品であり、１素子あたり１０μｍ〜数１００μｍ程度の寸法を有するものである。
絶縁母基板１は、酸化アルミニウム質焼結体（アルミナセラミックス）や窒化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス焼結体等のセラミックス材料、ポリイミド，ガラスエポキシ樹脂等の樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の樹脂で結合して成る複合材等により形成される。
絶縁母基板１は、例えば、酸化アルミニウム質焼結体から成る場合、酸化アルミニウムとガラス粉末等の原料粉末をシート状に成形して成るガラスセラミックグリーンシート（以下、グリーンシートともいう）を積層し焼成することにより形成される。なお、絶縁母基板１は、酸化アルミニウム質焼結体で形成するものに限らず、用途に応じて適したものを選択することが好ましい。
例えば、絶縁母基板１は、封止材５を介して半導体母基板７に機械的に接合されるので、半導体母基板７との接合の信頼性、つまり微小電子機械機構８の封止の気密性を高くするためには、ムライト質焼結体、または例えばガラス成分の種類や添加量を調整することにより熱膨張係数を半導体母基板７に近似させた酸化アルミニウム−ホウ珪酸ガラス系等のガラスセラミックス焼結体等のような、半導体母基板７との熱膨張係数の差が小さい材料で形成することが好ましい。
また、絶縁母基板１は、配線導体４により伝送される電気信号の遅延を防止する場合、ポリイミド，ガラスエポキシ樹脂等の樹脂材料、セラミックスやガラス等の無機粉末をエポキシ樹脂等の樹脂で結合して成る複合材、または酸化アルミニウム−ホウ珪酸ガラス系や酸化リチウム系等のガラスセラミックス焼結体等のような比誘電率の小さい材料で形成することが好ましい。
また、絶縁母基板１は、封止する微小電子機械機構８の発熱量が大きく、この熱の外部への放散性を良好とする場合、窒化アルミニウム質焼結体等のような熱伝導率の大きな材料で形成することが好ましい。
絶縁母基板１の一方主面（微小電子機械機構８を封止する側の主面）からは、他方主面または側面に配線導体４が導出されている。また、絶縁母基板１の一方主面の封止材５の内側の部位には、配線導体４に接続された接続パッド３が形成されている。これらの配線導体４および接続パッド３は、接続パッド３上に形成される接続端子６を介して電子部品１０の電極９に電気的に接続され、電極９を絶縁母基板１の他方主面や側面に電気的に導出する機能を有する。
これらの配線導体２および接続パッド３は、銅，銀，金，パラジウム，タングステン，モリブデン，マンガン等の金属材料により形成される。この形成の手段としては、メタライズ層として形成する手段、めっき層として形成する手段、蒸着法等の金属を薄膜層として被着させる手段を用いることができる。例えば、タングステンのメタライズ層から成る場合、タングステンのペーストを絶縁母基板１となるグリーンシートに印刷してこれをグリーンシートとともに焼成することにより形成される。
封止材５および接続端子６は、錫−銀半田，錫−銀−銅半田等の半田、金−錫ろう材等の低融点ろう材、銀−ゲルマニウムろう材等の高融点ろう材、導電性樹脂等から成り、またはシーム溶接，電子ビーム溶接等の溶接法による接合を可能とする金属材料等により形成されている。
また、封止材５の主面を電子部品１０の半導体母基板７の主面に接合する方法としては、錫−銀半田等の半田，金−錫ろう材等の低融点ろう材，銀−ゲルマニウろう材等の高融点ろう材，導電性樹脂等の接合材を介して接合する方法、またはシーム溶接、電子ビーム溶接等の溶接法を用いることができる。
また、接続端子６を電子部品１０の電極９に接合することにより、電子部品１０の電極９が、接続端子６、接続パッド３および配線導体２を介して、絶縁母基板１の他方主面または側面に電気的に導出される。そして、この導出された端部を外部電気回路に錫−鉛半田等を介して接合することにより、電子部品１０の電極９が外部電気回路に電気的に接続される。
また、絶縁母基板１の一方主面には、接続パッド３を取り囲むように封止材５が接合されている。封止材５は、電子部品１０の微小電子機械機構８をその内側に気密封止するための側壁として機能する。この封止材５の主面（図１の例では上面）を電子部品１０の主面（図１の例では下面）に接合させることにより、封止材５の内側に微小電子機械機構８が気密封止される。なお、この場合、半導体母基板７が底板となり、絶縁母基板１が蓋体となる。
また封止材５は多数個取り電子部品封止用基板１１の各絶縁基板領域の中央部以外の部位に全面にわたって形成されており、隣接する電子部品封止用基板の複数個にわたりつながっていても良い。
そして、電子装置１２の配線導体４の外部への導出部分を、半田ボール等を介して外部電気回路に接続することにより、微小電子機械機構８が外部電気回路に電気的に接続される。
なお、図１に示すように、封止材５が接合される絶縁母基板１の主面に、接続パッド３と同様の材料により導体層を形成しておき、この導体層から絶縁基板１の他方主面にかけて配線導体４の一部を導出させるようにしてもよい。導体層から導出された配線導体４の導出部分は、上述の半田ボール等を介して外部電気回路の接地用端子等に接続することができる。
この場合、接続端子６と電極９との接合、および封止材５と半導体基板７の主面との接合を一つの工程で確実かつ容易に行なうことを可能とするために、封止材５の高さと接続端子６の高さとは同じである必要がある。
また、電子装置１２の封止材５は外周面が絶縁基板１ａの側面および半導体基板７ａの側面に連続して同じ面を形成しているので応力集中を緩和することができ、より１次実装信頼性を向上することができる。
また、絶縁基板領域２と電子部品１０との間に微小な隙間ができることも無く、その中へのシリコンやセラミックスのダイシング屑が詰まることを効果的に防止することができるので、電子装置１２のクリーン化がより容易に達成される。
本発明の電子装置１２は、半導体母基板７の主面に、微小電子機械機構８とそれに電気的に接続された電極９とが多数個配列形成された多数個取りの形態で製作される電子部品１０を、絶縁母基板１に配線導体４、接続パッド３、封止材５および接続端子６が多数個配列形成された多数個取りの電子部品封止用基板１１で一括して封止することにより、電子部品１０を多数個同時に気密封止することができ、生産性に優れたものとなる。
また、このように半導体母基板７の主面に微小電子機械機構８およびこれに電気的に接続された電極９が多数個配列形成された多数個取りの形態で製作される電子部品１０を一括して封止しておくと、半導体母基板７（および多数個取り用電子部品封止用基板１１）にダイシング加工等の切断加工を施して、個々の電子部品１０（電子装置１２）に分割する際に、切断に伴って発生する切削粉等が微小電子機械機構８に付着してその作動を妨害するという不具合の発生を効果的に防止することができる。
次に、本発明の電子装置の製造方法について、図２（ａ）〜（ｄ）に基づいて説明する。図２は本発明の電子装置の製造方法の実施の形態の一例をそれぞれ工程順に示した断面図であり、図２において図１と同じ部位には同じ符号を付してある。
まず、図２（ａ）に示すように、半導体母基板７の主面に、微小電子機械機構８およびそれに電気的に接続された電極９が形成されて成る電子部品領域１１ａを多数個縦横に配列形成した多数個取り電子部品１１を準備する。
半導体母基板７は、例えば単結晶や多結晶等のシリコン基板から成る。このシリコン基板の表面に酸化シリコン層を形成する。その主面に微小な振動体等の微小電子機械機構８を形成し、円形状パターン等の導体から成る電極９が形成された電子部品領域１１ａを多数個配列形成することにより多数個取り電子部品１１が形成される。なお、この例においては、微小電子機械機構８と電極９とは、それぞれ個々の半導体基板７ａの主面に形成された微細配線（図示せず）を介して電気的に接続されている。
次に、図２（ｂ）に示すように、絶縁母基板１の一方主面に多数個縦横に配列形成された、一方主面から他方主面または側面に導出された複数の配線導体２が形成された絶縁基板領域２と、各絶縁基板領域２の一方主面に形成された、配線導体２に電気的に接続された接続パッド３と、各絶縁基板領域２の一方主面に接続パッド３を取り囲むようにして接合された封止材５と、接続パッド３上に形成された、封止材５と同じ高さの接続端子６を具備する多数個取り用電子部品封止用基板１１を準備する。
一方主面から他方主面または側面に導出された配線導体４が形成された絶縁母基板１は、例えば、絶縁母基板１が酸化アルミニウム質焼結体から成り、配線導体４がタングステンのメタライズ層から成る場合、酸化アルミニウム，酸化珪素，酸化カルシウム等の原料粉末を、樹脂バインダ，有機溶剤とともに混練してスラリーを得て、このスラリーをドクターブレード法やリップコータ法等によりシート状に成形して複数のグリーンシートを形成し、このグリーンシートの表面および必要に応じてグリーンシートに予め形成しておいた貫通孔内に、タングステンのメタライズペーストを印刷塗布、充填し、その後、これらのグリーンシートを積層して焼成することにより形成することができる。
また、接続パッド３は、通常、配線導体４と同様の材料から成り、例えば、タングステンのペーストを絶縁母基板１となるグリーンシートのうち最表面のものに、配線導体４となる印刷されたタングステンペーストに接続されるようにして、かつ多数個が縦横に配列形成されるようにして、スクリーン印刷法等により印刷しておくことにより形成される。
また、封止材５と接続端子６とが同じ高さとなるようにして、封止材５が接続パッド３上に形成される。接続端子６は、例えば、錫−銀半田等の半田から成る場合、この半田のボールを接続パッド３上に位置決めして加熱、溶融し接合させることにより形成される。
封止材５の高さと接続端子６の高さとを同じとする方法としては、例えば、接続端子６となる錫−銀半田を溶融させて接続パッド３上に取着形成する際に、その上面を封止材５と同じ高さとなるようにしてセラミック製の治具等で押さえておく等の方法を用いることができる。
次に、図２（ｃ）に示すように、多数個取り電子部品１０ａを多数個取り用電子部品封止用基板１１に対し各電子部品領域１１ａと各絶縁基板領域２とを対応させて重ね合わせ、電極９を接続端子６に接合するとともに、微小電子機械機構８の周囲の半導体基板７の主面を封止材５の主面に接合して、微小電子機械機構８を封止材５の内側に気密封止する。
ここで、電極９と接続端子６との接合は、例えば、接続端子６が錫−銀半田から成る場合、電極９上に接続端子６を位置合わせして載せ、これらを約２５０〜３００℃程度の温度のリフロー炉中で熱処理すること等により行なわれる。
また、微小電子機械機構８の周囲の半導体母基板７の主面と封止材５の主面との接合は、例えば、この接合面に接続端子６と同様の錫−銀半田を挟んでおき、上述の電極９と接続端子６との接合と同時にリフロー炉中で熱処理することにより行なうことができる。この場合、封止材５の高さを接続端子６の高さと同じとしていることから、電極９と接続端子６との接合と、封止材５と半導体母基板７の主面との接合を容易かつ確実に、同時に行なうことができる。
このように、本発明の電子装置１２の製造方法によれば、電子部品領域の電極９の外部への電気的導出のための接続と、微小電子機械機構８の気密封止のための接合とを同時に行なうことができるため、数時間程度を要する半田（ろう）付け等の接合の工程を、従来の製造方法に比べて確実に少なくとも１工程減らすことができるので、電子装置１２の生産性を非常に高めることができる。
そして、図２（ｄ）に示すように、互いに接合された多数個取り電子部品１０aおよび多数個取り用電子部品封止用基板１１を、電子部品領域および各絶縁基板領域２毎に分割して、多数個取り電子部品封止用基板１１に電子部品１０が接合されて成る個々の電子装置１２を得る。
互いに接合された多数個取り電子部品１０ａおよび多数個取り用電子部品封止用基板１１の接合体の切断は、この接合体に対してダイシング加工等の切断加工を施すことにより行なうことができる。
本発明の電子装置１２の製造方法においては、ダイシング加工等の切断加工の際に、各微小電子機械機構８は封止材５の内側に、封止材５と半導体基板７ａと絶縁基板１ａとにより気密封止されているので、半導体母基板７や絶縁母基板１等の切断に伴って発生するシリコンやセラミックス等の切削粉等が微小電子機械機構８に付着することはなく、完成した電子装置１２は微小電子機械機構８を確実かつ正常に作動させることができるものとなる。
本発明の電子装置１２の製造方法によれば、従来のように、半導体母基板７の主面に多数個を縦横に配列形成した電子部品領域を切断する際に、その微小電子機械機構８をガラス板等で覆って保護するような工程や装置を別途追加する必要はなく、保護のためだけという工程や装置を確実に削減することができるので、電子装置１２の生産性を非常に高いものとすることができる。
また、本発明の製造方法によって製造された電子装置１２は、すでに気密封止されているとともに、その電極９が配線導体４を介して外部に導出された状態であるので、これを別途電子部品収納用パッケージ内に実装するような工程を追加する必要はなく、配線導体４の導出された部分を外部電気回路に半田ボール等の外部端子を介して接続するだけで、外部電気回路基板に実装して使用することができる。またこの場合、配線導体４は、絶縁基板１ａの他方主面または側面に導出されているので、外部電気回路基板に表面実装の形態で接続することができ、高密度に実装することや、外部電気回路基板を効果的に小型化することができる。
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば、種々の変形は可能である。例えば、上述の実施の形態の例では、一つの電子装置内に一つの微小電子機械機構を気密封止したが、一つの電子装置内に複数の微小電子機械機構を気密封止してもよい。また、図１の例では、配線導体４は絶縁基板１ａの他方主面側に導出されているが、これを側面に導出したり、側面および他方主面の両方に導出してもよい。また、この導出された部分の外部電気回路への電気的な接続は、外部端子として半田ボールを介して行なうものに限らず、リード端子や導電性接着剤等を介して行なってもよい。
本発明の電子装置の実施の形態の一例を示す断面図である。 （ａ）〜（ｄ）は、本発明の電子装置の製造方法について実施の形態の一例を示し、それぞれ工程順に示した電子装置の断面図である。 従来の電子装置の一例を示す断面図である。
符号の説明
１：絶縁母基板
１ａ：絶縁基板
２：絶縁基板領域
３：接続パッド
４：配線導体
５：封止材
６：接続端子
７：半導体母基板
７ａ：半導体基板
８：微小電子機械機構
９：電極
１０：電子部品
１０ａ：多数個取り電子部品
１１：多数個取り電子部品封止用基板
１２：電子装置

Claims (4)

  1. 絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、該絶縁基板領域のそれぞれの中央部に形成された接続パッドと、前記絶縁基板領域のそれぞれに形成され、前記接続パッドから前記絶縁基板領域の他方主面または側面に導出された配線導体と、前記絶縁母基板の一方主面の前記各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子とを具備しており、半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品の前記電極が前記接続パッドに前記接続端子を介して電気的に接続されるとともに、前記半導体母基板の主面が前記封止材を介して前記絶縁母基板の一方主面に接合されることによって、前記各絶縁基板領域の前記封止材の内側に前記微小電子機械機構がそれぞれ気密封止されることを特徴とする多数個取り電子部品封止用基板。
  2. 一方主面から他方主面または側面にかけて配線導体が形成された絶縁基板と、該絶縁基板の一方主面の中央部に前記配線導体に電気的に接続されて形成された接続パッドと、前記絶縁基板の一方主面の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子と、主面に微小電子機械機構およびこれに電気的に接続された電極が形成された半導体基板を有する電子部品とを具備しており、前記接続パッドと前記電極とが前記接続端子を介して電気的に接続されるとともに、前記半導体基板の主面に前記封止材を介して前記絶縁基板の一方主面が接合されることによって、前記封止材の内側に前記微小電子機械機構が気密封止されていることを特徴とする電子装置。
  3. 前記封止材は、その外周面が前記絶縁基板の側面および前記半導体基板の側面に連続して同じ面を成していることを特徴とする請求項２記載の電子装置。
  4. 半導体母基板の主面に微小電子機械機構およびこれに電気的に接続された電極が形成されて成る電子部品領域を多数個縦横に配列形成した多数個取り電子部品を準備する工程と、
    絶縁母基板の一方主面に多数個縦横に配列形成された絶縁基板領域と、該絶縁基板領域のそれぞれの中央部に形成された接続パッドと、前記絶縁基板領域のそれぞれに形成され、前記接続パッドから前記絶縁基板領域の他方主面または側面に導出された配線導体と、前記絶縁母基板の一方主面の前記各絶縁基板領域の中央部以外の部位に前記接続パッドを取り囲むように全面にわたって形成された封止材と、前記接続パッド上に前記封止材と同じ高さで形成された接続端子とを具備している多数個取り電子部品封止用基板を準備する工程と、
    前記多数個取り電子部品の前記各電極を前記接続端子を介して前記各接続パッドに電気的に接続するとともに、前記絶縁母基板の一方主面を前記封止材を介して前記半導体母基板の主面に接合することによって、前記各微小電子機械機構を前記封止材の内側にそれぞれ気密封止する工程と、
    互いに接合された前記多数個取り電子部品および前記多数個取り電子部品封止用基板を、前記電子部品領域および絶縁基板領域毎に分割して個々の電子装置を得る工程と
    を具備することを特徴とする電子装置の製造方法。
JP2004221185A 2004-07-29 2004-07-29 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 Expired - Fee Related JP4434870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221185A JP4434870B2 (ja) 2004-07-29 2004-07-29 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221185A JP4434870B2 (ja) 2004-07-29 2004-07-29 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006041312A JP2006041312A (ja) 2006-02-09
JP4434870B2 true JP4434870B2 (ja) 2010-03-17

Family

ID=35905965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221185A Expired - Fee Related JP4434870B2 (ja) 2004-07-29 2004-07-29 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4434870B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903540B2 (ja) * 2006-11-29 2012-03-28 京セラ株式会社 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
WO2008108413A1 (ja) * 2007-03-05 2008-09-12 Kyocera Corporation 微小構造体装置および微小構造体装置の製造方法
JP5543063B2 (ja) * 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006041312A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
US8159059B2 (en) Microelectromechanical device and method for manufacturing the same
US7816794B2 (en) Electronic device and method of fabricating the same
JP4741621B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JPWO2008066087A1 (ja) 微小構造体装置およびその製造方法ならびに封止用基板
JP5013824B2 (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
JP4268480B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP2005262382A (ja) 電子装置およびその製造方法
JP3842751B2 (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP4761713B2 (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4126459B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
JP4903540B2 (ja) 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法
JP4434870B2 (ja) 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2005212016A (ja) 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP4781098B2 (ja) 電子装置
JP4116954B2 (ja) 電子部品封止用基板およびそれを用いた電子装置
JP4404647B2 (ja) 電子装置および電子部品封止用基板
JP4731291B2 (ja) 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
JP2005153067A (ja) 電子部品封止用基板およびそれを用いた電子装置の製造方法
JP2006295213A (ja) 電子部品封止用基板および多数個取り形態の電子部品封止用基板、並びに電子装置
JP4476075B2 (ja) 多数個取り配線基板
JPH118334A (ja) ボールグリッドアレイパッケージの中間体及び製造方法
JP2006185968A (ja) 電子装置
JP2006100446A (ja) 複合構造体および電子部品封止用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091222

R150 Certificate of patent or registration of utility model

Ref document number: 4434870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees