JPH118334A - ボールグリッドアレイパッケージの中間体及び製造方法 - Google Patents
ボールグリッドアレイパッケージの中間体及び製造方法Info
- Publication number
- JPH118334A JPH118334A JP9173022A JP17302297A JPH118334A JP H118334 A JPH118334 A JP H118334A JP 9173022 A JP9173022 A JP 9173022A JP 17302297 A JP17302297 A JP 17302297A JP H118334 A JPH118334 A JP H118334A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- grid array
- ball grid
- array package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 部品を大型化できると共に製造段階の基板の
損傷を低減するボールグリッドアレイパッケージの中間
体と電子部品の製造方法の提供。 【解決手段】 外部接続用の半田ボール１１を備え単一
のボールグリッドアレイパッケージに対応する同一の区
画を複数個備えた単一の合成樹脂製の樹脂基板１０と，
素子３１との接続端子２１を備え樹脂基板の各区画に接
合される複数のセラミック基板２０とを有し，セラミッ
ク基板２０の底面と樹脂基板の上面との間は，半田２５
等の導電体により電気的に接続すると共に合成樹脂製の
アンダーフィル２７が充填されており，アンダーフィル
の熱膨張係数は，セラミック基板と樹脂基板の熱膨張係
数の中間の値を有しているボールグリッドアレイパッケ
ージ製造用の中間体８５１，８５２及び上記中間体を用
いた電子部品８１の製造方法。
損傷を低減するボールグリッドアレイパッケージの中間
体と電子部品の製造方法の提供。 【解決手段】 外部接続用の半田ボール１１を備え単一
のボールグリッドアレイパッケージに対応する同一の区
画を複数個備えた単一の合成樹脂製の樹脂基板１０と，
素子３１との接続端子２１を備え樹脂基板の各区画に接
合される複数のセラミック基板２０とを有し，セラミッ
ク基板２０の底面と樹脂基板の上面との間は，半田２５
等の導電体により電気的に接続すると共に合成樹脂製の
アンダーフィル２７が充填されており，アンダーフィル
の熱膨張係数は，セラミック基板と樹脂基板の熱膨張係
数の中間の値を有しているボールグリッドアレイパッケ
ージ製造用の中間体８５１，８５２及び上記中間体を用
いた電子部品８１の製造方法。
Description
【０００１】
【技術分野】本発明は，ボールグリッドアレイパッケー
ジを構成する複数の基板ユニットに分割することのでき
るボールグリッドアレイパッケージ部品製造用の中間
体，並びにボールグリッドアレイパッケージの電子部品
の製造方法に関する。
ジを構成する複数の基板ユニットに分割することのでき
るボールグリッドアレイパッケージ部品製造用の中間
体，並びにボールグリッドアレイパッケージの電子部品
の製造方法に関する。
【０００２】
【従来技術】ボールグリッドアレイパッケージの電子部
品９０の基本的な構成は，図４に示すように，基板９２
に搭載された半導体チップなどの半導体素子９１と，プ
リント配線基板９６に接合し且つ電気的に接続するため
の半田ボール９３とを有し，樹脂モールド９５で半導体
素子９１を気密封止したり，絶縁性のキャップを用いて
封止したりしている。同図において，符号９４１はボン
ディングワイヤー，符号９４２は基板９２に形成された
導体回路である。
品９０の基本的な構成は，図４に示すように，基板９２
に搭載された半導体チップなどの半導体素子９１と，プ
リント配線基板９６に接合し且つ電気的に接続するため
の半田ボール９３とを有し，樹脂モールド９５で半導体
素子９１を気密封止したり，絶縁性のキャップを用いて
封止したりしている。同図において，符号９４１はボン
ディングワイヤー，符号９４２は基板９２に形成された
導体回路である。
【０００３】そして，上記ボールグリッドアレイパッケ
ージの電子部品９０を製造する手順は，始めに基板９２
と半導体素子９１とをそれぞれ別個の工程で製作し，続
いて基板９２に素子９１を接合すると共にボンディング
ワイヤー９４２で基板９２と素子９１とを接続し，その
後，樹脂モールド９５で半導体素子９１を気密封止し，
或いは絶縁性のキャップを用いて封止する。
ージの電子部品９０を製造する手順は，始めに基板９２
と半導体素子９１とをそれぞれ別個の工程で製作し，続
いて基板９２に素子９１を接合すると共にボンディング
ワイヤー９４２で基板９２と素子９１とを接続し，その
後，樹脂モールド９５で半導体素子９１を気密封止し，
或いは絶縁性のキャップを用いて封止する。
【０００４】なお，半導体素子の基板９２への接続方法
としては，フリップチップ方式のようなボンディングワ
イヤーを使用しない方法もある。そして，基板９２の材
料は，例えばアルミナ等のセラミックが多く用いられて
いる。また，プリント配線基板９６には，合成樹脂製の
基板が多く用いられている。
としては，フリップチップ方式のようなボンディングワ
イヤーを使用しない方法もある。そして，基板９２の材
料は，例えばアルミナ等のセラミックが多く用いられて
いる。また，プリント配線基板９６には，合成樹脂製の
基板が多く用いられている。
【０００５】
【解決しようとする課題】しかしながら，上記ボールグ
リッドアレイパッケージの電子部品９０の基板９２とし
てセラミックを用い，合成樹脂製のプリント配線基板９
６に搭載した場合には，次のような問題点がある。
リッドアレイパッケージの電子部品９０の基板９２とし
てセラミックを用い，合成樹脂製のプリント配線基板９
６に搭載した場合には，次のような問題点がある。
【０００６】それは，セラミック製の基板９２と合成樹
脂製のプリント配線基板９６との間の熱膨張係数の差に
より，電子部品９０とプリント配線基板９６との間に熱
応力が働き，半田ボール９３にクラック等が発生して接
合信頼性を著しく損なうため，ボールグリッドアレイパ
ッケージの大きさ（面積）が制限されることである。
脂製のプリント配線基板９６との間の熱膨張係数の差に
より，電子部品９０とプリント配線基板９６との間に熱
応力が働き，半田ボール９３にクラック等が発生して接
合信頼性を著しく損なうため，ボールグリッドアレイパ
ッケージの大きさ（面積）が制限されることである。
【０００７】大きさが制限される理由は，基板９２の面
積が大きいほど上記両部間に働く熱応力の大きさも大き
くなるからである。その結果，電子部品１個当たりの大
きさ（面積）が制限され，ひいては電子部品を搭載する
プリントボード及び装置の小型化も妨げられることにな
る。例えば，基板９２にアルミナを用い，プリント配線
基板９６の材料としてガラスエポキシ等を用いた場合に
は，上記ボールグリッドアレイパッケージの大きさは２
５ｍｍ×２５ｍｍ程度に制限される。
積が大きいほど上記両部間に働く熱応力の大きさも大き
くなるからである。その結果，電子部品１個当たりの大
きさ（面積）が制限され，ひいては電子部品を搭載する
プリントボード及び装置の小型化も妨げられることにな
る。例えば，基板９２にアルミナを用い，プリント配線
基板９６の材料としてガラスエポキシ等を用いた場合に
は，上記ボールグリッドアレイパッケージの大きさは２
５ｍｍ×２５ｍｍ程度に制限される。
【０００８】また，第２の問題点として，電子部品９０
を製造する中間段階において，基板９２や素子９１を運
搬したり保管したりする場合に，基板９２や素子９１が
損傷するという問題がある。
を製造する中間段階において，基板９２や素子９１を運
搬したり保管したりする場合に，基板９２や素子９１が
損傷するという問題がある。
【０００９】本発明は，かかる従来の問題点に鑑みてな
されたものであり，電子部品と電子部品を搭載する樹脂
製のプリント配線板との間の熱応力を軽減して部品を大
型化する第１の課題と，製造段階における基板などの損
傷を低減することのできる第２の課題とを解決するボー
ルグリッドアレイパッケージ製造用の中間体の提供，並
びに上記課題を解決するボールグリッドアレイパッケー
ジの電子部品の製造方法を提供しようとするものであ
る。
されたものであり，電子部品と電子部品を搭載する樹脂
製のプリント配線板との間の熱応力を軽減して部品を大
型化する第１の課題と，製造段階における基板などの損
傷を低減することのできる第２の課題とを解決するボー
ルグリッドアレイパッケージ製造用の中間体の提供，並
びに上記課題を解決するボールグリッドアレイパッケー
ジの電子部品の製造方法を提供しようとするものであ
る。
【００１０】
【課題の解決手段】本願の第１発明は，ボールグリッド
アレイパッケージを構成する複数の基板ユニットに分割
することのできるパッケージ製造用の中間体であって，
外部接続用の半田ボールを備え単一のボールグリッドア
レイパッケージに対応する同一の区画を複数個備えた単
一の合成樹脂製の樹脂基板と，素子との接続端子を備え
上記樹脂基板の各区画に接合される複数のセラミック基
板とを有しており，上記セラミック基板の底面と樹脂基
板の上面との間は，導電体により電気的に接続すると共
に合成樹脂製のアンダーフィルが充填されており，上記
アンダーフィルの熱膨張係数は，上記セラミック基板の
熱膨張係数と上記樹脂基板の熱膨張係数の中間の値を有
していることを特徴とするボールグリッドアレイパッケ
ージ製造用の中間体にある。
アレイパッケージを構成する複数の基板ユニットに分割
することのできるパッケージ製造用の中間体であって，
外部接続用の半田ボールを備え単一のボールグリッドア
レイパッケージに対応する同一の区画を複数個備えた単
一の合成樹脂製の樹脂基板と，素子との接続端子を備え
上記樹脂基板の各区画に接合される複数のセラミック基
板とを有しており，上記セラミック基板の底面と樹脂基
板の上面との間は，導電体により電気的に接続すると共
に合成樹脂製のアンダーフィルが充填されており，上記
アンダーフィルの熱膨張係数は，上記セラミック基板の
熱膨張係数と上記樹脂基板の熱膨張係数の中間の値を有
していることを特徴とするボールグリッドアレイパッケ
ージ製造用の中間体にある。
【００１１】本発明において特に注目すべきことの第一
点は，中間体を構成する樹脂基板には，半田ボールを備
え単一のボールグリッドアレイパッケージを形成する区
画が複数個形成されており，上記樹脂基板の各区画には
セラミック基板が接合されていることである。従って，
上記樹脂基板を切断し各区画に分割することにより，上
記中間体から，単一のボールグリッドアレイパッケージ
を構成する複数の基板ユニットを得ることができる。そ
して，上記基板ユニットは，外部接続用の半田ボールを
備えた樹脂基板と素子を搭載するセラミック基板とから
なる。
点は，中間体を構成する樹脂基板には，半田ボールを備
え単一のボールグリッドアレイパッケージを形成する区
画が複数個形成されており，上記樹脂基板の各区画には
セラミック基板が接合されていることである。従って，
上記樹脂基板を切断し各区画に分割することにより，上
記中間体から，単一のボールグリッドアレイパッケージ
を構成する複数の基板ユニットを得ることができる。そ
して，上記基板ユニットは，外部接続用の半田ボールを
備えた樹脂基板と素子を搭載するセラミック基板とから
なる。
【００１２】上記のように，上記中間体は複数の基板ユ
ニットを一体として保持するから，電子部品を製造する
中間段階において，基板ユニットを運搬したり保管した
りする場合に，取り扱いが容易になると共に，バラバラ
の基板ユニットで保持する場合に比べて基板ユニットの
損傷が生じにくくなり，製品の品質を向上させることが
できる。
ニットを一体として保持するから，電子部品を製造する
中間段階において，基板ユニットを運搬したり保管した
りする場合に，取り扱いが容易になると共に，バラバラ
の基板ユニットで保持する場合に比べて基板ユニットの
損傷が生じにくくなり，製品の品質を向上させることが
できる。
【００１３】本発明において特に注目すべきことの第二
点は，上記基板ユニットには，素子を搭載するセラミッ
ク基板の他に底面に半田ボールを接合した合成樹脂製の
樹脂基板がもう一つ設けられており，かつ上記セラミッ
ク基板と樹脂基板との間にアンダーフィルを介設させて
あること，そして，上記アンダーフィルの熱膨張係数
は，上記セラミック基板の熱膨張係数と上記樹脂基板の
熱膨張係数の中間の値を有していることである。
点は，上記基板ユニットには，素子を搭載するセラミッ
ク基板の他に底面に半田ボールを接合した合成樹脂製の
樹脂基板がもう一つ設けられており，かつ上記セラミッ
ク基板と樹脂基板との間にアンダーフィルを介設させて
あること，そして，上記アンダーフィルの熱膨張係数
は，上記セラミック基板の熱膨張係数と上記樹脂基板の
熱膨張係数の中間の値を有していることである。
【００１４】その結果，第１の作用効果として，底部に
位置する外部との接続用の基板を樹脂基板としたことに
より，電子部品が搭載されるプリント配線基板を合成樹
脂製の基板とした場合にも，電子部品の底部とプリント
配線基板との間に働く熱応力を小さくすることができ
る。何故ならば，従来のように電子部品の底部をセラミ
ック基板とした場合に比べて，樹脂製のプリント配線基
板とパッケージ底部との間の熱膨張係数の差が少なくな
るからである。従って，より面積の大きな大型のボール
グリッドアレイパッケージを電子部品用に使用すること
が可能となり，電子装置の集約度を向上させることがで
きる。
位置する外部との接続用の基板を樹脂基板としたことに
より，電子部品が搭載されるプリント配線基板を合成樹
脂製の基板とした場合にも，電子部品の底部とプリント
配線基板との間に働く熱応力を小さくすることができ
る。何故ならば，従来のように電子部品の底部をセラミ
ック基板とした場合に比べて，樹脂製のプリント配線基
板とパッケージ底部との間の熱膨張係数の差が少なくな
るからである。従って，より面積の大きな大型のボール
グリッドアレイパッケージを電子部品用に使用すること
が可能となり，電子装置の集約度を向上させることがで
きる。
【００１５】また，第２の作用効果として，パッケージ
の内部においては，セラミック基板と樹脂基板の間に中
間的な熱膨張係数のアンダーフィルを介設させてあるた
め，上記上下の基板間に働く熱応力は分散されて低減す
ることがある。その結果，上記のようにボールグリッド
アレイパッケージの面積を大きくしても，セラミック基
板と樹脂基板との間の強度の低下や信頼性の低下などの
不具合が生じにくくなる。
の内部においては，セラミック基板と樹脂基板の間に中
間的な熱膨張係数のアンダーフィルを介設させてあるた
め，上記上下の基板間に働く熱応力は分散されて低減す
ることがある。その結果，上記のようにボールグリッド
アレイパッケージの面積を大きくしても，セラミック基
板と樹脂基板との間の強度の低下や信頼性の低下などの
不具合が生じにくくなる。
【００１６】上記のように，本発明によれば，電子部品
と電子部品を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品を大型化する第１の課題と，製造
段階における基板などの損傷を低減することのできる第
２の課題とを同時に解決するボールグリッドアレイパッ
ケージ製造用の中間体の提供することができる。
と電子部品を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品を大型化する第１の課題と，製造
段階における基板などの損傷を低減することのできる第
２の課題とを同時に解決するボールグリッドアレイパッ
ケージ製造用の中間体の提供することができる。
【００１７】なお，複数のユニット（区画）からなる上
記中間体は，請求項２に記載のように，更に，セラミッ
ク基板に半導体素子を実装し素子シールまたはケーシン
グを施したものとしてもよい。そして，上記素子付きの
中間体を各区画に分割してボールグリッドアレイパッケ
ージ部品の完成体を得る。
記中間体は，請求項２に記載のように，更に，セラミッ
ク基板に半導体素子を実装し素子シールまたはケーシン
グを施したものとしてもよい。そして，上記素子付きの
中間体を各区画に分割してボールグリッドアレイパッケ
ージ部品の完成体を得る。
【００１８】また，請求項３に記載のように，セラミッ
ク基板の底面と樹脂基板の上面とを接続する導電体を半
田部材とした場合には，外部接続用の半田ボールは，前
記中継用の半田部材よりも融点が低い共晶半田とするこ
とが好ましい。これによって，ボールグリッドアレイパ
ッケージのプリント配線板への接続時に，外部接続用の
半田ボールを介して，中継用の半田が溶融する不具合を
防止することができるからである。その結果，ボールグ
リッドアレイパッケージ部品をプリント配線板へ搭載す
る時に加熱されても，セラミック基板と樹脂基板の間の
半田部材は溶融したりしないので，セラミック基板と樹
脂基板の間の剥離やズレ等の問題は起こらなくなる。
ク基板の底面と樹脂基板の上面とを接続する導電体を半
田部材とした場合には，外部接続用の半田ボールは，前
記中継用の半田部材よりも融点が低い共晶半田とするこ
とが好ましい。これによって，ボールグリッドアレイパ
ッケージのプリント配線板への接続時に，外部接続用の
半田ボールを介して，中継用の半田が溶融する不具合を
防止することができるからである。その結果，ボールグ
リッドアレイパッケージ部品をプリント配線板へ搭載す
る時に加熱されても，セラミック基板と樹脂基板の間の
半田部材は溶融したりしないので，セラミック基板と樹
脂基板の間の剥離やズレ等の問題は起こらなくなる。
【００１９】一方，本願の第２発明は，ボールグリッド
アレイパッケージの電子部品の製造方法であって，外部
接続用の半田ボールを備えた複数の区画からなる単一の
合成樹脂製の樹脂基板を製作する第１の工程と，搭載す
る素子との接続端子を備えたセラミック基板を製作する
第２の工程と，上記樹脂基板の各区画に上記セラミック
基板を接合する第３の工程と，樹脂基板へ搭載後の上記
セラミック基板に素子を実装しシールまたはケーシング
を行う第４の工程と，素子実装後の上記樹脂基板を各区
画別に切断する第５の工程とからなり，上記第３工程に
おいては，セラミック基板の底面と樹脂基板の上面との
間を導電体により電気的に接続すると共に両面間に合成
樹脂製のアンダーフィルを充填して接合し，上記アンダ
ーフィルの熱膨張係数を上記セラミック基板の熱膨張係
数と上記樹脂基板の熱膨張係数の中間の値に設定するこ
とを特徴とするボールグリッドアレイパッケージの電子
部品の製造方法にある。
アレイパッケージの電子部品の製造方法であって，外部
接続用の半田ボールを備えた複数の区画からなる単一の
合成樹脂製の樹脂基板を製作する第１の工程と，搭載す
る素子との接続端子を備えたセラミック基板を製作する
第２の工程と，上記樹脂基板の各区画に上記セラミック
基板を接合する第３の工程と，樹脂基板へ搭載後の上記
セラミック基板に素子を実装しシールまたはケーシング
を行う第４の工程と，素子実装後の上記樹脂基板を各区
画別に切断する第５の工程とからなり，上記第３工程に
おいては，セラミック基板の底面と樹脂基板の上面との
間を導電体により電気的に接続すると共に両面間に合成
樹脂製のアンダーフィルを充填して接合し，上記アンダ
ーフィルの熱膨張係数を上記セラミック基板の熱膨張係
数と上記樹脂基板の熱膨張係数の中間の値に設定するこ
とを特徴とするボールグリッドアレイパッケージの電子
部品の製造方法にある。
【００２０】本発明において特に注目すべきことの第一
点は，第１工程で製作する樹脂基板には，半田ボールを
備え単一のボールグリッドアレイパッケージを形成する
区画が複数個形成されており，第３工程において上記樹
脂基板の各区画にセラミック基板が接合され，続く第４
工程において素子が実装されることである。従って，第
５工程において上記樹脂基板を切断し各区画に分割する
ことにより，単一のボールグリッドアレイパッケージを
構成する複数のボールグリッドアレイパッケージ部品を
得ることができる。
点は，第１工程で製作する樹脂基板には，半田ボールを
備え単一のボールグリッドアレイパッケージを形成する
区画が複数個形成されており，第３工程において上記樹
脂基板の各区画にセラミック基板が接合され，続く第４
工程において素子が実装されることである。従って，第
５工程において上記樹脂基板を切断し各区画に分割する
ことにより，単一のボールグリッドアレイパッケージを
構成する複数のボールグリッドアレイパッケージ部品を
得ることができる。
【００２１】上記のように，第３，第４工程での中間体
は複数の基板ユニットを一体として保持するから，電子
部品を製造する中間段階において，基板ユニットを運搬
したり保管したりする場合に，取り扱いが容易になると
共に，バラバラの基板ユニットで保持する場合に比べて
基板ユニットの損傷が生じにくくなり，製品の品質を向
上させることができる。
は複数の基板ユニットを一体として保持するから，電子
部品を製造する中間段階において，基板ユニットを運搬
したり保管したりする場合に，取り扱いが容易になると
共に，バラバラの基板ユニットで保持する場合に比べて
基板ユニットの損傷が生じにくくなり，製品の品質を向
上させることができる。
【００２２】本発明において特に注目すべきことの第二
点は，上記基板ユニットには，素子を搭載するセラミッ
ク基板の他に底面に半田ボールを接合した合成樹脂製の
樹脂基板がもう一つ設けられており，かつ上記セラミッ
ク基板と樹脂基板との間にアンダーフィルを介設させて
あること，そして，上記アンダーフィルの熱膨張係数
は，上記セラミック基板の熱膨張係数と上記樹脂基板の
熱膨張係数の中間の値を有していることである。
点は，上記基板ユニットには，素子を搭載するセラミッ
ク基板の他に底面に半田ボールを接合した合成樹脂製の
樹脂基板がもう一つ設けられており，かつ上記セラミッ
ク基板と樹脂基板との間にアンダーフィルを介設させて
あること，そして，上記アンダーフィルの熱膨張係数
は，上記セラミック基板の熱膨張係数と上記樹脂基板の
熱膨張係数の中間の値を有していることである。
【００２３】その結果，上記構成から前記第１発明で述
べたと同様の第１，第２の作用効果を得ることができ
る。従って，本発明によれば，電子部品と電子部品を搭
載する樹脂製のプリント配線板との間の熱応力を軽減し
て部品を大型化する第１の課題と，製造段階における基
板などの損傷を低減することのできる第２の課題とを同
時に解決するボールグリッドアレイパッケージ部品の製
造方法を提供することができる。
べたと同様の第１，第２の作用効果を得ることができ
る。従って，本発明によれば，電子部品と電子部品を搭
載する樹脂製のプリント配線板との間の熱応力を軽減し
て部品を大型化する第１の課題と，製造段階における基
板などの損傷を低減することのできる第２の課題とを同
時に解決するボールグリッドアレイパッケージ部品の製
造方法を提供することができる。
【００２４】そして，請求項５に記載のように，セラミ
ック基板の底面と樹脂基板の上面とを接続する導電体を
半田部材とした場合には，外部接続用の半田ボールは，
前記中継用の半田部材よりも融点が低い共晶半田とする
ことが好ましい。これによって，ボールグリッドアレイ
パッケージのプリント配線板への接続時に，外部接続用
の半田ボールを介して，中継用の半田が溶融する不具合
を防止することができるからである。
ック基板の底面と樹脂基板の上面とを接続する導電体を
半田部材とした場合には，外部接続用の半田ボールは，
前記中継用の半田部材よりも融点が低い共晶半田とする
ことが好ましい。これによって，ボールグリッドアレイ
パッケージのプリント配線板への接続時に，外部接続用
の半田ボールを介して，中継用の半田が溶融する不具合
を防止することができるからである。
【００２５】
実施形態例 本例は，図１（ｅ）に示すボールグリッドアレイパッケ
ージの電子部品８１の製造方法であって，図２に示すよ
うに外部接続用の半田ボール１５を備えた複数の区画１
１からなる単一の合成樹脂製の樹脂基板１０を製作する
第１の工程と，搭載する半導体素子３１との接続端子２
１を備えた図１（ａ）に示すセラミック基板２０を製作
する第２の工程と，図１（ｂ），（ｃ）に示すように樹
脂基板１０の各区画１１（図２，図３）にセラミック基
板２０を接合する第３の工程と，図１（ｄ）に示すよう
に樹脂基板１０へ搭載後のセラミック基板２０に半導体
素子３１を実装する第４の工程と，素子３１の実装後の
樹脂基板１０を各区画１１別に切断し，図１（ｅ）に示
すように単一のボールグリッドアレイパッケージ部品８
１を得る第５の工程とからなる。
ージの電子部品８１の製造方法であって，図２に示すよ
うに外部接続用の半田ボール１５を備えた複数の区画１
１からなる単一の合成樹脂製の樹脂基板１０を製作する
第１の工程と，搭載する半導体素子３１との接続端子２
１を備えた図１（ａ）に示すセラミック基板２０を製作
する第２の工程と，図１（ｂ），（ｃ）に示すように樹
脂基板１０の各区画１１（図２，図３）にセラミック基
板２０を接合する第３の工程と，図１（ｄ）に示すよう
に樹脂基板１０へ搭載後のセラミック基板２０に半導体
素子３１を実装する第４の工程と，素子３１の実装後の
樹脂基板１０を各区画１１別に切断し，図１（ｅ）に示
すように単一のボールグリッドアレイパッケージ部品８
１を得る第５の工程とからなる。
【００２６】そして，図１（ｂ），（ｃ）に示すよう
に，上記第３工程においては，セラミック基板２０の底
面と樹脂基板１０の上面との間を半田部材２５により電
気的に接続すると共に両面間に合成樹脂製のアンダーフ
ィル２７を充填して接合する。そして，アンダーフィル
２７の熱膨張係数をセラミック基板２０の熱膨張係数と
樹脂基板１０の熱膨張係数の中間の値に設定する。
に，上記第３工程においては，セラミック基板２０の底
面と樹脂基板１０の上面との間を半田部材２５により電
気的に接続すると共に両面間に合成樹脂製のアンダーフ
ィル２７を充填して接合する。そして，アンダーフィル
２７の熱膨張係数をセラミック基板２０の熱膨張係数と
樹脂基板１０の熱膨張係数の中間の値に設定する。
【００２７】上記のように，第３工程により製作された
ボールグリッドアレイパッケージ部品８１製造用の第１
の中間体８５１は，図１（ｃ）に示すように，外部接続
用の半田ボール１５を備え単一のボールグリッドアレイ
パッケージに対応する同一の区画１１を複数個備えた単
一の合成樹脂製の樹脂基板１０と，半導体素子３１との
接続端子２１を備え樹脂基板１０の各区画１１に接合さ
れる複数のセラミック基板２０とを有している。
ボールグリッドアレイパッケージ部品８１製造用の第１
の中間体８５１は，図１（ｃ）に示すように，外部接続
用の半田ボール１５を備え単一のボールグリッドアレイ
パッケージに対応する同一の区画１１を複数個備えた単
一の合成樹脂製の樹脂基板１０と，半導体素子３１との
接続端子２１を備え樹脂基板１０の各区画１１に接合さ
れる複数のセラミック基板２０とを有している。
【００２８】そして，セラミック基板２０の底面と樹脂
基板１０の上面との間は，半田部材２５により電気的に
接続すると共に合成樹脂製のアンダーフィル２７が充填
されている。また，外部接続用の半田ボール１５は，上
記半田部材２５よりも融点が低い共晶半田である。そし
て，図１（ｄ），図３に示すように，第４工程終了時に
おける第２中間体８５２には，半導体素子３１が実装さ
れている。
基板１０の上面との間は，半田部材２５により電気的に
接続すると共に合成樹脂製のアンダーフィル２７が充填
されている。また，外部接続用の半田ボール１５は，上
記半田部材２５よりも融点が低い共晶半田である。そし
て，図１（ｄ），図３に示すように，第４工程終了時に
おける第２中間体８５２には，半導体素子３１が実装さ
れている。
【００２９】以下それぞれについて説明を補足する。樹
脂基板１０の本体を形成する合成樹脂はガラスエポキシ
であり，セラミック基板１１との間に充填されるアンダ
ーフィル２７の材料はエポキシ樹脂である。そして，中
継用の半田部材２５は，融点２８０℃ぐらいの高融点半
田であり，半田ボール１５は，中継用の半田部材２５よ
りも融点が低い共晶半田である。なお図１（ｄ），
（ｅ）において，符号３２はボンディングワイヤー，符
号１３は半田部材２５と半田ボール１５との間を接続す
るビアホールである。
脂基板１０の本体を形成する合成樹脂はガラスエポキシ
であり，セラミック基板１１との間に充填されるアンダ
ーフィル２７の材料はエポキシ樹脂である。そして，中
継用の半田部材２５は，融点２８０℃ぐらいの高融点半
田であり，半田ボール１５は，中継用の半田部材２５よ
りも融点が低い共晶半田である。なお図１（ｄ），
（ｅ）において，符号３２はボンディングワイヤー，符
号１３は半田部材２５と半田ボール１５との間を接続す
るビアホールである。
【００３０】そして，上記ボールグリッドアレイパッケ
ージの電子部品８１は，次のような工程により製作され
る。始めに図示しない回路パターンとビアホールとを形
成したセラミック基板２０と，ビアホール１３を形成し
た樹脂基板１０とを別個に製作し，図１（ｂ）に示すよ
うに，樹脂基板１０とセラミック基板２０とを中継用の
半田部材２５で接合する。
ージの電子部品８１は，次のような工程により製作され
る。始めに図示しない回路パターンとビアホールとを形
成したセラミック基板２０と，ビアホール１３を形成し
た樹脂基板１０とを別個に製作し，図１（ｂ）に示すよ
うに，樹脂基板１０とセラミック基板２０とを中継用の
半田部材２５で接合する。
【００３１】その後，同図（ｃ）に示すように，樹脂を
注入する方法によりアンダーフィル２７を両基板１０，
２０の間に形成し，第１の中間体８５１を得る。その後
は，同図（ｄ），図３に示すように，従来と同様の方法
により半導体素子３１を搭載し，ボンディングワイヤー
３２で接続し，第２の中間体８５２を得る。上記のよう
に素子３１を実装した後，素子部全体を樹脂４１で封止
して樹脂基板１０を各区画１１別に切断し，図１（ｅ）
に示すように単一のボールグリッドアレイパッケージ部
品８１を得る。
注入する方法によりアンダーフィル２７を両基板１０，
２０の間に形成し，第１の中間体８５１を得る。その後
は，同図（ｄ），図３に示すように，従来と同様の方法
により半導体素子３１を搭載し，ボンディングワイヤー
３２で接続し，第２の中間体８５２を得る。上記のよう
に素子３１を実装した後，素子部全体を樹脂４１で封止
して樹脂基板１０を各区画１１別に切断し，図１（ｅ）
に示すように単一のボールグリッドアレイパッケージ部
品８１を得る。
【００３２】本例の電子部品８１の製造方法において
は，第１工程で製作する樹脂基板１０には，半田ボール
１５を備え単一のボールグリッドアレイパッケージを形
成する区画１１が複数個形成されており，第３工程にお
いて上記樹脂基板１０の各区画１１にセラミック基板２
０が接合される。そして，続く第４工程において半導体
素子３１が実装され，第５工程において上記樹脂基板１
０を切断し各区画１１に分割することにより，単一のボ
ールグリッドアレイパッケージ部品８１を得ることがで
きる。
は，第１工程で製作する樹脂基板１０には，半田ボール
１５を備え単一のボールグリッドアレイパッケージを形
成する区画１１が複数個形成されており，第３工程にお
いて上記樹脂基板１０の各区画１１にセラミック基板２
０が接合される。そして，続く第４工程において半導体
素子３１が実装され，第５工程において上記樹脂基板１
０を切断し各区画１１に分割することにより，単一のボ
ールグリッドアレイパッケージ部品８１を得ることがで
きる。
【００３３】上記のように，第３，第４工程で中間体８
５１，８５２を形成し，そこに最終的に分離独立し単一
のボールグリッドアレイパッケージを構成する複数の基
板ユニットを一体として保持するから，電子部品８１を
製造する中間段階において，上記基板ユニットを運搬し
たり保管したりする場合に，バラバラの基板ユニットで
保持する場合に比べて基板ユニットの損傷が生じにくく
なり，製品の品質を向上させることができる。
５１，８５２を形成し，そこに最終的に分離独立し単一
のボールグリッドアレイパッケージを構成する複数の基
板ユニットを一体として保持するから，電子部品８１を
製造する中間段階において，上記基板ユニットを運搬し
たり保管したりする場合に，バラバラの基板ユニットで
保持する場合に比べて基板ユニットの損傷が生じにくく
なり，製品の品質を向上させることができる。
【００３４】また，上記基板ユニットには，素子３１を
搭載するセラミック基板２０の他に底面に半田ボールを
接合した外部接続用の樹脂基板１０がもう一つ設けられ
ている。また，上記セラミック基板２０と樹脂基板１０
との間にアンダーフィル２７を介設させてあり，アンダ
ーフィル２７の熱膨張係数は，セラミック基板２０の熱
膨張係数と樹脂基板１０の熱膨張係数の中間の値を有し
ている。
搭載するセラミック基板２０の他に底面に半田ボールを
接合した外部接続用の樹脂基板１０がもう一つ設けられ
ている。また，上記セラミック基板２０と樹脂基板１０
との間にアンダーフィル２７を介設させてあり，アンダ
ーフィル２７の熱膨張係数は，セラミック基板２０の熱
膨張係数と樹脂基板１０の熱膨張係数の中間の値を有し
ている。
【００３５】その結果，外部接続用の基板１０を合成樹
脂製としたことにより，電子部品８１が搭載されるプリ
ント配線基板を合成樹脂基板とした場合にも，電子部品
８１の底部とプリント配線基板との間に働く熱応力を小
さくすることができる。樹脂製のプリント配線基板と部
品８１での接合部（樹脂基板１０）との間の熱膨張係数
の差が少なくなるからである。従って，より面積の大き
な大型のボールグリッドアレイパッケージを電子部品用
にに使用することが可能となり，電子装置の集約度を向
上させることができる。
脂製としたことにより，電子部品８１が搭載されるプリ
ント配線基板を合成樹脂基板とした場合にも，電子部品
８１の底部とプリント配線基板との間に働く熱応力を小
さくすることができる。樹脂製のプリント配線基板と部
品８１での接合部（樹脂基板１０）との間の熱膨張係数
の差が少なくなるからである。従って，より面積の大き
な大型のボールグリッドアレイパッケージを電子部品用
にに使用することが可能となり，電子装置の集約度を向
上させることができる。
【００３６】また，パッケージの内部においては，セラ
ミック基板２０と樹脂基板１０の間に両者の中間的な熱
膨張係数のアンダーフィル２７を介設させてあるため，
上下の基板１０，２０に働く熱応力は分散されて低減す
る。その結果，上記のようにボールグリッドアレイパッ
ケージの面積を大きくしても，セラミック基板２０と樹
脂基板１０との間の強度の低下や信頼性の低下などの不
具合が生じにくくなる。
ミック基板２０と樹脂基板１０の間に両者の中間的な熱
膨張係数のアンダーフィル２７を介設させてあるため，
上下の基板１０，２０に働く熱応力は分散されて低減す
る。その結果，上記のようにボールグリッドアレイパッ
ケージの面積を大きくしても，セラミック基板２０と樹
脂基板１０との間の強度の低下や信頼性の低下などの不
具合が生じにくくなる。
【００３７】従って，本例によれば，電子部品８１と電
子部品８１を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品８１を大型化する第１の課題と，
製造段階における基板１０，２０の損傷を低減すること
のできる第２の課題とを同時に解決することのできるボ
ールグリッドアレイパッケージ部品８１の製造方法を提
供することができる。
子部品８１を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品８１を大型化する第１の課題と，
製造段階における基板１０，２０の損傷を低減すること
のできる第２の課題とを同時に解決することのできるボ
ールグリッドアレイパッケージ部品８１の製造方法を提
供することができる。
【００３８】
【発明の効果】上記のように本発明によれば，電子部品
と電子部品を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品を大型化する第１の課題と，製造
段階における基板などの損傷を低減することのできる第
２の課題とを同時に解決するボールグリッドアレイパッ
ケージ製造用の中間体，並びに上記課題を解決するボー
ルグリッドアレイパッケージの電子部品の製造方法を得
ることができる。
と電子部品を搭載する樹脂製のプリント配線板との間の
熱応力を軽減して部品を大型化する第１の課題と，製造
段階における基板などの損傷を低減することのできる第
２の課題とを同時に解決するボールグリッドアレイパッ
ケージ製造用の中間体，並びに上記課題を解決するボー
ルグリッドアレイパッケージの電子部品の製造方法を得
ることができる。
【図１】実施形態例の電子部品の製造方法の第３〜第５
工程の流れを示す図。
工程の流れを示す図。
【図２】図１（ｄ）に示す中間体の区画の構成を示す正
面断面図。
面断面図。
【図３】図２の平面図。
【図４】ボールグリッドアレイパッケージの電子部品の
一例を示す断面図。
一例を示す断面図。
１０．．．樹脂基板， １１．．．半田ボール ２０．．．セラミック基板， ２１．．．接続端子， ２５．．．導電体（半田部材）， ２７．．．アンダーフィル， ３１．．．素子， ８１．．．ボールグリッドアレイパッケージ部品， ８５１，８５２．．．中間体，
Claims (5)
- 【請求項１】 ボールグリッドアレイパッケージを構成
する複数の基板ユニットに分割することのできるパッケ
ージ製造用の中間体であって，外部接続用の半田ボール
を備え単一のボールグリッドアレイパッケージに対応す
る同一の区画を複数個備えた単一の合成樹脂製の樹脂基
板と，素子との接続端子を備え上記樹脂基板の各区画に
接合される複数のセラミック基板とを有しており，上記
セラミック基板の底面と樹脂基板の上面との間は，導電
体により電気的に接続すると共に合成樹脂製のアンダー
フィルが充填されており，上記アンダーフィルの熱膨張
係数は，上記セラミック基板の熱膨張係数と上記樹脂基
板の熱膨張係数の中間の値を有していることを特徴とす
るボールグリッドアレイパッケージ製造用の中間体。 - 【請求項２】 請求項１記載の中間体の前記セラミック
基板に半導体素子が実装され素子シールまたはケーシン
グがなされていることを特徴とするボールグリッドアレ
イパッケージ製造用の素子付き中間体。 - 【請求項３】 請求項１または請求項２において，前記
セラミック基板の底面と樹脂基板の上面とを接続する導
電体は半田部材であり，前記外部接続用の半田ボール
は，上記半田部材よりも融点が低い共晶半田であること
を特徴とするボールグリッドアレイパッケージ製造用の
中間体。 - 【請求項４】 ボールグリッドアレイパッケージの電子
部品の製造方法であって，外部接続用の半田ボールを備
えた複数の区画からなる単一の合成樹脂製の樹脂基板を
製作する第１の工程と，搭載する素子との接続端子を備
えたセラミック基板を製作する第２の工程と，上記樹脂
基板の各区画に上記セラミック基板を接合する第３の工
程と，樹脂基板へ搭載後の上記セラミック基板に素子を
実装しシールまたはケーシングを行う第４の工程と，素
子実装後の上記樹脂基板を各区画別に切断する第５の工
程とからなり，上記第３工程においては，セラミック基
板の底面と樹脂基板の上面との間を導電体により電気的
に接続すると共に両面間に合成樹脂製のアンダーフィル
を充填して接合し，上記アンダーフィルの熱膨張係数を
上記セラミック基板の熱膨張係数と上記樹脂基板の熱膨
張係数の中間の値に設定することを特徴とするボールグ
リッドアレイパッケージの電子部品の製造方法。 - 【請求項５】 請求項４において，前記セラミック基板
の底面と樹脂基板の上面とを接続する導電体は半田部材
であり，前記外部接続用の半田ボールは，上記半田部材
よりも融点が低い共晶半田であることを特徴とするボー
ルグリッドアレイパッケージの電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17302297A JP3706226B2 (ja) | 1997-06-13 | 1997-06-13 | ボールグリッドアレイパッケージの中間体及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17302297A JP3706226B2 (ja) | 1997-06-13 | 1997-06-13 | ボールグリッドアレイパッケージの中間体及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH118334A true JPH118334A (ja) | 1999-01-12 |
| JP3706226B2 JP3706226B2 (ja) | 2005-10-12 |
Family
ID=15952764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17302297A Expired - Lifetime JP3706226B2 (ja) | 1997-06-13 | 1997-06-13 | ボールグリッドアレイパッケージの中間体及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706226B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2796497A1 (fr) * | 1999-07-13 | 2001-01-19 | Thomson Csf Detexis | Interconnexion perfectionnee entre un composant electronique et une carte |
| US6492715B1 (en) | 2000-09-13 | 2002-12-10 | International Business Machines Corporation | Integrated semiconductor package |
| JP2003504893A (ja) * | 1999-07-08 | 2003-02-04 | サンスター技研株式会社 | 半導体パッケージのアンダーフィル材 |
| WO2005022967A1 (ja) * | 2003-08-29 | 2005-03-10 | Minowa Koa Inc. | 電子部品の製造方法 |
| US8203849B2 (en) | 2006-03-15 | 2012-06-19 | Elpida Memory, Inc. | Semiconductor device and manufacture method thereof |
-
1997
- 1997-06-13 JP JP17302297A patent/JP3706226B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504893A (ja) * | 1999-07-08 | 2003-02-04 | サンスター技研株式会社 | 半導体パッケージのアンダーフィル材 |
| FR2796497A1 (fr) * | 1999-07-13 | 2001-01-19 | Thomson Csf Detexis | Interconnexion perfectionnee entre un composant electronique et une carte |
| US6492715B1 (en) | 2000-09-13 | 2002-12-10 | International Business Machines Corporation | Integrated semiconductor package |
| WO2005022967A1 (ja) * | 2003-08-29 | 2005-03-10 | Minowa Koa Inc. | 電子部品の製造方法 |
| US7604833B2 (en) | 2003-08-29 | 2009-10-20 | Koa Corporation | Electronic part manufacturing method |
| US8203849B2 (en) | 2006-03-15 | 2012-06-19 | Elpida Memory, Inc. | Semiconductor device and manufacture method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3706226B2 (ja) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US20060138672A1 (en) | Electronic device and method of fabricating the same | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| US6815313B2 (en) | Electronic component to be mounted on a circuit board having electronic circuit device sealed therein and method of manufacturing the same | |
| JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
| JP3418373B2 (ja) | 弾性表面波装置及びその製造方法 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| US20020027272A1 (en) | Semiconductor device, semiconductor package for use therein, and manufacturing method thereof | |
| JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JPH07283334A (ja) | 気密封止電子部品 | |
| JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
| JP4585908B2 (ja) | 圧電デバイスの製造方法 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
| JPH11204692A (ja) | 半導体装置 | |
| JP4476075B2 (ja) | 多数個取り配線基板 | |
| JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JPS60100443A (ja) | 半導体装置の実装構造 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JP2003273156A (ja) | 電子装置及びその製造方法 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JP3051225B2 (ja) | 集積回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |