JPH07283334A - 気密封止電子部品 - Google Patents
気密封止電子部品Info
- Publication number
- JPH07283334A JPH07283334A JP6098159A JP9815994A JPH07283334A JP H07283334 A JPH07283334 A JP H07283334A JP 6098159 A JP6098159 A JP 6098159A JP 9815994 A JP9815994 A JP 9815994A JP H07283334 A JPH07283334 A JP H07283334A
- Authority
- JP
- Japan
- Prior art keywords
- lower case
- substrate
- hermetically sealed
- sealed electronic
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【目的】 立体実装構造による小型化を図り、製造工程
の簡略化を図り、歩留まりを向上させ、製造コストを安
くできる気密封止電子部品を提供する。 【構成】 素子３が形成されている素子基板16を上側ケ
ース１と下側ケース２とで挟み、素子形成領域を囲むよ
うにして設けられたシール部材４で素子３を気密封止
し、下側ケース２には外部と素子３の導通接続手段を施
す。
の簡略化を図り、歩留まりを向上させ、製造コストを安
くできる気密封止電子部品を提供する。 【構成】 素子３が形成されている素子基板16を上側ケ
ース１と下側ケース２とで挟み、素子形成領域を囲むよ
うにして設けられたシール部材４で素子３を気密封止
し、下側ケース２には外部と素子３の導通接続手段を施
す。
Description
【０００１】
【産業上の利用分野】本発明は、素子を上側ケースと下
側ケースとで気密封止する電子部品に関するものであ
る。
側ケースとで気密封止する電子部品に関するものであ
る。
【０００２】
【従来の技術】気密封止を必要とする素子内蔵の電子部
品は様々な形態を採り得るが、その一従来例を図４に示
す。図４は、下側ケース（ベース）２に設置された素子
３を上側ケース（キャップ）１と下側ケース２とで密封
し、また、素子３が外部の回路等と導通接続するために
ベース２に形成されたリード12と素子３とをボンディン
グワイヤ11を用い、ボンディングした構造である気密封
止電子部品を示す。キャップ１やベース２は樹脂やアル
ミナ等の絶縁体で形成される。
品は様々な形態を採り得るが、その一従来例を図４に示
す。図４は、下側ケース（ベース）２に設置された素子
３を上側ケース（キャップ）１と下側ケース２とで密封
し、また、素子３が外部の回路等と導通接続するために
ベース２に形成されたリード12と素子３とをボンディン
グワイヤ11を用い、ボンディングした構造である気密封
止電子部品を示す。キャップ１やベース２は樹脂やアル
ミナ等の絶縁体で形成される。
【０００３】また、図５は、気密封止電子部品に内蔵さ
れる素子３の一例であり、エッチング処理等により作製
する固定電極13や可動電極14等で構成される振動型半導
体素子（櫛形電極構造）を示す。振動型半導体素子は、
加速度センサまたは共振子または振動ジャイロ等で使用
される。
れる素子３の一例であり、エッチング処理等により作製
する固定電極13や可動電極14等で構成される振動型半導
体素子（櫛形電極構造）を示す。振動型半導体素子は、
加速度センサまたは共振子または振動ジャイロ等で使用
される。
【０００４】さらに、図６は、図５のような素子３が複
数個形成されているシリコン等の半導体基板（ウェハ）
18であり、例えば直径４インチ（10.16 cm）、厚さ200
μｍのサイズである。
数個形成されているシリコン等の半導体基板（ウェハ）
18であり、例えば直径４インチ（10.16 cm）、厚さ200
μｍのサイズである。
【０００５】前記ウェハ18上に形成された複数の素子３
は切断線17に沿って切断（ダイシング）され、個々の素
子３となる。
は切断線17に沿って切断（ダイシング）され、個々の素
子３となる。
【０００６】
【発明が解決しようとする課題】しかしながら、複数個
の素子３が形成されたウェハ18を個々の素子３に分割す
る際、熱の発生を抑える為に冷却水をウェハ18上に注入
しながら切断（ダイシング）を行うが、図５に表される
ような微細な構造である素子３が冷却に必要な水圧にお
いて破壊されてしまう場合もあり、素子３の歩留まりが
低下してしまうという問題がある。
の素子３が形成されたウェハ18を個々の素子３に分割す
る際、熱の発生を抑える為に冷却水をウェハ18上に注入
しながら切断（ダイシング）を行うが、図５に表される
ような微細な構造である素子３が冷却に必要な水圧にお
いて破壊されてしまう場合もあり、素子３の歩留まりが
低下してしまうという問題がある。
【０００７】また、個々に分割された素子３を個々にリ
ード12等が形成されているベース２に設置し、ボンディ
ングワイヤ11で素子３と多数のリード12を接続するとい
う細かい作業があり、非常に作業能率が悪く、さらに気
密封止電子部品の小型化が困難であるという問題があ
る。
ード12等が形成されているベース２に設置し、ボンディ
ングワイヤ11で素子３と多数のリード12を接続するとい
う細かい作業があり、非常に作業能率が悪く、さらに気
密封止電子部品の小型化が困難であるという問題があ
る。
【０００８】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、複数個の素子３が形
成されたウェハ18を個々の素子３に分割するダイシング
の際、冷却水の水圧による素子３の破損を無くし、ま
た、製造効率がよく、小型の表面実装気密封止電子部品
を製造することで歩留まりを向上させ、製造コストを安
くすることである。
なされたものであり、その目的は、複数個の素子３が形
成されたウェハ18を個々の素子３に分割するダイシング
の際、冷却水の水圧による素子３の破損を無くし、ま
た、製造効率がよく、小型の表面実装気密封止電子部品
を製造することで歩留まりを向上させ、製造コストを安
くすることである。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成されている。すなわち、本
発明は、素子が形成されている素子基板が上側ケースと
下側ケースによりサンドイッチ状に挟まれて一体化され
ている気密封止電子部品であって、素子基板と上側ケー
ス間、および素子基板と下側ケース間にはそれぞれ素子
基板の素子形成領域を囲繞してシール部材が介設され、
このシール部材によって素子形成領域が気密封止されて
おり、素子基板から下側ケースにかけて素子の導通接続
導体が導出形成されていることを特徴として構成されて
いる。
に、本発明は次のように構成されている。すなわち、本
発明は、素子が形成されている素子基板が上側ケースと
下側ケースによりサンドイッチ状に挟まれて一体化され
ている気密封止電子部品であって、素子基板と上側ケー
ス間、および素子基板と下側ケース間にはそれぞれ素子
基板の素子形成領域を囲繞してシール部材が介設され、
このシール部材によって素子形成領域が気密封止されて
おり、素子基板から下側ケースにかけて素子の導通接続
導体が導出形成されていることを特徴として構成されて
いる。
【００１０】
【作用】上記構成の本発明は、素子を形成している素子
基板が上側ケースと下側ケースとでサンドイッチ状に挟
まれ一体化されたものであって、素子基板と上側ケース
間および素子基板と下側ケース間に各々素子基板の素子
形成領域を囲繞するシール部材を介設することで素子形
成領域が気密封止される。また、素子基板から下側ケー
スにかけて素子の導通接続導電体が設けられており、素
子が外部と導通接続する。
基板が上側ケースと下側ケースとでサンドイッチ状に挟
まれ一体化されたものであって、素子基板と上側ケース
間および素子基板と下側ケース間に各々素子基板の素子
形成領域を囲繞するシール部材を介設することで素子形
成領域が気密封止される。また、素子基板から下側ケー
スにかけて素子の導通接続導電体が設けられており、素
子が外部と導通接続する。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１２】図１は、本発明による気密封止電子部品の
一実施例断面図である。図１における気密封止電子部品
は、素子基板16を上側ケース１と下側ケース２でサンド
イッチ状に挟み一体化されている。素子基板16はシリコ
ン等の半導体基板であり、表面側には加速度センサや共
振子等に使用される図５に示されるような振動型半導体
素子が形成され、裏面側には素子３の電極５が設けられ
ている。また、下側ケース２には、導通接続導体として
のスルーホール６および配線用の導体パターン８が施さ
れており、素子３の電極５とスルーホール６および配線
用の導体パターン８が半田バンプ７または金バンプを介
して導通接続され、素子３が外部の回路等と導通接続さ
れるようになっている。さらに、下側ケース２には、素
子３（素子基板16）と下側ケース２が直接接触するのを
防止するくぼみ９が形成されている。また、素子３を密
封するために素子基板16と上側ケース１間、および素子
基板16と下側ケース２間には素子領域３を囲繞する、例
えば鉛ガラス等の低融点ガラス４がシール部材として介
設されている。
一実施例断面図である。図１における気密封止電子部品
は、素子基板16を上側ケース１と下側ケース２でサンド
イッチ状に挟み一体化されている。素子基板16はシリコ
ン等の半導体基板であり、表面側には加速度センサや共
振子等に使用される図５に示されるような振動型半導体
素子が形成され、裏面側には素子３の電極５が設けられ
ている。また、下側ケース２には、導通接続導体として
のスルーホール６および配線用の導体パターン８が施さ
れており、素子３の電極５とスルーホール６および配線
用の導体パターン８が半田バンプ７または金バンプを介
して導通接続され、素子３が外部の回路等と導通接続さ
れるようになっている。さらに、下側ケース２には、素
子３（素子基板16）と下側ケース２が直接接触するのを
防止するくぼみ９が形成されている。また、素子３を密
封するために素子基板16と上側ケース１間、および素子
基板16と下側ケース２間には素子領域３を囲繞する、例
えば鉛ガラス等の低融点ガラス４がシール部材として介
設されている。
【００１３】図２は、各々作製された素子基板16と上側
ケース１と下側ケース２とを図１のように接合一体化す
る製造の一過程の断面を示す。素子基板16を形成するウ
ェハ18には素子３が複数作製され、裏面側には電極５が
設けられている。また、ウェハ18と同程度の大きさの基
板（例えばシリコン基板）に上側ケース１となる部分が
複数作製され、上側ケース１部分には素子３を囲むよう
に低融点ガラス４が設けられており、同様にウェハ18と
同程度の大きさの基板（例えばシリコン基板）に作製さ
れた下側ケース２部分にも低融点ガラス４が設けられて
いる。さらに、下側ケース２部分には、素子３と外部を
導通接続するスルーホール６および配線用の導体パター
ン８が形成されている。
ケース１と下側ケース２とを図１のように接合一体化す
る製造の一過程の断面を示す。素子基板16を形成するウ
ェハ18には素子３が複数作製され、裏面側には電極５が
設けられている。また、ウェハ18と同程度の大きさの基
板（例えばシリコン基板）に上側ケース１となる部分が
複数作製され、上側ケース１部分には素子３を囲むよう
に低融点ガラス４が設けられており、同様にウェハ18と
同程度の大きさの基板（例えばシリコン基板）に作製さ
れた下側ケース２部分にも低融点ガラス４が設けられて
いる。さらに、下側ケース２部分には、素子３と外部を
導通接続するスルーホール６および配線用の導体パター
ン８が形成されている。
【００１４】まず、上側ケース１を形成する基板と下側
ケース２を形成する基板とで素子基板３を形成するウェ
ハ18を挟み、素子基板16に設けられた電極５とスルーホ
ール６に配されている配線用の導体パターン８を半田バ
ンプ７で導通接続する。
ケース２を形成する基板とで素子基板３を形成するウェ
ハ18を挟み、素子基板16に設けられた電極５とスルーホ
ール６に配されている配線用の導体パターン８を半田バ
ンプ７で導通接続する。
【００１５】次に低融点ガラス４を融解し、次に凝固
し、素子３を密封する。この際、３種の基板に熱をかけ
たり冷却したりするため、上側ケース１および下側ケー
ス２は素子基板16と熱膨張係数が近い値の基板で形成さ
れる。
し、素子３を密封する。この際、３種の基板に熱をかけ
たり冷却したりするため、上側ケース１および下側ケー
ス２は素子基板16と熱膨張係数が近い値の基板で形成さ
れる。
【００１６】最後に、上述のように、上側ケース１と下
側ケース２と素子基板16が一体化された基板を切断線17
に沿って個々の部品へとダイシングにより分割し、気密
封止電子部品が作製される。
側ケース２と素子基板16が一体化された基板を切断線17
に沿って個々の部品へとダイシングにより分割し、気密
封止電子部品が作製される。
【００１７】従来例で、ベース２に設置するため複数個
の素子３が形成されたウェハ18を個々の素子３に分割す
るダイシングの際、発熱を抑える冷却水の水圧で微細な
構造である素子３が破壊されてしまったが、本実施例で
は、素子基板16を上側ケース１と下側ケース２とで挟む
構造のため、ダイシングを最後の工程にすることがで
き、冷却水が直接素子３に注がれることがなく素子３の
破損がなくなる。
の素子３が形成されたウェハ18を個々の素子３に分割す
るダイシングの際、発熱を抑える冷却水の水圧で微細な
構造である素子３が破壊されてしまったが、本実施例で
は、素子基板16を上側ケース１と下側ケース２とで挟む
構造のため、ダイシングを最後の工程にすることがで
き、冷却水が直接素子３に注がれることがなく素子３の
破損がなくなる。
【００１８】また、従来例では作業能率が悪く、また、
煩多な工程のため歩留まりが低下し、製造コストが高く
なっていたが、本実施例の気密封止電子部品は、ボンデ
ィングワイヤ11を使用せず、素子基板16の上側ケース１
と下側ケース２とで挟み、ダイシングすることにより作
製できるものであるために、作業の単純化および工程の
簡略化が達成でき、これに伴い歩留まりが向上し、製造
コストを安くすることができる。
煩多な工程のため歩留まりが低下し、製造コストが高く
なっていたが、本実施例の気密封止電子部品は、ボンデ
ィングワイヤ11を使用せず、素子基板16の上側ケース１
と下側ケース２とで挟み、ダイシングすることにより作
製できるものであるために、作業の単純化および工程の
簡略化が達成でき、これに伴い歩留まりが向上し、製造
コストを安くすることができる。
【００１９】さらに、リード12とボンディングワイヤ11
を用い、素子３と外部とを導通接続する従来の方法で
は、素子３を設置する部分以外のリード12を設置する面
積やボンディングワイヤ11を配する素子３とリード12間
の間隔がベース12上に必要であり、製品の小型化が困難
であった。しかし、本実施例はボンディングワイヤ11を
使用せず半田バンプ７等のスルーホール６を用いるもの
であり、従来例のようなリード12が外に突き出して嵩張
ることもないので表面実装気密封止電子部品が小型化さ
れる。
を用い、素子３と外部とを導通接続する従来の方法で
は、素子３を設置する部分以外のリード12を設置する面
積やボンディングワイヤ11を配する素子３とリード12間
の間隔がベース12上に必要であり、製品の小型化が困難
であった。しかし、本実施例はボンディングワイヤ11を
使用せず半田バンプ７等のスルーホール６を用いるもの
であり、従来例のようなリード12が外に突き出して嵩張
ることもないので表面実装気密封止電子部品が小型化さ
れる。
【００２０】図３は、本発明による気密封止電子部品の
他の実施例である。なお、図１に示される実施例と同一
の名称には同一符号を付し、その詳細な説明は省略す
る。図３に示される気密封止電子部品は下側ケース２が
多層構造になっており、各層には必要に応じ回路パター
ン等が形成され、導電体が充填されているスルーホール
（ビアホール）６を介して各層間が導通接続している。
また、シール部材として絶縁体である低融点ガラス４で
はなく導電性を有するクリーム半田10を用いており、前
記クリーム半田10は、シール部材としてのみ用いられる
場合もあり、また、仕様に応じシール部材として用いら
れているのと同時に素子３の電極５と下側ケース２に形
成される回路等と導通接続する接続導電体として用いら
れる。
他の実施例である。なお、図１に示される実施例と同一
の名称には同一符号を付し、その詳細な説明は省略す
る。図３に示される気密封止電子部品は下側ケース２が
多層構造になっており、各層には必要に応じ回路パター
ン等が形成され、導電体が充填されているスルーホール
（ビアホール）６を介して各層間が導通接続している。
また、シール部材として絶縁体である低融点ガラス４で
はなく導電性を有するクリーム半田10を用いており、前
記クリーム半田10は、シール部材としてのみ用いられる
場合もあり、また、仕様に応じシール部材として用いら
れているのと同時に素子３の電極５と下側ケース２に形
成される回路等と導通接続する接続導電体として用いら
れる。
【００２１】図３に示される実施例では、図１に示され
る実施例と同様な効果以外にも図３の気密封止電子部品
の特徴である下側ケース２の多層構造により、各層に回
路等を形成し、立体実装することも可能であるため、気
密封止電子部品の小型化をさらに推進することができ
る。
る実施例と同様な効果以外にも図３の気密封止電子部品
の特徴である下側ケース２の多層構造により、各層に回
路等を形成し、立体実装することも可能であるため、気
密封止電子部品の小型化をさらに推進することができ
る。
【００２２】なお、本発明は上記実施例に限定されるこ
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例の加速度センサ素子等の振動型半導体素子だけで
なく、論理演算素子等の様々な半導体素子を用いること
ができる。
とはなく、様々な実施の態様を採り得る。例えば、上記
実施例の加速度センサ素子等の振動型半導体素子だけで
なく、論理演算素子等の様々な半導体素子を用いること
ができる。
【００２３】
【発明の効果】本発明によれば、素子が形成されている
素子基板を上側ケースと下側ケースで挟み、素子が気密
封止されているので、個々の部品に切断する際に冷却水
が直接素子基板上に注入されることがなく、切断時にお
ける素子の破損がなくなり、かつ、製造工程が簡略化さ
れることにより歩留まりが向上し、製造コストを安くす
ることができる。
素子基板を上側ケースと下側ケースで挟み、素子が気密
封止されているので、個々の部品に切断する際に冷却水
が直接素子基板上に注入されることがなく、切断時にお
ける素子の破損がなくなり、かつ、製造工程が簡略化さ
れることにより歩留まりが向上し、製造コストを安くす
ることができる。
【００２４】また、素子基板から下側ケースにかけて素
子の導通接続体が導出形成されており、製品の小型化を
図ることができる。
子の導通接続体が導出形成されており、製品の小型化を
図ることができる。
【図１】本発明における気密封止電子部品の一実施例の
断面を示す説明図である。
断面を示す説明図である。
【図２】同実施例における気密封止電子部品製造の一過
程を示す断面説明図である。
程を示す断面説明図である。
【図３】本発明における気密封止電子部品の他の実施例
を示す説明図である。
を示す説明図である。
【図４】従来例の気密封止電子部品を示す説明図であ
る。
る。
【図５】櫛形電極構造をもつ振動型半導体素子を示す説
明図である。
明図である。
【図６】複数個の素子が形成された基板を示す説明図で
ある。
ある。
１ 上側ケース ２ 下側ケース ３ 素子 ４ 低融点ガラス 16 素子基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 克彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】 素子が形成されている素子基板が上側ケ
ースと下側ケースによりサンドイッチ状に挟まれて一体
化されている気密封止電子部品であって、素子基板と上
側ケース間、および素子基板と下側ケース間にはそれぞ
れ素子基板の素子形成領域を囲繞してシール部材が介設
され、このシール部材によって素子形成領域が気密封止
されており、素子基板から下側ケースにかけて素子の導
通接続導体が導出形成されている気密封止電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098159A JPH07283334A (ja) | 1994-04-11 | 1994-04-11 | 気密封止電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6098159A JPH07283334A (ja) | 1994-04-11 | 1994-04-11 | 気密封止電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283334A true JPH07283334A (ja) | 1995-10-27 |
Family
ID=14212346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6098159A Pending JPH07283334A (ja) | 1994-04-11 | 1994-04-11 | 気密封止電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283334A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006226743A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 加速度センサ |
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| WO2007061050A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
| WO2007061054A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体、および同パッケージ構造体から得られるセンサ装置 |
| WO2007061056A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
| WO2007061047A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体およびその製造方法 |
| US7259032B2 (en) | 2002-11-26 | 2007-08-21 | Murata Manufacturing Co., Ltd. | Hermetically sealing a package to include a barrier metal |
| JP2008519702A (ja) * | 2004-11-12 | 2008-06-12 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| US7436272B2 (en) | 2004-06-25 | 2008-10-14 | Murata Manufacturing Co., Ltd. | Piezoelectric device |
-
1994
- 1994-04-11 JP JP6098159A patent/JPH07283334A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259032B2 (en) | 2002-11-26 | 2007-08-21 | Murata Manufacturing Co., Ltd. | Hermetically sealing a package to include a barrier metal |
| US7436272B2 (en) | 2004-06-25 | 2008-10-14 | Murata Manufacturing Co., Ltd. | Piezoelectric device |
| JP4808729B2 (ja) * | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| JP2008519702A (ja) * | 2004-11-12 | 2008-06-12 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
| US7673514B2 (en) | 2005-02-16 | 2010-03-09 | Mitsubishi Denki Kabushiki Kaisha | Acceleration sensor having single and multi-layer substrates |
| JP2006226743A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 加速度センサ |
| WO2007061056A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
| WO2007061047A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体およびその製造方法 |
| WO2007061062A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体の製造方法 |
| WO2007061054A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | ウェハレベルパッケージ構造体、および同パッケージ構造体から得られるセンサ装置 |
| US7674638B2 (en) | 2005-11-25 | 2010-03-09 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| WO2007061050A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
| US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
| WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
| US8067769B2 (en) | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
| US8080869B2 (en) | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868448B2 (en) | Electrical component and production thereof | |
| EP1353373B1 (en) | Hermetically sealed package for an electronic component | |
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| US20050062120A1 (en) | Packaging microelectromechanical structures | |
| US20010011857A1 (en) | Surface acoustic wave device and method for fabricating the same | |
| KR100558439B1 (ko) | 웨이퍼 레벨 패키지의 ｆｂａｒ 소자 및 그 제조 방법 | |
| JP2001053178A (ja) | 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法 | |
| JPH08288776A (ja) | プラスチック封止ｓａｗ装置および方法 | |
| JPH07283334A (ja) | 気密封止電子部品 | |
| JP2005019966A (ja) | 半導体装置及びその製造方法 | |
| JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
| JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
| JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
| JP2005262382A (ja) | 電子装置およびその製造方法 | |
| JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
| JP3842751B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
| JP2006186357A (ja) | センサ装置及びその製造方法 | |
| US6876264B2 (en) | Surface-mount crystal oscillator | |
| JP3706226B2 (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
| JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
| US20050035437A1 (en) | Package part and method of manufacturing the part | |
| JP3736226B2 (ja) | Ｓａｗデバイス | |
| JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
| JP2008091970A (ja) | 圧電発振器とその製造方法 |