JP2003273156A - 電子装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 アンダーフィル材が良好に注入されるよう
に、電子部品と回路基板との間隙が十分に確保された構
造である電子装置を提供する。 【解決手段】 多層基板３上にＴＳＯＰ１０が実装され
た構造において、多層基板３表面のうち、ＴＳＯＰ１０
のパッケージ部１と対向する領域では、銅箔４ａのみが
形成された構造とする。そして、パッケージ部１と多層
基板３との間にアンダーフィル材７が形成された構造と
する。すなわち、この銅箔４ａの上に直接アンダーフィ
ル材７が形成された構造とする。また、第２の手段とし
ては、多層基板３表面のうち、ＴＳＯＰ１０のパッケー
ジ部１と対向する領域では、銅箔４ａの代わりにレジス
ト層８のみが形成されている構造とする。また、他の手
段としては、多層基板３表面の同じ領域にて、銅箔４ａ
もレジスト層８もどちらも形成されていない構造とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品が回路基
板上に実装された電子装置及びその製造方法に関する。

【０００２】

【従来の技術】電子部品が回路基板上に実装された従来
の電子装置の断面構造を図４、５に示す。

【０００３】図４に示す電子装置では、例えば、電子部
品として、ＩＣパッケージの一種であるＴＳＯＰ１０が
用いられ、回路基板として、多層基板３が用いられてい
る。

【０００４】このＴＳＯＰ１０は、パッケージ部１と端
子としてのリード部２とから構成されている。パッケー
ジ部１内には、図示しないが、ＩＣチップが封止されて
いる。リード部２はパッケージ部１内で、ＩＣチップと
電気的に接続されている。また、リード部２はパッケー
ジ部１から多層基板３に対して直線状ではなく、リード
の一部が外側にフラットに曲げられている。このフラッ
トに曲げられた部分が基板上の配線との接続面２ａとな
っている。

【０００５】また、多層基板３は、配線層と絶縁層が交
互に積み重ねられた回路基板である。多層基板３のう
ち、ＴＳＯＰ１０が搭載されている表面には、表面配線
である銅箔４が形成されている。

【０００６】銅箔４とリード部２とがはんだ６によって
固定されている。これにより、ＴＳＯＰ１０は多層基板
３に電気的に接続及び固定されている。なお、多層基板
３表面のうち、リード部２の接続面２ａが位置する領域
は、はんだ付けされる領域であり、以下では、この領域
をはんだ付け部と呼ぶ。

【０００７】なお、多層基板３表面のはんだ付けされな
い領域では、はんだ付け時にはんだが付着するのを防止
するために、銅箔４上にレジスト層５が形成されてい
る。

【０００８】また、多層基板３表面のうち、パッケージ
部１の底面１ａに対向する領域では、グランド電位をと
るための領域あるいは、素子間の導通をとるため等の理
由により、銅箔４ａが形成されている。この領域におい
ても、はんだ付けがされないので、銅箔４ａの上にレジ
スト層５ａが形成されている。

【０００９】また、パッケージ部１の下側及びその周囲
にアンダーフィル材７が形成されている。ＴＳＯＰ１０
は、はんだ６だけでなく、このアンダーフィル材７によ
っても、多層基板３表面に固定されている。

【００１０】多層基板３に機械的応力が加えられた場合
や、熱的応力が加えられた場合、はんだ付け部におい
て、はんだ６にクラックが生じてしまう。この対策とし
て、このアンダーフィル材７によって、ＴＳＯＰ１０と
多層基板３とがさらに固定された構造とすることで、Ｔ
ＳＯＰ１０と多層基板３との固定強度が確保されてい
る。 図５に示す電子装置では、電子部品として、ＴＳ
ＯＰ１０の代わりに、例えば、パッケージ部１１の底面
１１ａの所定位置に端子１２が形成されている部品２０
が用いられている。

【００１１】部品２０は、図示しないが、内部に、セラ
ミック基板とＩＣチップとを有し、セラミック基板上に
ＩＣチップが電気的に接続されている。そして、部品２
０の外部に端子１２の接続面１２ａとパッケージ部１１
の基板側面とが同一平面となるように端子１２が形成さ
れている。この端子１２は、このセラミック基板に固定
され、また電気的に接続されている。

【００１２】この場合においても、図４と同様に、部品
２０の端子１２と銅箔４とがはんだ付けされ、はんだ６
によって部品２０と多層基板３とが電気的に接続及び固
定されている。そして、多層基板３表面のうち、はんだ
付け部以外の領域では、レジスト層５が形成されてい
る。また、部品２０における端子を除く部位に対向する
領域Ａでは、銅箔４ａ及びレジスト層５ａとが形成され
ている。

【００１３】このように、図４、図５のいずれにおいて
も、電子部品が搭載される領域においても銅箔４ａが形
成されている。そして、この領域では、はんだ付けされ
ないので、銅箔４ａはレジスト層５ａに覆われた状態と
なっている。

【００１４】

【発明が解決しようとする課題】図４に示す電子装置に
おいて、ＴＳＯＰ１０の底面１ａと多層基板３のレジス
ト層５ａとの間隙が狭いため、アンダーフィル材７が良
好に注入されていないという問題があった。また、図５
に示すように、部品２０を用いた電子装置においても、
はんだ６による固定を補強するために、アンダーフィル
材にて部品２０と多層基板３とを固定することが好まし
い。しかし、この場合では、部品２０の底面１１ａと多
層基板３のレジスト層５ａとの間隙が無い為、アンダー
フィル材を部品１１ａと多層基板３との間に形成するこ
とができなかった。

【００１５】このため、アンダーフィル材にて電子部品
と回路基板とを十分に固定できず、電子部品と回路基板
との固定を十分に補強することができなかった。

【００１６】このような問題は、図４、５に示す電子装
置に限らず、回路基板に電子部品を搭載したとき、電子
部品の底面の基板表面からの高さと、端子の表面配線と
の接続面の基板表面からの高さとの差が小さい電子部品
を用いる場合においてみられるものである。

【００１７】本発明は、上記点に鑑み、アンダーフィル
材が良好に注入されるように、電子部品と回路基板との
間隙が十分に確保された構造である電子装置及びその製
造方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、回路基板（３）表面の
うち、電子部品（１０）における端子（２）を除く部位
と対向する領域に、表面配線層（４ａ）が配置されてお
り、アンダーフィル材（７）は、電子部品（１０）及び
表面配線層（４ａ）と直に接していることを特徴として
いる。

【００１９】これにより、回路基板表面のうち、電子部
品における端子を除く部位に対向する領域に、表面配線
層及び表面配線層を保護するレジスト層とが形成されて
いる場合と比較して、電子部品と回路基板との間隙を広
くすることができる。この結果、電子部品（１０）と回
路基板（３）との間にアンダーフィル材（７）が良好に
注入された電子装置を提供することができる。

【００２０】請求項２に記載の発明では、回路基板
（３）表面のうち、電子部品（１０）における端子
（２）を除く部位に対向する領域にて、回路基板（３）
表面上に直接形成されたレジスト層（８）を有し、アン
ダーフィル材（９）は、電子部品（１０）及びレジスト
層（８）と直に接していることを特徴としている。

【００２１】このように回路基板（３）表面のうち、電
子部品（１０）における端子（２）を除く部位に対向す
る領域では、表面配線層（４）が配置されておらず、レ
ジスト層（８）が形成されていることから、この領域に
おいて、表面配線層と、この上に表面配線層を保護する
絶縁性樹脂とが形成されている場合と比較して、回路基
板（３）と電子部品（１０）との間隙を広くすることが
できる。この結果、電子部品（１０）と回路基板（３）
との間にアンダーフィル材（９）が良好に注入された電
子装置を提供することができる。

【００２２】請求項３に記載の発明では、表面配線層
（４）は、回路基板（３）表面のうち、電子部品（２
０）における端子（１２）を除く部位に対向する領域に
て、回路基板（３）表面が露出するように、配置されて
おり、アンダーフィル材（１７）は、電子部品（２０）
及び回路基板（３）表面と直に接していることを特徴と
している。

【００２３】これにより、回路基板表面のうち、電子部
品における端子を除く部位に対向する領域にて、表面配
線層と、表面配線層を保護する絶縁性樹脂とが形成され
ている場合と比較して、回路基板（３）と電子部品（２
０）との間の間隙を広くすることができる。

【００２４】また、本発明では、回路基板（３）表面の
うち、電子部品（１０）における端子（２）を除く部位
に対向する領域に、表面配線層及びレジスト層とが形成
されていないことから、請求項１又は２に記載の発明よ
りも回路基板（３）と電子部品（２０）との間の間隙を
広くすることができる。

【００２５】この結果、電子部品（２０）と回路基板
（３）との間にアンダーフィル材（１７）が良好に注入
された電子装置を提供することができる。

【００２６】また、請求項４に示すように、電子部品
（１０、２０）と回路基板（３）との回路基板の垂直方
向における間隙は３０μｍ以上とすることが好ましい。

【００２７】これにより、電子部品（２０）と回路基板
（３）との間にアンダーフィル材（７、１７）が良好に
注入された電子装置を提供することができる。

【００２８】また、請求項５に記載の発明では、回路基
板（３）表面には、表面配線層（４）及びレジスト層
（５）とが順に積層されており、回路基板（３）表面の
うち、電子部品（１０）が搭載されたとき、電子部品
（１０）における端子（２）を除く部位に対向する予定
の領域では、表面配線層（４ａ）がレジスト層（５）か
ら露出している回路基板（３）を用意する工程と、電子
部品（１０）を回路基板（３）上に搭載し、端子（２）
を表面配線層（４）に電気的に接続及び固定する工程
と、電子部品（１０）及び銅箔（４ａ）と直に接するよ
うに、電子部品（１０）と回路基板（３）との間にアン
ダーフィル材（７）を形成する工程とを有することを特
徴としている。

【００２９】この製造方法により、請求項１に記載の電
子装置を製造することができる。

【００３０】つまり、本発明に製造方法により、回路基
板（３）表面のうち、電子部品（１０）における端子
（２）を除く部位に対向する領域にて、表面配線層と、
この上に表面配線層を保護するレジスト層とが形成され
ている場合と比較して、電子部品（１０）と回路基板
（３）との間隙を広くすることができる。このため、電
子部品（１０）と回路基板（３）との間にアンダーフィ
ル材（７）を良好に注入することができる。

【００３１】また、請求項６に記載の発明では、回路基
板（３）表面のうち、電子部品（１０）が搭載されたと
き、電子部品（１０）における端子（２）を除く部位に
対向する予定の領域にて、レジスト層（８）が回路基板
（３）表面上に直接形成されている回路基板（３）を用
意する工程と、電子部品（１０）を回路基板（３）上に
搭載し、端子（２）を表面配線層（４）に電気的に接続
及び固定する工程と、電子部品（１０）及びレジスト層
（８）と直に接するように、電子部品（１０）と回路基
板（３）との間にアンダーフィル材（９）を形成する工
程とを有することを特徴としている。

【００３２】この製造方法により、請求項２に記載の電
子装置を製造することができる。

【００３３】つまり、本発明の製造方法により、回路基
板表面のうち、電子部品における端子を除く部位に対向
する領域に、表面配線層と、この上に表面配線層を保護
する絶縁性樹脂とが形成されている場合と比較して、回
路基板（３）と電子部品（１０）との間隙を広くするこ
とができる。このため、電子部品（１０）と回路基板
（３）との間にアンダーフィル材（９）を良好に注入す
ることができる。

【００３４】また、請求項７に記載の発明では、回路基
板（３）表面には、表面配線層（４）及びレジスト層
（５）とが順に積層されており、回路基板（３）表面の
うち、電子部品（２０）が搭載されたとき、電子部品
（２０）における端子（２）を除く部位と対向する予定
の領域では、回路基板（３）表面が表面配線層（４）及
びレジスト層（５）から露出している回路基板（３）を
用意する工程と、電子部品（２０）を回路基板（３）上
に搭載し、端子（２）を表面配線層（４）に電気的に接
続及び固定する工程と、電子部品（２０）及び回路基板
（３）表面と直に接するように、電子部品（１０）と回
路基板（３）との間にアンダーフィル材（１７）を形成
する工程とを有することを特徴としている。

【００３５】この製造方法により、請求項３に記載の電
子装置を製造することができる。

【００３６】つまり、本発明の製造方法により、回路基
板（３）表面のうち、電子部品（２０）における端子
（１２）を除く部位に対向する領域に、表面配線層と、
表面配線層を保護する絶縁性樹脂とが形成されている場
合と比較して、回路基板（３）と電子部品（２０）との
間の間隙を広くすることができる。また、本発明では、
請求項５又は６に記載の発明よりも回路基板（３）と電
子部品（２０）との間の間隙を広くすることができる。
このため、電子部品（２０）と回路基板（３）との間に
アンダーフィル材（９）を良好に注入することができ
る。

【００３７】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００３８】

【発明の実施の形態】（第１実施形態）図１は、本実施
形態における電子部品が回路基板に実装された電子装置
の断面構造を示す図である。本実施形態では、例えば、
電子部品として、ＩＣパッケージのうち、表面実装型の
ＴＳＯＰ１０を用いており、回路基板として、ガラスエ
ポキシ製の多層基板３を用いている。なお、従来と構造
が同じ部分は同一の符号を付している。

【００３９】ＴＳＯＰ１０はパッケージ部１と端子とし
てのリード部２とを有している。リード部２は例えば、
鉄：５８ｗｔ％、ニッケル：４２ｗｔ％の合金から構成
されている。本実施形態では、パッケージ部１の多層基
板３側の底面１ａ全体が請求項に記載の端子を除く電子
部品の底面に相当する。

【００４０】多層基板３のうち、ＴＳＯＰ１０が搭載さ
れている表面には、表面配線層として、例えば銅箔４が
形成されている。この銅箔４は、パッケージ部１とリー
ド部２の接続面２ａとが位置する領域を含むように、多
層基板３表面に形成されている。また、例えば、写真現
像型液状レジストを用いて構成されるレジスト層５が、
はんだ付け部を除く領域にて、銅箔４の上に形成されて
いる。なお、表面配線層とは、基板の最表面に形成され
ている配線層であって、はんだ等を介して、電子部品と
電気的に接続される配線層である。

【００４１】本実施形態では、はんだ付け部の他に、パ
ッケージ部１の底面１ａに対向する領域においても、銅
箔４ａがレジスト層５から露出している。この多層基板
３表面にて、リード部２の接続面２ａと銅箔４とがはん
だ付けされ、ＴＳＯＰ１０が多層基板３に電気的に接続
及び固定されている。

【００４２】また、パッケージ部１の底面１ａと銅箔４
ａとの間にアンダーフィル材７が形成されている。な
お、図１では、アンダーフィル材７は、パッケージ部１
と銅箔４ａとの間からはみ出すようにして、リード部２
の下側まで形成されている。アンダーフィル材７として
は、例えば、エポキシ樹脂等の絶縁性が高く、硬化温度
が電子部品の保存温度よりも低い熱硬化性樹脂を用いる
ことができる。

【００４３】このように本実施形態における電子装置
は、多層基板３表面にて、パッケージ部１の下側に位置
する領域において、従来では銅箔４ａに形成されていた
レジスト層５ａが除去されている。そして、この銅箔４
ａの上に直接アンダーフィル材７が形成された構造とな
っている。言い換えると、ＴＳＯＰ１０の底面１ａ及び
銅箔４ａとにアンダーフィル材７が直に接している。

【００４４】このことから、図４に示すように、多層基
板３表面のうち、ＴＳＯＰ１０の下側の銅箔４ａの上に
レジスト層５ａが形成されているときよりも、多層基板
３表面とＴＳＯＰ１０との間隙を広くすることができ
る。

【００４５】なお、本発明者は、パッケージ部１と多層
基板３との間にアンダーフィル材を良好に注入できるパ
ッケージ部１と多層基板３との間隔を調べた。そして、
間隔が３０μｍ以上であれば、アンダーフィル材を良好
に注入できるという実験結果を得た。

【００４６】本実施形態では、ＴＳＯＰ１０を多層基板
３に搭載したとき、パッケージ部１の底面１ａの多層基
板３表面からの高さと、リード部２の接続面２ａの多層
基板３表面からの高さとの差が、例えば５０μｍである
ＴＳＯＰ１０を用いている。また、多層基板３におい
て、例えば、レジスト層５の厚さは３８μｍであり、銅
箔４の厚さは３２μｍである。

【００４７】従来では、パッケージ部１の底面１ａとリ
ード部２の接続面２ａとの基板３表面からの高さの差が
５０μｍであっても、パッケージ部１と多層基板３との
間隙は、レジスト層の厚さ分狭くなり、１２μｍとなっ
ていた。このため、アンダーフィル材がパッケージ部１
と多層基板３との間に良好に注入されず、パッケージ部
１の下側にアンダーフィル材が形成されていない部分が
生じていた。

【００４８】これに対して、本実施形態では、パッケー
ジ部１の下側の領域にレジスト層が形成されていない構
造であるので、パッケージ部１と銅箔４ａとの間隔は５
０μｍとなる。このようにして、ＴＳＯＰ１０と多層基
板３との間隙が十分に確保された構造とすることができ
る。

【００４９】次にこの電子装置の製造方法を説明する。

【００５０】まず、上記した構造の多層基板３を用意す
る。具体的には、例えば、表面上に銅箔４と、この銅箔
４を覆ってレジスト層５が形成されている多層基板３を
用意する。そして、はんだ付け部と搭載されるＴＳＯＰ
１０のパッケージ部１に対向する領域とにおいて、銅箔
４ａが露出するようにレジスト層５を除去する。これに
より、はんだ付け部とパッケージ部１に対向する領域に
て銅箔４がレジスト層５から露出した多層基板３を形成
する。

【００５１】そして、はんだ付け部にはんだ６を供給す
る。次にＴＳＯＰ１０を用意し、この多層基板３上に搭
載し、リード部２と銅箔４とをはんだ付けする。

【００５２】さらに、ＴＳＯＰ１０の底面１ａと多層基
板３の銅箔４ａとの間に、液状のアンダーフィル材７を
注入し、このアンダーフィル材７を固化する。このよう
にして、ＴＳＯＰ１０の底面１ａと銅箔４ａとに直に接
するようにアンダーフィル材７を形成する。

【００５３】なお、アンダーフィル材７を注入は、次の
ようにして行う。

【００５４】多層基板３表面のうち、ＴＳＯＰ１０のパ
ッケージ部１が対向する領域では、レジスト層５が形成
されていないことから、搭載されたＴＳＯＰ１０と多層
基板３との間に空間が生じている。このため、ＴＳＯＰ
１０の周囲を全て囲むようにして、周囲から同時に注入
すると、空気が閉じこめられ、アンダーフィル材硬化時
にボイドが発生し、引いては本来の目的である強度確保
ができなくなる可能性がある。

【００５５】これを回避するために、周囲の一部を開放
した状態で、ＴＳＯＰ１０の周囲からアンダーフィル材
を注入する。これにより、空気を排出しながら注入する
ことができる。

【００５６】このようにして、図１に示す電子装置を製
造することができる。なお、アンダーフィル材７を固化
した後、防湿材等で電子部品等を保護し、検査等の工程
を経ることで、完成した電子装置となる。

【００５７】本実施形態では、上記のように、ＴＳＯＰ
１０と多層基板３との間隙が十分に確保された構造とな
っていることから、ＴＳＯＰ１０の底面１ａと多層基板
３との間隙に良好にアンダーフィル材７を注入すること
ができる。したがって、ＴＳＯＰ１０と多層基板３とが
アンダーフィル材７によって十分に固定された構造とす
ることができる。

【００５８】ＴＳＯＰ１０と多層基板３とをはんだ６で
のみ固定した場合では、多層基板３とリード部２とは材
質が異なっているため、温度変化時では熱膨張係数差に
より、はんだ６にクラックが発生してしまう。このた
め、このクラックが原因となって、ＴＳＯＰ１０と多層
基板３とが分離し、製品不良となってしまう。

【００５９】これに対して、本実施形態では、アンダー
フィル材７によっても、ＴＳＯＰ１０と多層基板３とが
十分に固定されているので、はんだ６のみで固定してい
た場合と比較して、固定強度を高くすることができる。 （第２実施形態）図２に本実施形態における電子装置の
断面構造を示す。

【００６０】本実施形態では、第１実施形態と同様に、
多層基板３上にＴＳＯＰ１０が実装されている。しかし
ながら、多層基板３表面のうち、ＴＳＯＰ１０のパッケ
ージ部１に対向する領域において、第１実施形態では銅
箔４ａのみが形成されていたが、本実施形態では、レジ
スト層８のみが形成されている。

【００６１】そして、この領域のレジスト層８の上にア
ンダーフィル材９が直接形成され、このアンダーフィル
材９にてパッケージ部１とレジスト層８とが固定されて
いる構造となっている。なお、その他の構造においては
第１実施形態と同じであるので説明を省略する。

【００６２】本実施形態では、このように、図４に示す
従来の構造と比較して、多層基板３表面のうち、パッケ
ージ部１に対向する領域において、銅箔４ａが除去され
た構造となっている。

【００６３】第１実施形態と同様に、ＴＳＯＰ１０を多
層基板３に搭載したとき、パッケージ部１の底面１ａと
リード部２の接続面２ａとの基板３表面からの高さの差
が例えば５０μｍである。また、レジスト層５と銅箔４
との厚さは、それぞれ例えば３８、３２μｍである。こ
の場合、ＴＳＯＰ１０と多層基板３との間隙は４４μｍ
であり、３０μｍ以上であることから、第１実施形態と
同様の効果を有する。

【００６４】次に、本実施形態における電子装置の製造
方法は、第１実施形態のときの製造方法にて、多層基板
３表面での銅箔４とレジスト層５の配置を変更すれば良
い。

【００６５】例えば、表面上に銅箔４と、この銅箔４を
覆ってレジスト層５が形成されている多層基板３を用意
する。なお、この銅箔４は、搭載されるＴＳＯＰ１０の
パッケージ部１と対向する領域に配置されていない。

【００６６】次に、はんだ付け部において、銅箔４が露
出するようにレジスト層５を除去する。なお、パッケー
ジ部１と対向する領域には、レジスト層８を残してお
く。

【００６７】このようにして、はんだ付け部では、銅箔
４がレジスト層５から露出しており、また、パッケージ
部１と対向する領域では、銅箔４が無く、基板３表面上
に直接レジスト層５が形成された構成の基板３を用意す
る。

【００６８】そして、多層基板３表面のはんだ付け部に
はんだ６を供給する。その後、ＴＳＯＰ１０を用意し、
この多層基板３上に搭載し、リード部２と銅箔４とをは
んだ付けする。このはんだ６によって、ＴＳＯＰ１０の
リード部２を多層基板３に電気的に接続及び固定する。

【００６９】さらに、ＴＳＯＰ１０の底面１ａと多層基
板３のレジスト層８との間に、液状のアンダーフィル材
７を注入し、このアンダーフィル材７を固化する。この
ようにして、ＴＳＯＰ１０の底面１ａ及びレジスト層８
と直に接するように、アンダーフィル材９を有する構造
とすることができる。

【００７０】本実施形態においても、ＴＳＯＰ１０と多
層基板３との間隙が十分に確保された構造となっている
ことから、ＴＳＯＰ１０と多層基板３との間隙に良好に
アンダーフィル材７を注入することができる。したがっ
て、ＴＳＯＰ１０と多層基板３とがアンダーフィル材９
によって十分に固定された構造とすることができる。 （第３実施形態）図３に本実施形態における電子装置の
断面構造を示す。

【００７１】本実施形態では、第１実施形態と同様に、
回路基板として、多層基板３を用いている。しかしなが
ら、第１実施形態と異なり、電子部品として、パッケー
ジ部１１の回路基板側の底面１１ａの所定位置に端子１
２が形成されている部品２０を用いている。なお、従来
と構造が同じ部分は同一の符号を付している。

【００７２】電子部品は、図３に示すように、パッケー
ジ部１１のうち底面１１ａの両端に端子１２が形成され
ており、端子１２の銅箔４との接続面１２ａとパッケー
ジ部１１の底面１１ａとは同一平面となっている。

【００７３】一方、多層基板３の表面には、第１実施形
態と同様に、表面配線層としての銅箔４と、レジスト層
５とが形成されている。この銅箔４は、部品２０の端子
１２が位置する領域を含むように配置されている。ただ
し、本実施形態では、パッケージ部１１における端子１
２を除く部位に対向する領域Ａには、銅箔４は形成され
ていない。

【００７４】また、レジスト層５は、基板表面のうち、
領域Ａには形成されていない。

【００７５】そして、部品２０の端子１２と多層基板３
の銅箔４との間にはんだ６が介在している。このはんだ
６によって、部品２０と多層基板３とが電気的に接続、
及び固定されている。また、パッケージ部１１の底面１
１ａのうち端子１２を除く領域Ａと、多層基板３との間
には、アンダーフィル材１７が形成されている。このア
ンダーフィル材１７によって部品２０と多層基板３とが
固定されている。

【００７６】第１、第２実施形態では、パッケージ部１
の底面１ａの基板３表面からの高さは、リード部２の接
続面２ａより高く、基板と垂直な方向におけるパッケー
ジ部１と回路基板３との間に間隙を有していた。このた
め、従来の構造に対して、基板表面のレジスト層５又
は、銅箔４のどちらかを除去した構造としていた。これ
により、電子部品と回路基板との間にアンダーフィル材
７が良好に注入できるような、十分な間隔が得られてい
た。

【００７７】しかしながら、端子１２の接続面１２ａ
と、パッケージ部１１の底面１１ａとの基板３表面から
の高さが等しい場合では、第１、第２実施形態のよう
に、基板３表面のレジスト層５又は、銅箔４のどちらか
を無くしただけでは、十分な間隔が得られない。

【００７８】そこで、本実施形態では、基板３表面のう
ち領域Ａにおいて、従来の構造に対して、レジスト層５
と、銅箔４との両方が除去された構造としている。

【００７９】例えば、銅箔４の厚さが３２μｍのときで
は、パッケージ部１１と基板３との間隙は、電子部品の
端子１２と接続されている銅箔４の厚さと、はんだ６と
を合わせた大きさとなる。したがって、パッケージ部１
１と基板３との間隙を３０μｍ以上の大きさにすること
ができる。

【００８０】次に本実施形態における電子装置の製造方
法を説明する。

【００８１】例えば、表面上に銅箔４と、この銅箔４を
覆ってレジスト層５が形成されている多層基板３を用意
する。なお、この銅箔４は、搭載される部品２０のパッ
ケージ部１１における端子１２を除く領域Ａと対向する
領域に配置されていない。

【００８２】次に、はんだ付け部において、銅箔４が露
出するようにレジスト層５を除去する。なお、領域Ａに
おいては、多層基板３表面が露出するように、レジスト
層５を除去する。

【００８３】このようにして、はんだ付け部では、銅箔
４がレジスト層５から露出しており、領域Ａと対向する
領域では、銅箔４及びレジスト層５が無く、基板３表面
が銅箔４及びレジスト層５から露出した構成の多層基板
３を用意する。

【００８４】そして、多層基板３表面のはんだ付け部
に、はんだ６を供給する。次に部品２０をこの多層基板
３上に搭載し、部品２０の端子１２と銅箔４とをはんだ
付けする。このはんだ６によって、部品２０の端子１２
を多層基板３に電気的に接続及び固定する。

【００８５】次に、パッケージ部１１の底面１１ａと多
層基板３との間に、液状のアンダーフィル材１７を注入
し、このアンダーフィル材１７を固化する。このように
して、パッケージ部１１の底面１１ａ及び多層基板３表
面と直に接するように、アンダーフィル材１７を形成す
る。

【００８６】このとき、本実施形態においても、多層基
板３上に搭載された部品２０と、多層基板３との間隙が
３０μｍ以上であることから、部品２０と多層基板３と
の間に良好にアンダーフィル材１７を注入することがで
きる。したがって、部品２０と多層基板３とがアンダー
フィル材１７によって十分に固定された構造とすること
ができる。この結果、部品２０と多層基板３とのはんだ
６による固定を十分に補強することができる。

【００８７】部品２０と多層基板３とをはんだ６でのみ
固定した場合では、部品２０内部のセラミック基板と多
層基板３とは熱膨張係数が異なるため、温度変化時では
熱膨張係数差により、はんだ６にクラックが発生してし
まう。

【００８８】これに対して、本実施形態では、アンダー
フィル材１７によって部品２０と多層基板３とが十分に
固定されているので、はんだ６のみで固定していた場合
と比較して、固定強度を高くすることができる。 （他の実施形態）なお、電子部品として、第１、第２実
施形態では、ＴＳＯＰ１０を例として説明していたが、
電子部品を回路基板に搭載したときに、電子部品の基板
側の面と基板上の表面配線層との間隔が３０μｍ以上と
なるものであれば、ＴＳＯＰに限らず、他の表面実装型
のＩＣパッケージを用いることができる。また、ＩＣに
限らず、その他の電子部品を用いても良い。

【００８９】また、第３実施形態では、端子が電子部品
の底面に形成されていたものを例として説明していた
が、端子が電子部品の底面から離れており、基板に搭載
したとき、電子部品の底面の方が端子よりも基板表面か
ら離れているものを用いることもできる。例えば、第
１、第２実施形態のようにＴＳＯＰを用いても良い。こ
の場合、ＴＳＯＰと多層基板との間隙を第１、第２実施
形態のときよりも広くすることができる。

【００９０】また、この場合においても、電子部品を回
路基板に搭載したときに、電子部品の基板側の面と基板
上の表面配線層との間隔が３０μｍ以上となるものであ
れば、ＩＣパッケージ等の他の電子部品を用いても良
い。

【００９１】また、上記した各実施形態では、電子部品
はパッケージ部を有していたが、電子部品はパッケージ
されていないものであっても良い。

【００９２】また、多層基板３においても、各実施形態
において、表面配線層は銅箔の上に金メッキが施された
ものでも良く、他の導体材料を用いることもできる。ま
た、多層基板として、ガラスエポキシ樹脂製のものを例
として説明していたが、紙・フェノール樹脂や、セラミ
ックス等他の材質の基板を用いることもできる。また、
多層基板でなくても良い。

【図面の簡単な説明】

【図１】本発明を適用した第１実施形態における電子装
置の断面図である。

【図２】本発明を適用した第２実施形態における電子装
置の断面図である。

【図３】本発明を適用した第３実施形態における電子装
置の断面図である。

【図４】従来における第１の例としての電子装置の断面
図である。

【図５】従来における第２の例としての電子装置の断面
図である。

【符号の説明】

１、１１…パッケージ部、２…リード部（端子）、３…
多層基板、４…銅箔、５、８…レジスト層、６…はん
だ、７、９、１７…アンダーフィル材、１２…端子。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 端子（２）を有する電子部品（１０）が
   回路基板（３）の表面上に搭載され、前記端子（２）が
   前記回路基板（３）表面上に形成された表面配線層
   （４）と電気的に接続されており、 前記電子部品（１０）と前記回路基板（３）との間に介
   在するアンダーフィル材（７）によって、前記電子部品
   （１０）が前記回路基板（３）に固定されてなる電子装
   置において、 前記回路基板（３）表面のうち、前記電子部品（１０）
   における前記端子（２）を除く部位と対向する領域に、
   前記表面配線層（４ａ）が配置されており、 前記アンダーフィル材（７）は、前記電子部品（１０）
   及び前記表面配線層（４ａ）と直に接していることを特
   徴とする電子装置。
2. 【請求項２】 端子（２）を有する電子部品（１０）が
   回路基板（３）の表面上に搭載され、前記端子（２）が
   前記回路基板（３）表面上に形成された表面配線層
   （４）と電気的に接続されており、 前記電子部品（１０）と前記回路基板（３）との間に介
   在するアンダーフィル材（９）によって、前記電子部品
   （１０）が前記回路基板（３）に固定されてなる電子装
   置において、 前記回路基板（３）表面のうち、前記電子部品（１０）
   における前記端子（２）を除く部位に対向する領域に
   て、前記回路基板（３）表面上に直接形成されたレジス
   ト層（８）を有し、 前記アンダーフィル材（９）は、前記電子部品（１０）
   及び前記レジスト層（８）と直に接していることを特徴
   とする電子装置。
3. 【請求項３】 端子（１２）を有する電子部品（２０）
   が回路基板（３）の表面上に搭載され、前記端子（１
   ２）が前記回路基板（３）表面上に形成された表面配線
   層（４）と電気的に接続されており、 前記電子部品（２０）と前記回路基板（３）との間に介
   在するアンダーフィル材（１７）によって、前記電子部
   品（２０）が前記回路基板（３）に固定されてなる電子
   装置において、 前記表面配線層（４）は、前記回路基板（３）表面のう
   ち、前記電子部品（２０）における前記端子（１２）を
   除く部位に対向する領域にて、前記回路基板（３）表面
   が露出するように、配置されており、 前記アンダーフィル材（１７）は、前記電子部品（２
   ０）及び前記回路基板（３）表面と直に接していること
   を特徴とする電子装置。
4. 【請求項４】 前記電子部品（１０、２０）と前記回路
   基板（３）との前記回路基板の垂直方向における間隙は
   ３０μｍ以上であることを特徴とする請求項１乃至３の
   いずれか１つに記載の電子装置。
5. 【請求項５】 端子（２）を有する電子部品（１０）が
   回路基板（３）の表面上に搭載され、前記端子（２）が
   前記回路基板（３）表面上に形成された表面配線層
   （４）と電気的に接続されており、 前記電子部品（１０）と前記回路基板（３）との間に介
   在するアンダーフィル材（７）によって、前記電子部品
   （１０）が前記回路基板（３）に固定されてなる電子装
   置の製造方法において、 前記回路基板（３）表面には、前記表面配線層（４）と
   前記表面配線層（４）を覆うレジスト層（５）とが形成
   されており、前記回路基板（３）表面のうち、前記電子
   部品（１０）が搭載されたとき、前記電子部品（１０）
   における前記端子（２）を除く部位と対向する予定の領
   域では、前記表面配線層（４ａ）が前記レジスト層
   （５）から露出している前記回路基板（３）を用意する
   工程と、 前記電子部品（１０）を前記回路基板（３）上に搭載
   し、前記端子（２）を前記表面配線層（４）に電気的に
   接続及び固定する工程と、 前記電子部品（１０）及び前記銅箔（４ａ）と直に接す
   るように、前記電子部品（１０）と前記回路基板（３）
   との間に前記アンダーフィル材（７）を形成する工程と
   を有することを特徴とする電子装置の製造方法。
6. 【請求項６】 端子（２）を有する電子部品（１０）が
   回路基板（３）の表面上に搭載され、前記端子（２）が
   前記回路基板（３）表面上に形成された表面配線層
   （４）と電気的に接続されており、 前記電子部品（１０）と前記回路基板（３）との間に介
   在するアンダーフィル材（９）によって、前記電子部品
   （１０）が前記回路基板（３）に固定されてなる電子装
   置の製造方法において、 前記回路基板（３）表面のうち、前記電子部品（１０）
   が搭載されたとき、前記電子部品（１０）における前記
   端子（２）を除く部位と対向する予定の領域では、レジ
   スト層（８）が前記回路基板（３）表面上に直接形成さ
   れている前記回路基板（３）を用意する工程と、 前記電子部品（１０）を前記回路基板（３）上に搭載
   し、前記端子（２）を前記表面配線層（４）に電気的に
   接続及び固定する工程と、 前記電子部品（１０）及び前記レジスト層（８）と直に
   接するように、前記電子部品（１０）と前記回路基板
   （３）との間に前記アンダーフィル材（９）を形成する
   工程とを有することを特徴とする電子装置の製造方法。
7. 【請求項７】 端子（１２）を有する電子部品（２０）
   が回路基板（３）表面上に搭載され、前記回路基板
   （３）に形成されている表面配線層（４）に前記端子
   （１２）が電気的に接続されており、 前記電子部品（２０）と前記回路基板（３）との間に介
   在するアンダーフィル材（１７）によって、前記電子部
   品（２０）が前記回路基板（３）に固定されてなる電子
   装置の製造方法において、 前記回路基板（３）表面には、前記表面配線層（４）と
   前記表面配線層（４）を覆うレジスト層（５）とが形成
   されており、前記回路基板（３）表面のうち、前記電子
   部品（１０）が搭載されたとき、前記電子部品（１０）
   における前記端子（２）を除く部位と対向する予定の領
   域では、回路基板表面（３）が前記表面配線層（４）及
   び前記レジスト層（５）から露出している前記回路基板
   （３）を用意する工程と、 前記電子部品（２０）を前記回路基板（３）上に搭載
   し、前記端子（２）を前記表面配線層（４）に電気的に
   接続及び固定する工程と、 前記電子部品（１０）及び前記回路基板（３）表面と直
   に接するように、前記電子部品（１０）と前記回路基板
   （３）との間に前記アンダーフィル材（１７）を形成す
   る工程とを有することを特徴とする電子装置の製造方
   法。