JPH10229161A - 電子部品及び電子部品の製造方法 - Google Patents

電子部品及び電子部品の製造方法

Info

Publication number
JPH10229161A
JPH10229161A JP9157385A JP15738597A JPH10229161A JP H10229161 A JPH10229161 A JP H10229161A JP 9157385 A JP9157385 A JP 9157385A JP 15738597 A JP15738597 A JP 15738597A JP H10229161 A JPH10229161 A JP H10229161A
Authority
JP
Japan
Prior art keywords
chip
insulating material
wiring layer
predetermined
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9157385A
Other languages
English (en)
Other versions
JP3726985B2 (ja
Inventor
Toshifumi Nakamura
利文 中村
Naoji Nada
直司 名田
Katsuhiro Yoneyama
勝▲ひろ▼ 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15738597A priority Critical patent/JP3726985B2/ja
Priority to US08/987,106 priority patent/US6002592A/en
Publication of JPH10229161A publication Critical patent/JPH10229161A/ja
Application granted granted Critical
Publication of JP3726985B2 publication Critical patent/JP3726985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

(57)【要約】 【課題】本発明は、電子部品及び電子部品の製造方法に
おいて、容易に小型化し得るようにする。 【解決手段】本発明は、回路面の複数の電極上にそれぞ
れ突起電極が設けられた複数のチツプ部品を、それぞれ
回路面を同一方向に向けて所定状態に配置して各回路面
を覆い、かつ各突起電極をそれぞれ露出させるように絶
縁材により一体に封止し、次いで当該絶縁材上に絶縁層
と、それぞれ対応する各突起電極に電気的に接続された
配線層とをその厚み方向に所望の層数となるように交互
に積層形成するようにしたことにより、各チツプ部品間
の間隔を格段的に狭くすることができると共に、絶縁層
及び配線層を大幅に薄く形成することができ、かくして
容易に小型化し得る電子部品及び当該電子部品を容易に
小型化して製造することができる電子部品の製造方法を
実現することができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術（図２６） 発明が解決しようとする課題（図２６） 課題を解決するための手段（図１〜図２５） 発明の実施の形態 （１）第１の実施の形態 （１−１）第１の実施の形態によるマルチチツプモジユ
ールの構成（図１） （１−２）第１の実施の形態によるマルチチツプモジユ
ールの製造手順（図２（Ａ）〜図５） （１−３）第１の実施の形態による動作及び効果 （２）第２の実施の形態 （２−１）第２の実施の形態による多層マルチチツプモ
ジユールの構成（図６〜図１０（Ｂ）） （２−２）第２の実施の形態による多層マルチチツプモ
ジユールの製造手順（図１１（Ａ）〜図１３（Ｂ）） （２−３）第２の実施の形態による動作及び効果 （３）第３の実施の形態 （３−１）第３の実施の形態による多層マルチチツプモ
ジユールの構成（図１４〜図１７） （３−２）第３の実施の形態による多層マルチチツプモ
ジユールの製造手順（図１８（Ａ）〜図２１（Ｂ）） （３−３）第３の実施の形態による動作及び効果 （４）他の実施の形態（図２２〜図２５（Ｂ）） 発明の効果
【０００２】
【発明の属する技術分野】本発明は電子部品及び電子部
品の製造方法に関し、例えばマルチチツプモジユール及
びその製造方法に適用して好適なものである。
【０００３】
【従来の技術】従来、この種の電子部品としては、多層
配線基板上に複数のチツプ部品が高密度実装されて全体
が小型化されることにより、各チツプ部品間の配線長を
比較的短くし、かくして各チツプ部品の高速特性及び高
周波特性等を向上させるようにした、いわゆるマルチチ
ツプモジユールがある。
【０００４】ここで図９に示すように、通常、マルチチ
ツプモジユール１は、セラミツク基板又は有機基板等か
らなる絶縁層と、所定の導体パターンからなる配線層と
がその厚み方向に順次積層形成されてなる多層配線基板
２の一面２Ａに、複数のチツプ部品３がそれぞれ回路面
３Ａに形成された複数のパツド（図示せず）と、それぞ
れ多層配線基板２の対応するランド（図示せず）とがは
んだでなる突起電極（以下、これをはんだバンプと呼
ぶ）４を介して電気的及び物理的に接続されることによ
り実装されている。
【０００５】ところでマルチチツプモジユール１では、
多層配線基板２の熱膨張係数が、チツプ部品３の熱膨張
係数の２倍以上の値を有することより、当該チツプ部品
３の動作等により発熱した場合、多層配線基板２と各チ
ツプ部品３との間の各はんだバンプ４に熱応力が集中し
て当該はんだバンプ４を破損させることがある。
【０００６】このためこのマルチチツプモジユール１で
は、多層配線基板２の一面２Ａと、各チツプ部品３の回
路面３Ａとの間の隙間にそれぞれエポキシ樹脂等でなる
絶縁材（すなわちアンダーフイル材）５が各はんだバン
プ４を埋め込むように充填される。これによりこのマル
チチツプモジユール１では、絶縁材５により各はんだバ
ンプ４に生じる熱応力の集中を緩和させ、かくしてはん
だバンプ４の破損を防止し得るようになされている。ま
た絶縁材５は、各はんだバンプ４の破損の防止に加えて
各チツプ部品３のそれぞれ回路面３Ａを覆うことによ
り、当該回路面３Ａを外気に含まれる不純物や水分によ
る故障から保護し得るようになされている。
【０００７】
【発明が解決しようとする課題】ところでかかる構成の
マルチチツプモジユール１においては、近年、多層配線
基板２の一面２Ａに各チツプ部品３をさらに高密度に実
装するようにして、当該マルチチツプモジユール１をさ
らに小型化する要望がある。ところがこのようなマルチ
チツプモジユール１では、各チツプ部品３間の間隔があ
る程度以上狭くなると、多層配線基板２の一面２Ａと、
各チツプ部品３の回路面３Ａとの間の隙間に絶縁材５を
充填し難くなり、当該絶縁材５によつて各はんだバンプ
４の破損を防止し難くなると共に、各チツプ部品３の回
路面３Ａを保護し難くなる問題が生じる。従つて各チツ
プ部品３をさらに高密度に実装してマルチチツプモジユ
ール１をさらに小型化した場合には、当該マルチチツプ
モジユール１の品質及び信頼性が著しく低下する問題が
あつた。
【０００８】またこのマルチチツプモジユール１では、
多層配線基板２の一面２Ａに実装されるチツプ部品３の
数が増加した場合、各チツプ部品３の動作による発熱量
も増加して多層配線基板２と、チツプ部品３との熱膨張
係数の違いに起因して各はんだバンプ４に集中する熱応
力を絶縁材５だけでは緩和させ難くなる。従つてこのよ
うな場合には、絶縁材５に加えて各はんだバンプ４の大
きさを比較的大きくすることにより、各はんだバンプ４
に集中する熱応力を緩和する方法が考えられる。ところ
がこのような場合には、はんだバンプ４の大きさに応じ
て多層配線基板２のランドを大きくする必要があり、多
層配線基板２が大きくなる問題があつた。すなわち多層
配線基板２が大きくなることにより、マルチチツプモジ
ユール１全体も大型化する問題があつた。
【０００９】さらにこのマルチチツプモジユール１で
は、多層配線基板２の一面２Ａに実装される各チツプ部
品３のパツド数が比較的多い場合、これに応じて多層配
線基板２のランドに電気的に接続される配線の本数も比
較的多くなり、当該多層配線基板２の層数を増加させる
必要がある。ところが多層配線基板２は、配線層と共に
増加する絶縁層が一層当たり 0.1〔ｍｍ〕程度の厚みを
有することにより、当該多層配線基板２がその厚み方向
に比較的厚くなる問題があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、容易に小型化し得る電子部品及び電子部品の製造方
法を提案しようとするものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、電子部品において、回路面に
形成された複数の電極上にそれぞれ突起電極が設けられ
た複数のチツプ部品と、それぞれ回路面を同一方向に向
けて所定状態に配置された各チツプ部品を、各回路面を
覆い、かつ各突起電極をそれぞれ露出させるように一体
に封止する絶縁材と、当該絶縁材上に順次交互に積層形
成された所定の絶縁材からなる絶縁層及び所定の導体パ
ターンからなる配線層と、各突起電極とそれぞれ対応す
る配線層及びそれぞれ対応する配線層間を導通接続する
導通接続手段とを設けるようにした。
【００１２】また第２の発明においては、回路面に形成
された複数の電極上にそれぞれ突起電極が設けられた複
数のチツプ部品と、それぞれ回路面を同一方向に向けて
所定状態に配置された各チツプ部品を、各回路面を覆
い、かつ各突起電極をそれぞれ露出させるように一体に
封止する絶縁材と、絶縁材上に順次交互に積層形成され
た所定の絶縁材からなる絶縁層及び所定の導体パターン
からなる配線層と、各突起電極とそれぞれ対応する配線
層及びそれぞれ対応する配線層間を導通接続する導通接
続手段と、各チツプ部品と、絶縁材と、絶縁層及び配線
層と、導通接続手段とからなる電子部品を積層配置させ
て接続する接続手段とを設けるようにした。
【００１３】さらに第３の発明においては、電子部品の
製造方法において、回路面に形成された複数の電極上に
それぞれ突起電極が設けられた複数のチツプ部品を、そ
れぞれ回路面を同一方向に向けて所定状態に配置して各
回路面を覆い、かつ各突起電極をそれぞれ露出させるよ
うに絶縁材により一体に封止する第１の工程と、当該絶
縁材上に所定の絶縁材からなる絶縁層と、それぞれ対応
する各突起電極に電気的に接続された所定の導体パター
ンからなる配線層とをその厚み方向に所望の層数となる
ように交互に積層形成する第２の工程とを設けるように
した。
【００１４】さらに第４の発明においては、回路面に形
成された複数の電極上にそれぞれ突起電極が設けられた
複数のチツプ部品を、それぞれ回路面を同一方向に向け
て所定状態に配置して各回路面を覆い、かつ各突起電極
をそれぞれ露出させるように絶縁材により一体に封止
し、各チツプ部品を封止した複数の当該絶縁材にそれぞ
れ所定の絶縁材からなる絶縁層と、それぞれ対応する各
突起電極に電気的に接続された所定の導体パターンから
なる配線層とをその厚み方向に所望の層数となるように
順次交互に積層形成する第１の工程と、絶縁層と、配線
層とが積層形成された各絶縁材をその厚み方向に順次積
層し、当該各絶縁材にそれぞれ封止された各チツプ部品
のうち、対応するチツプ部品同士を電気的に接続する第
２の工程とを設けるようにした。
【００１５】従つて第１の発明では、回路面の各電極上
にそれぞれ突起電極が設けられた複数のチツプ部品と、
それぞれ回路面を同一方向に向けて所定状態に配置され
た各チツプ部品を、各回路面を覆い、かつ各突起電極を
それぞれ露出させるように一体に封止する絶縁材と、当
該絶縁材上に順次交互に積層形成された絶縁材からなる
絶縁層及び所定の導体パターンからなる配線層と、各突
起電極とそれぞれ対応する配線層及びそれぞれ対応する
配線層間を導通接続する導通接続手段とを設けるように
したことにより、各チツプ部品のそれぞれ回路面及び各
突起電極を絶縁材によりほぼ確実に覆うことができる。
【００１６】従つて第２の発明では、回路面の各電極上
にそれぞれ突起電極が設けられた複数のチツプ部品と、
それぞれ回路面を同一方向に向けて所定状態に配置され
た各チツプ部品を、各回路面を覆い、かつ各突起電極を
それぞれ露出させるように一体に封止する絶縁材と、当
該絶縁材上に順次交互に積層形成された絶縁材からなる
絶縁層及び所定の導体パターンからなる配線層と、各突
起電極とそれぞれ対応する配線層及びそれぞれ対応する
配線層間を導通接続する導通接続手段と、各チツプ部品
と、絶縁材と、絶縁層及び配線層と、導通接続手段とか
らなる電子部品を積層配置させて接続する接続手段とを
設けるようにしたことにより、積層されてなる複数の電
子部品の大きさを各電子部品を単に積層した大きさとほ
ぼ同じ大きさにすることができる。
【００１７】従つて第３の発明では、回路面の各電極上
にそれぞれ突起電極が設けられた各チツプ部品を、それ
ぞれ回路面を同一方向に向けて所定状態に配置して各回
路面を覆い、かつ各突起電極をそれぞれ露出させるよう
に絶縁材により一体に封止し、次いで当該絶縁材上に絶
縁層と、それぞれ対応する各突起電極に電気的に接続さ
れた配線層とをその厚み方向に所望の層数となるように
交互に積層形成するようにしたことにより、各チツプ部
品間の間隔を格段的に狭くすることができると共に、絶
縁層及び配線層を大幅に薄く形成することができる。
【００１８】従つて第４の発明では、回路面に形成され
た複数の電極上にそれぞれ突起電極が設けられた複数の
チツプ部品を、それぞれ回路面を同一方向に向けて所定
状態に配置して各回路面を覆い、かつ各突起電極をそれ
ぞれ露出させるように絶縁材により一体に封止し、各チ
ツプ部品を封止した複数の当該絶縁材にそれぞれ所定の
絶縁材からなる絶縁層と、それぞれ対応する各突起電極
に電気的に接続された所定の導体パターンからなる配線
層とをその厚み方向に所望の層数となるように順次交互
に積層形成し、次いで絶縁層と、配線層とが積層形成さ
れた各絶縁材をその厚み方向に順次積層し、当該各絶縁
材にそれぞれ封止された各チツプ部品のうち、対応する
チツプ部品同士を電気的に接続するようにしたことによ
り、比較的大規模な電子部品の各チツプ部品間の間隔を
格段的に狭くし、かつ絶縁層及び配線層を大幅に薄く形
成することができる。
【００１９】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【００２０】（１）第１の実施の形態 （１−１）第１の実施の形態によるマルチチツプモジユ
ールの構成 図１において、１０は全体として本発明を適用した第１
の実施の形態によるマルチチツプモジユールを示し、回
路面１１Ａに形成された複数のパツド（図示せず）上に
それぞれはんだバンプ１２が設けられた複数のチツプ部
品１１が、その回路面１１Ａを同一方向に向けて所定状
態に配置されると共に、各回路面１１Ａを覆い、かつ各
はんだバンプ１２の上端部をそれぞれ露出させるように
エポキシ樹脂等でなるモールド材１３により一体に封止
され、さらに当該モールド材１３上に、ポリイミド樹脂
でなる絶縁層１４と、所定の導体パターンからなる配線
層１５とが順次交互に、かつ最上層が絶縁層１４となる
ように積層形成されてなる配線部１６が設けられて構成
されている。
【００２１】この場合配線部１６では、各はんだバンプ
１２にそれぞれ対応する配線層１５、及び各配線層１５
間がビア１７を介して導通接続されている。またこの配
線部１６では、各配線層１５のうち、最上層に位置する
配線層１５Ａの一端側に、当該一端に沿つて導体パター
ンの端部でなる複数の外部端子１５Ｂが位置しており、
各外部端子１５Ｂを露出させるように当該最上層に位置
する配線層１５Ａ上に絶縁層１４が積層形成されてい
る。
【００２２】これによりマルチチツプモジユール１０で
は、各外部端子１５Ｂがそれぞれマザーボード（図示せ
ず）の対応する電極に電気的に接続されることにより、
各チツプ部品１１がそれぞれ対応するはんだバンプ１２
と、配線層１５と、ビア１７と、外部端子１５Ｂとを順
次介してマザーボードから信号を入力し、又は信号を出
力し得るようになされている。またこれに加えてこのマ
ルチチツプモジユール１０では、各外部端子１５Ｂに検
査装置（図示せず）のプローブ（図示せず）を当てるこ
とにより、各外部端子１５Ｂにそれぞれ対応する配線層
１５及びビア１７の断線の有無や、はんだバンプ１２の
破損の有無、さらにはチツプ部品１１の故障の有無等を
検査し得るようになされている。
【００２３】（１−２）マルチチツプモジユールの製造
手順 ここで実際上このマルチチツプモジユール１０は、図２
（Ａ）〜図５に示す以下の手順により製造することがで
きる。すなわちまず図２（Ａ）に示すように、各チツプ
部品１１のそれぞれ回路面１１Ａに形成された複数のパ
ツド上に、それぞれはんだバンプ１２を形成する。この
後各チツプ部品１１をそれぞれ回路面１１Ａが上方を向
くようにモールド金型２０の底部２０Ａに所定状態に配
置して位置決めする。この場合モールド金型２０の底部
２０Ａには、突出してなる複数の位置決め部２０Ｂが設
けられており、各チツプ部品１１の周側面の一端側をそ
れぞれ位置決め部２０Ｂに当接させることにより、各チ
ツプ部品１１を所定間隔で、かつ所定状態に配置して位
置決めし得るようになされている。
【００２４】次いで図２（Ｂ）に示すように、所定のモ
ールド装置（図示せず）を用いてモールド金型２０内
に、各チツプ部品１１と、各はんだバンプ１２とを埋め
込むようにエポキシ樹脂等でなるモールド材１３を充填
する。なおこの場合モールド材１３を各チツプ部品１１
のそれぞれ回路面１１Ａ側からモールド金型２０内に充
填することにより、各チツプ部品１１間の間隔に係わら
ずに当該チツプ部品１１の回路面１１Ａをモールド材１
３により確実に覆うことができるようになされている。
従つて各チツプ部品１１の間隔を、従来のマルチチツプ
モジユール１（図９）の各チツプ部品３（図９）間の間
隔よりも格段的に狭くし得るようになされている。
【００２５】この後モールド材１３が充填されたモール
ド金型２０を、内部が所定温度に保持された所定の加熱
炉（図示せず）内に入れて所定時間加熱することによ
り、当該モールド金型２０内のモールド材１３を硬化さ
せる。続いて図２（Ｃ）に示すように、モールド金型２
０内のモールド材１３が硬化した後、当該モールド金型
２０から硬化したモールド材（以下、これをモールドシ
ートと呼ぶ）２１を取り出す。
【００２６】次いで図２（Ｄ）及び図３に示すように、
各はんだバンプ１２の高さがそれぞれ一様に所定高さと
なるように、モールドシート２１の上面を所定の研磨機
（図示せず）によつて研磨して、各はんだバンプ１２の
上部を露出させる。かくして各チツプ部品１１を、回路
面１１Ａを覆い、かつ各はんだバンプ１２の上部が露出
されるようにモールド材１３によつて一体に封止したモ
ールドシート２１を成形することができる。
【００２７】続いて図４（Ａ）に示すように、モールド
シート２１の研磨面２１Ａ上に、ポリイミド樹脂を滴下
又は塗布する。この後スピンコートによつてモールドシ
ート２１の研磨面２１Ａを、ほぼ均一な30〜50〔μｍ〕
程度の厚みを有するポリイミド樹脂で覆う。次いでこの
モールドシート２１を、内部が所定温度に保持された所
定の加熱炉（図示せず）内に入れて所定時間加熱するこ
とにより、ポリイミド樹脂を硬化させ、この後当該硬化
したポリイミド樹脂の各はんだバンプ１２とそれぞれ対
応する所定位置に、所定のフオトプロセスにより所定径
を有するスルーホール１７Ａを形成することにより、モ
ールドシート２１の研磨面２１Ａ上にポリイミド樹脂か
らなる絶縁層１４を形成する。因みに絶縁層１４として
用いるポリイミド樹脂は、従来のマルチチツプモジユー
ル１（図９）の多層配線基板２（図９）に用いられる絶
縁層（絶縁基板又は有機基板等からなる）に比べて比較
的低い熱膨張係数を有する。
【００２８】続いて図４（Ｂ）に示すように、所定のス
パツタ装置（図示せず）を用いて絶縁層１４上、及び各
スルーホール１７Ａの内周面上にそれぞれ銅をスパツタ
リングして、かくして絶縁層１４上に所定の厚みを有す
る銅箔を積層形成すると共に複数のビア１７を形成す
る。この後銅箔をフオトプロセスによりパターニングし
て、絶縁層１４上にそれぞれ対応するビア１７と導通接
続された導体パターンからなる配線層１５を形成する。
これにより図５に示すように、各チツプ部品１１の各パ
ツド２２が、それぞれ対応するはんだバンプ１１と、ビ
ア１７とを順次介して対応する配線層１４に導通接続さ
れる。
【００２９】次いで必要に応じて上述した図４（Ａ）及
び（Ｂ）を繰り返して、配線層１５上に絶縁層１４と、
配線層１５とを順次交互に、かつ最上層が導体パターン
の端部でなる複数の外部端子１５Ｂを有する配線層１５
Ａとなるように積層形成する。続いて最上層の配線層１
５Ａ上に、ポリイミド樹脂を滴下又は塗布し、この後ス
ピンコートによつて当該配線層１５Ａをポリイミド樹脂
で覆う。
【００３０】次いでモールドシート２１を所定の加熱炉
（図示せず）内に入れて所定時間加熱することにより、
ポリイミド樹脂を硬化させ、かくして最上層の配線層１
５Ａ上に絶縁層１４を積層形成する。この後最上層の配
線層１５Ａ上に積層形成した絶縁層１４の所定の一端側
を、所定のフオトプロセスにより所定幅を有するように
剥離する。これにより複数の配線層１５のうち、最上層
の配線層１５Ａの各外部端子１５Ｂを露出させ、かくし
て絶縁層１４と、配線層１５とが順次交互に積層形成さ
れてなる配線部１６をモールドシート２１上に形成して
マルチチツプモジユール１０を製造することができる。
【００３１】（１−３）第１の実施の形態による動作及
び効果 以上の構成において、このマルチチツプモジユール１０
では、各パツド上にそれぞれはんだバンプ１２を形成し
た各チツプ部品１１をそれぞれ回路面１１Ａが上方を向
くようにモールド金型２０の底部２０Ａに所定間隔で、
かつ所定状態に配置して位置決めし（図２（Ａ））、こ
の後モールド金型２０内にモールド材１３を充填して、
当該モールド材１３により各チツプ部品１１と、各はん
だバンプ１２とを埋め込むようにして一体に封止する
（図２（Ｂ））。
【００３２】次いでモールド金型２０内からモールドシ
ート２１を取り出し（図２（Ｃ））、当該取り出したモ
ールドシート２１の上面を研磨して、各はんだバンプ１
２の上部を露出させ（図２（Ｃ）及び図３）、この後モ
ールドシート２１の研磨面２１Ａ上に、所定位置にビア
ホール１７Ａが形成された絶縁層１４を積層形成する
（図４（Ａ））。続いて絶縁層１４上、それぞれ対応す
るはんだバンプ１２とビア１７を介して導通接続された
導体パターンからなる配線層１５を積層形成すると共
に、この後必要に応じて絶縁層１４と、配線層１５とを
順次交互に、かつ最上層が絶縁層１４となるように積層
形成し、かくしてモールドシート２１上に配線部１６が
積層形成されたマルチチツプモジユール１０を製造する
ことができる。
【００３３】従つてこのマルチチツプモジユール１０の
製造手順では、モールド金型２０の底部２０Ａに各チツ
プ部品１１を所定間隔で、かつ所定状態に配置して位置
決めし、当該モールド金型２０内に、各チツプ部品１１
の回路面１１Ａ側から、各チツプ部品１１と、各はんだ
バンプ１２とを埋め込むようにモールド材１３を充填す
るようにしたことにより、各チツプ部品１１間の間隔に
係わらずに、モールド材１３により各チツプ部品１１の
回路面１１Ａ及び各はんだバンプ１２をほぼ確実に覆う
ことができ、かくして各チツプ部品１１を、従来のマル
チチツプモジユール１（図９）の各チツプ部品３（図
９）間の間隔よりも格段的に狭い間隔で配置することが
できる。これに加えて各チツプ部品１１の回路面１１Ａ
を外気に含まれる不純物及び水分からモールド材１３に
よりほぼ確実に保護することができ、マルチチツプモジ
ユール１０の品質及び信頼性を向上させることができ
る。
【００３４】またこのマルチチツプモジユール１０の製
造手順では、銅箔から所定のフオトプロセスにより所定
の導体パターンからなる配線層１５を形成するようにし
たことにより、各配線層１５の導体パターンを線幅及び
線間が20〜30〔μｍ〕程度となるように、従来のマルチ
チツプモジユール１の多層配線基板２（図９）の配線層
よりも比較的高密度に形成することができ、かくして配
線部１６を小型化することができる。
【００３５】さらに絶縁層１４の一層当たりの厚みを30
〜50〔μｍ〕程度となるように形成するようにしたこと
により、当該絶縁層１４の厚みを、従来のマルチチツプ
モジユール１（図９）の絶縁層の一層当たりの厚みに比
べて大幅に薄くすることができる。従つて従来のマルチ
チツプモジユール１の多層配線基板２と同じ層数でなる
配線部１６とを比較すると、当該配線部１６の厚みを大
幅に薄くすることができる。
【００３６】従つてこのような製造手順によつて製造さ
れたマルチチツプモジユール１０は、従来のマルチチツ
プモジユール１に比べて、各チツプ部品１１間の間隔が
格段的に狭く、かつ配線部１６が大幅に薄く、かつ小型
化されて形成されていることにより、当該マルチチツプ
モジユール１０を小型化して、軽量化することができ
る。従つてこのマルチチツプモジユール１０では、設け
られる各チツプ部品３のパツド数が比較的多い場合で
も、同様のチツプ部品２が同数設けられた従来のマルチ
チツプモジユール１に比べて小型化することができる。
【００３７】またこのマルチチツプモジユール１０で
は、従来のマルチチツプモジユール１の多層配線基板２
に用いられる絶縁基板又は有機基板等でなる絶縁層に比
べて、比較的熱膨張係数の低いポリイミド樹脂からなる
配線層１４を設けるようにしたことにより、従来のマル
チチツプモジユール１に設けられるチツプ部品３（図
９）の数に比べて、格段的に多い数のチツプ部品１１が
設けられた場合でも、各はんだバンプ１２の大きさを大
きくせずに各はんだバンプ１２に集中する熱応力をモー
ルド材１３だけで緩和させて、各ばんだバンプ１２の破
損を防止することができ、かくしてマルチチツプモジユ
ール１０の品質及び信頼性を向上させることができる。
【００３８】さらにこのマルチチツプモジユール１０で
は、配線部１６の上面の一端側に各外部端子１５Ｂを設
けるようにしたことにより、各外部端子を介して配線層
１５及びビア１７の断線の有無や、はんだバンプ１２の
破損の有無、さらにはチツプ部品１１の故障の有無等を
容易に検査することができる。
【００３９】以上の構成によれば、回路面１１Ａの各パ
ツド上にそれぞれはんだバンプ１２が設けられた複数の
チツプ部品１１と、それぞれ回路面１１Ａを同一方向に
向けて所定状態に配置された各チツプ部品１１を各回路
面１１Ａを覆い、かつ各はんだバンプ１２の上端部をそ
れぞれ露出させるように一体に封止するモールド材１３
と、当該モールド材１３上に順次交互に絶縁層１４及び
配線層１５が積層形成されてなる配線部１６と、各はん
だバンプ１２とそれぞれ対応する配線層１５及びそれぞ
れ対応する配線層１５間を導通接続するビア１７とを設
けるようにしたことにより、各チツプ部品１１のそれぞ
れ回路面１１Ａ及び各はんだバンプ１２をモールド材１
３によりほぼ確実に覆うことができ、かくして容易に小
型化し得る電子部品を実現することができる。
【００４０】また回路面１１Ａの各パツド上にそれぞれ
はんだバンプ１２が設けられた各チツプ部品１１を、そ
れぞれ回路面１１Ａを同一方向に向けて所定状態に配置
して各回路面１１Ａを覆い、かつ各はんだバンプ１２の
上端部をそれぞれ露出させるようにモールド材１３によ
り一体に封止し、次いで当該モールド材１３上に絶縁層
１４と、それぞれ対応する各はんだバンプ１２とビア１
７を介して導通接続された配線層１５とをその厚み方向
に所望の層数となるように交互に積層形成するようにし
たことにより、各チツプ部品１１間の間隔を格段的に狭
くすることができると共に、配線部１６を大幅に薄く形
成することができ、かくして電子部品を容易に小型化し
て製造することができる電子部品の製造方法を実現する
ことができる。
【００４１】（２）第２の実施の形態 （２−１）第２の実施の形態による多層マルチチツプモ
ジユールの構成 図６は、第２の実施の形態による多層マルチチツプモジ
ユール３０を示し、複数のマルチチツプモジユール３１
〜３３がその厚み方向に接着剤３４を介して順次積層形
成され、周側面３０Ａに各マルチチツプモジユール３１
〜３３間を電気的に接続するように所定パターンの配線
ライン（図示せず）と、当該配線ラインを保護する保護
膜３５とが形成されていると共に、最上層に位置するマ
ルチチツプモジユール３１（以下、これを第１のマルチ
チツプモジユールと呼ぶ）の上面３１Ａにおいて当該周
側面３０Ａと対向する側の一端に複数の外部端子３６が
設けられて構成されている。
【００４２】実際上図１との対応部分に同一符号を付し
た図７に示すように、第１のマルチチツプモジユール３
１においては、複数のチツプ部品１１がそれぞれ回路面
１１Ａと対向する裏面１１Ｂを接着剤３７を介して所定
の金属でなるベース基板３８の一面３８Ａに接続された
状態でモールド材１３によつて一体に封止されている。
また外部端子３６が設けられた一端と対向する側の周側
面３１Ａに配線部１６の所定の導体パターンの端部が露
出されている。
【００４３】図１との対応部分に同一符号を付した図８
に示すように、第１のマルチチツプモジユール３１の下
側に位置するマルチチツプモジユール（以下、これを第
２のマルチチツプモジユールと呼ぶ）３２及び３３にお
いては、配線部３９の最上層に位置する絶縁層４０がそ
のすぐ下に位置する配線層１５を全面に亘つて覆うよう
に形成されていると共に、１つの周側面３２及び３３Ａ
に当該配線部３９の所定の導体パターンの端部が露出さ
れている。これに加えて第２のマルチチツプモジユール
３２及び３３においては、上述した第１のマルチチツプ
モジユール３１の場合と同様に各チツプ部品１１がそれ
ぞれ裏面１１Ｂを接着剤３７を介してベース基板３８の
一面３８Ａに接続された状態でモールド材１３によつて
一体に封止されている。
【００４４】さらに図９に示すように、多層マルチチツ
プモジユール３０においては、第１及び第２のマルチチ
ツプモジユール３１〜３３が導体パターン１５Ｄの端部
が露出された周側面３１Ａ〜３３Ａ（周側面３０Ａ）を
同一方向に向けて積層配置されてなる。これにより図１
０（Ａ）及び（Ｂ）に示すように、周側面３０Ａ上に
は、対応する導体パターンの端部同士をそれぞれ導通接
続するように所定パターンに配線ライン４１が形成され
ている（図１０（Ａ））と共に、当該配線ライン４１を
保護する保護膜３５が形成されている（図１０
（Ｂ））。
【００４５】かくして多層マルチチツプモジユール３０
においては、各外部端子３６が例えばマザーボード（図
示せず）のそれぞれ対応する電極に電気的に接続されて
搭載されたときに、当該マザーボードの各電極と、周側
面３０Ａ上の配線ライン４１とが比較的離れて位置し、
かくしてマザーボードの各電極と、配線ライン４１とが
シヨートすることを防止し得るようになされている。
【００４６】（２−２）第２の実施の形態による多層マ
ルチチツプモジユールの製造手順 ここで実際上この多層マルチチツプモジユール３０は、
図２及び図４との対応部分に同一符号を付した図１１
（Ａ）〜図１３（Ｂ）に示す以下の手順により製造する
ことができる。
【００４７】すなわちまず図１１（Ａ）に示すように、
複数のチツプ部品１１を裏面１１Ｂを接着剤３７を介し
てベース基板３８の一面３８Ａに接合するようにして所
定状態に配置する。次いで図１１（Ｂ）に示すように、
各チツプ部品１１の回路面１１Ａが上方を向くようにベ
ース基板３８をモールド金型４３の底部４３Ａに配置し
て位置決めする。
【００４８】続いて図１１（Ｃ）に示すように、所定の
モールド装置（図示せず）を用いてモールド金型４３内
にモールド材１３を充填し、この後加熱炉（図示せず）
等を用いて当該充填したモールド材１３を加熱して硬化
させる。
【００４９】次いで図１１（Ｄ）に示すように、モール
ド金型４３からモールドシート４４を取り出し、この後
図１２（Ａ）に示すように、モールドシート４４の上面
を所定の研磨機（図示せず）を用いて研磨して各はんだ
バンプ１２の上部を露出させる。
【００５０】続いて図１２（Ｂ）に示すように、スピン
コート法等の手法によつてモールドシート４４の研磨面
４４Ａ上にポリイミド樹脂を被膜形成し、これをフオト
プロセス等の手法によつてパターニングすることにより
絶縁層１４を形成する。次いで所定のスパツタ装置（図
示せず）を用いて絶縁層１４上に銅をスパツタリング
し、得られた銅箔をフオトプロセス等の手法によつてパ
ターニングすることにより当該絶縁層１４上に配線層１
５を形成し、この後同様にして当該配線層１５上に絶縁
層１４と配線層１５とを絶縁層４０が最上層となるよう
に順次交互に積層形成し、かくして所定の周側面３２Ａ
及び３３Ａに導体パターンの端部を露出させた第２のマ
ルチチツプモジユール３２及び３３を製造することがで
きる。
【００５１】また図１２（Ｃ）に示すように、フオトプ
ロセス等の手法によつて配線部３９の最上層に位置する
絶縁層４０において周側面３１Ａと対向する側の一端を
剥離することにより当該配線部３９に各外部端子３６を
露出させ、かくして第１のマルチチツプモジユール３１
を製造することができる。
【００５２】次いで図１３（Ａ）に示すように、第１の
マルチチツプモジユール３１を最上層に位置させ、かつ
周側面３１Ａ〜３３Ａを同一方向を向くようにして第１
及び第２のマルチチツプモジユール３１〜３３をその厚
み方向に接着剤３４を介して順次積層形成し、この後周
側面３１Ａ〜３３Ａに所定のスパツタ装置（図示せず）
を用いて銅をスパツタリングし、得られた銅箔をフオト
プロセス等の手法によつてパターニングすることにより
配線ライン４１を形成し、かくして導体パターンの対応
する端部同士を配線ライン４１を介して導通接続する。
【００５３】続いて図１３（Ｂ）に示すように、配線ラ
イン４１が形成された周側面３１Ａ〜３３Ａ上にスクリ
ーン印刷法等の手法によつて保護膜３５を形成し、かく
して第１及び第２のマルチチツプモジユール３１〜３３
が積層形成されてなる多層マルチチツプモジユール３０
を製造することができる。
【００５４】（２−３）第２の実施の形態による動作及
び効果 以上の構成において、各チツプ部品１１をベース基板３
８の一面３８Ａに所定状態に配置した状態でモールド金
型４３の底部４３Ａに配置し、モールド材１３によつて
一体に封止する（図１１（Ａ）〜（Ｃ））。この後この
ようにして得られたモールドシート４４の上面を研磨し
て各はんだバンプ１２を露出させ、当該モールドシート
４４の研磨面４４Ａ上に配線部１６又は３９を形成し、
かくして第１及び第２のマルチチツプモジユール３２及
び３３を製造する（図１２（Ａ）〜（Ｃ））。
【００５５】次いで第１及び第２のマルチチツプモジユ
ール３１を周側面３１Ａ〜３３Ａを同一方向に向け、か
つ第１のマルチチツプモジユール３１を最上層に位置さ
せるように接着剤３４を介して順次積層形成し、この後
周側面３１Ａ〜３３Ａに配線ライン４１及び保護膜３５
を順次形成し、かくして第１及び第２のマルチチツプモ
ジユール３１〜３３間を電気的に接続して多層マルチチ
ツプモジユール３０を製造する（図１３（Ａ）及び
（Ｂ））。
【００５６】従つてこの製造手順では、上述した第１の
実施の形態によるマルチチツプモジユール１０（図１）
とほぼ同じ大きさでなる第１及び第２のマルチチツプモ
ジユール３１〜３３を製造し、当該製造した第１及び第
２のマルチチツプモジユール３１〜３３から多層マルチ
チツプモジユール３０を製造することができる。なおこ
の製造手順では、多層マルチチツプモジユール３０の周
側面３０Ａ上に形成した配線ライン４１を介して第１及
び第２のマルチチツプモジユール３１〜３３間を電気的
に接続するようにしたことにより、当該多層マルチチツ
プモジユール３０の大きさを第１及び第２のマルチチツ
プモジユール３１〜３３を単に積層形成してなる大きさ
とほぼ同じ大きさに製造することができる。
【００５７】すなわち、第１及び第２のマルチチツプモ
ジユール３１〜３３間を比較的短い配線ライン４１で電
気的に接続することができることにより、製造された多
層マルチチツプモジユール３０の動作時に高速特性及び
高周波特性の劣化を防止することができる。
【００５８】またこのような製造手順によつて製造され
た多層マルチチツプモジユール３０においては、第１及
び第２のマルチチツプモジユール３１〜３３のそれぞれ
裏面にベース基板３８を設けることにより、当該ベース
基板３８によつて動作時に第１及び第２のマルチチツプ
モジユール３１〜３３間でクロストークノイズが発生す
ることを防止することができる。また最下層に位置する
第２のマルチチツプモジユール３３がベース基板３８を
介して内部で発生した熱を放熱することができる。従つ
てこの多層マルチチツプモジユール３０においては、動
作時においても比較的高い品質を維持し、比較的高い信
頼性を得ることができる。
【００５９】さらにこの多層マルチチツプモジユール３
０においては、外部端子３６と、第１及び第２のマルチ
チツプモジユール３１〜３３間を電気的に接続する配線
ライン４１とを比較的離して位置させることにより、外
部端子３６を介して例えばマザーボードに接続されたと
きに当該外部端子３６と配線ライン４１とが短絡するこ
とを防止することができる。
【００６０】以上の構成によれば、各パツド上にそれぞ
れはんだバンプ１２が設けられた各チツプ部品１１を、
それぞれ回路面１１Ａを同一方向に向けて所定状態に配
置して各はんだバンプ１２の上端部を露出させるように
モールド材１３によつて一体に封止し、当該モールドシ
ート材１３上に絶縁層１４及び４０と、各はんだバンプ
１２に導通接続された配線層１５とを順次交互に積層形
成して第１及び第２のマルチチツプモジユール３１〜３
３を製造し、この後第１及び第２のマルチチツプモジユ
ール３１〜３３をその厚み方向に順次積層形成し、周側
面３０Ａ上に配線ライン４１を形成するようにしたこと
により、第１及び第２のマルチチツプモジユール３１〜
３３を単に積層形成してなる大きさとほぼ同じ大きさの
多層マルチチツプモジユール３０を製造することがで
き、かくして容易に小型化し得る電子部品及び電子部品
の製造方法を実現することができる。
【００６１】（３）第３の実施の形態 （３−１）第３の実施の形態による多層マルチチツプモ
ジユールの構成 図１４は、第３の実施の形態による多層マルチチツプモ
ジユール５０を示し、箱状でなるキヤビテイ５１内に、
複数のマルチチツプモジユール５２〜５４がその厚み方
向に積層配置され、かつ当該キヤビテイ５１上にねじ５
５で取り付けられた平板でなる蓋部５６によつて所定圧
力で加圧されて収納されていると共に、当該キヤビテイ
５１の周側面５１Ａの下端部に突出するように設けられ
た平板部５１Ｂの一面５１Ｃに複数の外部端子５７が設
けられて構成されている。
【００６２】この場合図１との対応部分に同一符号を付
した図１５に示すように、マルチチツプモジユール５２
〜５４においては、複数のチツプ部品１１がその裏面１
１Ｂをベース基板６０の一面６０Ａに接着材６１を介し
て所定状態に接続されて配置され、かつ一面６３Ａ及び
裏面６３Ｂにはんだバンプ６４が設けられてなるチツプ
部品型電極６３が各チツプ部品１１の周囲に所定状態に
配置された状態で、各チツプ部品１１及びチツプ部品型
電極６３がベース基板６０の裏面６０Ｂ及びチツプ部品
型電極６３の裏面６３Ｂのはんだバンプ６４の先端部を
露出させるようにモールド材１３によつて一端に封止さ
れている。
【００６３】またマルチチツプモジユール５２〜５４に
おいては、配線部６５の最上層に位置する絶縁層６６に
おいて、各チツプ部品型電極６３の配置位置と対向する
部分が剥離され、当該剥離された部分から配線層１５の
所定の導体パターンの端部が端子６８として露出されて
おり、この露出された端子６８と、対応するチツプ部品
型電極６３の一面６３Ａのはんだバンプ６４とが配線層
１５の導体パターンと、ビア１７とを順次介して導通接
続されている。
【００６４】なお図１６に示すように、チツプ部品型電
極６３は、絶縁基板等でなる基材６３Ｃ内に形成された
ビア６７を介して一面６３Ａのはんだバンプ６４と、裏
面６３Ｂの対応するはんだバンプ６４とが導通接続され
ている。
【００６５】従つて図１７に示すように、この多層マル
チチツプモジユール５０においては、キヤビテイ５１内
の底面５１Ｄにマルチチツプモジユール５４の裏面５４
Ｂに露出されたはんだバンプ６４と対向させて外部端子
５７と導通接続された信号入出力用の端子（図示せず）
が設けられており、当該底面５１Ｄと、マルチチツプモ
ジユール５４の裏面５４Ｂの一端側及び他端側とそれぞ
れ対向する位置に例えばゴムシートに複数の導電性金属
細線が高密度に埋設されてなる異方性導電シート７０を
挟み込むと共に、各マルチチツプモジユール５２〜５４
の一端側及び他端側同士の間に異方性導電シート７０を
挟み込み、このような状態のもとに各マルチチツプモジ
ユール５２〜５４を加圧することにより、当該異方性導
電シート７０を介して対応する端子６８とはんだバンプ
６４とを導通接続し得るようになされている。因みに各
マルチチツプモジユール５２〜５４に付加する圧力は、
キヤビテイ５１上に蓋部５６を取り付けるねじ５５の締
め込み量によつて調整し得るようになされている。
【００６６】（３−２）第３の実施の形態による多層マ
ルチチツプモジユールの製造手順 ここで実際上この多層マルチチツプモジユール５０は、
図２及び図４との対応部分に同一符号を付した図１８
（Ａ）〜図２１（Ｂ）に示す以下の手順により製造する
ことができる。
【００６７】すなわちまず図１８（Ａ）に示すように、
各チツプ部品１１をその裏面１１Ｂを接着剤６１を介し
てベース基板６０の一面６０Ａに接合して所定状態に配
置する。なお図１９に示すように、このとき絶縁材でな
る基材６３Ｃの一面６３Ａにフオトプロセス等の手法に
よつてパターニングして所定間隔に貫通孔を穿設すると
共に、当該穿設した貫通孔を導電性金属で埋めるように
してビアを形成する。この後基材６３Ｃの一面６３Ａ及
び裏面６３Ｂにおいて露出されたビアの端部にはんだバ
ンプ６４を形成し、かくしてチツプ部品型電極６３を形
成する。
【００６８】次いで図１８（Ｂ）に示すように、チツプ
部品１１の回路面１１Ａが上方を向くようにベース基板
６０をモールド金型７２の底部７２Ａに配置して位置決
めすると共に、チツプ部品型電子部品６３を一面６３Ａ
を上方に向けてベース基板６０の周囲に配置して位置決
めする。
【００６９】続いて図１８（Ｃ）に示すように、所定の
モールド装置（図示せず）を用いてモールド金型７２内
にモールド材１３を充填し、この後加熱炉（図示せず）
等で当該充填したモールド材１３を加熱して硬化させ
る。
【００７０】次いで図１９（Ａ）に示すように、モール
ド金型７２からモールドシート７３を取り出し、この後
図１９（Ｂ）に示すように、モールドシート７３の上面
を所定の研磨機（図示せず）によつて研磨して各はんだ
バンプ１２及び６４の上部を露出させる。
【００７１】続いて図１９（Ｃ）に示すように、スピン
コート法等によつてモールドシート７３の研磨面７３Ａ
上にポリイミド樹脂を被膜形成すると共に、フオトプロ
セス等の手法によつて絶縁層１４を形成する。次いで所
定のスパツタ装置（図示せず）を用いて絶縁層１４上に
銅をスパツタリングし、得られた銅箔をフオトプロセス
等の手法によつてパターニングすることにより当該絶縁
層１４上に配線層１５を形成する。この後上述と同様に
して配線層１５上に絶縁層１４と配線層１５とを絶縁層
１４が最上層となるように順次交互に積層形成し、当該
最上層に形成した絶縁層１４をフオトプロセスの手法に
よつてパターニングすることにより複数の端子６８を露
出させ、かくしてマルチチツプモジユール５２〜５４を
製造することができる。
【００７２】ここで図２１（Ａ）に示すように、グリー
ンシート法等によつてキヤビテイ５１を製作する。次い
で図２１（Ｂ）に示すように、当該製作したキヤビテイ
５１内に各マルチチツプモジユール５２〜５４をその厚
み方向に異方性導電シート７０を介して順次積層配置す
るようにして収納し、この後各マルチチツプモジユール
５２〜５４を所定圧力で加圧するようにキヤビテイ５１
上にねじ５５で蓋部５６を取り付け、かくして多層マル
チチツプモジユール５０を製造することができる。
【００７３】（３−３）第３の実施の形態による動作及
び効果 以上の構成において、この多層マルチチツプモジユール
５０では、各パツド上にそれぞれはんだバンプ１２が形
成された各チツプ部品１１をその裏面１１１Ｂをベース
基板６０の一面６０Ａに接続するようにして所定状態に
配置し（図１８（Ａ））、この後各チツプ部品１１が配
置されたベース基板６０とチツプ部品型電極６３とをモ
ールド金型７２の底部７２Ａに配置して位置決めしてモ
ールド材１３によつて一体に封止する。（図１８（Ａ）
〜（Ｃ））。
【００７４】次いでこのようにして形成されたモールド
シート７３の上面を研磨して各はんだバンプ１２及び６
４を露出させ、この後研磨によつて得られた研磨面７３
Ａ上に配線部６５を形成し、かくして各マルチチツプモ
ジユール５２〜５４を製造する（図１９（Ａ）〜
（Ｂ））。続いてキヤビテイ５１内に各マルチチツプモ
ジユール５２〜５４をその厚み方向に異方性導電シート
７０を介して順次積層配置するようにして収納し、当該
キヤビテイ５１上に蓋部５６を取りつけることにより多
層マルチチツプモジユール５０を製造する（図２１
（Ａ）及び（Ｂ））。
【００７５】従つてこの製造手順においては、各マルチ
チツプモジユール５２〜５４を配線部６５上に端子を露
出させ、かつ内部にチツプ部品型電極６３を設け、キヤ
ビテイ５１内に順次異方性導電シート７０を介して積層
配置するように収納したことにより、各マルチチツプモ
ジユール５２〜５４間を電気的に容易に接続することが
できる。また多層マルチチツプモジユール５０を、各マ
ルチチツプモジユール５２〜５５を単に積層配置させた
大きさと比較的近い大きさにして製造することができ
る。
【００７６】またこのような製造手順によつて製造され
て得られた多層マルチチツプモジユール５０において
は、各マルチチツプモジユール５２〜５４をキヤビテイ
５１によつて外部から機械的に保護することができる。
【００７７】以上の構成によれば、各パツド上にそれぞ
れはんだバンプ１２が形成されたチツプ部品１１とチツ
プ部品型電極６３とを、回路面１１Ａと一面６３Ａとを
同一方向に向けて所定状態に配置して各はんだバンプ１
２及び６４の上端部を露出させるようにモールド材１３
によつて一体に封止し、当該各チツプ部品１１を封止し
た複数のモールド材１３上にそれぞれ絶縁層６６と、配
線層１５とをその厚み方向に所定の層数となるように順
次交互に積層形成してマルチチツプモジユール５２〜５
４を製造し、各マルチチツプモジユール５２〜５４をキ
ヤビテイ５１内に異方性導電シート７０を介して順次積
層配置するように収納するようにしたことにより、各マ
ルチチツプモジユール５２〜５４間を積層配置するだけ
で容易に導通接続して当該各マルチチツプモジユール５
２〜５４を単に積層配置した大きさと比較的近い大きさ
の多層マルチチツプモジユール５０を製造することがで
き、かくして容易に小型化し得る電子部品及び電子部品
の製造方法を実現することができる。
【００７８】（４）他の実施の形態 なお上述の第１〜第３の実施の形態においては、各チツ
プ部品１１の回路面１１Ａに形成された各パツド上にそ
れぞれはんだバンプ１２を形成するようにした場合につ
いて述べたが、本発明はこれに限らず、はんだバンプ１
２に代えて、例えば図５との対応部分に同一符号を付し
た図２２に示すように、各パツド２２上にそれぞれ金で
なる突起電極８０を設けるようにしても良い。
【００７９】また上述の第１の実施の形態においては、
本発明を一層でなるマルチチツプモジユール１０に適用
するようにした場合について述べたが、本発明はこれに
限らず、複数のマルチチツプモジユール１０からなる多
層マルチチツプモジユールに適用するようにしても良
い。
【００８０】この場合例えば図１との対応部分に同一符
号を付した図２３に示すように、多層マルチチツプモジ
ユール８１においては、僅かに異なる大きさに製造され
た各マルチチツプモジユール１０Ａ〜１０Ｃを外部端子
１５Ｂが設けられた一端側が階段状となり、それぞれ外
部端子１５Ｂを露出させるようにエポキシ系等の接着剤
を介して順次積層配置する。これに加えて図２４に示す
ように、各マルチチツプモジユール１０Ａ〜１０Ｃの各
外部端子１５Ｂは、それぞれ対応するもの同士を、例え
ばワイヤーボンデイングにより導通接続するようにして
も良い。このようにすれば複数のマルチチツプモジユー
ル１０Ａ〜１０Ｃを容易に積層配置することができる。
【００８１】さらに上述の第２の実施の形態において
は、多層マルチチツプモジユール３０の周側面３０Ａ上
にスパツタリング及びフオトプロセスの手法によつて配
線ライン４１を形成するようにした場合について述べた
が、本発明はこれに限らず、例えば周側面３０Ａ上に導
電性金属をスパツタリングし、この後レーザカツテイン
グ法等によつて配線ライン４１を形成するようにしても
良い。
【００８２】さらに上述の第１〜第３の実施の形態にお
いては、各チツプ部品１１をモールド金型２０、４３及
び７２の底部２０Ａ、４３Ａ及び７２Ａに配置してモー
ルド材１３を充填するようにした場合について述べた
が、本発明はこれに限らず、トランスフアモールドの手
法によつて各チツプ部品１１を一体に封止するようにし
ても良い。
【００８３】さらに上述の第１〜第３の実施の形態にお
いては、モールドシート２１、４４及び７３の研磨面２
１Ａ、４４Ａ及び７３Ａ上及び配線層１５上にスピンコ
ートによつて絶縁層１４を形成するようにした場合につ
いて述べたが、本発明はこれに限らず、モールドシート
２１、４４及び７３の研磨面２１Ａ、４４Ａ及び７３Ａ
上及び配線層１５上に印刷法の手法により絶縁層１４を
形成するようにしても良い。
【００８４】さらに上述の第１〜第３の実施の形態にお
いては、配線層１５の導体パターンを銅箔から形成する
ようにした場合について述べたが、本発明はこれに限ら
ず、導体パターンをアルミニウム箔等のようにこの他種
々の導電性金属箔から形成するようにしても良い。
【００８５】さらに上述の第１〜第３の実施の形態にお
いては、それぞれ回路面を同一方向に向けて所定状態に
配置された各チツプ部品１１を、各回路面１１Ａを覆
い、かつ各突起電極１２をそれぞれ露出させるように一
体に封止する絶縁材として、エポキシ樹脂でなるモール
ド材１３を適用するようにした場合について述べたが、
本発明はこれに限らず、それぞれ回路面を同一方向に向
けて所定状態に配置された各チツプ部品１１を、各回路
面１１Ａを覆い、かつ各突起電極１２をそれぞれ露出さ
せるように一体に封止することができれば、その他の樹
脂材等のようにこの他種々の絶縁材を適用するようにし
ても良い。
【００８６】さらに上述の第１〜第３の実施の形態にお
いては、各突起電極とそれぞれ対応する配線層及びそれ
ぞれ対応する配線層間を導通接続する導通接続手段とし
て、スルーホール１７Ａの内周面上に銅箔が形成されて
なるビア１７を適用するようにした場合について述べた
が、本発明はこれに限らず、スルーホール１７Ａの内周
面上にアルミニウム箔が形成されてなるビアや、当該ス
ルーホール１７Ａを埋め込むようにした銀等の導電材等
のようにこの種々の導通接続手段を適用するようにして
も良い。
【００８７】さらに上述の第１〜第３の実施の形態にお
いては、各チツプ部品と、絶縁材と、絶縁層及び配線層
と、導通接続手段とからなる電子部品を積層配置させて
接続す接続手段として、機械的に接続する接着剤３４及
びねじ５５で蓋部５６が取り付けられたキヤビテイ５１
を適用し、電気的に接続する配線ライン４１、保護膜３
５、異方性導電シート７０を適用するようにした場合に
ついて述べたが、本発明はこれに限らず、例えば例えば
図２５（Ａ）及び（Ｂ）に示すように、多層マルチチツ
プモジユール８５にレーザ等でスルーホールを穿設し、
当該穿設したスルーホール内に導電性接着剤を埋め込
み、又は当該スルーホールの内周面に導電性金属を鍍金
するようにして形成されたビア又はビアホール８６を適
用するようにしても良い。なおこのようにして各マルチ
チツプモジユール８５Ａ〜８５Ｃ間を電気的に接続した
場合、ビア又はスルーホール８６を外部端子８７が設け
られた一端側と対向する他端側に形成することにより、
多層マルチチツプモジユール８５を例えばマザーボード
（図示せず）に搭載するときに当該ビア又はスルーホー
ル８６と外部端子８７及び又は当該マザーボードの複数
の電極とが短絡することを防止し得る。
【００８８】さらに上述の第１〜第３の実施の形態にお
いては、本発明の電子部品をマルチチツプモジユール１
０に適用するようにした場合について述べたが、本発明
はこれに限らず、複数の種々のチツプ部品が設けたこの
他の種々の電子部品に適用するようにしても良い。
【００８９】
【発明の効果】上述のように本発明によれば、回路面の
複数の電極上にそれぞれ突起電極が設けられた複数のチ
ツプ部品と、それぞれ回路面を同一方向に向けて所定状
態に配置された各チツプ部品を、各回路面を覆い、かつ
各突起電極をそれぞれ露出させるように一体に封止する
絶縁材と、当該絶縁材上に順次交互に積層形成された絶
縁材からなる絶縁層及び所定の導体パターンからなる配
線層と、各突起電極とそれぞれ対応する配線層及びそれ
ぞれ対応する配線層間を導通接続する導通接続手段とを
設けるようにしたことにより、各チツプ部品のそれぞれ
回路面及び各突起電極を絶縁材によりほぼ確実に覆うこ
とができ、かくして容易に小型化し得る電子部品を実現
することができる。
【００９０】また回路面の各電極上にそれぞれ突起電極
が設けられた複数のチツプ部品と、それぞれ回路面を同
一方向に向けて所定状態に配置された各チツプ部品を、
各回路面を覆い、かつ各突起電極をそれぞれ露出させる
ように一体に封止する絶縁材と、当該絶縁材上に順次交
互に積層形成された絶縁材からなる絶縁層及び所定の導
体パターンからなる配線層と、各突起電極とそれぞれ対
応する配線層及びそれぞれ対応する配線層間を導通接続
する導通接続手段と、各チツプ部品と、絶縁材と、絶縁
層及び配線層と、導通接続手段とからなる電子部品を積
層配置させて接続する接続手段とを設けるようにしたこ
とにより、積層されてなる複数の電子部品の大きさを各
電子部品を単に積層した大きさとほぼ同じ大きさにする
ことができ、かくして容易に小型化し得る電子部品を実
現することができる。
【００９１】さらに回路面の各電極上にそれぞれ突起電
極が設けられた各チツプ部品を、それぞれ回路面を同一
方向に向けて所定状態に配置して各回路面を覆い、かつ
各突起電極をそれぞれ露出させるように絶縁材により一
体に封止し、次いで当該絶縁材上に絶縁層と、それぞれ
対応する各突起電極に電気的に接続された配線層とをそ
の厚み方向に所望の層数となるように交互に積層形成す
るようにしたことにより、各チツプ部品間の間隔を格段
的に狭くすることができると共に、絶縁層及び配線層を
大幅に薄く形成することができ、かくして電子部品を容
易に小型化して製造することができる電子部品の製造方
法を実現することができる。
【００９２】さらに回路面に形成された複数の電極上に
それぞれ突起電極が設けられた複数のチツプ部品を、そ
れぞれ回路面を同一方向に向けて所定状態に配置して各
回路面を覆い、かつ各突起電極をそれぞれ露出させるよ
うに絶縁材により一体に封止し、各チツプ部品を封止し
た複数の当該絶縁材にそれぞれ所定の絶縁材からなる絶
縁層と、それぞれ対応する各突起電極に電気的に接続さ
れた所定の導体パターンからなる配線層とをその厚み方
向に所望の層数となるように順次交互に積層形成し、次
いで絶縁層と、配線層とが積層形成された各絶縁材をそ
の厚み方向に順次積層し、当該各絶縁材にそれぞれ封止
された各チツプ部品のうち、対応するチツプ部品同士を
電気的に接続するようにしたことにより、比較的大規模
な電子部品の各チツプ部品間の間隔を格段的に狭くし、
かつ絶縁層及び配線層を大幅に薄く形成することがで
き、かくして電子部品を容易に小型化して製造すること
ができる電子部品の製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明のマルチチツプモジユールの構成の第１
の実施の形態を示す略線的断面図である。
【図２】第１の実施の形態によるマルチチツプモジユー
ルのモールドシートの製造手順を示す略線的断面図であ
る。
【図３】上面が研磨されたモールドシートの説明に供す
る略線的斜視図である。
【図４】第１の実施の形態によるマルチチツプモジユー
ルの配線部の製造手順を示す略線的断面図である。
【図５】マルチチツプモジユールに設けられたチツプ部
品の説明に供する略線的断面図である。
【図６】第２の実施の形態による多層マルチチツプモジ
ユールの構成を示す略線的断面図である。
【図７】第２の実施の形態による第１のマルチチツプモ
ジユールの構成を示す略線的断面図である。
【図８】第２の実施の形態による第２のマルチチツプモ
ジユールの構成を示す略線的断面図である。
【図９】多層マルチチツプモジユールの周側面の説明に
供する略線図である。
【図１０】第１及び第２のマルチチツプモジユール間が
電気的に接続された周側面の説明に供する略線図であ
る。
【図１１】第１及び第２のマルチチツプモジユールの製
造手順を示す略線的断面図である。
【図１２】第１及び第２のマルチチツプモジユールの製
造手順を示す略線的断面図である。
【図１３】多層マルチチツプモジユールの製造手順を示
す略線的断面図である。
【図１４】第３の実施の形態による多層マルチチツプモ
ジユールの構成を示す略線的斜視図である。
【図１５】第３の実施の形態によるマルチチツプモジユ
ールの構成を示す略線的断面図である。
【図１６】チツプ部品型電極の構成を示す略線的断面図
である。
【図１７】多層マルチチツプモジユールの内部の構成を
示す略線的断面図てある。
【図１８】チツプ部品型電極の説明に供する略線的斜視
図である。
【図１９】マルチチツプモジユールの製造手順を示す略
線的断面図である。
【図２０】マルチチツプモジユールの製造手順を示す略
線的断面図である。
【図２１】キヤビテイ及び多層マルチチツプモジユール
の製造の説明に供する略線的断面図である。
【図２２】他の実施の形態によるチツプ部品の各パツド
上にそれぞれ形成された突起電極を示す略線的断面図で
ある。
【図２３】他の実施の形態によるマルチチツプモジユー
ルの構成を示す略線的断面図である。
【図２４】他の実施の形態による多層マルチチツプモジ
ユールの外部端子の説明に供する略線的斜視図である。
【図２５】他の実施の形態による多層マルチチツプモジ
ユールの構成を示す略線図てある。
【図２６】従来のマルチチツプモジユールの構成を示す
略線的断面図である。
【符号の説明】 １０、１０Ａ、１０Ｂ、１０Ｃ、５２、５３、５４……
マルチチツプモジユール、１１……チツプ部品、１１Ａ
……回路面、１２……はんだバンプ、１３……モールド
材、１４、４０、６６……絶縁層、１５……配線層、１
５Ｂ、３６、５７……外部端子、１７……ビア、３０、
５０、８１、８５……多層マルチチツプモジユール、３
１……第１のマルチチツプモジユール、３２、３３……
第２のマルチチツプモジユール、４１……配線ライン、
５１……キヤビテイ、６３……チツプ部品型電極。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】回路面に形成された複数の電極上にそれぞ
    れ突起電極が設けられた複数のチツプ部品と、 それぞれ上記回路面を同一方向に向けて所定状態に配置
    された各上記チツプ部品を、各上記回路面を覆い、かつ
    各上記突起電極をそれぞれ露出させるように一体に封止
    する絶縁材と、 上記絶縁材上に順次交互に積層形成された所定の絶縁材
    からなる絶縁層及び所定の導体パターンからなる配線層
    と、 各上記突起電極とそれぞれ対応する上記配線層及びそれ
    ぞれ対応する上記配線層間を導通接続する導通接続手段
    とを具えることを特徴とする電子部品。
  2. 【請求項２】上記導通接続手段は、 積層形成される上記配線層のうち、最上層に位置する上
    記配線層の一端側に、上記導体パターンの端部でなる単
    数又は複数の外部端子を有することを特徴とする請求項
    １に記載の電子部品。
  3. 【請求項３】回路面に形成された複数の電極上にそれぞ
    れ突起電極が設けられた複数のチツプ部品と、 それぞれ上記回路面を同一方向に向けて所定状態に配置
    された各上記チツプ部品を、各上記回路面を覆い、かつ
    各上記突起電極をそれぞれ露出させるように一体に封止
    する絶縁材と、 上記絶縁材上に順次交互に積層形成された所定の絶縁材
    からなる絶縁層及び所定の導体パターンからなる配線層
    と、 各上記突起電極とそれぞれ対応する上記配線層及びそれ
    ぞれ対応する上記配線層間を導通接続する導通接続手段
    と、 各上記チツプ部品と、上記絶縁材と、上記絶縁層及び上
    記配線層と、上記導通接続手段とからなる電子部品を積
    層配置させて接続する接続手段とを具えることを特徴と
    する電子部品。
  4. 【請求項４】上記接続手段は、 上記積層される電子部品からなる所定の周側面に各上記
    導体パターンのうち、対応する当該導体パターン同士を
    導通接続することを特徴とする請求項３に記載の電子部
    品。
  5. 【請求項５】回路面に形成された複数の電極上にそれぞ
    れ突起電極が設けられた複数のチツプ部品を、それぞれ
    上記回路面を同一方向に向けて所定状態に配置して各上
    記回路面を覆い、かつ各上記突起電極をそれぞれ露出さ
    せるように絶縁材により一体に封止する第１の工程と、 上記絶縁材上に、所定の絶縁材からなる絶縁層と、それ
    ぞれ対応する各上記突起電極に電気的に接続された所定
    の導体パターンからなる配線層とをその厚み方向に所望
    の層数となるように順次交互に積層形成する第２の工程
    と、 を具えることを特徴とする電子部品の製造方法。
  6. 【請求項６】上記第３の工程では、 積層形成される上記配線層のうち、上記導体パターンの
    端部でなる単数又は複数の外部端子を有する上記配線層
    を最上層に位置させることを特徴とする請求項５に記載
    の電子部品の製造方法。
  7. 【請求項７】回路面に形成された複数の電極上にそれぞ
    れ突起電極が設けられた複数のチツプ部品を、それぞれ
    上記回路面を同一方向に向けて所定状態に配置して各上
    記回路面を覆い、かつ各上記突起電極をそれぞれ露出さ
    せるように絶縁材により一体に封止し、各上記チツプ部
    品を封止した複数の当該絶縁材にそれぞれ所定の絶縁材
    からなる絶縁層と、それぞれ対応する各上記突起電極に
    電気的に接続された所定の導体パターンからなる配線層
    とをその厚み方向に所望の層数となるように順次交互に
    積層形成する第１の工程と、 上記絶縁層と、上記配線層とが積層形成された各上記絶
    縁材をその厚み方向に順次積層し、当該各絶縁材にそれ
    ぞれ封止された各上記チツプ部品のうち、対応する上記
    チツプ部品同士を電気的に接続する第２の工程とを具え
    ることを特徴とする電子部品の製造方法。
  8. 【請求項８】上記第１の工程では、 各上記絶縁材のうち、所定の上記絶縁材に上記導体パタ
    ーンの端部でなる単数又は複数の外部端子を一端側に有
    する上記配線層を最上層に位置させるように積層形成
    し、 上記第２の工程では、 積層される上記絶縁材のうち、上記外部端子を有する上
    記配線層が最上層に位置するように積層形成された上記
    絶縁材を最上層に位置させ、各上記外部端子が位置する
    一端側と対向する側の各上記絶縁材からなる周側面に各
    上記導体パターンのうち、対応する当該導体パターン同
    士を導通接続する所定パターンの配線ラインを形成する
    ことを特徴とする請求項７に記載の電子部品の製造方
    法。
JP15738597A 1996-12-09 1997-05-30 電子部品の製造方法 Expired - Fee Related JP3726985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP15738597A JP3726985B2 (ja) 1996-12-09 1997-05-30 電子部品の製造方法
US08/987,106 US6002592A (en) 1996-12-09 1997-12-08 Electronic device and method for manufacturing electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-328746 1996-12-09
JP32874696 1996-12-09
JP15738597A JP3726985B2 (ja) 1996-12-09 1997-05-30 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPH10229161A true JPH10229161A (ja) 1998-08-25
JP3726985B2 JP3726985B2 (ja) 2005-12-14

Family

ID=26484858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15738597A Expired - Fee Related JP3726985B2 (ja) 1996-12-09 1997-05-30 電子部品の製造方法

Country Status (2)

Country Link
US (1) US6002592A (ja)
JP (1) JP3726985B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403463B1 (en) 1998-11-16 2002-06-11 Nec Corporation Method for fabricating a multichip module to improve signal transmission
JP2002290006A (ja) * 2001-03-27 2002-10-04 Ibiden Co Ltd 部品内蔵基板の製造方法
JP2006513581A (ja) * 2003-01-17 2006-04-20 ゲッツェン ライナー マイクロシステムの製作法
JP2007227976A (ja) * 2007-06-06 2007-09-06 Ngk Spark Plug Co Ltd 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法、配線基板、コンデンサ内蔵コア基板
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010192915A (ja) * 2010-04-05 2010-09-02 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP2010251395A (ja) * 2009-04-13 2010-11-04 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
JP2016166939A (ja) * 2015-03-09 2016-09-15 富士通株式会社 光通信装置、光通信モジュール、及び光通信装置の製造方法
JP2018137341A (ja) * 2017-02-22 2018-08-30 株式会社ジェイデバイス 電子デバイス及びその製造方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
WO2000063970A1 (fr) * 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP3901427B2 (ja) * 1999-05-27 2007-04-04 松下電器産業株式会社 電子装置とその製造方法およびその製造装置
KR100823767B1 (ko) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
WO2001024260A1 (en) * 1999-09-24 2001-04-05 Virginia Tech Intellectual Properties, Inc. Low cost 3d flip-chip packaging technology for integrated power electronics modules
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP4641141B2 (ja) * 2003-05-28 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置、ｔｃｐ型半導体装置、ｔｃｐ用テープキャリア、プリント配線基板
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
WO2007034629A1 (ja) * 2005-09-20 2007-03-29 Murata Manufacturing Co., Ltd. 部品内蔵モジュールの製造方法および部品内蔵モジュール
US7569422B2 (en) * 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
CN102625579B (zh) * 2008-03-27 2014-10-29 揖斐电株式会社 电子部件内置线路板
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US20110316140A1 (en) * 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US8609473B2 (en) * 2010-09-17 2013-12-17 ISC8 Inc. Method for fabricating a neo-layer using stud bumped bare die
US20120211886A1 (en) * 2011-02-21 2012-08-23 ISC8 Inc. Method for Fabricating a Small Footprint Chip-Scale Package and a Device Made from the Method
JP5600803B2 (ja) * 2011-05-13 2014-10-01 イビデン株式会社 配線板及びその製造方法
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
US8828807B1 (en) 2013-07-17 2014-09-09 Infineon Technologies Ag Method of packaging integrated circuits and a molded substrate with non-functional placeholders embedded in a molding compound
US9275878B2 (en) 2013-10-01 2016-03-01 Infineon Technologies Ag Metal redistribution layer for molded substrates
JP6354285B2 (ja) 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
US10186468B2 (en) * 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
US10804305B2 (en) 2018-04-23 2020-10-13 Sunny Opotech North America Inc. Manufacture of semiconductor module with dual molding

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
FR2690601B1 (fr) * 1992-04-22 2002-02-01 Valeo Electronique Platine de servitude pour la commande et/ou l'alimentation d'organes électriques de véhicules.
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
DE4446527A1 (de) * 1994-12-24 1996-06-27 Ixys Semiconductor Gmbh Leistungshalbleitermodul

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403463B1 (en) 1998-11-16 2002-06-11 Nec Corporation Method for fabricating a multichip module to improve signal transmission
US6492723B2 (en) 1998-11-16 2002-12-10 Nec Corporation Multichip module
JP2002290006A (ja) * 2001-03-27 2002-10-04 Ibiden Co Ltd 部品内蔵基板の製造方法
JP2006513581A (ja) * 2003-01-17 2006-04-20 ゲッツェン ライナー マイクロシステムの製作法
JP4521017B2 (ja) * 2007-06-06 2010-08-11 日本特殊陶業株式会社 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法
JP2007227976A (ja) * 2007-06-06 2007-09-06 Ngk Spark Plug Co Ltd 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法、配線基板、コンデンサ内蔵コア基板
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2010239344A (ja) * 2009-03-31 2010-10-21 Fujikura Ltd 無線回路モジュール
JP2010251395A (ja) * 2009-04-13 2010-11-04 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US8786103B2 (en) 2009-04-13 2014-07-22 Shinko Electric Industries Co., Ltd. Stacked chips package having feed-through electrode connecting the first and second semiconductor components via an adhesive layer
US9515050B2 (en) 2009-04-13 2016-12-06 Shinko Electric Industries Co., Ltd. Electronic apparatus having a resin filled through electrode configured to go through first and second semiconductor components
JP2010192915A (ja) * 2010-04-05 2010-09-02 Ngk Spark Plug Co Ltd 配線基板、コンデンサ内蔵コア基板、コア基板本体
JP2016166939A (ja) * 2015-03-09 2016-09-15 富士通株式会社 光通信装置、光通信モジュール、及び光通信装置の製造方法
JP2018137341A (ja) * 2017-02-22 2018-08-30 株式会社ジェイデバイス 電子デバイス及びその製造方法

Also Published As

Publication number Publication date
JP3726985B2 (ja) 2005-12-14
US6002592A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
JP3726985B2 (ja) 電子部品の製造方法
JP4208631B2 (ja) 半導体装置の製造方法
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP4361826B2 (ja) 半導体装置
JP2790122B2 (ja) 積層回路基板
JP4205749B2 (ja) 電子モジュールの製造方法及び電子モジュール
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
JP4830120B2 (ja) 電子パッケージ及びその製造方法
JP3531573B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
JPH0936549A (ja) ベアチップ実装用プリント基板
US7973399B2 (en) Embedded chip package
US6951811B2 (en) Method of producing vias and other conductor parts on an electrode terminal forming surface of a semiconductor wafer
JPH06120670A (ja) 多層配線基板
JP2004047931A (ja) 回路素子の電極形成方法、それを用いたチップパッケージ及び多層基板
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP2004119729A (ja) 回路装置の製造方法
US20040256715A1 (en) Wiring board, semiconductor device and process of fabricating wiring board
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JPH10303363A (ja) 電子部品及びその製造方法
JPH0992780A (ja) 多層配線基板及び表面実装型電子部品の実装方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2001102516A (ja) 半導体装置およびその製造方法
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
JP2004071858A (ja) 配線板及び電子装置、ならびに配線板の製造方法及び電子装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050922

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees