JP5600803B2 - 配線板及びその製造方法 - Google Patents

Description

本発明は、配線板及びその製造方法に関する。

特許文献１には、開口部が形成された基板と、その開口部に収容される複数の電子部品と、基板上及び電子部品上に形成される絶縁層と、絶縁層上に形成される導体層と、導体層と電子部品の電極とを互いに電気的に接続するビア導体と、を有する配線板が開示されている。

特開２００２−１１８３６８号公報

特許文献１に記載される配線板では、１つの開口部に複数の電子部品を収容する際、電子部品の位置ずれが生じ易い。具体的には、実装時において、又は実装後の充填樹脂の流動性に起因して、電子部品の位置ずれが生じることがある。そして、電子部品の位置ずれが生じると、電子部品とビア導体との接続不良が生じ易くなる。特に電子部品が側面電極を有する場合には、隣り合う電極間でのショートなども懸念されるようになる。

本発明は、こうした実情に鑑みてなされたものであり、１つの開口部に複数の電子デバイスを収容する場合において、電子デバイスの位置ずれを抑制することを目的とする。また、本発明は、配線板に内蔵される電子デバイスの電気的な接続の信頼性を高めることを他の目的とする。

本発明に係る配線板は、開口部を有する基板と、１つの前記開口部に配置される複数の電子デバイスと、前記基板上及び前記電子デバイス上に配置される絶縁層と、前記絶縁層上に配置される導体層と、を有する配線板であって、前記開口部の壁面に突起が形成され、少なくとも一箇所で、隣り合う前記電子デバイスの間に前記突起の先端が入り込んでいる。

本発明に係る配線板の製造方法は、基板を準備することと、前記基板に、壁面に突起を有する開口部を形成することと、少なくとも一箇所で、隣り合う電子デバイスの間に前記突起の先端が入り込むように、複数の電子デバイスを１つの前記開口部に配置することと、前記基板上及び前記電子デバイス上に絶縁層を形成することと、前記絶縁層上に導体層を形成することと、を含む。

本発明によれば、例えば１つの開口部に複数の電子デバイスを収容する場合において、電子デバイスの位置ずれを抑制することが可能になる。また、本発明によれば、この効果に加えて又はこの効果に代えて、配線板に内蔵される電子デバイスの電気的な接続の信頼性が高められるという効果が奏される場合がある。

本発明の実施形態に係る配線板の断面図である。 電子部品が基板（コア基板）のキャビティに収容された状態を示す平面図である。 図２のＢ−Ｂ断面図である。 隣り合う電子部品の間を拡大して示す図である。 隣り合う電子部品がずれて配置された例を示す図である。 隣り合う電子部品の間で、突起により電子部品の移動が規制される様子を示す図である。 キャビティの縁部で、キャビティの壁面により電子部品の移動が規制される様子を示す図である。 本発明の実施形態に係る配線板に内蔵されるチップコンデンサの断面図である。 本発明の実施形態に係る配線板に内蔵されるチップコンデンサの平面図である。 本発明の実施形態に係る配線板の製造方法を示すフローチャートである。 図８に示す製造方法において、コア部を形成する第１の工程を説明するための図である。 図８に示す製造方法において、コア部を形成する第２の工程を説明するための図である。 図８に示す製造方法において、コア部を形成する第３の工程を説明するための図である。 図８に示す製造方法において、コア部を形成する第４の工程を説明するための図である。 図８に示す製造方法において、キャビティを形成する工程を説明するための図である。 図８に示す製造方法において、キャビティを形成するための第１の方法を説明するための図である。 図８に示す製造方法において、キャビティを形成するための第２の方法を説明するための図である。 図８に示す製造方法において、キャビティを形成するための第３の方法を説明するための図である。 図８に示す製造方法において、キャビティ形成後のコア基板を示す図である。 図８に示す製造方法において、キャビティが形成されたコア基板をキャリアに取り付ける工程を説明するための図である。 図８に示す製造方法において、キャビティ内に複数の電子部品を配置する工程を説明するための図である。 図８に示す製造方法において、キャビティ内に複数の電子部品が配置された状態を示す図である。 図８に示す製造方法において、絶縁基板上及び電子部品上に、第１の層間絶縁層及び第１の銅箔を形成する工程を説明するための図である。 図８に示す製造方法において、プレス工程を説明するための図である。 図１７のプレス後の状態を示す図である。 図８に示す製造方法において、キャリア除去後、絶縁基板上及び電子部品上に、第２の層間絶縁層及び第２の銅箔を形成する工程を説明するための図である。 図８に示す製造方法において、第１、第２の層間絶縁層上に導体層を形成し、各導体層と電子部品の電極とを互いに電気的に接続するための第１の工程を説明するための図である。 図２０の工程の後の第２の工程を説明するための図である。 図２１の工程の後の第３の工程を説明するための図である。 本発明の実施形態に係る配線板の表面に電子部品を実装する工程を説明するための図である。 本発明の他の実施形態に係る配線板において、キャビティの形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第１の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第２の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第３の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第４の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第５の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第６の平面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第１の断面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第２の断面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第３の断面形状を示す図である。 本発明の他の実施形態に係る配線板において、突起の第４の断面形状を示す図である。 本発明の他の実施形態に係る配線板に内蔵される電子デバイスの配置を示す平面図である。 本発明の他の実施形態において、３つの電子デバイスが内蔵される配線板を示す平面図である。 本発明の他の実施形態において、４つの電子デバイスが内蔵される配線板を示す平面図である。 本発明の他の実施形態において、４つの電子デバイスの各々が基板の切断面によって囲まれる配線板を示す平面図である。 本発明の他の実施形態において、対をなさない突起を有する配線板を示す平面図である。 本発明の他の実施形態において、基板（コア基板）とは別に形成された突起を有する配線板を示す平面図である。 本発明の他の実施形態において、両面ビア構造を有する配線板を示す図である。 本発明の他の実施形態において、コンデンサと共にインダクタを内蔵する配線板を示す図である。 図３９Ａに示す配線板に内蔵されるインダクタの構造を示す図である。 本発明の他の実施形態において、電子部品に代えて、他の配線板を内蔵する配線板を示す図である。 本発明の他の実施形態において、片面配線板を示す図である。 本発明の他の実施形態において、金属板を内蔵するコア基板を有する配線板を示す図である。 図４２に示す配線板に用いられるコア基板を製造する第１工程を説明するための図である。 図４３Ａの工程の後の第２の工程を説明するための図である。

以下、本発明の実施形態について、図面を参照しつつ詳細に説明する。なお、図中、矢印Ｚ１、Ｚ２は、それぞれ配線板の主面（表裏面）の法線方向に相当する配線板の積層方向（又は配線板の厚み方向）を指す。一方、矢印Ｘ１、Ｘ２及びＹ１、Ｙ２は、それぞれ積層方向に直交する方向（又は各層の側方）を指す。配線板の主面は、Ｘ−Ｙ平面となる。また、配線板の側面は、Ｘ−Ｚ平面又はＹ−Ｚ平面となる。

相反する法線方向を向いた２つの主面を、第１面又は第３面（Ｚ１側の面）、第２面又は第４面（Ｚ２側の面）という。積層方向において、コアに近い側を下層（又は内層側）、コアから遠い側を上層（又は外層側）という。直上は、Ｚ方向（Ｚ１側又はＺ２側）を意味する。平面形状は、特に指定がなければ、Ｘ−Ｙ平面の形状を意味する。

導体層は、一乃至複数の導体パターンで構成される層である。導体層は、電気回路を構成する導体パターン、例えば配線（グランドも含む）、パッド、又はランド等を含む場合もあれば、電気回路を構成しない面状の導体パターン等を含む場合もある。

開口部には、孔や溝のほか、切欠や切れ目等も含まれる。孔は貫通孔に限られず、非貫通の孔も含めて、孔という。孔には、ビアホール及びスルーホールが含まれる。以下、ビアホール内（壁面又は底面）に形成される導体をビア導体といい、スルーホール内（壁面）に形成される導体をスルーホール導体という。

めっきには、電解めっき等の湿式めっきのほか、ＰＶＤ（Physical Vapor Deposition）やＣＶＤ（Chemical Vapor Deposition）等の乾式めっきも含まれる。

「囲む」には、切れ目のないリングで１つの領域を完全に閉じていることのほか、一部切れ目のあるリングで１つの領域を囲んでいることなども、含まれる。リングとは、線の両端をつないで出来る平面図形をいい、円だけでなく、多角形なども、リングに含まれる。

「準備すること」には、材料や部品を購入して自ら製造することのほかに、完成品を購入して使用することなども含まれる。

「電子デバイスが開口部に配置されること」には、電子デバイスの全体が開口部に完全に収容されることのほか、電子デバイスの一部のみが開口部に配置されることも含まれる。

以下、本発明を具体化した実施形態について、図面を参照しつつ詳細に説明する。

本実施形態に係る配線板１０は、図１に示すように、基板１００（絶縁基板）と、絶縁層１０１及び１０２（層間絶縁層）と、導体層１１０及び１２０と、電子部品２００ａ及び２００ｂ（電子デバイス）と、ソルダーレジスト１１、１２と、を有する。電子部品２００ａ及び２００ｂはそれぞれ、配線板１０に内蔵される。なお、本実施形態の配線板１０は、リジッド配線板である。ただし、配線板１０は、フレキシブル配線板であってもよい。以下、基板１００の表裏面（２つの主面）の一方を第１面Ｆ１、他方を第２面Ｆ２という。また、電子部品２００ａ及び２００ｂの表裏面（２つの主面）のうち、第１面Ｆ１と同じ方向を向く面を第３面Ｆ３といい、他方を第４面Ｆ４という。

基板１００は、絶縁性を有し、配線板１０のコア基板となる。基板１００（コア基板）にはスルーホール３００ａが形成され、スルーホール３００ａ内に導体（例えば銅めっき）が充填されることにより、スルーホール導体３００ｂが形成される。スルーホール導体３００ｂの形状は、例えば砂時計状（鼓状）である。すなわち、スルーホール導体３００ｂは括れ部３００ｃを有し、スルーホール導体３００ｂの幅は、第１面Ｆ１から括れ部３００ｃに近づくにつれて徐々に小さくなり、また、第２面Ｆ２から括れ部３００ｃに近づくにつれて徐々に小さくなる。しかしこれに限られず、スルーホール導体３００ｂの形状は任意であり、例えば略円柱であってもよい。

基板１００の第１面Ｆ１上には導体層３０１が形成され、基板１００の第２面Ｆ２上には導体層３０２が形成される。導体層３０１、３０２にはそれぞれ、スルーホール導体３００ｂのランドが含まれる。導体層３０１と導体層３０２とは、スルーホール導体３００ｂを介して、互いに電気的に接続される。

基板１００は、基板１００を貫通する開口部を有する。詳しくは、基板１００には、開口部としてのキャビティＲ１０が形成され、キャビティＲ１０には電子部品２００ａ及び２００ｂが収容される。本実施形態では、キャビティＲ１０が、基板１００を貫通する孔からなる。電子部品２００ａ及び２００ｂはそれぞれ、キャビティＲ１０に配置されることにより、基板１００の側方（Ｘ方向又はＹ方向）に位置する。すなわち、本実施形態では、１つの開口部（キャビティＲ１０）内に複数の電子デバイス（電子部品２００ａ及び２００ｂ）が配置される。また、本実施形態では、電子部品２００ａ及び２００ｂの各々の略全体がキャビティＲ１０に完全に収容される。しかしこれに限られず、電子部品２００ａ及び２００ｂの一部のみがキャビティＲ１０に配置されてもよい。

図２に、電子部品２００ａ及び２００ｂが基板１００（コア基板）のキャビティＲ１０に収容された状態を示す。なお、図１は、図２のＡ−Ａ断面図に相当し、図３は、図２のＢ−Ｂ断面図に相当する。

図２に示されるように、キャビティＲ１０の両端（第１面Ｆ１側及び第２面Ｆ２側）の開口形状はそれぞれ、概ね長方形状になっているが、キャビティＲ１０（開口部）の壁面に突起（突起部Ｐ２１及びＰ２２）が形成されることによって、一部がくびれている。

キャビティＲ１０の壁面は、非突起部の壁面Ｆ１１、Ｆ１２と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２と、を含む。突起部Ｐ２１と突起部Ｐ２２とは、キャビティＲ１０を略二分する位置の対向する壁面に形成され、先端同士が向き合って対をなす。突起部Ｐ２１及びＰ２２により、キャビティＲ１０の幅は狭められ、キャビティＲ１０のスペースが、電子部品２００ａを収容するためのスペースと電子部品２００ｂを収容するためのスペースとに区分される。本実施形態では、突起部Ｐ２１及びＰ２２が、キャビティＲ１０（開口部）を略等分（例えば略二分）する位置の対向する壁面に形成される。そして、突起部Ｐ２１及びＰ２２により区分されたスペースの各々に、電子デバイス（電子部品２００ａ又は２００ｂ）が収容される。

本実施形態では、電子部品２００ａ及び２００ｂの各々が、キャビティＲ１０の壁面（基板１００の切断面）によって囲まれる。電子部品２００ａは、非突起部の壁面Ｆ１１と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２とによって、囲まれる。電子部品２００ｂは、非突起部の壁面Ｆ１２と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２とによって、囲まれる。

本実施形態では、図４Ａに示すように、隣り合う電子部品２００ａ及び２００ｂの間（図４Ａ中に一点鎖線で示す領域Ｒ２）に、突起部Ｐ２１の先端Ｐ２０１及び突起部Ｐ２２の先端Ｐ２０２が入り込んでいる。これにより、電子部品２００ａ及び２００ｂを互いに近づけるような力が働いた場合に、電子部品２００ａ及び２００ｂの近づく方向への移動は突起部Ｐ２１、Ｐ２２で規制されるようになる。このため、電子部品２００ａと電子部品２００ｂとは接触しにくくなる。その結果、側面電極を有する電子部品２００ａ及び２００ｂ間のショート（導通）が抑制される。なお、図４Ｂに示すように、電子部品２００ａと電子部品２００ｂとが例えばＹ方向にずれて配置された場合でも、隣り合う電子部品２００ａ及び２００ｂの間（図４Ｂ中に一点鎖線で示す領域Ｒ２）に、突起部Ｐ２１の先端Ｐ２０１及び突起部Ｐ２２の先端Ｐ２０２が入り込むことで、同様の効果が得られる。

本実施形態では、突起部Ｐ２１及びＰ２２の平面形状がそれぞれラッパ形である。突起部Ｐ２１及びＰ２２はそれぞれ、先端に向かって幅が狭くなり、その幅が狭くなる度合いは先端に近づくほど小さくなる裾部と、長方形状の先端部と、を有する。こうした形状を有する突起部Ｐ２１及びＰ２２は、レーザ加工性、部品実装性、及び強度の点で優れる。ただしこれに限られず、突起部Ｐ２１及びＰ２２の形状は任意である（例えば、後述の図２５〜図３０参照）。

突起部Ｐ２１の先端面Ｆ２１及び突起部Ｐ２２の先端面Ｆ２２はそれぞれ、基板１００の切断面からなる。本実施形態では、先端面Ｆ２１、Ｆ２２が、レーザによる切断面からなる。ただしこれに限られず、例えば先端面Ｆ２１、Ｆ２２が、金型による切断面からなってもよい。また、突起部Ｐ２１及びＰ２２を、基板１００とは別に設けてもよい（例えば、後述の図３７参照）。

本実施形態では、キャビティＲ１０の壁面（非突起部の壁面Ｆ１１、Ｆ１２、突起部Ｐ２１の先端面Ｆ２１、及び突起部Ｐ２２の先端面Ｆ２２）が、テーパ面からなる。本実施形態では、図３に示すように、基板１００の第１面Ｆ１とキャビティＲ１０の壁面（テーパ面）との角度θ１１、θ１２が鈍角である。このため、キャビティＲ１０の壁面は、第２面Ｆ２側（Ｚ２側）へ向かうほど、キャビティＲ１０の内側へ突出する。

本実施形態では、電子部品２００ａ、２００ｂ（電子デバイス）の各々を囲むキャビティＲ１０の壁面（基板１００の切断面）の全てが、テーパ面からなる。これにより、電子部品２００ａ及び２００ｂが互いに近づこうとしても、図５Ａに示すように、突起部Ｐ２１及びＰ２２でその移動が規制されるとともに、突起部Ｐ２１の先端面Ｆ２１又は突起部Ｐ２２の先端面Ｆ２２の坂により、電子部品２００ａ及び２００ｂに、両者を離間させる方向への力が働くようになる。また、電子部品２００ａ及び２００ｂがキャビティＲ１０の外へ出ようとしても、図５Ｂに示すように、非突起部の壁面Ｆ１１、Ｆ１２でその移動が規制されるとともに、非突起部の壁面Ｆ１１又はＦ１２の坂により、電子部品２００ａ及び２００ｂに、キャビティＲ１０内側への力が働くようになる。その結果、電子部品２００ａ及び２００ｂの位置ずれが生じにくくなる。

また、キャビティＲ１０の一端（Ｚ１側）の開口面積は、他端（Ｚ２側）の開口面積よりも大きくなる。このため、基板１００の第１面Ｆ１側（Ｚ１側）から電子部品２００ａ、２００ｂをキャビティＲ１０に入れ易い。

本実施形態では、突起部Ｐ２１が、図３に示すように、キャビティＲ１０（領域Ｒ２）に近接して、縁部Ｐ２１１を有する。また、突起部Ｐ２２は、キャビティＲ１０（領域Ｒ２）に近接して、縁部Ｐ２２１を有する。本実施形態では、縁部Ｐ２１１及びＰ２２１がそれぞれテーパしている。しかしこれに限られず、突起部Ｐ２１及びＰ２２において、縁部Ｐ２１１、Ｐ２２１はテーパしていなくてもよい（例えば、後述の図３１Ａ参照）。

ここで、図２〜図４Ｂ中に示す各寸法の好ましい値の一例を示す。

キャビティＲ１０の長手方向（Ｘ方向）の幅Ｄ１は、約２１６０μｍであり、キャビティＲ１０の短手方向（Ｙ方向）の幅Ｄ２は、約５８０μｍである。

電子部品２００ａ又は２００ｂとキャビティＲ１０とのクリアランスは約８０μｍである。電子部品２００ａと電子部品２００ｂとの距離（領域Ｒ２の幅）は、約８０〜１００μｍの範囲にある。

突起部Ｐ２１の幅Ｄ３１は、約８０〜１００μｍの範囲にあることが好ましい。中でも好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約８０μｍであり、裾部の幅Ｄ３１１は約３０μｍであり、先端部の幅Ｄ３１２は約２０μｍである。突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。このうち、裾部の長さＤ３２１は約４０μｍであり、先端部の長さＤ３２２は約８５μｍである。また、縁部Ｐ２１２の幅Ｄ３４は約２５μｍである。突起部Ｐ２２における各寸法は、例えば突起部Ｐ２１と同じである。ただしこれに限られず、突起部Ｐ２１と突起部Ｐ２２とを互いに異なる寸法にしてもよい。

基板１００の第１面Ｆ１と突起部Ｐ２１の先端面Ｆ２１との角度θ１１は、約１２５°である。また、基板１００の第１面Ｆ１と突起部Ｐ２２の先端面Ｆ２２との角度θ１２は、約１２５°である。

突起部Ｐ２１の先端Ｐ２０１と突起部Ｐ２２の先端Ｐ２０２との隙間の幅Ｄ３３は、約３３０μｍである。幅Ｄ３３は、電子部品２００ａ又は２００ｂの短手方向（Ｙ方向）の幅Ｄ２２よりも狭いことが好ましい。こうした寸法であれば、電子部品２００ａと電子部品２００ｂとが互いに近づくのを両者の間に位置する突起部Ｐ２１、Ｐ２２が妨げるため、電子部品２００ａと電子部品２００ｂとが接触しにくくなる。

本実施形態では、キャビティＲ１０における電子部品２００ａ及び２００ｂと基板１００との間（領域Ｒ１）、及び、電子部品２００ａと電子部品２００ｂとの間（領域Ｒ２）にそれぞれ、絶縁体１０１ａが充填される。本実施形態では、絶縁体１０１ａが、上層の絶縁層１０１（詳しくは樹脂絶縁層）を構成する絶縁材料（詳しくは樹脂）からなる（より詳しくは、後述の図１７参照）。絶縁体１０１ａは、基板１００及び電子部品２００ａ、２００ｂのいずれよりも大きな熱膨張係数を有する。絶縁体１０１ａは、電子部品２００ａ及び２００ｂの周りを完全に覆う。これにより、電子部品２００ａ及び２００ｂが、絶縁体１０１ａ（樹脂）で保護されるとともに、所定の位置に固定される。

絶縁層１０１は、基板１００の第１面Ｆ１上及び電子部品２００ａ及び２００ｂの第３面Ｆ３上に形成される。絶縁層１０２は、基板１００の第２面Ｆ２上及び電子部品２００ａ及び２００ｂの第４面Ｆ４上に形成される。絶縁層１０１は、キャビティＲ１０（孔）の一方（第１面Ｆ１側）の開口を塞いでおり、絶縁層１０２は、キャビティＲ１０（孔）の他方（第２面Ｆ２側）の開口を塞いでいる。導体層１１０は、絶縁層１０１上に形成され、導体層１２０は、絶縁層１０２上に形成される。本実施形態では、導体層１１０及び１２０が、最外層となる。ただしこれに限られず、より多くの層間絶縁層及び導体層を積層してもよい。

導体層１１０は、第１面Ｆ１側の最外の導体層となり、導体層１２０は、第２面Ｆ２側の最外の導体層となる。導体層１１０、１２０上にはそれぞれ、ソルダーレジスト１１、１２が形成される。ただし、ソルダーレジスト１１、１２にはそれぞれ、開口部１１ａ、１２ａが形成されている。このため、導体層１１０の所定の部位（開口部１１ａに位置する部位）は、ソルダーレジスト１１に覆われず露出しており、パッドＰ１１となる。また、導体層１２０の所定の部位（開口部１２ａに位置する部位）は、パッドＰ１２となる。パッドＰ１１は、例えば他の配線板と電気的に接続するための外部接続端子となり、パッドＰ１２は、例えば電子部品を実装するための外部接続端子となる。ただしこれに限られず、パッドＰ１１、Ｐ１２の用途は任意である。

本実施形態では、パッドＰ１１、Ｐ１２が、その表面に、例えばＮｉ／Ａｕ膜からなる耐食層を有する。耐食層は、電解めっき又はスパッタリング等により形成することができる。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。なお、耐食層は必須の構成ではなく、必要がなければ割愛してもよい。

本実施形態では、パッドＰ１１、Ｐ１２（外部接続端子）が、電子部品２００ａ又は２００ｂ（電子デバイス）の直上に位置する。本実施形態の配線板１０では、配線板１０に内蔵された電子デバイスの位置ずれが生じにくいため、ビア導体（例えばビア導体３２１ｂ、３２２ｂ）などにより、それら電子デバイスの電極とその直上に配置された外部接続端子とを高い信頼性で電気的に接続し易い。

絶縁層１０１には孔３１３ａ（ビアホール）が形成され、絶縁層１０２には孔３２１ａ、３２２ａ、３２３ａ（ビアホール）が形成されている。孔３１３ａ、３２１ａ、３２２ａ、３２３ａ内にそれぞれ導体（例えば銅のめっき）が充填されることにより、各孔内の導体がそれぞれ、ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂ（フィルド導体）となる。

ビア導体３２１ｂ及び３２２ｂはそれぞれ、基板１００の第２面Ｆ２側から、電子部品２００ａ又は２００ｂの電極２１０及び２２０に電気的に接続される。このように、本実施形態では、電子部品２００ａ及び２００ｂが片面からビア導体に接続されている。以下、この構造を、片面ビア構造という。

上記片面ビア構造により、電子部品２００ａ又は２００ｂの電極２１０、２２０と絶縁層１０２上の導体層１２０とが、ビア導体３２１ｂ又は３２２ｂを介して、互いに電気的に接続される。こうした構造では、内層に電気的接続が形成されるため、小型化に有利である。

孔３１３ａ、３２３ａはそれぞれ、スルーホール導体３００ｂに達し、ビア導体３１３ｂ、３２３ｂは、基板１００の第１面Ｆ１側又は第２面Ｆ２側から、スルーホール導体３００ｂに電気的に接続される。ビア導体３１３ｂ及び３２３ｂはそれぞれ、スルーホール導体３００ｂの直上に配置される。そして、基板１００の第１面Ｆ１上の導体層３０１と絶縁層１０１上の導体層１１０とは、ビア導体３１３ｂを介して、互いに電気的に接続され、また、基板１００の第２面Ｆ２上の導体層３０２と絶縁層１０２上の導体層１２０とは、ビア導体３２３ｂを介して、互いに電気的に接続される。

本実施形態では、ビア導体３１３ｂ、３２３ｂ及びスルーホール導体３００ｂが、いずれもフィルド導体であり、これらはＺ方向にスタックされている。こうしたスタック構造は、小型化に有利である。

電子部品２００ａ及び２００ｂはそれぞれ、チップコンデンサからなる。具体的には、電子部品２００ａ及び２００ｂはそれぞれ、例えば図６に示すように、チップ型のＭＬＣＣ（積層セラミック・コンデンサ）であり、コンデンサ本体２０１と、Ｘ−Ｚ断面がＵ字状の電極２１０及び２２０と、を有する。コンデンサ本体２０１は、複数の誘電層２３１〜２３９と複数の導体層２１１〜２１４及び２２１〜２２４とが交互に積層されて構成される。誘電層２３１〜２３９はそれぞれ、例えばセラミックからなる。電極２１０及び２２０は、コンデンサ本体２０１の両端部にそれぞれ形成されている。コンデンサ本体２０１は、下面（第４面Ｆ４側の面）から、側面、そして上面（第３面Ｆ３側の面）にかけて、電極２１０及び２２０で覆われる。ここで、電極２１０は、コンデンサ本体２０１の上面の一部を覆う上部２１０ａと、コンデンサ本体２０１の側面全体を覆う側部２１０ｂと、コンデンサ本体２０１の下面の一部を覆う下部２１０ｃと、から構成される。また、電極２２０は、コンデンサ本体２０１の上面の一部を覆う上部２２０ａと、コンデンサ本体２０１の側面全体を覆う側部２２０ｂと、コンデンサ本体２０１の下面の一部を覆う下部２２０ｃと、から構成される。

電極２１０と電極２２０との間に位置するコンデンサ本体２０１の中央部は、図６に示されるように、電極２１０、２２０に覆われず、誘電層２３１、２３９（セラミック）が露出するため、比較的強度が弱くなる。しかし、電子部品２００ａ及び２００ｂが配線板１０に実装（内蔵）された状態においては、コンデンサ本体２０１の中央部は絶縁体１０１ａ（樹脂）等で覆われるため、絶縁体１０１ａ等により、コンデンサ本体２０１が保護されると考えられる。

ここで、図７中に示す各寸法の好ましい値の一例を示す。

電子部品２００ａの長手方向（Ｘ方向）の幅Ｄ２１は、約１０００μｍであり、電子部品２００ａの短手方向（Ｙ方向）の幅Ｄ２２は、約５００μｍである。電極２１０の上部２１０ａ又は下部２１０ｃの幅Ｄ２３は、約２３０μｍである。電極２２０の寸法は、例えば電極２１０と同様である。電子部品２００ｂの寸法は、例えば電子部品２００ａと同様である。

ビア導体３２１ｂ又は３２２ｂのピッチＤ２４は、例えば約７７０μｍである。

本実施形態において、基板１００、絶縁層１０１、１０２、ソルダーレジスト１１、１２、及び電子部品２００ａ、２００ｂの形状は、それぞれ例えば矩形板状である。ただしこれに限られず、これら基板１００等の形状は任意である。

基板１００の厚さは、例えば約１００μｍである。電子部品２００ａ、２００ｂの厚さ（電極まで含めた厚さ）はそれぞれ、例えば約１５０μｍである。配線板１０の厚さ（ソルダーレジスト１１からソルダーレジスト１２までの厚さ）は、例えば約２９０μｍである。

基板１００は、例えばガラスクロス（心材）にエポキシ樹脂を含浸させたもの（以下、ガラエポという）からなる。心材は、主材料（本実施形態ではエポキシ樹脂）よりも熱膨張率の小さい材料である。心材としては、例えばガラス繊維（例えばガラス布又はガラス不織布）、アラミド繊維（例えばアラミド不織布）、又はシリカフィラー等の無機材料が好ましいと考えられる。ただし、基板１００の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。基板１００は、異種材料からなる複数の層から構成されていてもよい。

本実施形態では、絶縁層１０１及び１０２の各々が、心材を樹脂に含浸してなる。絶縁層１０１及び１０２が心材を含む樹脂からなることで、絶縁層１０１及び１０２に窪みが形成されにくくなり、絶縁層１０１及び１０２上に形成される導体パターンの断線が抑制されるようになる。絶縁層１０１、１０２は、例えばガラエポからなる。ただしこれに限定されず、例えば絶縁層１０１、１０２は心材を含まない樹脂からなってもよい。また、絶縁層１０１、１０２の材料は、基本的に任意である。例えばエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。各絶縁層は、異種材料からなる複数の層から構成されていてもよい。

ビア導体３１３ｂ、３２１ｂ、３２２ｂ、３２３ｂの各々は、例えば銅めっきからなる。これらビア導体３１３ｂ等の形状は、例えば基板１００（コア基板）又は電子部品２００ａ、２００ｂから上層に向かって拡径されるようにテーパしたテーパ円柱（円錐台）である。しかしこれに限定されず、ビア導体の形状は任意である。

導体層１１０は、銅箔（下層）と、銅めっき（上層）と、から構成され、導体層１２０は、銅箔（下層）と、銅めっき（上層）と、から構成される。導体層１１０、１２０は、例えば電気回路を構成する配線、ランド、及び配線板１０の強度を高めるための面状パターンなどを有する。

なお、各導体層及び各ビア導体の材料は、導体であれば任意であり、金属でも非金属でもよい。各導体層及び各ビア導体は、異種材料からなる複数の層から構成されていてもよい。

本実施形態の配線板１０では、開口部（キャビティＲ１０）の壁面に突起（突起部Ｐ２１及びＰ２２）が形成され、隣り合う電子デバイス（電子部品２００ａ及び２００ｂ）の間にその突起の先端が入り込んでいる（図４Ａ及び図４Ｂ参照）。このため、１つの開口部に複数の電子デバイスを収容する場合において、電子デバイスの位置ずれを抑制することが可能になる。また、電子デバイスの位置ずれが抑制されることで、配線板１０に内蔵される電子デバイスの電気的な接続（例えばビア接続）の信頼性を高めることが可能になる。また、１つの開口部において電子デバイス同士が接触しにくくなるため、側面電極を有する電子デバイス間のショートが抑制されるようになる。

本実施形態の配線板１０は複数の電子デバイスを内蔵する。配線板１０では、１つの開口部に複数の電子デバイスが収容されるため、１つの開口部に１つの電子デバイスが収容される場合よりも、複数の電子デバイスを内蔵するために必要なスペースが少なくて済み、小型化に有利になる。このため、高密度配線を有するＣＳＰ（Chip Size Package）を実現し易くなる。また、大容量のキャパシタ機能を有する電子部品内蔵基板を実現し易くなり、高周波動作時での電圧降下の影響の小さいＣＳＰなども実現し易くなる。

以下、図８等を参照して、配線板１０の製造方法について説明する。図８は、本実施形態に係る配線板１０の製造方法の概略的な内容及び手順を示すフローチャートである。

ステップＳ１１では、基板１００等から構成されるコア部を形成する。

具体的には、図９Ａに示すように、出発材料として両面銅張積層板１０００を準備する。両面銅張積層板１０００は、基板１００（コア基板）と、基板１００の第１面Ｆ１上に形成された銅箔１００１と、基板１００の第２面Ｆ２上に形成された銅箔１００２と、から構成される。本実施形態では、この段階において、基板１００が、完全に硬化した状態のガラエポからなる。

続けて、図９Ｂに示すように、例えばＣＯ_２レーザを用いて、第１面Ｆ１側からレーザを両面銅張積層板１０００に照射することにより孔１００３ａを形成し、第２面Ｆ２側からレーザを両面銅張積層板１０００に照射することにより孔１００３ｂを形成する。孔１００３ａと孔１００３ｂとは、Ｘ−Ｙ平面において略同じ位置に形成され、最終的にはつながって、両面銅張積層板１０００を貫通するスルーホール３００ａとなる。スルーホール３００ａの形状は、例えば砂時計状（鼓状）である。孔１００３ａと孔１００３ｂとの境界は括れ部３００ｃ（図１）に相当する。第１面Ｆ１に対するレーザ照射と第２面Ｆ２に対するレーザ照射とは、同時に行っても、片面ずつ行ってもよい。スルーホール３００ａを形成した後には、スルーホール３００ａについてデスミアを行うことが好ましい。デスミアにより、不要な導通（ショート）が抑制される。また、レーザ光の吸収効率を高めるため、レーザ照射に先立って銅箔１００１、１００２の表面を黒化処理してもよい。なお、スルーホール３００ａの形成は、ドリル又はエッチングなど、レーザ以外の方法で行ってもよい。ただし、レーザ加工であれば、微細な加工をし易い。

続けて、例えばパネルめっき法により、図９Ｃに示すように、銅箔１００１、１００２上及びスルーホール３００ａ内に、例えば銅のめっき１００４を形成する。具体的には、まず無電解めっきを行い、続けてめっき液を用いて、その無電解めっき膜をシード層として電解めっきを行うことにより、めっき１００４を形成する。これにより、スルーホール３００ａにめっき１００４が充填され、スルーホール導体３００ｂが形成される。

続けて、例えばエッチングレジスト及びエッチング液を用いて、基板１００の第１面Ｆ１及び第２面Ｆ２に形成された各導体層のパターニングを行う。具体的には、導体層３０１、３０２に対応したパターンを有するエッチングレジストで各導体層を覆い、各導体層の、エッチングレジストで覆われない部分（エッチングレジストの開口部で露出する部位）を、エッチングで除去する。これにより、図９Ｄに示すように、基板１００の第１面Ｆ１、第２面Ｆ２上にそれぞれ、導体層３０１、３０２が形成される。その結果、配線板１０（図１）のコア部が完成する。本実施形態では、導体層３０１及び３０２がそれぞれ、例えば銅箔（下層）、無電解銅めっき（中間層）、及び電解銅めっき（上層）の３層構造からなる。

なお、エッチングは、湿式に限られず、乾式であってもよい。また、必要に応じて、エッチング等により、導体層３０１及び３０２の表面を粗化することが好ましいと考えられる。また、導体層３０１又は３０２に、後工程（電子部品２００ａ、２００ｂを配置する工程等）で使用するアライメントマークを形成しておいてもよい。

続けて、図８のステップＳ１２で、例えば図１０に示すように、第１面Ｆ１側から基板１００にレーザ光を照射してキャビティＲ１０を形成する。具体的には、例えば図１１Ａに示すように、キャビティＲ１０の形状（図２参照）を描くようにレーザ光を照射することにより、基板１００における、キャビティＲ１０に対応した領域Ｒ１００を、その周りの部分から切り取る。レーザの照射角度は、例えば基板１００の第１面Ｆ１に対して略垂直の角度とする。

上記レーザ光の照射に先立って、例えば図１１Ｂに示すようにキャビティＲ１０の形状に対応して、又は図１１Ｃに示すようにレーザ照射路に沿って、基板１００上の導体層３０１を除去しておいてもよい。こうすることで、キャビティＲ１０の位置及び形状が明確になるため、レーザ照射のアライメントが容易になる。

上記レーザ光の照射により、図１２に示すように、キャビティＲ１０が形成される。本実施形態では、第１面Ｆ１側から基板１００にレーザ光を照射することで、第２面Ｆ２側に向かうほどレーザによる加工量が減少して、キャビティＲ１０は、第１面Ｆ１から第２面Ｆ２側に向かうほど幅が小さくなるように形成される。その結果、基板１００の切断面はテーパ面になる。また、本実施形態では、図１１Ａに示すようにレーザ光を移動させることにより、キャビティＲ１０の壁面に、突起部Ｐ２１及びＰ２２（図２参照）が形成される。本実施形態では、キャビティＲ１０の壁面の全て（非突起部の壁面Ｆ１１及びＦ１２のほか、突起部Ｐ２１及びＰ２２の先端面も含む）が、基板１００の切断面（テーパ面）からなる。

こうして形成されたキャビティＲ１０は、電子部品２００ａ、２００ｂの収容スペースとなる。本実施形態では、キャビティＲ１０をレーザにより形成するため、テーパ面からなる壁面を有するキャビティＲ１０が容易に得られる。ただし、キャビティＲ１０の形成方法はレーザに限られず任意であり、例えば金型で形成してもよい。

続けて、図８のステップＳ１３で、電子部品２００ａ、２００ｂを、基板１００のキャビティＲ１０に配置する。

具体的には、図１３に示すように、例えばＰＥＴ（ポリ・エチレン・テレフタレート）からなるキャリア１００５を、基板１００の片側（例えば第２面Ｆ２）に設ける。これにより、キャビティＲ１０（孔）の一方の開口がキャリア１００５で塞がれる。本実施形態では、キャリア１００５が、粘着シート（例えばテープ）からなり、基板１００側に粘着性を有する。キャリア１００５は、例えばラミネートにより、基板１００の第２面Ｆ２側（導体層３０２等）と接着される。

続けて、図１４に示すように、キャビティＲ１０（孔）の塞がれた開口とは反対側（Ｚ１側）から、キャビティＲ１０に電子部品２００ａ及び２００ｂを入れる。電子部品２００ａ及び２００ｂはそれぞれ、例えば部品実装機によりキャビティＲ１０に入れ込まれる。例えば電子部品２００ａ及び２００ｂはそれぞれ、真空チャック等により保持され、キャビティＲ１０の上方（Ｚ１側）に運ばれた後、そこから鉛直方向に沿って下降し、キャビティＲ１０に入れられる。これにより、図１５に示すように、キャリア１００５（粘着シート）上に、電子部品２００ａ及び２００ｂが載置される。

続けて、図８のステップＳ１４で、図１６に示すように、キャビティＲ１０（孔）の塞がれた開口とは反対側（Ｚ１側）、すなわち基板１００の第１面Ｆ１上及び電子部品２００ａ、２００ｂの第３面Ｆ３上に、半硬化状態の絶縁層１０１を形成する。さらに、絶縁層１０１上に、銅箔１００６を形成する。絶縁層１０１は、例えば熱硬化性を有するエポキシ樹脂のプリプレグからなる。続けて、図１７に示すように、絶縁層１０１を半硬化の状態でプレスすることにより、絶縁層１０１から樹脂を流出させてキャビティＲ１０へ流し込む。これにより、図１８に示すように、キャビティＲ１０における電子部品２００ａ及び２００ｂと基板１００との間（領域Ｒ１）、及び、電子部品２００ａと電子部品２００ｂとの間（領域Ｒ２）にはそれぞれ、絶縁体１０１ａ（絶縁層１０１を構成する樹脂）が充填される。

キャビティＲ１０に絶縁体１０１ａが充填されたら、その充填樹脂（絶縁体１０１ａ）と電子部品２００ａ、２００ｂとの仮溶着を行う。具体的には、加熱により充填樹脂に電子部品２００ａ、２００ｂを支持できる程度の保持力を発現させる。これにより、キャリア１００５に支持されていた電子部品２００ａ、２００ｂが、充填樹脂によって支持されるようになる。その後、キャリア１００５を除去する。

なお、この段階では、絶縁体１０１ａ（充填樹脂）及び絶縁層１０１は半硬化しているにすぎず、完全には硬化していない。ただしこれに限られず、例えば、この段階で絶縁体１０１ａ及び絶縁層１０１を完全に硬化させてもよい。

続けて、図８のステップＳ１５で、基板１００の第２面Ｆ２側にビルドアップを行う。

具体的には、図１９に示すように、基板１００の第２面Ｆ２上に、絶縁層１０２及び銅箔１００７を形成する。電子部品２００ａ、２００ｂの電極２１０及び２２０はそれぞれ、絶縁層１０２で覆われる。例えばプレスにより、絶縁層１０２をプリプレグの状態で基板１００に接着させた後、加熱して絶縁層１０１、１０２の各々を硬化させる。本実施形態では、粘着シート（キャリア１００５）を除去した後に、キャビティＲ１０に充填した樹脂を硬化させるため、絶縁層１０１、１０２の硬化を同時に行うことが可能になる。そして、両面の絶縁層１０１、１０２の硬化を同時に行うことにより、基板１００の反りが抑制されるため、基板１００を薄くし易くなる。

続く図８のステップＳ１６では、ビア導体及び導体層を形成する。

詳しくは、図２０に示すように、例えばレーザにより、絶縁層１０１及び銅箔１００６に孔３１３ａ（ビアホール）を形成し、絶縁層１０２及び銅箔１００７に孔３２１ａ〜３２３ａ（それぞれビアホール）を形成する。孔３１３ａは銅箔１００６及び絶縁層１０１を貫通し、孔３２１ａ〜３２３ａの各々は銅箔１００７及び絶縁層１０２を貫通する。そして、孔３２１ａは、電子部品２００ａの電極２１０又は２２０に至り、孔３２２ａは、電子部品２００ｂの電極２１０又は２２０に至る。また、孔３１３ａ及び３２３ａの各々は、スルーホール導体３００ｂの直上の導体層３０１、３０２に至る。その後、必要に応じて、デスミアを行う。

続けて、例えば化学めっき法により、銅箔１００６、１００７上及び孔３１３ａ及び３２１ａ〜３２３ａ内に、例えば銅の無電解めっき膜１００８、１００９を形成する（図２１参照）。なお、無電解めっきに先立って、例えば浸漬により、パラジウム等からなる触媒を、絶縁層１０１、１０２の表面に吸着させてもよい。

続けて、リソグラフィ技術又は印刷等により、第１面Ｆ１側の主面（無電解めっき膜１００８上）に、開口部１０１０ａを有するめっきレジスト１０１０を、また、第２面Ｆ２側の主面（無電解めっき膜１００９上）に、開口部１０１１ａを有するめっきレジスト１０１１を、それぞれ形成する（図２１参照）。開口部１０１０ａ、１０１１ａはそれぞれ、導体層１１０、１２０（図２２）に対応したパターンを有する。

続けて、図２１に示すように、例えばパターンめっき法により、めっきレジスト１０１０、１０１１の開口部１０１０ａ、１０１１ａに、それぞれ例えば銅の電解めっき１０１２、１０１３を形成する。具体的には、陽極にめっきする材料である銅を接続し、陰極に被めっき材である無電解めっき膜１００８、１００９を接続して、めっき液に浸漬する。そして、両極間に直流の電圧を印加して電流を流し、無電解めっき膜１００８、１００９の表面に銅を析出させる。これにより、孔３１３ａ及び３２１ａ〜３２３ａにそれぞれ、無電解めっき膜１００８、１００９及び電解めっき１０１２、１０１３が充填され、例えば銅のめっきからなるビア導体３１３ｂ及び３２１ｂ〜３２３ｂが形成される。

その後、例えば所定の剥離液により、めっきレジスト１０１０及び１０１１を除去し、続けて不要な無電解めっき膜１００８、１００９及び銅箔１００６、１００７を除去することにより、図２２に示すように、導体層１１０及び導体層１２０が形成される。

なお、電解めっきのためのシード層は無電解めっき膜に限られず、無電解めっき膜１００８、１００９に代えて、スパッタ膜等をシード層として用いてもよい。

その後、図８のステップＳ１７で、絶縁層１０１、１０２上にそれぞれ、開口部１１ａを有するソルダーレジスト１１、開口部１２ａを有するソルダーレジスト１２を形成する（図１参照）。導体層１１０、１２０はそれぞれ、開口部１１ａ、１２ａに位置する所定の部位（パッドＰ１１、Ｐ１２等）を除いて、ソルダーレジスト１１、１２で覆われる。ソルダーレジスト１１及び１２は、例えばスクリーン印刷、スプレーコーティング、ロールコーティング、又はラミネート等により、形成することができる。

続けて、電解めっき又はスパッタリング等により、導体層１１０、１２０上、詳しくはソルダーレジスト１１、１２に覆われないパッドＰ１１、Ｐ１２（図１参照）の表面にそれぞれ、例えばＮｉ／Ａｕ膜からなる耐食層を形成する。また、ＯＳＰ処理を行うことにより、有機保護膜からなる耐食層を形成してもよい。

こうして、基板１００の第１面Ｆ１上に、絶縁層１０１及び導体層１１０から構成されるビルドアップ部が形成され、基板１００の第２面Ｆ２上に、絶縁層１０２及び導体層１２０から構成されるビルドアップ部が形成される。その結果、本実施形態の配線板１０（図１）が完成する。その後、必要があれば、電子部品２００ａ、２００ｂの電気テスト（容量値及び絶縁性などのチェック）を行う。

本実施形態の製造方法は、配線板１０の製造に適している。こうした製造方法であれば、低コストで、良好な配線板１０が得られると考えられる。

本実施形態の配線板１０は、例えば電子部品又は他の配線板と電気的に接続することができる。例えば図２３に示すように、半田等により、配線板１０のパッドＰ１２に電子部品４００（例えばＩＣチップ）を実装することができる。また、パッドＰ１１により、配線板１０を他の配線板５００（例えばマザーボード）に実装することができる。本実施形態の配線板１０は、例えば携帯電話の回路基板として用いることができる。

以上、本発明の実施形態に係る配線板及びその製造方法について説明したが、本発明は、上記実施形態に限定されない。例えば以下のように変形して実施することもできる。

電子部品２００ａ、２００ｂ及びキャビティＲ１０の形状は任意である。例えば図２４に示すように、キャビティＲ１０の開口形状が略楕円であってもよい。電子部品２００ａ、２００ｂの平面形状、及びキャビティＲ１０の開口形状は、略円（略真円）であってもよく、また、略正方形、略正六角形、略正八角形など、略長方形以外の略多角形であってもよい。なお、多角形の角の形状は任意であり、例えば略直角でも、鋭角でも、鈍角でも、丸みを帯びていてもよい。

突起部Ｐ２１及びＰ２２の形状も任意である。

例えば図２５に示すように、突起部Ｐ２１及びＰ２２の平面形状がフラスコ形であってもよい。図２５の例では、突起部Ｐ２１及びＰ２２がそれぞれ、一定の割合で先端に向かって幅が狭くなる裾部と、長方形状の先端部と、を有する。こうした形状を有する突起部Ｐ２１及びＰ２２は、レーザ加工性及び強度の点で優れる。好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約８０μｍであり、裾部の幅Ｄ３１１は約３０μｍであり、先端部の幅Ｄ３１２は約２０μｍである。突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。このうち、裾部の長さＤ３２１は約４０μｍであり、先端部の長さＤ３２２は約８５μｍである。突起部Ｐ２２における各寸法は、例えば突起部Ｐ２１と同じである。

例えば図２６に示すように、突起部Ｐ２１及びＰ２２の平面形状が四角形（例えば長方形）であってもよい。図２６の例では、突起部Ｐ２１及びＰ２２がそれぞれ、全体にわたって、略一定の幅を有する。こうした形状を有する突起部Ｐ２１及びＰ２２は、レーザ加工性及び部品実装性の点で優れる。好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約２０μｍであり、突起部Ｐ２１の突出量Ｄ３２は、約２９０μｍである。別の好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約２０μｍであり、突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。突起部Ｐ２２における各寸法は、例えば突起部Ｐ２１と同じである。

例えば図２７に示すように、突起部Ｐ２１及びＰ２２の平面形状が楔形（例えば台形）であってもよい。図２７の例では、突起部Ｐ２１及びＰ２２がそれぞれ、全体にわたって、一定の割合で先端に向かって幅が狭くなる。こうした形状を有する突起部Ｐ２１及びＰ２２は、レーザ加工性及び強度の点で優れる。好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約４０μｍであり、裾部の幅Ｄ３１１は約１０μｍであり、先端部の幅Ｄ３１２は約２０μｍであり、突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。別の好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約６０μｍであり、裾部の幅Ｄ３１１は約２０μｍであり、先端部の幅Ｄ３１２は約２０μｍであり、突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。別の好ましい一例では、突起部Ｐ２１の幅Ｄ３１は約８０μｍであり、裾部の幅Ｄ３１１は約３０μｍであり、先端部の幅Ｄ３１２は約２０μｍであり、突起部Ｐ２１の突出量Ｄ３２は、約１２５μｍである。突起部Ｐ２２における各寸法は、例えば突起部Ｐ２１と同じである。

図２７の例では、突起部Ｐ２１及びＰ２２がそれぞれ一定の割合で幅が狭くなっているが、これに限られず、幅が狭くなる度合いは、先端に近づくほど小さくなってもよい。また、図２８に示すように、先端Ｐ２０１及びＰ２０２がとがっていてもよい。図２８の例では、突起部Ｐ２１及びＰ２２の平面形状が三角形になる。

例えば図２９に示すように、突起部Ｐ２１及びＰ２２の平面形状が略半円状であり、それらの先端Ｐ２０１及びＰ２０２が丸みを帯びていてもよい。また、例えば図３０に示すように、突起部Ｐ２１及びＰ２２の平面形状が略Ｗ状であり、突起部Ｐ２１及びＰ２２の各々が、複数の先端Ｐ２０１又はＰ２０２を有していてもよい。

例えば図３１Ａに示すように、突起部Ｐ２１の縁部Ｐ２１１及び突起部Ｐ２２の縁部Ｐ２２１は、テーパしていなくてもよい。また、例えば図３１Ｂに示すように、突起部Ｐ２１の縁部Ｐ２１１及び突起部Ｐ２２の縁部Ｐ２２１に段差が形成されていてもよい。また、例えば図３１Ｃに示すように、突起部Ｐ２１の縁部Ｐ２１１及び突起部Ｐ２２の縁部Ｐ２２１に段差が形成され、その一部（例えば下段）がテーパしていてもよい。また、例えば図３１Ｄに示すように、縁部だけでなく、突起部Ｐ２１及びＰ２２の全体が、テーパしていてもよい。

キャビティＲ１０（開口部）に配置される電子デバイスの配置は任意である。例えば図３２に示すように、電子部品２００ａ及び２００ｂを短手方向に並べてもよい。

キャビティＲ１０（開口部）に配置される電子デバイスの数は、複数であれば任意である。

例えば図３３に示すように、３つの電子部品２００ａ、２００ｂ、２００ｃをキャビティＲ１０に収容してもよい。図３３の例では、隣り合う電子部品２００ａと電子部品２００ｂとの間、及び、隣り合う電子部品２００ｂと電子部品２００ｃとの間にそれぞれ、対をなす突起（突起部Ｐ２１及びＰ２２）の先端が入り込んでいる。突起部Ｐ２１と突起部Ｐ２２とは、キャビティＲ１０を略三等分する位置の対向する壁面に形成され、先端同士が向き合って対をなす。突起部Ｐ２１及びＰ２２により、キャビティＲ１０の幅は狭められ、キャビティＲ１０のスペースが、電子部品２００ａ〜２００ｃを収容するための３つのスペースに区分される。電子部品２００ａは、非突起部の壁面Ｆ１１と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２とによって、囲まれる。また、電子部品２００ｂは、非突起部の壁面Ｆ１２と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２とによって、囲まれる。また、電子部品２００ｃは、非突起部の壁面Ｆ１３と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２とによって、囲まれる。

例えば図３４又は図３５に示すように、４つの電子部品２００ａ、２００ｂ、２００ｃ、２００ｄをキャビティＲ１０に収容してもよい。図３４又は図３５の例では、隣り合う電子部品２００ａと電子部品２００ｂとの間に突起部Ｐ２１の先端が入り込み、隣り合う電子部品２００ｂと電子部品２００ｃとの間に突起部Ｐ２２の先端が入り込み、隣り合う電子部品２００ｃと電子部品２００ｄとの間に突起部Ｐ２３の先端が入り込み、隣り合う電子部品２００ｄと電子部品２００ａとの間に突起部Ｐ２４の先端が入り込んでいる。

図３４の例では、電子部品２００ａ〜２００ｄがキャビティＲ１０の壁面（基板１００の切断面）によって囲まれる。しかしながら、電子部品２００ａ〜２００ｄの各々がキャビティＲ１０の壁面で囲まれてはいない。これに対し、図３５の例では、電子部品２００ａ〜２００ｄの間に、基板１００の一部としての孤立島状のブロックＰ３０が設けられることで、電子部品２００ａ〜２００ｄの各々が基板１００の切断面で囲まれる。詳しくは、電子部品２００ａは、非突起部の壁面Ｆ１１と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２４の先端面Ｆ２４と、ブロックＰ３０の側面Ｆ３０と、によって囲まれる。また、電子部品２００ｂは、非突起部の壁面Ｆ１２と、突起部Ｐ２１の先端面Ｆ２１と、突起部Ｐ２２の先端面Ｆ２２と、ブロックＰ３０の側面Ｆ３０と、によって囲まれる。また、電子部品２００ｃは、非突起部の壁面Ｆ１３と、突起部Ｐ２２の先端面Ｆ２２と、突起部Ｐ２３の先端面Ｆ２３と、ブロックＰ３０の側面Ｆ３０と、によって囲まれる。また、電子部品２００ｄは、非突起部の壁面Ｆ１４と、突起部Ｐ２３の先端面Ｆ２３と、突起部Ｐ２４の先端面Ｆ２４と、ブロックＰ３０の側面Ｆ３０と、によって囲まれる。電子部品２００ａ〜２００ｄの各々が基板１００の切断面で囲まれることで、電子部品２００ａ〜２００ｄの位置ずれをより確実に抑制することができる。

一対の突起が、キャビティＲ１０（開口部）の対向する壁面に形成され、先端同士が向き合うことは必須ではない。例えば図３６に示すように、キャビティＲ１０の壁面に突起部Ｐ２１のみが形成され、対向する壁面には突起が形成されなくてもよい。少なくとも一箇所で、隣り合う電子デバイスの間に突起の先端が入り込んでいれば、隣り合う電子デバイス間のショート防止を図ることができる。

上記実施形態では、基板１００の一部として突起を形成したが、基板１００とは別に突起を形成してもよい。例えば図３７に示すように、基板１００と突起部Ｐ２１、Ｐ２２とを別々に形成して、後で接着剤等により、キャビティＲ１０の壁面（基板１００の切断面）に突起部Ｐ２１、Ｐ２２を接続してもよい。

上記実施形態では、電子部品２００ａ、２００ｂについて片面ビア構造を有していたが、これに限定されない。例えば図３８に示すように、電子部品２００ａ、２００ｂの電極２１０、２２０に電気的に接続するビア導体３１１ｂ、３１２ｂ、３２１ｂ、３２２ｂを電子部品２００ａ、２００ｂの両側に有する配線板であってもよい。

配線板１０に内蔵されるものはコンデンサに限られず、他の電子部品であってもよい。例えば図３９Ａに示すように、インダクタからなる電子部品６０１ａと、コンデンサからなる電子部品６０１ｂとが、１つのキャビティＲ１０に収容されてもよい。隣り合う電子部品６０１ａ及び６０１ｂの間に、突起部Ｐ２１の先端Ｐ２０１及び突起部Ｐ２２の先端Ｐ２０２が入り込むことで（図４Ａ、図４Ｂ参照）、電子部品６０１ａ及び６０１ｂ間のショート（導通）が抑制される。

電子部品６０１ａは、例えば図３９Ｂに示すように、２つの１巻きインダクタからなる。各インダクタは、４層の導体パターンにより、螺旋状、且つ、平面視略環状（詳しくは、略四角形状）に形成されている。そして、それらインダクタは、互いに並列接続されている。

配線板１０に内蔵されるものは電子部品に限られず、他の配線板であってもよい。例えば図４０に示すように、配線板６０２ａ及び６０２ｂが、１つのキャビティＲ１０に収容されてもよい。隣り合う配線板６０２ａ及び６０２ｂの間に、突起部Ｐ２１の先端Ｐ２０１及び突起部Ｐ２２の先端Ｐ２０２が入り込むことで（図４Ａ、図４Ｂ参照）、配線板６０２ａ及び６０２ｂ間のショート（導通）が抑制される。

配線板６０２ａのパッド（外部接続端子）は、ビア導体３１１ｂ、３２１ｂを介して、導体層１１０、１２０と電気的に接続される。配線板６０２ｂのパッド（外部接続端子）は、ビア導体３１２ｂ、３２２ｂを介して、導体層１１０、１２０と電気的に接続される。配線板６０２ａ及び６０２ｂは、例えば各導体層がファインな導体パターンを有することにより、又は導体層間の層間絶縁層が薄くなっていることにより、配線板１０よりも高い密度で導体を有していることが好ましい。

上記実施形態では、コア基板の両側に導体層を有する両面配線板（配線板１０）を示したが、これに限られない。例えば図４１に示すように、コア基板（基板１００）の片側のみに導体層を有する片面配線板であってもよい。図４１の例では、ＩＣチップからなる電子部品６０３ａ及び６０３ｂが、１つのキャビティＲ１０に収容されている。

また、例えば図４１に示されるように、キャビティＲ１０（電子部品２００ａ、２００ｂの収容スペース）は、基板１００を貫通しない孔（凹部）であってもよい。

上記実施形態では、基板１００の厚さと電子部品２００ａ、２００ｂの厚さとが略一致している例を示したが、これに限られない。例えば図４１に示されるように、電子部品６０３ａ、６０３ｂの厚さよりも基板１００の厚さの方が大きくてもよい。

コア基板の片側に２層以上のビルドアップ層を有する配線板であってもよい。また、基板１００の第１面Ｆ１側と基板１００の第２面Ｆ２側とで、ビルドアップ層の数が異なっていてもよい。ただし、応力を緩和するためには、基板１００の第１面Ｆ１側と基板１００の第２面Ｆ２側とで、ビルドアップ層の数を同じにして、表裏の対称性を高めることが好ましいと考えられる。

図４２に示すように、基板１００（コア基板）が、金属板１００ａ（例えば銅箔）を内蔵する絶縁基板であってもよい。こうした基板１００では、金属板１００ａにより放熱性が向上する。図４２の例では、金属板１００ａに至るビア導体１００ｂが基板１００に形成され、金属板１００ａとグランドライン（導体層３０１、３０２に含まれる導体パターン）とが、ビア導体１００ｂを介して、互いに電気的に接続されている。金属板１００ａの平面形状は任意であり、四角形であってもよく、円であってもよい。

以下、図４３Ａ及び図４３Ｂを参照して、図４２に示す基板１００（コア基板）の製造方法の一例について説明する。

まず、図４３Ａに示すように、例えば銅箔からなる金属板１００ａを挟むように絶縁層２００１、２００２を配置し、さらに絶縁層２００１上に銅箔１００１を配置し、絶縁層２００２上に銅箔１００２を配置する。絶縁層２００１、２００２はそれぞれ、例えばガラエポのプリプレグからなる。

続けて、プレスにより、金属板１００ａに向けて圧力を加える。絶縁層２００１、２００２を半硬化の状態でプレスすることにより、図４３Ｂに示すように、絶縁層２００１、２００２からそれぞれ樹脂を流出させる。これにより、金属板１００ａの側方に絶縁層２００３が形成される。その後、加熱して絶縁層２００１、２００２、２００３の各々を硬化させる。これにより、金属板１００ａを内蔵する基板１００（コア基板）が完成する。

配線板１０の構成（特に、その構成要素の種類、性能、寸法、材質、形状、層数、又は配置等）は、本発明の趣旨を逸脱しない範囲において任意に変更することができる。

キャビティＲ１０（開口部）に配置されるチップコンデンサの電極の形状は、Ｕ字形状に限定されず、例えば平板状の電極対でコンデンサ本体２０１を挟むものであってもよい。

キャビティＲ１０（開口部）に配置される電子デバイスの種類は、任意である。例えばコンデンサ、抵抗、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、任意の電子部品又は配線板等を採用することができる。

各ビア導体は、フィルド導体に限られず、例えばコンフォーマル導体であってもよい。

キャビティＲ１０（開口部）に配置される電子デバイスをビア接続（ビア導体）で実装せず、ワイヤボンディング接続など、他の手法で実装してもよい。

配線板の製造方法は、上記図８に示した順序や内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲において任意に順序や内容を変更することができる。また、用途等に応じて、必要ない工程を割愛してもよい。

例えば各導体層の形成方法は任意である。例えばパネルめっき法、パターンめっき法、フルアディティブ法、セミアディティブ（ＳＡＰ）法、サブトラクティブ法、転写法、及びテンティング法のいずれか１つ、又はこれらの２以上を任意に組み合わせた方法で、導体層を形成してもよい。

また、レーザに代えて、湿式又は乾式のエッチングで加工してもよい。エッチングで加工する場合には、予め除去したくない部分をレジスト等で保護しておくことが好ましいと考えられる。

上記実施形態や変形例等は、任意に組み合わせることができる。用途等に応じて適切な組み合わせを選ぶことが好ましいと考えられる。例えば図２５〜図３０のいずれかに示した突起の平面形状と、図３１Ａ〜図３１Ｄのいずれかに示した突起の断面形状と、図３２〜図３６のいずれかに示した電子デバイスの数や配置とを、任意に組み合わせてもよい。

以上、本発明の実施形態について説明したが、設計上の都合やその他の要因によって必要となる様々な修正や組み合わせは、「請求項」に記載されている発明や「発明を実施するための形態」に記載されている具体例に対応する発明の範囲に含まれると理解されるべきである。

本発明の配線板は、内蔵される電子部品の電気回路の形成に適している。また、本発明に係る配線板の製造方法は、配線板の製造に適している。

１０ 配線板
１１、１２ ソルダーレジスト
１１ａ、１２ａ 開口部
１００ 基板
１００ａ 金属板
１００ｂ ビア導体
１０１、１０２ 絶縁層
１０１ａ 絶縁体
１１０、１２０ 導体層
２００ａ〜２００ｄ 電子部品
２０１ コンデンサ本体
２１０、２２０ 電極
２１０ａ、２２０ａ 上部
２１０ｂ、２２０ｂ 側部
２１０ｃ、２２０ｃ 下部
２１１〜２１４、２２１〜２２４ 導体層
２３１〜２３９ 誘電層
３００ａ スルーホール
３００ｂ スルーホール導体
３００ｃ 括れ部
３０１、３０２ 導体層
３１３ａ 孔
３１１ｂ〜３１３ｂ ビア導体
３２１ａ〜３２３ａ 孔
３２１ｂ〜３２３ｂ ビア導体
４００ 電子部品
５００ 配線板
６０１ａ、６０１ｂ 電子部品
６０２ａ、６０２ｂ 配線板
６０３ａ、６０３ｂ 電子部品
１０００ 両面銅張積層板
１００１、１００２ 銅箔
１００３ａ、１００３ｂ 孔
１００４ めっき
１００５ キャリア
１００６、１００７ 銅箔
１００８、１００９ 無電解めっき膜
１０１０、１０１１ レジスト
１０１０ａ、１０１１ａ 開口部
２００１〜２００３ 絶縁層
Ｆ１１〜Ｆ１４ 壁面
Ｆ２１〜Ｆ２４ 先端面
Ｆ３０ 側面
Ｐ１１、Ｐ１２ パッド
Ｐ２１〜Ｐ２４ 突起部
Ｐ３０ ブロック
Ｐ２０１、Ｐ２０２ 先端
Ｐ２１１、Ｐ２２１ 縁部
Ｒ１、Ｒ２ 領域
Ｒ１０ キャビティ
Ｒ１００ 領域

Claims (20)

1. 開口部を有する基板と、
   １つの前記開口部に配置される複数の電子デバイスと、
   前記基板上及び前記電子デバイス上に配置される絶縁層と、
   前記絶縁層上に配置される導体層と、
   を有する配線板において、
   前記開口部の壁面に突起が形成され、
   少なくとも一箇所で、隣り合う前記電子デバイスの間に前記突起の先端が入り込んでいる、
   ことを特徴とする配線板。
2. 前記隣り合う電子デバイスの間に前記突起の先端が入り込むことによって、それら電子デバイスが離間している、
   ことを特徴とする請求項１に記載の配線板。
3. 前記突起の先端面は、前記基板の切断面からなる、
   ことを特徴とする請求項１又は２に記載の配線板。
4. 前記突起の先端面は、テーパ面からなる、
   ことを特徴とする請求項１乃至３のいずれか一項に記載の配線板。
5. 先端同士が向き合う前記突起の対が形成される、
   ことを特徴とする請求項１乃至４のいずれか一項に記載の配線板。
6. 前記突起の対は、前記開口部を略等分する位置の対向する壁面に形成される、
   ことを特徴とする請求項５に記載の配線板。
7. 前記複数の電子デバイスの各々は、前記基板の切断面によって囲まれる、
   ことを特徴とする請求項１乃至６のいずれか一項に記載の配線板。
8. 前記複数の電子デバイスの各々を囲む前記基板の切断面の全てが、テーパ面からなる、
   ことを特徴とする請求項７に記載の配線板。
9. 前記隣り合う電子デバイスの少なくとも一方が、上面と側面と下面とにわたって形成される電極を有するチップコンデンサである、
   ことを特徴とする請求項１乃至８のいずれか一項に記載の配線板。
10. 前記隣り合う電子デバイスの少なくとも一方が、インダクタである、
    ことを特徴とする請求項１乃至９のいずれか一項に記載の配線板。
11. 前記基板と前記電子デバイスとの間、及び、前記電子デバイス同士の間にはそれぞれ、前記絶縁層を構成する樹脂が充填される、
    ことを特徴とする請求項１乃至１０のいずれか一項に記載の配線板。
12. 前記電子デバイスの直上に、外部接続端子を有する、
    ことを特徴とする請求項１乃至１１のいずれか一項に記載の配線板。
13. 前記絶縁層に形成された孔内に導体が形成されてなるビア導体を有し、
    前記導体層と前記電子デバイスの電極とは、前記ビア導体を介して、互いに電気的に接続される、
    ことを特徴とする請求項１乃至１２のいずれか一項に記載の配線板。
14. 前記基板は、金属板を内蔵する絶縁基板である、
    ことを特徴とする請求項１乃至１３のいずれか一項に記載の配線板。
15. 基板を準備することと、
    前記基板に、壁面に突起を有する開口部を形成することと、
    少なくとも一箇所で、隣り合う電子デバイスの間に前記突起の先端が入り込むように、複数の電子デバイスを１つの前記開口部に配置することと、
    前記基板上及び前記電子デバイス上に絶縁層を形成することと、
    前記絶縁層上に導体層を形成することと、
    を含む、
    配線板の製造方法。
16. 前記基板を切断することにより、前記突起を形成する、
    ことを特徴とする請求項１５に記載の配線板の製造方法。
17. レーザにより前記基板を切断する、
    ことを特徴とする請求項１６に記載の配線板の製造方法。
18. 先端同士が向き合うように、前記突起の対を形成する、
    ことを特徴とする請求項１５乃至１７のいずれか一項に記載の配線板の製造方法。
19. 前記基板と前記電子デバイスとの間、及び、前記電子デバイス同士の間にそれぞれ、前記絶縁層を構成する樹脂を充填することを含む、
    ことを特徴とする請求項１５乃至１８のいずれか一項に記載の配線板の製造方法。
20. 前記絶縁層に孔を形成することと、
    前記孔内に導体が形成されてなるビア導体を形成することと、
    前記導体層と前記電子デバイスの電極とを、前記ビア導体を介して、互いに電気的に接続することと、
    を含む、
    ことを特徴とする請求項１５乃至１９のいずれか一項に記載の配線板の製造方法。

Images