TWI429345B - 配線板及其製造方法 - Google Patents

配線板及其製造方法 Download PDF

Info

Publication number
TWI429345B
TWI429345B TW101116998A TW101116998A TWI429345B TW I429345 B TWI429345 B TW I429345B TW 101116998 A TW101116998 A TW 101116998A TW 101116998 A TW101116998 A TW 101116998A TW I429345 B TWI429345 B TW I429345B
Authority
TW
Taiwan
Prior art keywords
wiring board
substrate
conductor
electronic components
protrusion
Prior art date
Application number
TW101116998A
Other languages
English (en)
Other versions
TW201304620A (zh
Inventor
Yukinobu Mikado
Mitsuhiro Tomikawa
Yusuke Tanaka
Toshiki Furutani
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201304620A publication Critical patent/TW201304620A/zh
Application granted granted Critical
Publication of TWI429345B publication Critical patent/TWI429345B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線板及其製造方法
本發明係關於一種配線板及其製造方法。
專利文獻1中，揭示有一種配線板，其包含：形成有開口部之基板；收納於其開口部之複數個電子零件；形成於基板上及電子零件上之絕緣層；形成於絕緣層上之導體層；及將導體層與電子零件之電極相互電性連接之通道導體。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2002-118368號公報
專利文獻1中記載之配線板，在將複數個電子零件收納於1個開口部時，易產生電子零件之位置偏移。具體而言，在安裝時，或起因於安裝後之填充樹脂之流動性，會產生電子零件之位置偏移。且，若產生電子零件之位置偏移，則易產生電子零件與通道導體之連接不良。尤其在電子零件具有側面電極之情形下，鄰接之電極間之短路等亦令人擔憂。
本發明係鑒於如此之實情而完成者，目的在於在將複數個電子器件收納於1個開口部之情形下，抑制電子器件之位置偏移。又，本發明之另一目的在於提高內置於配線板 之電子器件之電性連接之可靠性。
本發明之配線板包含具有開口部之基板、配置於1個上述開口部之複數個電子器件、配置於上述基板上及上述電子器件上之絕緣層、及配置於上述絕緣層上之導體層，且於上述開口部之壁面形成有突起；在至少一部位，於鄰接之上述電子器件之間伸入上述突起之前端。
本發明之配線板之製造方法包含：準備基板；在上述基板上，形成於壁面具有突起之開口部；在至少一部位，以於鄰接之電子器件之間伸入上述突起之前端之方式，將複數個電子器件配置於1個上述開口部中；於上述基板上及上述電子器件上形成絕緣層；及於上述絕緣層上形成導體層。
根據本發明，例如在將複數之電子器件收納於1個開口部之情形下，可抑制電子器件之位置偏移。又，根據本發明，除該效果外或替代該效果，有可發揮使內置於配線板之電子器件之電性連接之可靠性提高之效果之情形。
以下，就本發明之實施形態，一面參照圖面一面詳細說明。另，圖中，箭頭Z1、Z2分別指相當於配線板之主表面(正反面)之法線方向之配線板之積層方向(或配線板之厚度方向)。另一方面，箭頭X1、X2及Y1、Y2分別指與積層方向正交之方向(或各層之側方)。配線板之主表面為X-Y平 面。又，配線板之側面為X-Z平面或Y-Z平面。
將相反之朝向法線方向之2個主表面稱為第1面或第3面(Z1側之面)、第2面或第4面(Z2側之面)。將在積層方向上，靠近核心之側稱為下層(或內層側)，將距離核心較遠之側稱為上層(或外層側)。正上方意味Z方向(Z1側或Z2側)。平面形狀若無特別指定，意味X-Y平面之形狀。
導體層係由一個至複數個導體圖案構成之層。導體層既有包含構成電性電路之導體圖案，例如配線(亦包含接地)、焊墊、或焊盤等之情形，亦有包含不構成電性電路之面狀之導體圖案等之情形。
開口部中，除孔或槽以外，亦包含缺口或切割線等。孔並不限於貫通孔，亦包含非貫通之孔，稱為孔。孔中包含導通孔及通孔。以下，將形成於導通孔內(壁面或底面)之導體稱為通道導體，將形成於通孔內(壁面)之導體稱為通孔導體。
電鍍，除電解電鍍等之濕式電鍍之外，亦包含PVD(Physical Vapor Deposition：物理氣相沉積)或CVD(Chemical Vapor Deposition：化學氣相沉積)等之乾式電鍍。
「包圍」，除了以無切割線之環完全閉合1個區域之外，亦包含以有一部份切割線之環包圍1個區域等。所謂環，是指將線之兩端連結而形成之平面圖形，不僅圓，多角形等亦包含於環。
「準備」中，除購入材料或零件自行製造之外，亦包含購入完成品而使用等。
「電子器件配置於開口部」，除電子器件之整體完全被收納於開口部之外，亦包含僅將電子器件之一部份配置於開口部。
以下，就將本發明具體化之實施形態，一面參照圖面一面詳細說明。
本實施形態之配線板10，如圖1所示，具有基板100(絕緣基板)、絕緣層101及102(層間絕緣層)、導體層110及120、電子零件200a及200b(電子器件)、及防焊劑11、12。電子零件200a及200b分別內置於配線板10中。另，本實施形態之配線板10為剛性配線板。但配線板10亦可為可撓性配線板。以下，將基板100之正反面(2個主表面)之一方稱為第1面F1，將另一方稱為第2面F2。又，將電子零件200a及200b之正反面(2個主表面)中朝向與第1面F1相同方向之面稱為第3面F3，將另一方稱為第4面F4。
基板100具有絕緣性，為配線板10之核心基板。藉由基板100(核心基板)上形成有通孔300a，通孔300a內填充有導體(例如鍍銅)，而形成通孔導體300b。通孔導體300b之形狀例如為沙漏狀(鼓狀)。即，通孔導體300b具有縮頸部300c，通孔導體300b之寬度，隨著自第1面F1靠近縮頸部300c逐漸變小，又，隨著自第2面F2靠近縮頸部300c逐漸變小。然而並不限於此，通孔導體300b之形狀為任意，例如可為大致圓柱。
基板100之第1面F1上形成有導體層301，基板100之第2面F2上形成有導體層302。導體層301、302中分別包含通 孔導體300b之焊盤。導體層301與導體層302係經由通孔導體300b而相互電性連接。
基板100具有貫通基板100之開口部。詳細而言，基板100上形成有作為開口部之腔室R10。腔室R10中收納有電子零件200a及200b。本實施形態中，腔室R10包含貫通基板100之孔。電子零件200a及200b分別藉由配置於腔室R10，而位於基板100之側方(X方向或Y方向)。即，本實施形態中，於1個開口部(腔室R10)內配置有複數個電子器件(電子零件200a及200b)。又，本實施形態中，電子零件200a及200b之各者之大致整體被完全收納於腔室R10中。然而並不限於此，亦可僅將電子零件200a及200b之一部份配置於腔室R10中。
圖2顯示將電子零件200a及200b收納於基板100(核心基板)之腔室R10之狀態。另，圖1相當於圖2之A-A剖面圖，圖3相當於圖2之B-B剖面圖。
如圖2所示，腔室R10之兩端(第1面F1側及第2面F2側)之開口形狀雖分別大致呈長方形狀，但藉由於腔室R10(開口部)之壁面形成有突起(突起部P21及P22)，其一部份收縮。
腔室R10之壁面包含：非突起部之壁面F11、F12；突起部P21之前端面F21；及突起部P22之前端面F22。突起部P21與突起部P22，形成於將腔室R10大致二等分之位置之對向之壁面，且前端彼此相對成對。因突起部P21及P22，腔室R10之寬度變窄，且腔室R10之空間區分為用以收納電子零件200a之空間與用以收納電子零件200b之空間。本 實施形態中，突起部P21及P22係形成於將腔室R10(開口部)大致等分(例如大致二等分)之位置之對向之壁面。且，由突起部P21及P22區分之空間之各者中收納有電子器件(電子零件200a或200b)。
本實施形態中，電子零件200a及200b之各者被腔室R10之壁面(基板100之切斷面)包圍。電子零件200a被非突起部之壁面F11、突起部P21之前端面F21、及突起部P22之前端面F22包圍。電子零件200b被非突起部之壁面F12、突起部P21之前端面F21、及突起部P22之前端面F22包圍。
本實施形態中，如圖4A所示，於鄰接之電子零件200a及200b之間(圖4A中以一點鏈線表示之區域R2)，伸入有突起部P21之前端P201及突起部P22之前端P202。藉此，在將電子零件200a及200b互相靠近之力起作用之情形下，向電子零件200a及200b之靠近方向之移動會被突起部P21、P22限制。因此，電子零件200a與電子零件200b變得難以接觸。其結果，具有側面電極之電子零件200a及200b間之短路(導通)受到抑制。另，如圖4B所示，在將電子零件200a與電子零件200b例如於Y方向上錯開而配置之情形，藉由於鄰接之電子零件200a及200b之間(圖4B中以一點鏈線表示之區域R2)伸入突起部P21之前端P201及突起部P22之前端P202，亦可得到相同之效果。
本實施形態中，突起部P21及P22之平面形狀分別為喇叭形。突起部P21及P22分別具有朝向前端寬度變窄、且其寬度變窄之程度越靠近前端越小之裙部，與長方形狀之前端 部。具有如此之形狀之突起部P21及P22在雷射加工性、零件安裝性、及強度之點上優異。然而並不限於此，突起部P21及P22之形狀為任意(例如，參照後述之圖25~圖30)。
突起部P21之前端面F21及突起部P22之前端面F22分別包含基板100之切斷面。本實施形態中，前端面F21、F22包含藉由雷射形成之切斷面。然而並不限於此，例如前端面F21、F22亦可包含藉由模具形成之切斷面。又，亦可將突起部P21及P22與基板100分開設置(例如，參照後述之圖37)。
本實施形態中，腔室R10之壁面(非突起部之壁面F11、F12、突起部P21之前端面F21、及突起部P22之前端面F22)包含錐形面。本實施形態中，如圖3所示，基板100之第1面F1與腔室R10之壁面(錐形面)之角度θ11、θ12為鈍角。因此，腔室R10之壁面越朝向第2面F2側(Z2側)，越會向腔室R10之內側突出。
本實施形態中，包圍電子零件200a、200b(電子器件)之各者之腔室R10之壁面(基板100之切斷面)之全體包含錐形面。藉此，即使電子零件200a及200b相互靠近，如圖5A所示，其移動仍被突起部P21及P22限制，且根據突起部P21之前端面F21或突起部P22之前端面F22之坡，電子零件200a及200b中，向使兩者間隔之方向之力起作用。又，即使電子零件200a及200b向腔室R10之外部凸出，如圖5B所示，其移動仍被非突起部之壁面F11、F12限制，且根據非突起部之壁面F11或F12之坡，電子零件200a及200b中，向 腔室R10之內側之力起作用。其結果，不易產生電子零件200a及200b之位置偏移。
又，腔室R10之一端(Z1側)之開口面積較另一端(Z2側)之開口面積更大。因此，易自基板100之第1面F1側(Z1側)將電子零件200a、200b裝入腔室R10。
本實施形態中，突起部P21，如圖3所示，接近腔室R10(區域R2)，且具有緣部P211。又，突起部P22，接近腔室R10(區域R2)，且具有緣部P221。本實施形態中，緣部P211及P221分別呈錐形。然而並不限於此，突起部P21及P22中，緣部P211、P221亦可不為錐形(例如，參照後述之圖31A)。
此處，顯示圖2~圖4B中所示之各尺寸之較佳之值之一例。
腔室R10之長度方向(X方向)之寬度D1約為2160 μm，腔室R10之短方向(Y方向)之寬度D2約為580 μm。
電子零件200a或200b與腔室R10之間隙約為80 μm。電子零件200a與電子零件200b之距離(區域R2之寬度)在約80~100 μm之範圍中。
突起部P21之寬度D31在約80~100 μm之範圍中為宜。其中較佳之一例中，突起部P21之寬度D31約為80 μm，裙部之寬度D311約為30 μm，前端部之寬度D312約為20 μm。突起部P21之突出量D32約為125 μm。其中，裙部之長度D321約為40 μm，前端部之長度D322約為85 μm。又，緣部P212之寬度D34約為25 μm。突起部P22之各尺寸例如與 突起部P21相同。然而並不限於此，亦可將突起部P21與突起部P22設為互不相同之尺寸。
基板100之第1面F1與突起部P21之前端面F21之角度θ11約為125°。又，基板100之第1面F1與突起部P22之前端面F22之角度θ12約為125°。
突起部P21之前端P201與突起部P22之前端P202之空隙之寬度D33約為330 μm。寬度D33宜較電子零件200a或200b之短方向(Y方向)之寬度D22窄。若為如此之尺寸，則電子零件200a與電子零件200b相互靠近會有位於兩者之間之突起部P21、P22予以阻礙，故電子零件200a與電子零件200b變得難以接觸。
本實施形態中，腔室R10之電子零件200a及200b與基板100之間(區域R1)、及電子零件200a與電子零件200b之間(區域R2)中分別填充有絕緣體101a。本實施形態中，絕緣體101a包含構成上層之絕緣層101(詳細而言為樹脂絕緣層)之絕緣材料(詳細而言為樹脂)(更詳細而言，參照後述之圖17)。絕緣體101a具有較基板100及電子零件200a、200b之任一者更大之熱膨脹係數。絕緣體101a將電子零件200a及200b之周圍完全覆蓋。藉此，電子零件200a及200b受絕緣體101a(樹脂)保護，且固定於特定之位置。
絕緣層101形成於基板100之第1面F1上及電子零件200a及200b之第3面F3上。絕緣層102形成於基板100之第2面F2上及電子零件200a及200b之第4面F4上。絕緣層101封塞腔室R10(孔)之一方(第1面F1側)之開口，絕緣層102封塞腔室 R10(孔)之另一方(第2面F2側)之開口。導體層110形成於絕緣層101上，導體層120形成於絕緣層102上。本實施形態中，導體層110及120為最外層。然而並不限於此，可積層更多之層間絕緣層及導體層。
導體層110為第1面F1側之最外之導體層，導體層120為第2面F2側之最外之導體層。導體層110、120上分別形成有防焊劑11、12。然而，防焊劑11、12上分別形成有開口部11a、12a。因此，導體層110之特定之部位(位於開口部11a之部位)未被防焊劑11覆蓋而露出，成為焊墊P11。又，導體層120之特定之部位(位於開口部12a之部位)成為焊墊P12。焊墊P11成為例如用以與其他之配線板電性連接之外部連接端子，焊墊P12成為例如用以安裝電子零件之外部連接端子。然而並不限於此，焊墊P11、P12之用途為任意。
本實施形態中，焊墊P11、P12於其表面上具有例如包含Ni/Au膜之耐蝕層。耐蝕層可利用電解電鍍或濺鍍等形成。又，亦可藉由進行OSP處理，形成包含有機保護膜之耐蝕層。另，耐蝕層並非必須之構成，若無必要可放棄。
本實施形態中，焊墊P11、P12(外部連接端子)位於電子零件200a或200b(電子器件)之正上方。由於在本實施形態之配線板10上，不易產生內置於配線板10之電子器件之位置偏移，故利用通道導體(例如通道導體321b、322b)等，易以較高之可靠性將該等電子器件之電極與配置於其正上方之外部連接端子電性連接。
絕緣層101上形成有孔313a(導通孔)，絕緣層102上形成有孔321a、322a、323a(導通孔)。藉由於孔313a、321a、322a、323a內分別填充有導體(例如銅之電鍍)，各孔內之導體分別成為通道導體313b、321b、322b、323b(填充導體)。
通道導體321b及322b分別自基板100之第2面F2側，電性連接於電子零件200a或200b之電極210及220。如此，本實施形態中，電子零件200a及200b係自單面連接於通道導體。以下，將該構造稱為單面通道構造。
根據上述單面通道構造，電子零件200a或200b之電極210、220與絕緣層102上之導體層120係經由通道導體321b或322b，而相互電性連接。如此之構造中，由於內層形成有電性連接，故有利於小型化。
孔313a、323a分別到達通孔導體300b，通道導體313b、323b自基板100之第1面F1側或第2面F2側電性連接於通孔導體300b。通道導體313b及323b分別配置於通孔導體300b之正上方。且，基板100之第1面F1上之導體層301與絕緣層101上之導體層110係經由通道導體313b而相互電性連接，又，基板100之第2面F2上之導體層302與絕緣層102上之導體層120係經由通道導體323b而相互電性連接。
本實施形態中，通道導體313b、323b及通孔導體300b任一者均為填充導體，且該等堆積於Z方向。如此之堆積構造有利於小型化。
電子零件200a及200b分別包含晶片電容器。具體而言， 電子零件200a及200b分別例如如圖6所示，為晶片型之MLCC(積層陶瓷．電容器)，且具有電容器主體201與X-Z剖面為U字狀之電極210及220。電容器主體201係令複數個介電層231~239與複數個導體層211~214及221~224交替積層而構成。介電層231~239分別例如包含陶瓷。電極210及220分別形成於電容器主體201之兩端部。電容器主體201自下表面(第4面F4側之面)至側面、且上表面(第3面F3側之面)，被電極210及220覆蓋。此處，電極210包含：覆蓋電容器主體201之上表面之一部份之上部210a；覆蓋電容器主體201之側面整體之側部210b；及覆蓋電容器主體201之下表面之一部份之下部210c。又，電極220包含：覆蓋電容器主體201之上表面之一部份之上部220a；覆蓋電容器主體201之側面整體之側部220b；及覆蓋電容器主體201之下表面之一部份之下部220c。
位於電極210與電極220之間之電容器主體201之中央部，如圖6所示，由於未被電極210、220覆蓋，從而使介電層231、239(陶瓷)露出，故比較地強度變弱。然而，在有電子零件200a及200b安裝(內置)於配線板10中之狀態下，由於電容器主體201之中央部被絕緣體101a(樹脂)等覆蓋，故認為電容器主體201受絕緣體101a等保護。
此處，顯示圖7中所示之各尺寸之較佳之值之一例。
電子零件200a之長度方向(X方向)之寬度D21約為1000 μm，電子零件200a之短方向(Y方向)之寬度D22約為500 μm。電極210之上部210a或下部210c之寬度D23約為230 μm。電極220之尺寸例如與電極210相同。電子零件200b之尺寸例如與電子零件200a相同。
通道導體321b或322b之間距D24例如約為770 μm。
本實施形態中，基板100、絕緣層101、102、防焊劑11、12、及電子零件200a、200b之形狀分別為例如矩形板狀。然而並不限於此，該等基板100等之形狀為任意。
基板100之厚度例如約為100 μm。電子零件200a、200b之厚度(包含直至電極之厚度)分別約為150 μm。配線板10之厚度(自防焊劑11至防焊劑12之厚度)例如約為290 μm。
基板100例如包含使玻璃布(心材)含浸於環氧樹脂者(以下，稱為環氧玻璃)。心材係熱膨脹率較主材料(本實施形態中為環氧樹脂)小之材料。作為心材，認為例如為玻璃纖維(例如玻璃布或玻璃不織布)、芳族聚醯胺纖維(例如芳族聚醯胺不織布)、或氧化矽填充劑等之無機材料為宜。然而，基板100之材料基本上為任意。例如可替代環氧樹脂，使用聚酯樹脂、雙馬來醯亞胺三嗪樹脂(BT樹脂)、醯亞胺樹脂(聚醯亞胺)、苯酚樹脂、或烯丙基化苯醚樹脂(A-PPE樹脂)等。基板100可包含含異種材料之複數之層。
本實施形態中，絕緣層101及102之各者係將心材含浸於樹脂中而形成。藉由絕緣層101及102包含含有心材之樹脂，不易於絕緣層101及102中形成凹坑，且可抑制形成於絕緣層101及102上之導體圖案之斷線。絕緣層101、102例如包含環氧玻璃。然而並不限於此，例如絕緣層101、102亦可包含未含有心材之樹脂。又，絕緣層101、102之材料 基本上為任意。例如可替代環氧樹脂，使用聚酯樹脂、雙馬來醯亞胺三嗪樹脂(BT樹脂)、醯亞胺樹脂(聚醯亞胺)、苯酚樹脂、或烯丙基化苯醚樹脂(A-PPE樹脂)等。各絕緣層可包含含異種材料之複數個層。
通道導體313b、321b、322b、323b之各者例如包含鍍銅。該等通道導體313b等之形狀為以自基板100(核心基板)或電子零件200a、200b向上層擴徑之方式錐形化之錐形圓柱(圓錐台)。然而並不限於此，通道導體之形狀為任意。
導體層110包含銅箔(下層)與鍍銅(上層)，導體層120包含銅箔(下層)與鍍銅(上層)。導體層110、120例如具有構成電性電路之配線、焊盤、及用以提高配線板10之強度之面狀圖案等。
另，各導體層及各通道導體之材料，若為導體則為任意，金屬與非金屬皆可。各導體層及各通道導體可包含含異種材料之複數個層。
本實施形態之配線板10中，於開口部(腔室R10)之壁面上形成有突起(突起部P21及P22)，鄰接之電子器件(電子零件200a及200b)之間伸入有該突起之前端(參照圖4A及圖4B)。因此，在將複數個電子器件收納於1個開口部之情形下，可抑制電子器件之位置偏移。又，藉由抑制電子器件之位置偏移，可提高內置於配線板10中之電子器件之電性連接(例如通道連接)之可靠性。又，由於在一個開口部中電子器件彼此變得不易接觸，故可抑制具有側面電極之電子器件間之短路。
本實施形態之配線板10內置複數個電子器件。配線板10中，由於在1個開口部中收納有複數個電子器件，故相較於在1個開口部中收納有1個電子器件之情形，為內置複數個電子器件所需之空間較少，從而有利於小型化。因此，容易實現具有高精度配線之CSP(Chip Size Package：晶片尺寸封裝)。又，容易實現具有大電容之電容器功能之電子零件內置基板，從而亦容易實現高頻率動作時之電壓下降之影響較小之CSP等。
以下，參照圖8等，就配線板10之製造方法進行說明。圖8係顯示本實施形態之配線板10之製造方法之概略之內容及程序之流程圖。
在步驟S11中，形成包含基板100等之核心部。
具體而言，如圖9A所示，作為原材料準備兩面覆銅積層板1000。兩面覆銅積層板1000包含：基板100(核心基板)；形成於基板100之第1面F1上之銅箔1001；及形成於基板100之第2面F2上之銅箔1002。本實施形態中，在該階段，基板100包含完全硬化狀態之環氧玻璃。
接著，如圖9B所示，例如使用CO2 雷射，藉由自第1面F1側將雷射照射至兩面覆銅積層板1000而形成孔1003a，藉由自第2面F2側將雷射照射至兩面覆銅積層板1000而形成孔1003b。孔1003a與孔1003b在X-Y平面上形成於大致相同之位置，最終連結，成為貫通兩面覆銅積層板1000之通孔300a。通孔300a之形狀例如為沙漏狀(鼓狀)。孔1003a與孔1003b之邊界相當於縮頸部300c(圖1)。相對於第1面F1之 雷射照射與相對於第2面F2之雷射照射可同時進行，亦可單面單面地進行。形成通孔300a之後，較好為對通孔300a進行除污。藉由除污，抑制不需要之導通(短路)。又，為提高雷射光之吸收效率，可在雷射照射前黑化處理銅箔1001、1002之表面。另，通孔300a之形成亦可以鑽孔器或蝕刻等雷射以外之方法進行。然而，若為雷射加工，則易進行微細之加工。
接著，例如利用面板電鍍法，如圖9C所示，在銅箔1001、1002上及通孔300a內，例如形成銅之電鍍1004。具體而言，首先進行無電解電鍍，接著使用電鍍液，將該無電解電鍍膜作為屏蔽層進行電解電鍍，藉此形成電鍍1004。藉此，於通孔300a中填充電鍍1004，從而形成通孔導體300b。
接著，例如使用抗蝕劑及蝕刻液，進行形成於基板100之第1面F1及第2面F2之各導體層之圖案化。具體而言，以具有對應導體層301、302之圖案之抗蝕劑覆蓋各導體層，且將各導體層之未被抗蝕劑覆蓋之部份(抗蝕劑之開口部中露出之部份)以蝕刻除去。藉此，如圖9D所示，於基板100之第1面F1、第2面F2上分別形成導體層301、302。其結果，配線板10(圖1)之核心部完成。本實施形態中，導體層301及302分別包含例如銅箔(下層)、無電解鍍銅(中間層)、及電解鍍銅(上層)之3層構造。
另，蝕刻並不限於濕式，亦可為乾式。又，認為根據需要，較好為利用蝕刻等粗化導體層301及302之表面。又， 亦可在導體層301或302上，形成後步驟(配置電子零件200a、200b之步驟等)中使用之對準標記。
接著，在圖8之步驟S12中，例如如圖10所示，自第1面F1側將雷射光照射至基板100而形成腔室R10。具體而言，例如如圖11A所示，藉由以描繪腔室R10之形狀(參照圖2)之方式照射雷射光，將基板100之對應腔室R10之區域R100自其周圍之部份切下。雷射之照射角度例如為相對於基板100之第1面F1大致垂直之角度。
在上述雷射光之照射前，可行的是，例如如圖11B所示對應腔室R10之形狀，或如圖11C所示沿著雷射照射路，除去基板100上之導體層301。藉由如此，使腔室R10之位置及形狀變得明確，故雷射照射之對準變得容易。
利用上述雷射光之照射，如圖12所示，形成腔室R10。本實施形態中，藉由自第1面F1側將光照射至基板100，越朝向第2面F2側雷射之加工量越減少，腔室R10以自第1面F1越朝向第2面F2側寬度越小之方式形成。其結果，基板100之切斷面成錐形面。又，本實施形態中，藉由如圖11A所示般使雷射光移動，於腔室R10之壁面上形成突起部P21及P22(參照圖2)。本實施形態中，腔室R10之壁面之全部(除非突起部之壁面F11及F12之外，亦包含突起部P21及P22之前端面)包含基板100之切斷面(錐形面)。
如此形成之腔室R10成為電子零件200a、200b之收納空間。本實施形態中，由於係利用雷射形成腔室R10，故容易獲得具有包含錐形面之壁面之腔室R10。然而，腔室 R10之形成方法並不限於雷射而為任意，例如亦可以模具形成。
接著，在圖8之步驟S13中，將電子零件200a、200b配置於基板100之腔室R10中。
具體而言，如圖13所示，將例如包含PET(聚乙烯對苯二酸酯)之載具1005設置於基板100之單側(例如第2面F2)。藉此，用載具1005封塞腔室R10(孔)之一方之開口。本實施形態中，載具1005包含黏著片(例如膠帶)，在基板100側具有黏著性。載具1005例如係利用層壓而與基板100之第2面F2側(導體層302等)接著。
接著，如圖14所示，自與腔室R10(孔)之經封塞之開口相反側(Z1側)，使電子零件200a及200b進入腔室R10。電子零件200a及200b係分別利用例如零件安裝機放入腔室R10。例如電子零件200a及200b分別利用真空夾頭等予以保持，搬運至腔室R10之上方(Z1側)後，自其處沿著鉛直方向下降，進入腔室R10。藉此，如圖15所示，於載具1005(黏著片)上載置電子零件200a及200b。
接著，在圖8之步驟S14中，如圖16所示，在與腔室R10(孔)之經封塞之開口相反側(Z1側)，即基板100之第1面F1上及電子零件200a、200b之第3面F3上，形成半硬化狀態之絕緣層101。再者，在絕緣層101上，形成銅箔1006。絕緣層101例如包含具有熱硬化性之環氧樹脂之半固化片。接著，如圖17所示，藉由在半硬化之狀態下加壓絕緣層101，使樹脂自絕緣層101流出而流入至腔室R10中。藉 此，如圖18所示，於腔室R10中之電子零件200a及200b與基板100之間(區域R1)、及電子零件200a與電子零件200b之間(區域R2)中分別填充絕緣體101a(構成絕緣層101之樹脂)。
於腔室R10中填充絕緣體101a後，進行該填充樹脂(絕緣體101a)與電子零件200a、200b之暫時熔著。具體而言，利用加熱使填充樹脂顯現出可支持電子零件200a、200b之程度之保持力。藉此，利用填充樹脂支持被支持於載具1005上之電子零件200a、200b。其後，除去載具1005。
另，該階段中，絕緣體101a(填充樹脂)及絕緣層101僅為半硬化，並未完全硬化。然而並不限於此，例如，亦可在該階段使絕緣體101a及絕緣層101完全硬化。
接著，在圖8之步驟S15中，在基板100之第2面F2側進行堆疊。
具體而言，如圖19所示，在基板100之第2面F2上，形成絕緣層102及銅箔1007。電子零件200a、200b之電極210及220分別被絕緣層102覆蓋。例如利用加壓，使絕緣層102在半固化之狀態下接著於基板100後，進行加熱使絕緣層101、102各者硬化。本實施形態中，由於在除去黏著片(載具1005)後，使填充於腔室R10中之樹脂硬化，故可同時進行絕緣層101、102之硬化。且，由於藉由同時進行兩面之絕緣層101、102之硬化可抑制基板100之彎曲，故易薄化基板100。
接著在圖8之步驟S16中，形成通道導體及導體層。
詳細而言，如圖20所示，例如利用雷射，在絕緣層101及銅箔1006上形成孔313a(導通孔)，在絕緣層102及銅箔1007上形成孔321a~323a(分別為導通孔)。孔313a貫通銅箔1006及絕緣層101，孔321a~323a之各者貫通銅箔1007及絕緣層102。且，孔321a到達至電子零件200a之電極210或220，孔322a到達至電子零件200b之電極210或220。又，孔313a及323a之各者到達至通孔導體300b之正上方之導體層301、302。其後，根據需要，進行除污。
接著，例如利用化學電鍍法，在銅箔1006、1007上及孔313a及321a~323a內，形成例如銅之無電解電鍍膜1008、1009(參照圖21)。另，在無電解電鍍前，例如可利用沉浸，使包含鈀等之觸媒吸附於絕緣層101、102之表面。
接著，利用光微影技術或印刷等，分別在第1面F1側之主表面(無電解電鍍膜1008上)，形成具有開口部1010a之電鍍光阻層1010，又，在第2面F2側之主表面(無電解電鍍膜1009上)，形成具有開口部1011a之電鍍光阻層1011(參照圖21)。開口部1010a、1011a分別具有對應導體層110、120(圖22)之圖案。
接著，如圖21所示，例如利用圖案電鍍法，在電鍍光阻層1010、1011之開口部1010a、1011a上，分別形成例如銅之電解電鍍1012、1013。具體而言，在陽極連接作為電鍍材料之銅，在陰極連接作為被電鍍材料之無電解電鍍膜1008、1009，且沉浸於電鍍液中。其後，於兩極間施加直流電壓而使電流流動，從而在無電解電鍍膜1008、1009之 表面使銅析出。藉此，於孔313a及321a~323a中分別填充有無電解電鍍膜1008、1009及電解電鍍1012、1013，且形成有例如包含銅之電鍍之通道導體313b及321b~323b。
其後，例如利用特定之剝離液，除去電鍍光阻層1010及1011，接著除去不需要之無電解電鍍膜1008、1009及銅箔1006、1007，藉此，如圖22所示，形成導體層110及導體層120。
另，用於電解電鍍之屏蔽層不限於無電解電鍍膜，可替代無電解電鍍膜1008、1009，將濺射膜等用作屏蔽層。
其後，在圖8之步驟S17中，在絕緣層101、102上分別形成具有開口部11a之防焊劑11、具有開口部12a之防焊劑12(參照圖1)。導體層110、120各者除位於開口部11a、12a之特定之部位(焊墊P11、P12等)外，被防焊劑11、12覆蓋。防焊劑11及12例如可利用網版印刷、噴塗、滾塗、或層壓等形成。
接著，利用電解電鍍或濺鍍等，在導體層110、120上，具體而言在未被防焊劑11、12覆蓋之焊墊P11、P12(參照圖1)之表面上，分別形成例如包含Ni/Au膜之耐蝕層。又，亦可藉由進行OSP處理，形成包含有機保護膜之耐蝕層。
如此，在基板100之第1面F1上，形成包含絕緣層101及導體層110之堆疊部，在基板100之第2面F2上，形成包含絕緣層102及導體層120之堆疊部。其結果，本實施形態之配線板10(圖1)完成。其後，若有必要，則進行電子零件 200a、200b之電性測試(電容值及絕緣性等之校對)。
本實施形態之製造方法應用於配線板10之製造。若為如此之製造方法，則認為可得到低成本而良好之配線板10。
本實施形態之配線板10例如可與電子零件或其他之配線板電性連接。例如如圖23所示，可利用焊錫等，在配線板10之焊墊P12上安裝電子零件400(例如IC晶片)。又，可利用焊墊P11，將配線板10安裝於另一配線板500(例如母板)上。本實施形態之配線板10例如可用作移動電話之電路基板。
以上，雖就本發明之實施形態之配線板及其製造方法進行了說明，但本發明並不限定於上述實施形態。例如亦可如以下般變化而實施。
電子零件200a、200b及腔室R10之形狀為任意。例如如圖24所示，腔室R10之開口形狀可為大致橢圓。電子零件200a、200b之平面形狀、及腔室R10之開口形狀可為大致圓(大致真圓)，又，亦可為大致正方形、大致正六角形、大致正八角形等大致長方形以外之大致多角形。另，多角形之角之形狀為任意，例如可為大致直角、銳角、鈍角、帶弧度。
突起部P21及P22之形狀亦為任意。
例如如圖25所示，突起部P21及P22之平面形狀可為燒瓶形。圖25之例中，突起部P21及P22分別具有寬度以一定之比例向前端變窄之裙部、與長方形狀之前端部。具有如此之形狀之突起部P21及P22在雷射加工性及強度之點上優 異。較佳之一例中，突起部P21之寬度D31約為80 μm，裙部之寬度D311約為30 μm，前端部之寬度D312約為20 μm。突起部P21之突出量D32約為125 μm。其中，裙部之長度D321約為40 μm，前端部之長度D322約為85 μm。突起部P22之各尺寸例如與突起部P21相同。
例如如圖26所示，突起部P21及P22之平面形狀可為四角形(例如長方形)。圖26之例中，突起部P21及P22分別跨整體具有大致一定之寬度。具有如此形狀之突起部P21及P22在雷射加工性及零件安裝性之點上優異。較佳之一例中，突起部P21之寬度D31約為20 μm，突起部P21之突出量D32約為290 μm。另一較佳之一例中，突起部P21之寬度D31約為20 μm，突起部P21之突出量D32約為125 μm。突起部P22之各尺寸例如與突起部P21相同。
例如如圖27所示，突起部P21及P22之平面形狀可為楔形(例如台形)。圖27之例中，突起部P21及P22分別跨整體，寬度以一定之比例向前端變窄。具有如此之形狀之突起部P21及P22在雷射加工性及強度之點上優異。較佳之一例中，突起部P21之寬度D31約為40 μm，裙部之寬度D311約為10 μm，前端部之寬度D312約為20 μm，突起部P21之突出量D32約為125 μm。另一較佳之一例中，突起部P21之寬度D31約為60 μm，裙部之寬度D311約為20 μm，前端部之寬度D312約為20 μm，突起部P21之突出量D32約為125 μm。另一較佳之一例中，突起部P21之寬度D31約為80 μm，裙部之寬度D311約為30 μm，前端部之寬度D312約為 20 μm，突起部P21之突出量D32約為125 μm。突起部P22之各尺寸例如與突起部P21相同。
圖27之例中，雖突起部P21及P22寬度分別以一定之比例變窄，但並不限於此，寬度變窄之程度，亦可越靠近前端越小。又，如圖28所示，前端P201及P202亦可為尖銳。圖28之例中，突起部P21及P22之平面形狀成三角形。
例如如圖29所示，突起部P21及P22之平面形狀為大致半圓狀，其等之前端P201及P202亦可帶弧度。又，例如如圖30所示，突起部P21及P22之平面形狀為大致W狀，突起部P21及P22之各者可具有複數個前端P201或P202。
例如如圖31A所示，突起部P21之緣部P211及突起部P22之緣部P221可不呈錐形。又，例如如圖31B所示，可於突起部P21之緣部P211及突起部P22之緣部P221中形成階差。又，例如如圖31C所示，可於突起部P21之緣部P211及突起部P22之緣部P221中形成階差，且其一部份(例如下階)呈錐形。又，例如如圖31D所示，不僅緣部，突起部P21及P22之整體亦可呈錐形。
配置於腔室R10(開口部)之電子器件之配置為任意。例如如圖32所示，可將電子零件200a及200b並列於短方向。
配置於腔室R10(開口部)之電子器件之個數，若為複數則為任意。
例如如圖33所示，可將3個電子零件200a、200b、200c收納於腔室R10。圖33之例中，鄰接之電子零件200a與電子零件200b之間，及鄰接之電子零件200b與電子零件200c 之間，分別伸入有成對之突起(突起部P21及P22)之前端。突起部P21與突起部P22形成於將腔室R10大致三等分之位置之對向之壁面，且前端彼此相對而成對。由於突起部P21及P22，腔室R10之寬度變窄，腔室R10之空間區分為用以收納電子零件200a~200c之3個空間。電子零件200a被非突起部之壁面F11、突起部P21之前端面F21及突起部P22之前端面F22包圍。又，電子零件200b被非突起部之壁面F12、突起部P21之前端面F21及突起部P22之前端面F22包圍。又，電子零件200c被非突起部之壁面F13、突起部P21之前端面F21及突起部P22之前端面F22包圍。
例如如圖34或圖35所示，可將4個電子零件200a、200b、200c、200d收納於腔室R10。圖34或圖35之例中，鄰接之電子零件200a與電子零件200b之間伸入有突起部P21之前端，鄰接之電子零件200b與電子零件200c之間伸入有突起部P22之前端，鄰接之電子零件200c與電子零件200d之間伸入有突起部P23之前端，鄰接之電子零件200d與電子零件200a之間伸入有突起部P24之前端。
圖34之例中，電子零件200a~200d被腔室R10之壁面(基板100之切斷面)包圍。然而，電子零件200a~200d之各者未被腔室R10之壁面包圍。與此相對，圖35之例中，藉由於電子零件200a~200d之間設置有作為基板100之一部份之孤立島狀之區塊P30，電子零件200a~200d之各者被基板100之切斷面包圍。詳細而言，電子零件200a被非突起部之壁面F11、突起部P21之前端面F21、突起部P24之前端面 F24、及區塊P30之側面F30包圍。又，電子零件200b被非突起部之壁面F12、突起部P21之前端面F21、突起部P22之前端面F22、及區塊P30之側面F30包圍。又，電子零件200c被非突起部之壁面F13、突起部P22之前端面F22、突起部P23之前端面F23、及區塊P30之側面F30包圍。又，電子零件200d被非突起部之壁面F14、突起部P23之前端面F23、突起部P24之前端面F24、及區塊P30之側面F30包圍。藉由電子零件200a~200d之各者被基板100之切斷面包圍，可更加確實地抑制電子零件200a~200d之位置偏移。
一對突起係形成於腔室R10(開口部)之對向之壁面，前端彼此無須相對。例如如圖36所示，可行的是，於腔室R10之壁面上僅形成有突起部P21，於對向之壁面上未形成有突起。在至少一部位上，若鄰接之電子器件之間有突起之前端伸入，則可謀求鄰接之電子器件間之短路防止。
上述實施形態中，雖係作為基板100之一部份而形成突起，但亦可與基板100分開地形成突起。例如如圖37所示，可分別形成基板100與突起部P21、P22，然後利用接著劑等，將突起部P21、P22連接於腔室R10之壁面(基板100之切斷面)。
上述實施形態中，關於電子零件200a、200b雖具有單面通道構造，但並不限定於此。例如如圖38所示，亦可為在電子零件200a、200b之兩側具有電性連接於電子零件200a、200b之電極210、220上之通道導體311b、312b、321b、322b之配線板。
內置於配線板10者並不限於電容器，亦可為其他之電子零件。例如如圖39A所示，亦可將包含電感器之電子零件601a與包含電容器之電子零件601b收納於1個腔室R10中。藉由於鄰接之電子零件601a及601b之間伸入突起部P21之前端P201及突起部P22之前端P202(參照圖4A、圖4B)，可抑制電子零件601a及601b間之短路(導通)。
電子零件601a，例如如圖39B所示，包含2個1捲繞電感器。各電感器係根據4層之導體圖案，以螺旋狀、且俯視大致環狀(詳細而言，大致四角形狀)形成。且，該等電感器相互並聯連接。
內置於配線板10者並不限於電子零件，可為其他之配線板。例如如圖40所示，配線板602a及602b亦可收納於1個腔室R10中。藉由於鄰接之配線板602a及602b之間伸入突起部P21之前端P201及突起部P22之前端P202(參照圖4A、圖4B)，可抑制配線板602a及602b間之短路(導通)。
配線板602a之焊墊(外部連接端子)係經由通道導體311b、321b，與導體層110、120電性連接。配線板602b之焊墊(外部連接端子)係經由通道導體312b、322b，與導體層110、120電性連接。配線板602a及602b，較好的是，例如藉由各導體層具有精細之導體圖案，或藉由導體層間之層間絕緣層變薄，以較配線板10更高之密度具有導體。
上述實施形態中，雖顯示了在核心基板之兩側具有導體層之兩面配線板(配線板10)，但並不限於此。例如如圖41所示，亦可為僅在核心基板(基板100)之單側具有導體層之 單面配線板。圖41之例中，包含IC晶片之電子零件603a及603b係收納於1個腔室R10中。
又，例如如圖41所示，腔室R10(電子零件200a、200b之收納空間)亦可為未貫通基板100之孔(凹部)。
上述實施形態中，雖顯示了基板100之厚度與電子零件200a、200b之厚度大致一致之例，但並不限於此。例如如圖41所示，較電子零件603a、603b之厚度，基板100之厚度可更大。
可為在核心基板之單側具有2層以上之堆疊層之配線板。又，基板100之第1面F1側與基板100之第2面F2側上，堆疊層之數量可不同。然而，為緩和應力，認為較好的是，在基板100之第1面F1側與基板100之第2面F2側，將堆疊層之數量設為相同，從而提高正反之對稱性。
如圖42所示，基板100(核心基板)可為內置金屬板100a(例如銅箔)之絕緣基板。如此之基板100，利用金屬板100a使放熱性提高。圖42之例中，到達金屬板100a之通道導體100b形成於基板100上，且金屬板100a與接地線(包含於導體層301、302之導體圖案)係經由通道導體100b而相互電性連接。金屬板100a之平面形狀為任意，可為四角形，亦可為圓形。
以下，參照圖43A及圖43B，就圖42所示之基板100(核心基板)之製造方法之一例進行說明。
首先，如圖43A所示，例如以包夾包含銅箔之金屬板100a之方式配置絕緣層2001、2002，進而在絕緣層2001上 配置銅箔1001，在絕緣層2002上配置銅箔1002。絕緣層2001、2002分別包含例如環氧玻璃之半固化片。
接著，利用加壓，向金屬板100a施加壓力。藉由在半硬化之狀態下加壓絕緣層2001、2002，如圖43B所示，使樹脂分別自絕緣層2001、2002流出。藉此，於金屬板100a之側方形成絕緣層2003。其後，加熱使絕緣層2001、2002、2003各者硬化。藉此，內置金屬板100a之基板100(核心基板)完成。
配線板10之構成(尤其是其構成要件之種類、性能、尺寸、材質、形狀、層數、或配置等)在不脫離本發明之宗旨之範圍內可任意變更。
配置於腔室R10(開口部)中之晶片電容器之電極之形狀並不限於U字形狀，例如亦可為以平板狀之電極對包夾電容器主體201者。
配置於腔室R10(開口部)中之電子器件之種類為任意。例如除電容器、電阻、線圈等之被動零件之外，亦可採用IC電路等之主動零件等任意之電子零件或配線板等。
各通道導體並不限於填充導體，亦可為例如保形導體。
亦可不以通道連接(通道導體)安裝配置於腔室R10(開口部)中之電子器件，而以引線接合連接等其他之方法進行安裝。
配線板之製造方法並非限定於上述圖8所示之順序或內容者，可在不脫離本發明之宗旨之範圍中任意變更順序或內容。又，根據用途等，可放棄不必要之步驟。
例如各導體層之形成方法為任意。例如可以面板電鍍法、圖案電鍍法、全加成法、半加成(SAP)法、相減法、轉印法、及蓋孔法之任一者、或任意組合該等之2個以上之方法而形成導體層。
又，可替代雷射，以濕式或乾式之蝕刻進行加工。在以蝕刻進行加工之情形下，認為較好的是預先以抗蝕劑等保護不欲除去之部份。
上述實施形態或變化例等可任意組合。認為較好的是根據用途等選擇適切之組合。例如可任意組合圖25~圖30之任一者所示之突起之平面形狀與圖31A~圖31D之任一者所示之突起之剖面形狀與圖32~圖36之任一者所示之電子器件之數量或配置。
以上，雖就本發明之實施形態進行了說明，但根據設計上之情況或其他之主要原因所必要之各種各樣之修改或組合，應理解為包含於對應「請求項」中記載之發明或「實施方式」中記載之具體例之發明之範圍。
[產業上之可利用性]
本發明之配線板應用於內置之電子零件之電性電路之形成。又，本發明之配線板之製造方法應用於配線板之製造。
10‧‧‧配線板
11‧‧‧防焊劑
11a‧‧‧開口部
12‧‧‧防焊劑
12a‧‧‧開口部
100‧‧‧基板
100a‧‧‧金屬板
100b‧‧‧通道導體
101‧‧‧絕緣層
101a‧‧‧絕緣體
102‧‧‧絕緣層
110‧‧‧導體層
120‧‧‧導體層
200a‧‧‧電子零件
200b‧‧‧電子零件
200c‧‧‧電子零件
200d‧‧‧電子零件
201‧‧‧電容器主體
210‧‧‧電極
210a‧‧‧上部
210b‧‧‧側部
210c‧‧‧下部
211‧‧‧導體層
212‧‧‧導體層
213‧‧‧導體層
214‧‧‧導體層
220‧‧‧電極
220a‧‧‧上部
220b‧‧‧側部
220c‧‧‧下部
221‧‧‧導體層
222‧‧‧導體層
223‧‧‧導體層
224‧‧‧導體層
231‧‧‧介電層
232‧‧‧介電層
233‧‧‧介電層
234‧‧‧介電層
235‧‧‧介電層
236‧‧‧介電層
237‧‧‧介電層
238‧‧‧介電層
239‧‧‧介電層
300a‧‧‧通孔
300b‧‧‧通孔導體
300c‧‧‧縮頸部
301‧‧‧導體層
302‧‧‧導體層
311b‧‧‧通道導體
312b‧‧‧通道導體
313a‧‧‧孔
313b‧‧‧通道導體
321a‧‧‧孔
321b‧‧‧通道導體
322a‧‧‧孔
322b‧‧‧通道導體
323a‧‧‧孔
323b‧‧‧通道導體
400‧‧‧電子零件
500‧‧‧配線板
601a‧‧‧電子零件
601b‧‧‧電子零件
602a‧‧‧配線板
602b‧‧‧配線板
603a‧‧‧電子零件
603b‧‧‧電子零件
1000‧‧‧兩面覆銅積層板
1001‧‧‧銅箔
1002‧‧‧銅箔
1003a‧‧‧孔
1003b‧‧‧孔
1004‧‧‧電鍍
1005‧‧‧載具
1006‧‧‧銅箔
1007‧‧‧銅箔
1008‧‧‧無電解電鍍膜
1009‧‧‧無電解電鍍膜
1010‧‧‧抗蝕劑
1010a‧‧‧開口部
1011‧‧‧抗蝕劑
1011a‧‧‧開口部
2001‧‧‧絕緣層
2002‧‧‧絕緣層
2003‧‧‧絕緣層
D1‧‧‧寬度
D2‧‧‧寬度
D21‧‧‧寬度
D22‧‧‧寬度
D31‧‧‧寬度
D32‧‧‧突出量
D33‧‧‧寬度
F11‧‧‧壁面
F12‧‧‧壁面
F13‧‧‧壁面
F14‧‧‧壁面
F21‧‧‧前端面
F22‧‧‧前端面
F23‧‧‧前端面
F24‧‧‧前端面
F30‧‧‧側面
P11‧‧‧焊墊
P12‧‧‧焊墊
P21‧‧‧突起部
P22‧‧‧突起部
P23‧‧‧突起部
P24‧‧‧突起部
P30‧‧‧區塊
P201‧‧‧前端
P202‧‧‧前端
P211‧‧‧緣部
P221‧‧‧緣部
R1‧‧‧區域
R2‧‧‧區域
R10‧‧‧腔室
R100‧‧‧區域
圖1係本發明之實施形態之配線板之剖面圖。
圖2係顯示將電子零件收納於基板(核心基板)之腔室中之狀態之俯視圖。
圖3係圖2之B-B剖面圖。
圖4A係放大顯示鄰接之電子零件之間之圖。
圖4B係顯示鄰接之電子零件錯開配置之例之圖。
圖5A係顯示在鄰接之電子零件之間因突起而使電子零件之移動受限制之樣子之圖。
圖5B係顯示在腔室之緣部因腔室之壁面而使電子零件之移動受限制之樣子之圖。
圖6係本發明之實施形態之內置於配線板之晶片電容器之剖面圖。
圖7係本發明之實施形態之內置於配線板之晶片電容器之俯視圖。
圖8係顯示本發明之實施形態之配線板之製造方法之流程圖。
圖9A係用以說明圖8所示之製造方法中形成核心部之第1步驟之圖。
圖9B係用以說明圖8所示之製造方法中形成核心之第2步驟之圖。
圖9C係用以說明圖8所示之製造方法中形成核心之第3步驟之圖。
圖9D係用以說明圖8所示之製造方法中形成核心之第4步驟之圖。
圖10係用以說明圖8所示之製造方法中形成腔室之步驟之圖。
圖11A係用以說明圖8所示之製造方法中用以形成腔室之 第1方法之圖。
圖11B係用以說明圖8所示之製造方法中用以形成腔室之第2方法之圖。
圖11C係用以說明圖8所示之製造方法中用以形成腔室之第3方法之圖。
圖12係顯示圖8所示之製造方法中腔室形成後之核心基板之圖。
圖13係用以說明圖8所示之製造方法中將形成有腔室之核心基板安裝於載具之步驟之圖。
圖14係用以說明圖8所示之製造方法中在腔室內配置複數個電子零件之步驟之圖。
圖15係顯示圖8所示之製造方法中在腔室內配置有複數個電子零件之狀態之圖。
圖16係用以說明圖8所示之製造方法中在絕緣基板上及電子零件上形成第1層間絕緣層及第1銅箔之步驟之圖。
圖17係用以說明圖8所示之製造方法中加壓步驟之圖。
圖18係顯示圖17之加壓後之狀態之圖。
圖19係用以說明圖8所示之製造方法中載具除去後在絕緣基板上及電子零件上形成第2層間絕緣層及第2銅箔之步驟之圖。
圖20係用以說明圖8所示之製造方法中用以在第1、第2之層間絕緣層上形成導體層，且將各導體層與電子零件之電極相互電性連接之第1步驟之圖。
圖21係用以說明圖20之步驟之後之第2步驟之圖。
圖22係用以說明圖21之步驟之後之第3步驟之圖。
圖23係用以說明本發明之實施形態之在配線板之表面安裝電子零件之步驟之圖。
圖24係顯示本發明之另一實施形態之配線板中腔室之形狀之圖。
圖25係顯示本發明之另一實施形態之配線板中突起之第1平面形狀之圖。
圖26係顯示本發明之另一實施形態之配線板中突起之第2平面形狀之圖。
圖27係顯示本發明之另一實施形態之配線板中突起之第3平面形狀之圖。
圖28係顯示本發明之另一實施形態之配線板中突起之第4平面形狀之圖。
圖29係顯示本發明之另一實施形態之配線板中突起之第5平面形狀之圖。
圖30係顯示本發明之另一實施形態之配線板中突起之第6平面形狀之圖。
圖31A係顯示本發明之另一實施形態之配線板中突起之第1剖面形狀之圖。
圖31B係顯示本發明之另一實施形態之配線板中突起之第2剖面形狀之圖。
圖31C係顯示本發明之另一實施形態之配線板中突起之第3剖面形狀之圖。
圖31D係顯示本發明之另一實施形態之配線板中突起之 第4剖面形狀之圖。
圖32係顯示本發明之另一實施形態中內置於配線板之電子器件之配置之俯視圖。
圖33係顯示本發明之另一實施形態中內置有3個電子器件之配線板之俯視圖。
圖34係顯示本發明之另一實施形態中內置有4個電子器件之配線板之俯視圖。
圖35係顯示本發明之另一實施形態中4個電子器件之各者被基板之切斷面包圍之配線板之俯視圖。
圖36係顯示本發明之另一實施形態中具有未成對之突起之配線板之俯視圖。
圖37係顯示本發明之另一實施形態中具有與基板(核心基板)分開形成之突起之配線板之俯視圖。
圖38係顯示本發明之另一實施形態中具有兩面通道構造之配線板之圖。
圖39A係顯示本發明之另一實施形態中與電容器一起內置電感器之配線板之圖。
圖39B係顯示內置於圖39A所示之配線板之電感器之構造之圖。
圖40係顯示本發明之另一實施形態中代替電子零件，內置另一配線板之配線板之圖。
圖41係顯示本發明之另一實施形態中單面配線板之圖。
圖42係顯示本發明之另一實施形態中具有內置金屬板之核心基板之配線板之圖。
圖43A係用以說明製造圖42所示之配線板所使用之核心基板之第1步驟之圖。
圖43B係用以說明圖43A之步驟之後之第2步驟之圖。
100‧‧‧基板
200a‧‧‧電子零件
200b‧‧‧電子零件
D1‧‧‧寬度
D2‧‧‧寬度
D21‧‧‧寬度
D22‧‧‧寬度
D31‧‧‧寬度
D32‧‧‧突出量
D33‧‧‧寬度
F11‧‧‧壁面
F12‧‧‧壁面
F21‧‧‧前端面
F22‧‧‧前端面
P21‧‧‧突起部
P22‧‧‧突起部
R1‧‧‧區域
R2‧‧‧區域
R10‧‧‧腔室

Claims (20)

  1. 一種配線板，其包含：具有開口部之基板、配置於1個上述開口部之複數個電子器件、配置於上述基板上及上述電子器件上之絕緣層、及配置於上述絕緣層上之導體層，其特徵為：於上述開口部之壁面形成有突起；在至少一部位，於鄰接之上述電子器件之間伸入上述突起之前端。
  2. 如請求項1之配線板，其中藉由於上述鄰接之電子器件之間伸入上述突起之前端，使該等電子器件隔開。
  3. 如請求項1或2之配線板，其中上述突起之前端面包含上述基板之切斷面。
  4. 如請求項1或2之配線板，其中上述突起之前端面包含錐形面。
  5. 如請求項1或2之配線板，其中形成前端彼此相對之上述突起之對。
  6. 如請求項5之配線板，其中上述突起之對形成於將上述開口部大致等分之位置之對向之壁面。
  7. 如請求項1或2之配線板，其中上述複數個電子器件之各者由上述基板之切斷面包圍。
  8. 如請求項7之配線板，其中包圍上述複數個電子器件之各者之上述基板之切斷面之全部包含錐形面。
  9. 如請求項1或2之配線板，其中上述鄰接之電子器件之至少一方為具有跨上表面、側面與下表面而形成之電極之晶片電容器。
  10. 如請求項1或2之配線板，其中上述鄰接之電子器件之至少一方為電感器。
  11. 如請求項1或2之配線板，其中於上述基板與上述電子器件之間、及上述電子器件彼此之間，分別填充有構成上述絕緣層之樹脂。
  12. 如請求項1或2之配線板，其中上述電子器件之正上方具有外部連接端子。
  13. 如請求項1或2之配線板，其中包含在形成於上述絕緣層之孔內形成有導體而形成之通道導體；上述導體層與上述電子器件之電極經由上述通道導體而相互電性連接。
  14. 如請求項1或2之配線板，其中上述基板為內置金屬板之絕緣基板。
  15. 一種配線板之製造方法，其包含：準備基板；在上述基板上，形成於壁面具有突起之開口部；在至少一部位，以於鄰接之電子器件之間伸入上述突 起之前端之方式，將複數個電子器件配置於1個上述開口部中；於上述基板上及上述電子器件上形成絕緣層；及於上述絕緣層上形成導體層。
  16. 如請求項15之配線板之製造方法，其中藉由切斷上述基板，形成上述突起。
  17. 如請求項16之配線板之製造方法，其中利用雷射切斷上述基板。
  18. 如請求項15至17中任一項之配線板之製造方法，其中以前端彼此相對之方式形成上述突起之對。
  19. 如請求項15至17中任一項之配線板之製造方法，其中於上述基板與上述電子器件之間、及上述電子器件彼此之間，分別填充構成上述絕緣層之樹脂。
  20. 如請求項15至17中任一項之配線板之製造方法，其中於上述絕緣層上形成孔；形成在上述孔內形成導體而成之通道導體；及將上述導體層與上述電子器件之電極經由上述通道導體而相互電性連接。
TW101116998A 2011-05-13 2012-05-11 配線板及其製造方法 TWI429345B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161485835P 2011-05-13 2011-05-13

Publications (2)

Publication Number Publication Date
TW201304620A TW201304620A (zh) 2013-01-16
TWI429345B true TWI429345B (zh) 2014-03-01

Family

ID=47141737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116998A TWI429345B (zh) 2011-05-13 2012-05-11 配線板及其製造方法

Country Status (6)

Country Link
US (2) US8693209B2 (zh)
JP (1) JP5600803B2 (zh)
KR (1) KR101422437B1 (zh)
CN (1) CN103563498B (zh)
TW (1) TWI429345B (zh)
WO (1) WO2012157426A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP2014107431A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 電子部品内蔵配線板、及び、電子部品内蔵配線板の製造方法
JP2014107498A (ja) * 2012-11-29 2014-06-09 Murata Mfg Co Ltd 部品内蔵樹脂多層基板およびその製造方法
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
DE112013006630T5 (de) * 2013-02-08 2015-10-22 Fujikura Ltd. Platte mit eingebetteter Komponente und Verfahren zum Herstellen derselben
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
JP6318690B2 (ja) * 2013-02-21 2018-05-09 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
WO2014185438A1 (ja) 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
KR101514518B1 (ko) * 2013-05-24 2015-04-22 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6322989B2 (ja) * 2013-12-16 2018-05-16 味の素株式会社 部品内蔵基板の製造方法
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device
US9209151B2 (en) * 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
JP6350093B2 (ja) * 2013-12-16 2018-07-04 味の素株式会社 部品内蔵基板の製造方法および半導体装置
JP6075789B2 (ja) * 2014-01-31 2017-02-08 京セラ株式会社 配線基板の製造方法
JP2015159153A (ja) * 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP6373605B2 (ja) * 2014-03-05 2018-08-15 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP6334962B2 (ja) * 2014-03-05 2018-05-30 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
JP2015191996A (ja) * 2014-03-28 2015-11-02 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP6660850B2 (ja) 2016-08-05 2020-03-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US9887167B1 (en) * 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
JP6678090B2 (ja) * 2016-10-04 2020-04-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP6751910B2 (ja) * 2016-10-05 2020-09-09 パナソニックＩｐマネジメント株式会社 多層プリント配線板、多層プリント配線板の製造方法
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101901712B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) * 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102039712B1 (ko) * 2017-11-30 2019-11-26 삼성전자주식회사 팬-아웃 반도체 패키지
US10347586B2 (en) 2017-11-30 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101912290B1 (ko) * 2017-12-06 2018-10-29 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102679250B1 (ko) * 2018-09-12 2024-06-28 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스
US11445596B2 (en) 2018-12-27 2022-09-13 Unimicron Technology Corp. Circuit board having heat-dissipation block and method of manufacturing the same
TWI694756B (zh) * 2018-12-27 2020-05-21 欣興電子股份有限公司 一種具有散熱塊的電路板及其製造方法
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
CN113130408A (zh) 2019-12-31 2021-07-16 奥特斯奥地利科技与系统技术有限公司 部件承载件及制造部件承载件的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
JP4695289B2 (ja) 2000-07-31 2011-06-08 日本特殊陶業株式会社 配線基板の製造方法
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
JP4279090B2 (ja) 2003-08-27 2009-06-17 大日本印刷株式会社 部品内蔵配線板の製造方法、部品内蔵配線板
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
JP2005327984A (ja) * 2004-05-17 2005-11-24 Shinko Electric Ind Co Ltd 電子部品及び電子部品実装構造の製造方法
JP2006324567A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 部品内蔵基板とその製造方法
TWI295497B (en) * 2005-10-18 2008-04-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board and method for fabricating the same
JP5101240B2 (ja) * 2007-10-25 2012-12-19 日本特殊陶業株式会社 板状部品内蔵配線基板
US8318540B2 (en) * 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
RU2544197C2 (ru) * 2009-09-24 2015-03-10 Конинклейке Филипс Электроникс Н.В Настенный или потолочный облицовочный материал
JP5423874B2 (ja) * 2010-03-18 2014-02-19 日本電気株式会社 半導体素子内蔵基板およびその製造方法
US8908387B2 (en) 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9215805B2 (en) 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Also Published As

Publication number Publication date
US20140153205A1 (en) 2014-06-05
KR101422437B1 (ko) 2014-07-22
JPWO2012157426A1 (ja) 2014-07-31
JP5600803B2 (ja) 2014-10-01
US8693209B2 (en) 2014-04-08
US20120287586A1 (en) 2012-11-15
CN103563498B (zh) 2016-07-06
CN103563498A (zh) 2014-02-05
KR20130113534A (ko) 2013-10-15
TW201304620A (zh) 2013-01-16
US9232656B2 (en) 2016-01-05
WO2012157426A1 (ja) 2012-11-22

Similar Documents

Publication Publication Date Title
TWI429345B (zh) 配線板及其製造方法
US9883592B2 (en) Wiring board and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US9215805B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9113575B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
TWI436701B (zh) Built-in electronic parts of the wiring board and its manufacturing methods
CN106205954B (zh) 电感器及其形成方法
US8829357B2 (en) Wiring board and method for manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR101475172B1 (ko) 부품내장 배선기판
US20120188734A1 (en) Wiring board and method for manufacturing the same
US20170256497A1 (en) Electronic component built-in substrate and method for manufacturing the same
JP5111342B2 (ja) 配線基板
TW201127228A (en) Flex-rigid wiring board and method for manufacturing the same
WO2011074283A1 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
JP2013183029A (ja) 電子部品内蔵配線板及びその製造方法
JP2017157793A (ja) 電子部品内蔵基板
JP2013183028A (ja) 電子部品内蔵配線板、チップコンデンサ、及び電子部品内蔵配線板の製造方法
WO2013008552A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2015146345A (ja) 電子部品内蔵多層配線板およびその製造方法
JP2013058619A (ja) 部品内蔵配線基板及びその製造方法
KR20130048161A (ko) 배선판 및 그 제조 방법
JP2013183027A (ja) 電子部品内蔵配線板