JP7279538B2

JP7279538B2 - 発光装置

Info

Publication number: JP7279538B2
Application number: JP2019113581A
Authority: JP
Inventors: 大介井口
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2019-06-19
Filing date: 2019-06-19
Publication date: 2023-05-23
Anticipated expiration: 2039-06-19
Also published as: CN112117635A; US10789879B1; JP2020205390A

Description

本発明は、発光装置に関する。

特許文献１には、主面および裏面を有し、少なくとも主面側にて開口する収容穴部を有するコア基板と、第１主面および第２主面を有する板状に形成され、収容穴部に収容されたキャパシタと、収容穴部の内壁面とキャパシタとの隙間に充填された樹脂充填材と、コア基板の主面およびキャパシタの第１主面の上にて樹脂層間絶縁層および導体層を交互に積層してなる配線積層部とを備え、配線積層部上には、電気信号を処理するためのＬＳＩが搭載されるべきＬＳＩ搭載領域、電気信号と光信号との間で信号変換を行う光素子が搭載されるべき光素子搭載領域および光素子を制御するための光素子制御用ＩＣが搭載されるべき光素子制御用ＩＣ搭載領域が設定されるとともに、配線積層部には、ＬＳＩと光素子制御用ＩＣとを電気的に接続するための信号伝送用配線経路と、ＬＳＩとキャパシタとを電気的に接続するための第１電源安定用配線経路と、光素子制御用ＩＣとキャパシタとを電気的に接続するための第２電源安定用配線経路とが形成されていることを特徴とするキャパシタ内蔵光電気混載パッケージが開示されている。

特開２０１２－１７８５１９号公報

本発明は、発光素子に駆動電流を供給する容量素子を基板上に設ける構成と比較し、駆動回路のインダクタンスが低減された発光装置を提供することを目的とする。

第１態様に係る発光装置は、基板と、前記基板上に設けられた、発光素子、当該発光素子を駆動する駆動素子、および当該発光素子と当該駆動素子とを接続する駆動配線と、平面視において前記駆動配線と少なくとも一部が重なるように前記基板内部に設けられ、前記駆動配線と対向する前記基板内部の内部配線を介して前記発光素子に駆動電流を供給する容量素子と、を備えたものである。

第２態様に係る発光装置は、第１態様に係る発光装置において、前記容量素子は、平面視において、前記駆動配線と全てが重なるように前記基板内部に設けられているものである。

第３態様に係る発光装置は、第１態様に係る発光装置において、前記容量素子は複数の容量素子を含み、前記複数の容量素子が、前記駆動配線と少なくとも一部が重なるように前記基板内部に設けられているものである。

第４態様に係る発光装置は、第３態様に係る発光装置において、前記複数の容量素子が、前記駆動配線と全てが重なるように前記基板内部に設けられているものである。

第５態様に係る発光装置は、第１態様に係る発光装置において、前記容量素子は、第１の容量素子と、当該第１の容量素子よりも等価直列インダクタンスが大きい第２の容量素子とを含み、前記第１の容量素子は、前記第２の容量素子よりも、前記基板上から前記内部配線へ流れる駆動電流の経路に近い位置に設けられているものである。

第６態様に係る発光装置は、第１態様に係る発光装置において、前記容量素子は、平面視において、前記発光素子および前記駆動素子の少なくとも一方と重なるように設けられているものである。

第７態様に係る発光装置は、第６態様に係る発光装置において、前記容量素子は、平面視において、前記発光素子および前記駆動素子の両方と重なるように設けられているものである。

第８態様に係る発光装置は、第１態様から第７態様いずれかの態様に係る発光装置において、前記駆動配線は前記基板の表面に形成された第１配線層に設けられ、前記内部配線は、前記第１配線層と隣接する前記基板内部の第２配線層に設けられているものである。

第９態様に係る発光装置は、第８態様に係る発光装置において、前記容量素子は、前記第２配線層の内層側で前記内部配線に接続されているものである。

第１態様によれば、発光素子に駆動電流を供給する容量素子を基板上に設ける構成と比較し、駆動回路のインダクタンスが低減された発光装置を提供することができる、という効果を奏する。

第２態様から第４態様によれば、駆動回路のインダクタンスがより低減される、という効果を奏する。

第５態様によれば、第１の容量素子と第２の容量素子とを適宜に配置させる場合と比較して、駆動電流の周波数成分に応じて容量素子が配置される、という効果を奏する。

第６態様、および第７態様によれば、駆動回路のインダクタンスがより低減される、という効果を奏する。

第８態様によれば、内部配線を、第２配線層より内層側に設ける場合と比較して、配線のインダクタンスがより低減される、という効果を奏する。

第９態様によれば、容量素子を、第２配線層の回路面側で内部配線に接続する場合と比較して、発光装置がより小型化される、という効果を奏する。

実施の形態に係る発光装置の、（ａ）は構成の一例を示す断面図、（ｂ）は回路図である。実施の形態に係る発光装置の構成を説明するための分解斜視図である。実施の形態に係る発光装置の駆動電流ループを説明するための断面図である。

以下、図面を参照して、本発明を実施するための形態について詳細に説明する。

図１から図３を参照して、本実施の形態に係る発光装置１０について説明する。図１（ａ）は本実施の形態に係る発光装置１０の断面図であり、図１（ｂ）は発光装置１０の回路図である。図２は、発光装置１０の構成をより詳細に説明するための分解斜視図であり、図１（ａ）に示す断面図は、図２においてＹ軸方向の中央付近でＸ軸方向に沿って発光装置１０を切断した断面図である。図３は、発光装置１０における駆動電流ループを説明する断面図であり、図２に示す分解斜視図においてＡ－Ａ’線に沿って切断した断面図である。

図１（ａ）に示すように、発光装置１０は、基板５０、発光素子１１、および駆動素子１２を含んで構成されている。

本実施の形態に係る基板５０は、例えばガラスエポキシ樹脂を用いた多層（図１（ａ）では４層の場合を例示している）のプリント基板で構成されている。また、基板５０の内部には、コンデンサ１３が配置（埋設）されている。なお、「コンデンサ１３」は、本発明に係る「容量素子」の一例である。

本実施の形態に係る発光素子１１は発光装置１０から出射される光を生成する部位であり、一例として面発光型半導体レーザ（ＶＣＳＥＬ：ＶｅｒｔｉｃａｌＣａｖｉｔｙＳｕｒｆａｃｅＥｍｉｔｔｉｎｇＬａｓｅｒ）を用いて構成されている。

駆動素子１２は発光素子１１を駆動して発光させる素子であり、例えば半導体集積回路で構成されている。

図１（ａ）に示すように、基板５０は、４層の配線層として第１配線層５１、第２配線層５２、第３配線層５３、第４配線層５４を備えている。コンデンサ１３は第２配線層５２に配置されている。第１配線層５１と第２配線層５２との間にはプリプレグ層５５が配置され、第２配線層５２と第３配線層５３との間にはコア層５６が配置され、第３配線層５３と第４配線層５４との間にはプリプレグ層５７が配置されている。なお、以下においては、基板５０における第１配線層５１が形成された面を「回路面」、回路面に対して下側（－Ｚ方向の側）の層を「内層」という場合がある。

後述するように、第１配線層５１は、カソードパターン５１Ｂと、ＧＮＤパッド１８と、回路パターン５１Ｃに分割され、第２配線層５２は、アノードパターン５２Ａと、ＧＮＤパターン５２Ｂに分割されている。アノードパターン５２Ａは発光素子１１のアノードに接続され、ＧＮＤパターン５２Ｂは発光装置１０のグランドに接続されている。

図１（ａ）に示すように、発光素子１１、駆動素子１２の各々は、基板５０の一方の面に搭載されている。後述するように、発光素子１１の底面はカソード電極となっており、本実施の形態では、該カソード電極がカソードパターン５１Ｂを介して第１配線層５１に、一例として半田によって接続されている。一方、駆動素子１２は、外部との接続端子として、例えば半田ボール２３を備え、半田ボール２３によって第１配線層５１と接続されている。

第３配線層５３、および第４配線層５４は、発光素子１１、あるいは駆動素子１２に対する制御信号等の配線に用いられている。カソード接続端子１７、ＧＮＤ接続端子１６については後述する。

次に、図１（ｂ）を参照して、発光装置１０の電気的な構成について説明する。図１（ｂ）では、駆動素子１２として発光素子１１に電流を供給する最終段のトランジスタ１５のみを示している。図１（ｂ）ではトランジスタ１５としてＭＯＳ型トランジスタを例示しているが、バイポーラ型トランジスタであってもよい。トランジスタ１５のゲートには、パルス信号Ｖｉｎが入力され、発光素子１１は、一例としてパルス信号Ｖｉｎに対応するパルス電流で駆動される。図１（ｂ）に示すように、発光素子１１とトランジスタ１５とは直列に接続され、該直列回路に対して並列に電源１４が接続されている。電源１４は発光素子１１に駆動電流ｉＬＤを供給する。一方、コンデンサ１３は、等価的に発光素子１１とトランジスタ１５との直列回路に並列に接続される。符号Ｌｉは、発光素子１１に駆動電流ｉＬＤを供給する駆動電流ループを示しているが、駆動電流ループＬｉの詳細については後述する。

ところで、昨今、ＴＯＦ（ＴｉｍｅｏｆＦｌｉｇｈｔ）の計測装置等に用いられる高光出力パワーのＶＣＳＥＬの用途が拡大している。すなわち、昨今のＶＣＳＥＬにおいては大電流での駆動が要求される場合がある。一方、携帯端末等に見られるように、計測装置が搭載される装置には小型化が求められ、その結果計測装置に用いられる発光装置も、数ｍｍ角程度の大幅な小型化が求められている。さらに、ＴＯＦ等の計測装置では測定精度の関係から数１００ＭＨｚ程度の高速駆動も要求される。要すれば、昨今のＶＣＳＥＬでは、Ａ（アンペア）オーダーの振幅の電流を、数１００ｐｓ（ピコ秒）の立ち上がり時間で駆動可能なことが求められる場合がある。

本実施の形態に係る発光装置１０は、主として上記のように、高速駆動、かつ高光出力パワーのＶＣＳＥＬを含む発光装置として構成されている。そのため、発光装置１０では、電源に容量値の大きなデカップリングコンデンサ（コンデンサ１３）を配置し、駆動電流は該デカップリングコンデンサから供給する構成をとっている。このような構成においてＶＣＳＥＬからの光出力パワーを大きくするためには、駆動電流のパスにおけるインダクタンス成分を極力低減する必要がある。本実施の形態におけるインダクタンス成分の低減方法の詳細については後述する。

図２を参照して、本実施の形態に係る発光装置１０の構成についてより詳細に説明する。図２は、図１（ａ）に示す基板５０の配線層のうち、第１配線層５１および第２配線層５２を抜き出して示した図である。

図２に示すように、第１配線層５１は、アノードパターン５１Ａ、カソードパターン５１Ｂ、および回路パターン５１Ｃを含んで構成されている。なお、「カソードパターン５１Ｂ」は、本発明に係る「駆動配線」の一例である。

アノードパターン５１Ａは、発光素子１１のアノードと接続される配線パターンである。本実施の形態に係る発光素子１１の上面は、光の出射口を除きほぼ全面アノード電極となっている。そのため、発光素子１１の上面は複数のボンディングワイヤＷでアノードパターン５１Ａに接続されている。図２に示すように、ボンディングワイヤＷは、アノードパターン５１Ａの延伸方向に沿って配置されている。本実施の形態では、発光素子１１の上面の２方向にボンディングワイヤＷを接続する形態を例示して説明するが、２方向に限られず１方向であっても３方向であってもよい。

アノードパターン５１Ａは、ビア（図示省略）を介してアノードパターン５２Ａのアノード座２１に接続されている。なお、本実施の形態において「座」とは、特定の形状のパターンを有するわけではないが、ビア等が接触する領域をさす。

カソードパターン５１Ｂは、先述したように、発光素子１１の底面に接続されている。また、カソードパターン５１Ｂは、カソード座１９を介して駆動素子１２のカソード接続端子１７（半田ボール）に接続されている。図２に示すように、アノードパターン５１Ａは、カソードパターン５１Ｂに沿って発光素子１１側から駆動素子１２側に延伸されている。

回路パターン５１Ｃは、駆動素子１２のＧＮＤ接続端子１６、カソード接続端子１７以外の接続端子（図示省略）を接続するためのパターンである。

ＧＮＤパッド１８は、駆動素子１２のＧＮＤ接続端子１６（半田ボール）と接続されている。ＧＮＤパッド１８はビアＶ（図３参照）を介してＧＮＤパターン５２ＢのＧＮＤ座２０に接続されている。

図２に示すように、本実施の形態に係る発光装置１０では、コンデンサ１３が、アノードパターン５２ＡとＧＮＤパターン５２Ｂとの間を接続して配置されている。本実施の形態では、コンデンサ１３として、低ＥＳＬ（ＥｑｕｉｖａｌｅｎｔＳｅｒｉｅｓＩｎｄｕｃｔａｎｃｅ：等価直列インダクタンス）型のコンデンサ１３Ａと、通常型（低ＥＳＬでない）のコンデンサ１３Ｂを併用している。併用する理由については後述する。

上述したように、本実施の形態に係る発光装置１０では、駆動電流ｉＬＤのパス、すなわち、ＶＣＳＥＬ（アノード）－ＶＣＳＥＬ（カソード）－定電流トランジスタ（トランジスタ１５）－ＧＮＤ－デカップリングコンデンサ（コンデンサ１３）－ＶＣＳＥＬ（アノード）のループのインピーダンスを低減する必要がある。すなわち、大きな駆動電流を高速に立ち上げるためには、できるだけインダクタンス成分を低減することで、駆動電流の立ち上がりが鈍らないようにする必要がある。具体的には、ループのインダクタンス成分は一例として約０．５ｎＨ以下であることが求められている。

そこで、本発明では、図１（ｂ）に示す、駆動電流ｉＬＤのループである駆動電流ループＬｉの長さを短くし、かつ駆動電流ループＬｉが極力小さな体積内に収まるようにした。換言すれば、駆動電流ループＬｉが極力小さくなるようにした。また、本構成を実現するための一手段として、コンデンサ１３を基板５０の内層に設けた。このことにより、発光素子に駆動電流を供給する容量素子を基板上に設ける構成と比較し、駆動回路のインダクタンスが低減された発光装置を提供することが可能となる。

さらに、本実施の形態に係る発光装置１０では、コンデンサ１３の種類についても配慮している。すなわち、上述したように、本実施の形態では、低ＥＳＬ型のコンデンサ１３Ａと、通常型のコンデンサ１３Ｂを用いている。低ＥＳＬ型のコンデンサ１３Ａは、寄生インダクタンス成分が小さいが、容量値をあまり大きくできない。一方、通常型のコンデンサ１３Ｂは、コンデンサ１３Ａと比較して容量値は大きくできるが、インダクタンス成分が比較的大きい。

そこで本実施の形態では、パルス信号Ｖｉｎの立ち上がり等に含まれる比較的高い周波数成分の駆動電流ｉＬＤの供給にコンデンサ１３Ａを用い、パルス信号Ｖｉｎの立ち上がり等以外の比較的低い周波数成分の駆動電流ｉＬＤの供給にコンデンサ１３Ｂを用いるように構成している。また、コンデンサ１３Ａから比較的高い周波数成分の駆動電流ｉＬＤを供給するために、コンデンサ１３Ａをコンデンサ１３Ｂに対してボンディングワイヤＷに近い位置に配置させてもよい。

図３を参照して、本実施の形態に係る発光装置１０の構成について、より詳細に説明する。図３は、図２に示すＡ－Ａ’線で切断した断面図であり、ＶＣＳＥＬ（アノード）－ＶＣＳＥＬ（カソード）－定電流トランジスタ（トランジスタ１５）－ＧＮＤ－デカップリングコンデンサ（コンデンサ１３）－ＶＣＳＥＬ（アノード）の駆動電流ループＬｉを示している。

図３では、駆動電流ｉＬＤの位置に応じて、便宜的に符号ｉ１からｉ７を付している。つまり、ｉ１からｉ７の電流値の各々はｉＬＤに等しい。発光素子１１のアノードに注入された電流ｉ１は、電流ｉ２としてカソードを経由し、電流ｉ３としてカソードパターン５１Ｂを流れる。電流ｉ３は、カソード接続端子１７を経由し、電流ｉ４としてトランジスタ１５の一方の端子に入力され、電流ｉ５として他方の端子から出力される。電流ｉ５はＧＮＤ接続端子１６、ＧＮＤパッド１８、ビアＶを経由して、電流ｉ６として、ＧＮＤパターン５２Ｂ、コンデンサ１３、アノードパターン５２Ａを流れる。電流ｉ６は、ビアＶ、アノードパターン５１Ａ、ボンディングワイヤＷを電流ｉ７として流れ、発光素子１１のアノードに戻る。

以上の説明から明らかなように、発光装置１０では、第１配線層５１および第２配線層５２を用いることによって、電流ｉ１からｉ７で構成される駆動電流ループＬｉの占有体積が極力小さくなるように構成されている。

また、本実施の形態に係る駆動電流ループＬｉでは、第１配線層５１を流れるパルス信号としての駆動電流ｉＬＤ（すなわち電流ｉ３）の位相と、第２配線層５２を流れるパルス信号としての駆動電流ｉＬＤ（すなわち電流ｉ６）の位相とが逆の位相になっている。本構成も駆動電流ループＬｉのインダクタンス成分を小さくすることに寄与している。すなわち、第１配線層５１側で構成される回路のインダクタンスをＬ１、第２配線層５２側で構成される回路のインダクタンスをＬ２、両者の相互インダクタンスをＬｍとすれば、実効インダクタンスＬｅｆｆは、以下に示す（式１）で与えられる。
Ｌｅｆｆ＝（Ｌ１＋Ｌ２）－２×Ｌｍ・・・（式１）
このとき、第１配線層５１を流れる駆動電流ｉＬＤの位相と、第２配線層５２を流れる駆動電流ｉＬＤの位相とを逆相とすることによって相互インダクタンスＬｍが増大するので、実効インダクタンスＬｅｆｆが減少することによる。

本実施の形態に係る発光装置１０は、上述したように、第２配線層５２にコンデンサ１３を配置することを一つの特徴としているが、他の特徴について以下に説明する。

まず、コンデンサ１３は、平面視においてカソードパターン５１Ｂと少なくとも一部が重なるように基板５０の内部に設けられ、カソードパターン５１Ｂと対向する基板５０の内部の内部配線を介して発光素子１１に駆動電流ｉＬＤを供給している。この際、コンデンサ１３のすべてがカソードパターン５１Ｂと重なるように配置してもよい。また、コンデンサ１３が複数のコンデンサから構成される場合は、該複数のコンデンサの少なくとも一部、あるいは全部がカソードパターン５１Ｂと重なるように配置してもよい。

一方、コンデンサ１３が低ＥＳＬ型のコンデンサ１３Ａ、および通常型のコンデンサ１３Ｂから構成される場合は、先述したように、コンデンサ１３Ａから比較的高い周波数成分の駆動電流ｉＬＤを供給するために、コンデンサ１３Ａをコンデンサ１３Ｂに対してボンディングワイヤＷに近い位置に配置させてもよい。あるいは、本配置をより一般化して、コンデンサ１３Ａを、コンデンサ１３Ｂよりも、基板５０上から内部配線へ流れる駆動電流ｉＬＤの経路に近い位置に設けるようにしてもよい。

また、コンデンサ１３は、平面視において、発光素子１１および駆動素子１２の少なくとも一方と、少なくとも一部が重なるように配置してもよい（図３では、発光素子１１および駆動素子１２のいずれとも、全部が重ならないように配置させた場合を例示している）。コンデンサ１３をこのように配置させることによって、発光装置１０がより小型化される。さらに、図１（ａ）に示すように、コンデンサ１３を第２配線層５２の内層側の面に配置させてもよい。本構成によれば、コンデンサ１３を第２配線層５２の回路面側に配置させた場合より、発光装置１０がより小型化される。

１０発光装置
１１発光素子
１２駆動素子
１３、１３Ａ、１３Ｂコンデンサ
１４電源
１５トランジスタ
１６ＧＮＤ接続端子
１７カソード接続端子
１８ＧＮＤパッド
１９カソード座
２０ＧＮＤ座
２１アノード座
２３半田ボール
５０基板
５１第１配線層、５１Ａアノードパターン、５１Ｂカソードパターン、５１Ｃ回路パターン、５２第２配線層、５２Ａアノードパターン、５２ＢＧＮＤパターン、５３第３層配線、５４第４層配線、５５、５７プリプレグ層、５６コア層、ｉＬＤ駆動電流、Ｌｉ駆動電流ループ、Ｖｉｎパルス信号、Ｖビア、Ｗボンディングワイヤ

Claims

基板と、
前記基板上に設けられた、発光素子、当該発光素子を駆動する駆動素子、および当該発光素子と当該駆動素子とを接続する駆動配線と、
平面視において前記駆動配線と少なくとも一部が重なるように前記基板内部に設けられ、前記駆動配線と対向する前記基板内部の内部配線を介して前記発光素子に駆動電流を供給する容量素子と、
を備え、
前記容量素子は、第１の容量素子と、当該第１の容量素子よりも等価直列インダクタンスが大きい第２の容量素子とを含み、
前記第１の容量素子は、前記第２の容量素子よりも、前記基板上から前記内部配線へ流れる駆動電流の経路に近い位置に設けられている
発光装置。
前記容量素子は、平面視において、前記駆動配線と全てが重なるように前記基板内部に設けられている
請求項１に記載の発光装置。
前記容量素子は複数の容量素子を含み、
前記複数の容量素子が、前記駆動配線と少なくとも一部が重なるように前記基板内部に設けられている
請求項１に記載の発光装置。
前記複数の容量素子が、前記駆動配線と全てが重なるように前記基板内部に設けられている
請求項３に記載の発光装置。
前記容量素子は、平面視において、前記発光素子および前記駆動素子の少なくとも一方と重なるように設けられている
請求項１に記載の発光装置。
前記容量素子は、平面視において、前記発光素子および前記駆動素子の両方と重なるように設けられている
請求項５に記載の発光装置。
前記駆動配線は前記基板の表面に形成された第１配線層に設けられ、
前記内部配線は、前記第１配線層と隣接する前記基板内部の第２配線層に設けられている
請求項１から請求項６のいずれか１項に記載の発光装置。
前記容量素子は、前記第２配線層の内層側で前記内部配線に接続されている
請求項７に記載の発光装置。