JP2002329976A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP2002329976A
JP2002329976A JP2001129807A JP2001129807A JP2002329976A JP 2002329976 A JP2002329976 A JP 2002329976A JP 2001129807 A JP2001129807 A JP 2001129807A JP 2001129807 A JP2001129807 A JP 2001129807A JP 2002329976 A JP2002329976 A JP 2002329976A
Authority
JP
Japan
Prior art keywords
wiring
built
parallel
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001129807A
Other languages
English (en)
Inventor
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001129807A priority Critical patent/JP2002329976A/ja
Priority to US10/132,685 priority patent/US6707685B2/en
Publication of JP2002329976A publication Critical patent/JP2002329976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 高速で動作する電子部品を搭載する多層配線
基板において、クロストークノイズと同時スイッチング
ノイズとＥＭＩノイズを共に低減する。 【解決手段】 第１の平行配線群３ａ・３ｃと、それに
直交する第２の平行配線群３ｂ・３ｄと、それらを電気
的に接続する貫通導体群とから成る積層配線体を具備し
て成る絶縁基板２の上面中央部に半導体素子７の搭載部
を有し、下面に外部電極６が設けられ、内部に内蔵キャ
パシタ４・５を介して外部電極６より半導体素子７に電
源供給する多層配線基板であって、内蔵キャパシタ４・
５を、半導体素子７の動作周波数帯域から高調波成分の
周波数帯域の範囲において異なる共振周波数を有する複
数のものが並列接続されるように形成し、かつ異なる共
振周波数間に発生する反共振周波数における合成インピ
ーダンス値を所定値以下とした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を収納す
るための半導体素子収納用パッケージあるいは半導体素
子や電子部品が搭載される電子回路基板等に使用される
多層配線基板に関し、特に高速で動作する半導体素子を
収納または搭載するのに好適な配線構造を有する多層配
線基板に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスからなる絶縁層とタング
ステン（Ｗ）等の高融点金属からなる配線導体とを交互
に積層して多層配線基板を形成していた。
【０００３】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常、ストリップ配線構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地（グランド）層または電源層が形成されていた。
【０００４】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5〜５と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。
【０００５】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの整合によるリンギング
ノイズの低減や信号配線間のクロストークの低減等を図
り、しかも高密度配線を実現するために、各絶縁層の上
面に平行配線群を形成し、これを多層化して各層の配線
群のうち所定の配線同士をビア導体やスルーホール導体
等の貫通導体を介して電気的に接続する構造が提案され
ている。
【０００６】このような平行配線群を有する多層配線基
板においては、この多層配線基板に搭載される半導体素
子等の電子部品とこの多層配線基板が実装される実装ボ
ードとを電気的に接続するために、多層配線基板内で各
平行配線群のうちから適当な配線を選択し、異なる配線
層間における配線同士の接続はビア導体等の貫通導体を
介して行なわれる。
【０００７】そして、このような多層配線基板によれ
ば、信号線をストリップ線路で構成する場合に比べて配
線層の層数を削減できるとともに、平行配線群内および
平行配線群間において、信号配線間のクロストークを低
減することができるものである。
【０００８】また、一方では半導体素子への電源供給に
関する問題点として、同時スイッチングノイズの問題点
が発生してきた。これは、半導体素子のスイッチングに
必要な電源電圧が、多層配線基板の外部から電源配線お
よび接地配線を通って供給されるため、電源配線もしく
は接地配線のインダクタンス成分により、半導体素子の
スイッチング動作が複数の信号配線で同時に起きた場合
に電源配線および接地配線にノイズが発生するものであ
る。
【０００９】このような問題点を解決するため、多層配
線基板内に広面積の電源配線層と接地配線層とが絶縁層
を介して対向形成されて成るキャパシタを内蔵する方法
が行なわれている。このように広面積の電源配線層と接
地配線層とを対向形成することで数ｎＦという大きなキ
ャパシタンス値のキャパシタを多層配線基板内に内蔵す
ることができ、内蔵キャパシタのインピーダンス値が小
さくなることから同時スイッチングノイズを低減するこ
とが可能となる。ここで、インピーダンス値はインダク
タンス値の平方根に比例し、キャパシタンス値の平方根
に反比例する。一般的に、内蔵キャパシタのインピーダ
ンス値が小さくなると同時スイッチングノイズが低減さ
れることが知られている。また、より大きな容量のキャ
パシタンス値を得るために、複数のキャパシタを多層配
線基板内に形成することも行なわれている。
【００１０】
【発明が解決しようとする課題】しかしながら、前記の
ような直交させた平行配線群を有する多層配線基板につ
いても、搭載される半導体素子等の電子部品の高速化に
伴い、ＥＭＩ（ElectroMagnetic Interference：電磁的
干渉）ノイズが問題とされるようになっている。このＥ
ＭＩノイズとは、各種電子機器から不要な電磁波が放射
されることにより、この電磁波が電子機器内もしくは周
辺の他の電子機器に対して侵入し、電子回路にノイズと
して影響を与えるものであり、電子機器が誤動作を引き
起こす原因となるものである。
【００１１】また、更なる情報処理能力の向上が求めら
れる中で、半導体素子の動作周波数が１ＧＨｚを超える
といった動作速度の高速化が急激に進んできており、こ
のような中で、多層配線基板内に伝送される電気信号の
高調波成分により同時スイッチングノイズが大きくなる
という新たな問題点が発生してきた。
【００１２】この高調波成分とはデジタル信号に含まれ
るより高周波の周波数成分のことであり、半導体素子の
動作周波数（基本波）の整数倍の周波数で大きな成分を
有し、高調波成分の周波数が大きくなるに連れ成分が減
少するものである。特に動作周波数の５倍程度までの周
波数の高調波成分が大きな成分を有することが知られて
おり、従って、半導体素子の動作周波数の５倍程度まで
の周波数帯域においてもインピーダンス値を小さくする
必要があることが分かってきた。
【００１３】このとき、前記のような広面積の電源配線
層と接地配線層とが絶縁層を介して対向形成されて成る
キャパシタを内蔵した従来の多層配線基板においては、
一定のキャパシタンス値を有する内蔵キャパシタを形成
した構造のため、その内蔵キャパシタのインピーダンス
特性が有する共振周波数を半導体素子の動作周波数付近
に設定することで、動作周波数付近のインピーダンス値
を小さくすることはできたが、高調波成分の周波数帯域
のインピーダンス値に関しては考慮されていなかった。
従って、半導体素子の動作周波数が低い領域では同時ス
イッチングノイズを低減することができたが、動作周波
数が数ＧＨｚ以上となる高周波領域では内蔵キャパシタ
のインピーダンス値が大きくなり、同時スイッチングノ
イズが大きくなるという問題点を有していた。
【００１４】また、内蔵キャパシタのインピーダンス特
性に含まれる反共振周波数が、高調波成分の周波数と一
致する場合には、その高調波が電源配線および接地配線
の電磁気的ノイズとして作用するため、ＥＭＩノイズが
大きくなってしまうという問題点があることもわかって
きた。
【００１５】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、直交させて積層した平行配
線群を有し、その電気特性を劣化させることなく配線間
のクロストークノイズを低減させることができ、さらに
同時スイッチングノイズとＥＭＩノイズを共に低減する
ことができる、高速で動作する半導体素子等の電子部品
を搭載する電子回路基板等に好適な多層配線基板を提供
することにある。
【００１６】
【課題を解決するための手段】本発明の多層配線基板
は、第１の絶縁層に形成され、この第１の絶縁層の中央
部に交点を有する２〜４本の直線で中心角が略等しくな
るように区分された各区分領域においてそれぞれ前記交
点側に向かう第１の平行配線群と、前記第１の絶縁層に
積層された第２の絶縁層に形成され、前記各区分領域に
おいてそれぞれ前記第１の平行配線群と直交する第２の
平行配線群と、前記第１および第２の平行配線群を電気
的に接続する貫通導体群とから成る積層配線体を具備し
て成る絶縁基板の上面中央部に半導体素子接続用電極が
設けられた半導体素子の搭載部を有し、前記絶縁基板の
下面に前記半導体素子に電源供給するための外部電極が
設けられ、前記絶縁基板の内部に電源配線層と接地配線
層とが前記第１または第２の絶縁層を挟んで対向配置さ
れて形成された内蔵キャパシタを介して前記外部電極よ
り前記半導体素子に電源供給する多層配線基板であっ
て、前記内蔵キャパシタは、前記半導体素子の動作周波
数帯域から高調波成分の周波数帯域の範囲において異な
る共振周波数を有する複数のものが並列接続されるよう
に形成され、かつ前記異なる共振周波数間に発生する反
共振周波数における合成インピーダンス値が所定値以下
であることを特徴とするものである。
【００１７】また、本発明の多層配線基板は、上記構成
において、前記反共振周波数における合成インピーダン
ス値を１Ω以下としたことを特徴とするものである。
【００１８】また、本発明の多層配線基板は、上記構成
において、前記第１および第２の平行配線群は、それぞ
れ複数の信号配線と、各信号配線に隣接する電源配線ま
たは接地配線とを有することを特徴とするものである。
【００１９】本発明の多層回路基板によれば、平行配線
群を直交させて積層して成る多層配線構造として、第１
の絶縁層の中央部に交点を有する２〜４本の直線で中心
角が略等間隔となるように区分された各区分領域を設定
し、第１の平行配線群をその区分領域のそれぞれにおい
て交点側すなわち第１の絶縁層の中央部側に向かう方向
に略平行に配設された複数の平行な配線で構成するとと
もに、第２の平行配線群を各区分領域においてそれぞれ
第１の配線層の平行配線群と直交する方向に略平行に配
設された複数の平行な配線で構成し、これら第１および
第２の平行配線群を貫通導体群で電気的に接続した積層
配線体を具備する構造としたことから、第２の平行配線
群を構成する配線は第２の絶縁層の中央部を取り囲むよ
うにほぼ環状の配線構造をとることとなり、これによ
り、外部からのＥＭＩノイズの侵入や外部への不要な電
磁波ノイズの放射をシールドする効果を有するものとな
り、平行配線群の電気特性を劣化させることなく配線間
のクロストークノイズを低減させることができるととも
に、ＥＭＩ対策としても効果を有するものとなる。
【００２０】また、各区分領域を第１の絶縁層の中央部
に交点を有する２〜４本の直線でその中心角が略等しく
なるように区分していることから、配線の自由度を高
め、配線長を短くすることができ、抵抗やインダクタン
ス・キャパシタンスを減少させることができる。
【００２１】また、本発明の多層配線基板によれば、絶
縁基板の内部に電源配線層と接地配線層とが絶縁層を挟
んで対向配置されて形成された電源供給のための内蔵キ
ャパシタを具備し、この内蔵キャパシタを半導体素子の
動作周波数帯域から高調波成分の周波数帯域の範囲にお
いて異なる共振周波数を有する複数のものが並列接続さ
れるように形成したことから、インピーダンス値が最も
低い共振周波数をそれぞれの内蔵キャパシタ毎に半導体
素子の動作周波数から高調波成分の周波数帯域の範囲で
分散させて設定することができ、さらに、異なる共振周
波数間に発生する反共振周波数における合成インピーダ
ンス値を所定値以下としたことから、半導体素子の動作
周波数から高調波成分の周波数帯域の範囲における合成
インピーダンス値を広い周波数帯域で小さくすることが
できる。
【００２２】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたときには、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズを低減することが可能となる。
【００２３】また、電源配線層および接地配線層を広面
積として数ｎＦという大きなキャパシタンス値を有する
内蔵キャパシタを形成することができるため、半導体素
子の動作周波数が数ＭＨｚと低い周波数帯域においても
同時スイッチングノイズを低減することが可能である。
【００２４】さらに、内蔵キャパシタのインピーダンス
特性に含まれる反共振周波数を、複数の内蔵キャパシタ
のキャパシタンス値を制御することによって電気信号に
含まれる高調波成分の周波数と一致しない周波数に設定
できることから、ＥＭＩノイズを低減することも可能と
なる。
【００２５】
【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。
【００２６】図１は本発明の多層配線基板の実施の形態
の一例を示す断面図である。図１において、１は多層配
線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁
層２ａ〜２ｅが積層されて形成されている。この例の多
層配線基板１においては、絶縁層２ａ〜２ｅは基本的に
は同じ比誘電率を有する絶縁材料で形成されている。こ
こで、絶縁層２ｂおよび２ｄは第１の絶縁層に相当し、
その上面には中央部に交点を有する２〜４本、例えば２
本の直線で中心角が略等しくなるように区分された各区
分領域においてそれぞれ交点側に向かう複数の平行な配
線で構成された第１の平行配線群３ａ・３ｃが形成され
ている。また、絶縁層２ｃおよび２ｅは第２の絶縁層に
相当し、その上面には各区分領域においてそれぞれ第１
の平行配線群３ａ・３ｃと直交するように複数の平行な
配線で構成された第２の平行配線群３ｂ・３ｄが形成さ
れている。そして、これら第１の平行配線群３ａ・３ｃ
と第２の平行配線群３ｂ・３ｄとは、上下の配線同士の
交点において必要に応じて貫通導体群（図示せず）で電
気的に接続されて、所望の信号配線・電源配線または接
地配線の経路が形成され、積層配線体が形成されてい
る。
【００２７】なお、これら平行配線群３ａ〜３ｄに含ま
れる複数の信号配線はそれぞれ異なる電気信号を伝送す
るものとしてもよく、複数の電源配線はそれぞれ異なる
電源を供給するものとしてもよい。
【００２８】第１の絶縁層２ｂ・２ｄ上の第１の平行配
線群３ａ・３ｃは、それぞれ第１の絶縁層２ｂ・２ｄの
中央部に交点を有する、例えば２本の直線で中心角が略
等しく約90度になるよう４つに区分された各区分領域に
おいて、それぞれ交点側すなわち第１の絶縁層２ｂ・２
ｄの中央部に向かう複数の平行な配線で構成されてい
る。なお、各区分領域は、３本の直線で中心角が約60度
になるように６つに区分されても、４本の直線で中心角
が約45度になるように８つに区分されてもよく、いずれ
の場合も電気的特性に優れた積層配線体を形成すること
ができる。
【００２９】また、第２の絶縁層２ｃ・２ｅ上の第２の
平行配線群３ｂ・３ｄは、この各区分領域においてそれ
ぞれ第１の平行配線群３ａ・３ｃと直交する複数の平行
な配線で構成されている。そして、例えば第２の平行配
線群３ｂ・３ｄが各区分領域の配線が接続されて、略正
方形状の第２の絶縁層２ｃ・２ｅの各辺に平行な配線を
有する略正方形状の環状配線を形成してもよい。
【００３０】そして、これら第１の平行配線群３ａ・３
ｃと第２の平行配線群３ｂ・３ｄとは、第１の絶縁層２
ｂ・２ｄに形成された貫通導体群（図示せず）により対
応する配線同士が適当な箇所において電気的に接続され
ており、これにより各区分領域毎に直交する平行配線群
が形成された積層配線体を構成している。
【００３１】また、この例では第１および第２の平行配
線群３ａ〜３ｄは、信号配線に電源配線または接地配線
がそれぞれ隣接するように配設されることが好ましい。
これにより、同じ絶縁層２ａ〜２ｄ上の信号配線間を電
磁的に遮断して、同じ平面上の左右の信号配線間のクロ
ストークノイズを良好に低減することができる。さら
に、信号配線に必ず電源配線または接地配線を隣接させ
ることで、同じ平面上の電源配線と信号配線および接地
配線と信号配線との相互作用が最大となり、電源配線お
よび接地配線のインダクタンスを減少させることができ
る。このインダクタンスの減少により、電源ノイズおよ
び接地ノイズを効果的に低減することができる。
【００３２】本発明の多層配線基板１によれば、このよ
うに区分領域を設定し、各区分領域においてそれぞれ互
いに直交する平行配線群３ａ〜３ｄが形成された積層配
線体を具備したことにより、第２の平行配線群３ｂ・３
ｄを構成する配線は第２の絶縁層２ｃ・２ｅの中央部を
取り囲むようにほぼ環状の配線構造をとることとなり、
これにより、外部からのＥＭＩノイズの侵入や外部への
不要な電磁波ノイズの放射をシールドする効果を有する
ものとなり、配線間のクロストークノイズを低減させる
ことができるとともに、ＥＭＩ対策としても効果を有す
るものとなる。
【００３３】また、この第２の平行配線群３ｂ・３ｄ
は、各区分領域の配線を接続して形成した環状配線を有
するものである場合には、その環状配線によってＥＭＩ
対策の効果を高めることができ、より有効なＥＭＩ対策
を施すことができる。
【００３４】さらに、この第２の平行配線群３ｂ・３ｄ
は、その最外周側の環状配線を接地配線とした場合に
は、この環状の接地配線により非常に効果的にＥＭＩノ
イズに対してシールド効果を有するものとなり、さらに
有効なＥＭＩ対策を施すことができる。
【００３５】次に、４ａ・４ｂおよび５ａ・５ｂは絶縁
基板２の内部に形成された広面積の電源配線層もしくは
接地配線層であり、この例では、これら電源配線層もし
くは接地配線層４ａ・４ｂおよび５ａ・５ｂにより、多
層配線基板１内に第一の内蔵キャパシタ４および第二の
内蔵キャパシタ５の２個の内蔵キャパシタが、図示しな
い貫通導体等により並列に接続されて形成されている。
【００３６】このとき、電源配線層もしくは接地配線層
４ａ・４ｂおよび５ａ・５ｂは交互に異なる機能の層が
重なるようにする。つまり、４ａおよび５ａが電源配線
層の場合、４ｂおよび５ｂは接地配線層であり、４ａお
よび５ａが接地配線層の場合、４ｂおよび５ｂは電源配
線層である。
【００３７】そして、この例では、第一の内蔵キャパシ
タ４の電極（電源配線層もしくは接地配線層）４ａ・４
ｂの大きさに対して、第二の内蔵キャパシタ５の電極
（電源配線層もしくは接地配線層）５ａ・５ｂの大きさ
を小さくすることにより、第二の内蔵キャパシタ５の容
量を小さくして両者の共振周波数を異ならせている。
【００３８】さらに、多層配線基板１の絶縁基板２の上
面中央部には半導体素子の搭載部にマイクロプロセッサ
やＡＳＩＣ等の半導体素子７が搭載され、錫鉛合金（Ｓ
ｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ
８を介して半導体素子７の搭載部に設けられた半導体素
子接続用電極（図示せず）に接続されて、多層配線基板
１と電気的に接続されている。また、絶縁基板２の下面
には、半導体素子７に電源供給を行なうための外部電極
を含む複数の外部電極６が設けられている。
【００３９】図１に示す例によれば、電源配線は外部電
極６の１つから貫通導体を通じて例えば電源配線層４ｂ
に接続され、さらに貫通導体を通じて電源配線層５ｂに
接続されるとともに、貫通導体を通じて搭載部の半導体
素子接続用電極に接続されている。また、接地配線は外
部電極６の１つから貫通導体を通じて接地配線層４ａに
接続され、貫通導体を通じて接地配線層５ａに接続され
るとともに、貫通導体を通じて搭載部の半導体素子接続
用電極に接続されている。これらにより、電源配線層４
ｂと接地配線層４ａとの間に第一の内蔵キャパシタ４が
形成され、電源配線層５ｂと接地配線層５ａとの間に第
二の内蔵キャパシタ５が形成されていることから、これ
らの電気回路は図６に示す電気回路図で表すことができ
る。この図６から解るように、２個の内蔵キャパシタ４
・５は並列に接続されている。
【００４０】また、図１に示す例においては、第一の内
蔵キャパシタ４の電極となる接地配線層もしくは電源配
線層４ａ・４ｂの面積は、第二の内蔵キャパシタ５の電
極となる接地配線層もしくは電源配線層５ａ・５ｂの面
積よりも大きく設定されている。これにより、電源配線
層もしくは接地配線層４ａ・４ｂ間に形成された第一の
内蔵キャパシタ４と、電源配線層もしくは接地配線層５
ａ・５ｂ間に形成された第二の内蔵キャパシタ５とのキ
ャパシタンス値が異なるものとなり、図５に示すよう
に、それぞれの内蔵キャパシタは異なる共振周波数を含
むインピーダンス特性となる。
【００４１】図５は、本発明の多層配線基板１における
内蔵キャパシタ４・５のインピーダンス特性の一例を示
す線図である。図５において横軸は周波数（Ｈｚ）を表
し、縦軸は内蔵キャパシタ４・５のインピーダンス値
（Ω）を表している。ここで、多層配線基板１内に形成
された内蔵キャパシタ４・５において、共振周波数より
周波数の低い領域のインピーダンス特性はキャパシタン
ス成分を示し、共振周波数より周波数の高い領域のイン
ピータンス特性はインダクタンス成分を示す傾向があ
る。さらに、異なる共振周波数を有する複数のキャパシ
タが並列に形成されている場合は、それぞれの内蔵キャ
パシタ４・５が有する共振周波数はそのままに、インピ
ーダンス特性の交点（反共振点）においてインピーダン
ス特性が合成され、反共振点の周波数、つまり反共振周
波数はそれぞれのインピーダンス特性の交差する周波数
となる。
【００４２】また、同時スイッチングノイズは広面積の
電源配線層もしくは接地配線層４ａ・４ｂ・５ａ・５ｂ
で形成された内蔵キャパシタ４・５のインピーダンス値
が小さいほど低減することができる。とりわけ、半導体
素子７の動作周波数が数ＧＨｚ以上の高周波領域におい
ては、動作周波数の整数倍の周波数において大きな成分
をもつ高調波成分が含まれ、特に高調波成分が大きくな
る半導体素子７の動作周波数の５倍程度までの周波数帯
を含む周波数領域のインピーダンス値を低減すること
で、高速で動作する半導体素子７の同時スイッチングノ
イズの低減が可能である。
【００４３】ここで、内蔵キャパシタ４・５のインピー
ダンス値は共振周波数において最も小さくなる。本発明
の多層配線基板１によれば、異なる共振周波数を有する
複数の内蔵キャパシタ４・５を並列に形成したことによ
り、それぞれの内蔵キャパシタ４・５毎に共振周波数を
半導体素子７の動作周波数帯域から高調波成分の周波数
帯域の間の範囲で任意に設定することが可能である。図
５に示す例では、第一の内蔵キャパシタ４のインピーダ
ンス特性に含まれる共振周波数を半導体素子７の動作周
波数帯域に合わせ、第二の内蔵キャパシタ５のインピー
ダンス特性に含まれる共振周波数を高調波成分の周波数
帯域に合わせている。
【００４４】内蔵キャパシタ４・５のインピーダンス特
性に含まれる共振周波数は、広面積の電源配線層もしく
は接地配線層４ａ・４ｂ・５ａ・５ｂで形成された内蔵
キャパシタ４・５のキャパシタンス値を変えることで任
意に設定することが可能である。この例では、電源配線
層もしくは接地配線層４ａ・４ｂに対して５ａ・５ｂの
面積を変えることで、内蔵キャパシタ４・５のキャパシ
タンス値を変えて、内蔵キャパシタ４・５のインピーダ
ンス特性に含まれる共振周波数を所望の値に設定してい
る。
【００４５】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下としたことから、半導体素子７の動作周波数から高調
波成分の周波数帯域の範囲における合成インピーダンス
値を広い周波数帯域で小さくすることができる。
【００４６】ここで、複数の内蔵キャパシタのそれぞれ
のインピータンス特性に含まれる共振周波数間に発生す
る反共周波数における合成インピーダンス値は、それぞ
れの内蔵キャパシタのキャパシタンス値と内蔵キャパシ
タの個数により、任意に設定することが可能である。本
発明の多層配線基板における合成インピーダンス値の所
定値は、半導体素子７の動作周波数と要求される同時ス
イッチングノイズ量とから、その要求特性を満たすよう
に適宜設定される。
【００４７】また、反共振周波数における合成インピー
ダンス値を１Ω以下とすることにより、電源配線層もし
くは接地配線層４ａ・４ｂ・５ａ・５ｂのインダクタン
ス成分を極めて小さく抑えることができ、半導体素子７
の動作周波数が数ＧＨｚ以上の高周波領域においても十
分に効果的な同時スイッチングノイズの低減を行なうこ
とが可能となる。
【００４８】ここで、合成インピーダンス値を１Ω以下
とすることが効果的な半導体素子７の動作周波数は１〜
10ＧＨｚ程度であり、その時の高調波成分の周波数は半
導体素子７の動作周波数の５倍で換算すると５〜50ＧＨ
ｚ程度となる。
【００４９】なお、多層配線基板１内に形成された広面
積の電源配線層もしくは接地配線層４ａ・４ｂ・５ａ・
５ｂによって形成された内蔵キャパシタ４・５のインピ
ーダンス特性に含まれる反共振周波数が半導体素子７の
動作周波数およびその高調波成分と一致すると、ＥＭＩ
ノイズが大きくなる傾向がある。従って、内蔵キャパシ
タ４・５が有するインピーダンス特性の反共振周波数は
半導体素子７の動作周波数と一致しない周波数に設定す
ることが好ましい。
【００５０】また、多層配線基板１内に形成された広面
積の電源配線層もしくは接地配線層４ａ・４ｂ・５ａ・
５ｂによって形成された内蔵キャパシタ４・５のインピ
ーダンス特性における共振周波数および反共振周波数
は、内蔵キャパシタ４・５のキャパシタンス値および寄
生インダクタのインダクタンス値、多層配線基板１の外
形サイズ等により決まるため、より効果的にＥＭＩノイ
ズを低減するためには内蔵キャパシタンス値を所望の値
に調整することが必要である。
【００５１】なお、この例のように内蔵キャパシタ４・
５の電極の大きさを半導体素子７の搭載部に近いものほ
ど小さくすることによって、半導体素子７に近い内蔵キ
ャパシタ５が、半導体素子７から遠い内蔵キャパシタ４
よりも共振点が高周波側にあるため、電源配線層および
接地配線層に生じた同時スイッチングノイズの高周波成
分を半導体素子７の近傍で低減できるため、同時スイッ
チングノイズおよびＥＭＩノイズを効果的に低減するこ
とが可能となる。
【００５２】次に、本発明の多層配線基板の実施の形態
の他の例を図２に図1と同様の断面図で示す。図２にお
いて、21は多層配線基板、22は絶縁基板であり、絶縁基
板22は複数の絶縁層22ａ〜22ｅが積層されて形成されて
いる。絶縁層22ｂ・22ｄは第１の絶縁層に相当し、その
上面には中央部に交点を有する例えば２本の直線で中心
角が略等しくなるように区分された各区分領域において
それぞれ交点側に向かう複数の平行な配線で構成された
第１の平行配線群23ａ・23ｃが形成されている。また、
絶縁層22ｃ・22ｅは第２の絶縁層に相当し、その上面に
は各区分領域においてそれぞれ第１の平行配線群23ａ・
23ｃと直交するように複数の平行な配線で構成された第
２の平行配線群23ｂ・23ｄが形成されている。そして、
これら第１の平行配線群23ａ・23ｃと第２の平行配線群
23ｂ・23ｄとは、上下の配線同士の交点において必要に
応じて貫通導体群（図示せず）で電気的に接続されて、
所望の信号配線・電源配線または接地配線の経路が形成
され、積層配線体が形成されている。
【００５３】24ａ・24ｂおよび25ａ・25ｂは絶縁基板22
の内部に形成された広面積の電源配線層もしくは接地配
線層であり、これら電源配線層もしくは接地配線層24ａ
・24ｂおよび25ａ・25ｂにより、多層配線基板21内に第
一の内蔵キャパシタ24および第二の内蔵キャパシタ25の
２個の内蔵キャパシタが、図示しない貫通導体等により
並列に接続されて形成されている。
【００５４】そして、この例では、第一の内蔵キャパシ
タ24の電極（電源配線層もしくは接地配線層）24ａ・24
ｂと第二の内蔵キャパシタ25の電極（電源配線層もしく
は接地配線層）25ａ・25ｂとはほぼ同じ大きさとし、第
一の内蔵キャパシタ24の電極24ａ・24ｂ間の絶縁層22ｄ
の一部を高誘電率層29とすることにより、第一の内蔵キ
ャパシタ24の容量を大きくして両者の共振周波数を異な
らせている。
【００５５】多層配線基板21の絶縁基板22の上面中央部
には半導体素子の搭載部に半導体素子27が搭載され、導
体バンプ28を介して半導体素子27の搭載部に設けられた
半導体素子接続用電極（図示せず）に接続されて、多層
配線基板21と電気的に接続されている。また、絶縁基板
22の下面には、半導体素子27に電源供給を行なうための
外部電極を含む複数の外部電極26が設けられている。
【００５６】図２に示す例においても、電源配線は外部
電極26の１つから貫通導体を通じて例えば電源配線層24
ｂに接続され、さらに貫通導体を通じて電源配線層25ｂ
に接続されるとともに、貫通導体を通じて搭載部の半導
体素子接続用電極に接続されている。また、接地配線は
外部電極26の１つから貫通導体を通じて接地配線層24ａ
に接続され、貫通導体を通じて接地配線層25ａに接続さ
れるとともに、貫通導体を通じて搭載部の半導体素子接
続用電極に接続されている。これらにより、電源配線層
24ｂと接地配線層24ａとの間に高誘電率層29を挟んで第
一の内蔵キャパシタ24が形成され、電源配線層25ｂと接
地配線層25ａとの間に絶縁層22ｂを挟んで第二の内蔵キ
ャパシタ25が形成されていることから、これらの電気回
路も同様に図６に示す電気回路図で表すことができる。
この図６から解るように、２個の内蔵キャパシタ24・25
は並列に接続されている。
【００５７】また、図２に示す例においては、第一の内
蔵キャパシタ24の電極となる接地配線層もしくは電源配
線層24ａ・24ｂ間の高誘電率層29の誘電率は、第二の内
蔵キャパシタ25の電極となる接地配線層もしくは電源配
線層25ａ・25ｂの絶縁層22ｂよりも高く設定されてい
る。これにより、電源配線層もしくは接地配線層24ａ・
24ｂ間に形成された第一の内蔵キャパシタ24と、電源配
線層もしくは接地配線層25ａ・25ｂ間に形成された第二
の内蔵キャパシタ25とのキャパシタンス値が異なるもの
となり、図1に示す例と同様に、図５に示すように、そ
れぞれの内蔵キャパシタは異なる共振周波数を含むイン
ピーダンス特性となる。
【００５８】この例のように、第一の内蔵キャパシタ24
と第二の内蔵キャパシタ25とでその電極間の絶縁層の誘
電率を異ならせることにより、半導体素子27に近い内蔵
キャパシタ25が、半導体素子27から遠い内蔵キャパシタ
24よりも共振点が高周波側にあるため、電源配線層およ
び接地配線層に生じた同時スイッチングノイズの高周波
成分を半導体素子27の近傍で低減できるため、同時スイ
ッチングノイズおよびＥＭＩノイズを効果的に低減する
ことが可能となる。
【００５９】次に、本発明の多層配線基板の実施の形態
の他の例を図3に断面図で示す。図3において、41は多層
配線基板、42は絶縁基板であり、絶縁基板42は複数の絶
縁層42ａ〜42ｉが積層されて形成されている。この例の
多層配線基板41においては、絶縁層42ａ〜42ｉは基本的
には同じ比誘電率を有する絶縁材料で形成されている。
ここで、絶縁層42ｄおよび42ｆは第１の絶縁層に相当
し、その上面には中央部に交点を有する２〜４本、例え
ば２本の直線で中心角が略等しくなるように区分された
各区分領域においてそれぞれ交点側に向かう複数の平行
な配線で構成された第１の平行配線群43ａ・43ｃが形成
されている。また、絶縁層42ｅおよび42ｇは第２の絶縁
層に相当し、その上面には各区分領域においてそれぞれ
第１の平行配線群43ａ・43ｃと直交するように複数の平
行な配線で構成された第２の平行配線群43ｂ・43ｄが形
成されている。そして、これら第１の平行配線群43ａ・
43ｃと第２の平行配線群43ｂ・43ｄとは、上下の配線同
士の交点において必要に応じて貫通導体群（図示せず）
で電気的に接続されて、所望の信号配線・電源配線また
は接地配線の経路が形成され、積層配線体が形成されて
いる。
【００６０】44ａ・44ｂおよび45ａ・45ｂは絶縁基板42
の内部に第1および第2の平行配線群43ａ〜43ｄとは異な
る層に形成された広面積の電源配線層もしくは接地配線
層であり、この例では、これら電源配線層もしくは接地
配線層44ａ・44ｂおよび45ａ・45ｂにより、多層配線基
板41内に第一の内蔵キャパシタ44および第二の内蔵キャ
パシタ45の２個の内蔵キャパシタが、図示しない貫通導
体等により並列に接続されて形成されている。
【００６１】このように第一の内蔵キャパシタ44および
第二の内蔵キャパシタ45を形成する広面積の電源配線層
もしくは接地配線層44ａ・44ｂおよび45ａ・45ｂを第1
および第2の平行配線群43ａ〜43ｄとは異なる層に形成
することにより、第２の平行配線群43ａ〜43ｂと同一層
に形成する場合に比べて、より多くの容量を形成するこ
とが可能となり、低周波域から高周波域までより広帯域
に低インピーダンスを実現することが可能となる。
【００６２】そして、この例では、第一の内蔵キャパシ
タ44の電極（電源配線層もしくは接地配線層）44ａ・44
ｂの大きさに対して、第二の内蔵キャパシタ45の電極
（電源配線層もしくは接地配線層）45ａ・45ｂの大きさ
を小さくすることにより、第二の内蔵キャパシタ45の容
量を小さくして両者の共振周波数を異ならせている。
【００６３】多層配線基板41の絶縁基板42の上面中央部
には半導体素子の搭載部に半導体素子７が搭載され、導
体バンプ48を介して半導体素子47の搭載部に設けられた
半導体素子接続用電極（図示せず）に接続されて、多層
配線基板41と電気的に接続されている。また、絶縁基板
42の下面には、半導体素子47に電源供給を行なうための
外部電極を含む複数の外部電極46が設けられている。
【００６４】図３に示す例によれば、電源配線は外部電
極46の１つから貫通導体を通じて例えば電源配線層44ｂ
に接続され、さらに貫通導体を通じて電源配線層45ｂに
接続されるとともに、貫通導体を通じて搭載部の半導体
素子接続用電極に接続されている。また、接地配線は外
部電極46の１つから貫通導体を通じて接地配線層44ａに
接続され、貫通導体を通じて接地配線層45ａに接続され
るとともに、貫通導体を通じて搭載部の半導体素子接続
用電極に接続されている。これらにより、電源配線層44
ｂと接地配線層44ａとの間に第一の内蔵キャパシタ44が
形成され、電源配線層45ｂと接地配線層45ａとの間に第
二の内蔵キャパシタ45が形成されていることから、これ
らの電気回路も図６に示す電気回路図で表すことができ
る。この図６から解るように、２個の内蔵キャパシタ44
・45は並列に接続されている。
【００６５】また、図３に示す例においては、第二の内
蔵キャパシタ45の電極となる接地配線層もしくは電源配
線層45ａ・45ｂの面積は、第一の内蔵キャパシタ44の電
極となる接地配線層もしくは電源配線層44ａ・44ｂの面
積よりも小さく設定されている。これにより、電源配線
層もしくは接地配線層44ａ・44ｂ間に形成された第一の
内蔵キャパシタ44と、電源配線層もしくは接地配線層45
ａ・45ｂ間に形成された第二の内蔵キャパシタ45とのキ
ャパシタンス値が異なるものとなり、図５に示すよう
に、それぞれの内蔵キャパシタは異なる共振周波数を含
むインピーダンス特性となる。
【００６６】また、このような例においても、内蔵キャ
パシタ44・45の電極の大きさを半導体素子47の搭載部に
近いものほど小さくすることによって、半導体素子47に
近い内蔵キャパシタ45が、半導体素子47から遠い内蔵キ
ャパシタ44よりも共振点が高周波側にあるため、電源配
線層および接地配線層に生じた同時スイッチングノイズ
の高周波成分を半導体素子47の近傍で低減できるため、
同時スイッチングノイズおよびＥＭＩノイズを効果的に
低減することが可能となる。
【００６７】次に、本発明の多層配線基板の実施の形態
の他の例を図４に図３と同様の断面図で示す。図4にお
いて、61は多層配線基板、62は絶縁基板であり、絶縁基
板62は複数の絶縁層62ａ〜62ｉが積層されて形成されて
いる。絶縁層62ｄおよび62ｆは第１の絶縁層に相当し、
その上面には中央部に交点を有する２〜４本、例えば２
本の直線で中心角が略等しくなるように区分された各区
分領域においてそれぞれ交点側に向かう複数の平行な配
線で構成された第１の平行配線群63ａ・63ｃが形成され
ている。また、絶縁層62ｅおよび62ｇは第２の絶縁層に
相当し、その上面には各区分領域においてそれぞれ第１
の平行配線群63ａ・63ｃと直交するように複数の平行な
配線で構成された第２の平行配線群63ｂ・63ｄが形成さ
れている。そして、これら第１の平行配線群63ａ・63ｃ
と第２の平行配線群63ｂ・63ｄとは、上下の配線同士の
交点において必要に応じて貫通導体群（図示せず）で電
気的に接続されて、所望の信号配線・電源配線または接
地配線の経路が形成され、積層配線体が形成されてい
る。
【００６８】64ａ・64ｂおよび65ａ・65ｂは絶縁基板62
の内部に第1および第2の平行配線群63ａ〜63ｄとは異な
る層に形成された広面積の電源配線層もしくは接地配線
層であり、これら電源配線層もしくは接地配線層64ａ・
64ｂおよび65ａ・65ｂにより、多層配線基板61内に第一
の内蔵キャパシタ64および第二の内蔵キャパシタ65の２
個の内蔵キャパシタが、図示しない貫通導体等により並
列に接続されて形成されている。
【００６９】そして、この例では、第一の内蔵キャパシ
タ64の電極（電源配線層もしくは接地配線層）64ａ・64
ｂと第二の内蔵キャパシタ65の電極（電源配線層もしく
は接地配線層）65ａ・65ｂとはほぼ同じ大きさとし、第
一の内蔵キャパシタ64の電極64ａ・64ｂ間の絶縁層62ｈ
を高誘電率層69とすることにより、第一の内蔵キャパシ
タ64の容量を大きくして両者の共振周波数を異ならせて
いる。
【００７０】多層配線基板61の絶縁基板62の上面中央部
には半導体素子の搭載部に半導体素子67が搭載され、導
体バンプ68を介して半導体素子67の搭載部に設けられた
半導体素子接続用電極（図示せず）に接続されて、多層
配線基板61と電気的に接続されている。また、絶縁基板
62の下面には、半導体素子67に電源供給を行なうための
外部電極を含む複数の外部電極66が設けられている。
【００７１】図４に示す例においても、電源配線は外部
電極66の１つから貫通導体を通じて例えば電源配線層64
ｂに接続され、さらに貫通導体を通じて電源配線層65ｂ
に接続されるとともに、貫通導体を通じて搭載部の半導
体素子接続用電極に接続されている。また、接地配線は
外部電極66の１つから貫通導体を通じて接地配線層64ａ
に接続され、貫通導体を通じて接地配線層65ａに接続さ
れるとともに、貫通導体を通じて搭載部の半導体素子接
続用電極に接続されている。これらにより、電源配線層
64ｂと接地配線層64ａとの間に高誘電率層69を挟んで第
一の内蔵キャパシタ64が形成され、電源配線層65ｂと接
地配線層65ａとの間に絶縁層62ｂを挟んで第二の内蔵キ
ャパシタ65が形成されていることから、これらの電気回
路も同様に図６に示す電気回路図で表すことができる。
この図６から解るように、２個の内蔵キャパシタ64・65
は並列に接続されている。
【００７２】また、図４に示す例においては、第一の内
蔵キャパシタ64の電極となる接地配線層もしくは電源配
線層64ａ・64ｂ間の高誘電率層69の誘電率は、第二の内
蔵キャパシタ65の電極となる接地配線層もしくは電源配
線層65ａ・65ｂの絶縁層62ｂよりも高く設定されてい
る。これにより、電源配線層もしくは接地配線層64ａ・
64ｂ間に形成された第一の内蔵キャパシタ64と、電源配
線層もしくは接地配線層65ａ・65ｂ間に形成された第二
の内蔵キャパシタ65とのキャパシタンス値が異なるもの
となり、図３に示す例と同様に、図５に示すように、そ
れぞれの内蔵キャパシタは異なる共振周波数を含むイン
ピーダンス特性となる。
【００７３】この例のように、第一の内蔵キャパシタ64
と第二の内蔵キャパシタ65とでその電極間の絶縁層の誘
電率を異ならせることにより、半導体素子67に近い内蔵
キャパシタ65が、半導体素子67から遠い内蔵キャパシタ
64よりも共振点が高周波側にあるため、電源配線層およ
び接地配線層に生じた同時スイッチングノイズの高周波
成分を半導体素子67の近傍で低減できるため、同時スイ
ッチングノイズおよびＥＭＩノイズを効果的に低減する
ことが可能となる。
【００７４】以上のような本発明の多層配線基板におい
ては、同様の配線構造をさらに多層に積層して多層配線
基板を構成してもよい。
【００７５】また、信号配線の構造は、上記のような積
層配線体に対して、信号配線に対向して形成された電源
配線層もしくは接地配線層を有するマイクロストリップ
構造の他、信号配線の上下に電源配線層もしくは接地配
線層を有するストリップ構造、信号配線に隣接して電源
配線層もしくは接地配線層を形成したコプレーナ構造を
組み合わせてもよく、多層配線基板に要求される仕様等
に応じて適宜選択し組み合わせて用いることができる。
【００７６】また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタ・チップコンデンサまたは電
解コンデンサ等といったものを取着して電子回路モジュ
ール基板を構成してもよい。
【００７７】また、各絶縁層の平面視における形状は、
正方形状や長方形状の他に、菱形状・六角形状または八
角形状等の形状であってもよい。
【００７８】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。
【００７９】本発明の多層配線基板において、各絶縁層
は、例えばセラミックグリーンシート積層法によって、
酸化アルミニウム質焼結体・窒化アルミニウム質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼
結体またはガラスセラミックス等の無機絶縁材料を使用
して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂
・ポリノルボルネンまたはベンゾシクロブテン等の有機
絶縁材料を使用して、あるいはセラミックス粉末等の無
機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合し
て成る複合絶縁材料などの電気絶縁材料を使用して形成
される。
【００８０】これらの絶縁層は以下のようにして作製さ
れる。例えば酸化アルミニウム質焼結体から成る場合で
あれば、まず、酸化アルミニウム・酸化珪素・酸化カル
シウムまたは酸化マグネシウム等の原料粉末に適当な有
機バインダや溶剤等を添加混合して泥漿状となすととも
に、これを従来周知のドクターブレード法を採用してシ
ート状となすことによってセラミックグリーンシートを
得る。そして、各信号配線群および各配線導体層と成る
導体ペーストを所定のパターンに印刷塗布して上下に積
層し、最後にこの積層体を還元雰囲気中、約1600℃の温
度で焼成することによって製作される。
【００８１】また、例えばエポキシ樹脂から成る場合で
あれば、一般に酸化アルミニウム質焼結体から成るセラ
ミックスやガラス繊維を織り込んだ布にエポキシ樹脂を
含浸させて形成されるガラスエポキシ樹脂等から成る絶
縁層の上面に、有機樹脂前駆体をスピンコート法もしく
はカーテンコート法等の塗布技術により被着させ、これ
を熱硬化処理することによって形成されるエポキシ樹脂
等の有機樹脂から成る絶縁層と、銅を無電解めっき法や
蒸着法等の薄膜形成技術およびフォトリソグラフィ技術
を採用することによって形成される薄膜配線導体層とを
交互に積層し、約170℃程度の温度で加熱硬化すること
によって製作される。
【００８２】これらの絶縁層の厚みとしては、使用する
材料の特性に応じて、要求される仕様に対応する機械的
強度や電気的特性等の条件を満たすように適宣設定され
る。
【００８３】また、異なる比誘電率を有する絶縁層例え
ば高誘電率層を得るための方法としては、例えば酸化ア
ルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・
ムライトまたはガラスセラミックス等の無機絶縁材料
や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・
ポリノルボルネンまたはベンゾシクロブテン等の有機絶
縁材料にチタン酸バリウム・チタン酸ストロンチウム・
チタン酸カルシウムまたはチタン酸マグネシウム等の高
誘電体材料の粉末を添加混合し、しかるべき温度で加熱
硬化することによって、所望の比誘電率のものを得るよ
うにすればよい。
【００８４】このとき、無機絶縁材料や有機絶縁材料に
添加混合する高誘電体材料の粒径は、無機絶縁材料ある
いは有機絶縁材料に高誘電体材料を添加混合したことに
よって起こる絶縁層内の比誘電率のバラツキの発生の低
下や、絶縁層の粘度変化による加工性の低下を低減する
ため、0.5μｍ〜50μｍの範囲とすることが望ましい。
【００８５】また、無機絶縁材料や有機絶縁材料に添加
混合する高誘電体材料の含有量は、絶縁層の比誘電率を
大きな値とするためと、無機絶縁材料や有機絶縁材料と
高誘電体材料の接着強度の低下を防止するために、５重
量％〜75重量％とすることが望ましい。
【００８６】また、各平行配線群や広面積の電源配線層
もしくは接地配線層や貫通導体群等は、例えばタングス
テン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン
（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラ
ジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるい
は銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム
（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ
（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形
成すればよい。
【００８７】具体的には各平行配線群や広面積の電源配
線層もしくは接地配線層や貫通導体群等をＷの金属粉末
メタライズで形成する場合は、Ｗ粉末に適当な有機バイ
ンダや溶剤等を添加混合して得た金属ペーストを絶縁層
と成るセラミックグリーンシートに所定のパターンに印
刷塗布し、これをセラミックグリーンシートの積層体と
ともに焼成することによって形成することができる。
【００８８】他方、金属材料の薄膜で形成する場合は、
例えばスパッタリング法・真空蒸着法またはメッキ法に
より金属膜を形成した後、フォトリソグラフィ法により
所定の配線パターンに形成することができる。
【００８９】このような多層配線基板は、各平行配線群
が配設されている絶縁層の比誘電率に応じて、各平行配
線群の配線幅を適宣設定することで、各平行配線群の信
号配線の特性インピーダンス値を同一値とすることがで
きる。
【００９０】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、多層配線基板内に形成するキャパシタの数を３個以
上としてもよい。さらに、内蔵キャパシタを形成する電
源配線層もしくは接地配線層のパターンの形状を、多数
の開口部を有するいわゆるメッシュパターンの形状とし
てもよい。
【００９１】
【発明の効果】本発明の多層配線基板によれば、平行配
線群を直交させて積層して成る多層配線構造として、第
１の絶縁層の中央部に交点を有する２〜４本の直線で中
心角が略等間隔となるように区分された各区分領域を設
定し、第１の平行配線群をその区分領域のそれぞれにお
いて交点側すなわち第１の絶縁層の中央部側に向かう方
向に略平行に配設された複数の平行な配線で構成すると
ともに、第２の平行配線群を各区分領域においてそれぞ
れ第１の配線層の平行配線群と直交する方向に略平行に
配設された複数の平行な配線で構成し、これら第１およ
び第２の平行配線群を貫通導体群で電気的に接続した積
層配線体を具備する構造としたことから、第２の平行配
線群を構成する配線は第２の絶縁層の中央部を取り囲む
ようにほぼ環状の配線構造をとることとなり、これによ
り、外部からのＥＭＩノイズの侵入や外部への不要な電
磁波ノイズの放射をシールドする効果を有するものとな
り、平行配線群の電気特性を劣化させることなく配線間
のクロストークノイズを低減させることができるととも
に、ＥＭＩ対策としても効果を有するものとなる。
【００９２】また、各区分領域を第１の絶縁層の中央部
に交点を有する２〜４本の直線でその中心角が略等しく
なるように区分していることから、配線の自由度を高
め、配線長を短くすることができ、抵抗やインダクタン
ス・キャパシタンスを減少させることができる。
【００９３】また、本発明の多層配線基板によれば、絶
縁基板の内部に電源配線層と接地配線層とが絶縁層を挟
んで対向配置されて形成された電源供給のための内蔵キ
ャパシタを具備し、この内蔵キャパシタを半導体素子の
動作周波数帯域から高調波成分の周波数帯域の範囲にお
いて異なる共振周波数を有する複数のものが並列接続さ
れるように形成したことから、インピーダンス値が最も
低い共振周波数をそれぞれの内蔵キャパシタ毎に半導体
素子の動作周波数から高調波成分の周波数帯域の範囲で
分散させて設定することができ、さらに、異なる共振周
波数間に発生する反共振周波数における合成インピーダ
ンス値を所定値以下としたことから、半導体素子の動作
周波数から高調波成分の周波数帯域の範囲における合成
インピーダンス値を広い周波数帯域で小さくすることが
できる。
【００９４】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたときには、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズを低減することが可能となる。
【００９５】また、電源配線層および接地配線層を広面
積として数ｎＦという大きなキャパシタンス値を有する
内蔵キャパシタを形成することができるため、半導体素
子の動作周波数が数ＭＨｚと低い周波数帯域においても
同時スイッチングノイズを低減することが可能である。
【００９６】さらに、内蔵キャパシタのインピーダンス
特性に含まれる反共振周波数を、複数の内蔵キャパシタ
のキャパシタンス値を制御することによって電気信号に
含まれる高調波成分の周波数と一致しない周波数に設定
できることから、ＥＭＩノイズを低減することも可能と
なる。
【００９７】また、第1および第2の平行配線群が、それ
ぞれ複数の信号配線と、かく信号配線に隣接する電源配
線または接地配線とを有するものとしたときには、同じ
絶縁層上の信号配線間を電磁的に遮断して、同じ平面上
の左右の信号配線間のクロストークノイズを良好に低減
することが可能となり、さらに、信号配線に必ず電源配
線または接地配線を隣接させることで、同じ平面上の電
源配線と信号配線および接地配線と信号配線との相互作
用が最大となり、電源配線および接地配線のインダクタ
ンスを減少させることができ、このインダクタンスの減
少により、電源ノイズおよび接地ノイズを効果的に低減
することが可能となる。
【００９８】以上の結果、本発明によれば、直交させて
積層した平行配線群を有し、その電気特性を劣化させる
ことなく配線間のクロストークノイズを低減させること
ができ、さらに同時スイッチングノイズとＥＭＩノイズ
を共に低減することができる、高速で動作する半導体素
子等の電子部品を搭載する電子回路基板等に好適な多層
配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。
【図２】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。
【図３】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。
【図４】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。
【図５】本発明の多層配線基板における内蔵キャパシタ
のインピーダンス特性の一例を示す線図である。
【図６】本発明の多層配線基板の内蔵キャパシタのイン
ピーダンス特性の一例を示す電気回路図である。
【符号の説明】
１、21、41、61・・・多層配線基板 ２、22、42、62・・・絶縁基板 ２ｂ、２ｄ、22ｂ、22ｄ、42ｄ、42ｆ、62ｄ、62ｆ・・
・第1の絶縁層 ２ｃ、２ｅ、22ｃ、22ｅ、42ｅ、42ｇ、62ｅ、62ｇ・・
・第2の絶縁層 ３ａ、３ｃ、23ａ、23ｃ、43ａ、43ｃ、63ａ、63ｃ・・
・第1の平行配線群 ３ｂ、３ｄ、23ｂ、23ｄ、43ｂ、43ｄ、63ｂ、63ｄ・・
・第２の平行配線群 ４、５、24、25、44、45、64、65・・・内蔵キャパシタ ４ａ、４ｂ、５ａ、５ｂ、24ａ、24ｂ、25ａ、25ｂ、44
ａ、44ｂ、45ａ、45ｂ、64ａ、64ｂ、65ａ、65ｂ・・・
電源配線層もしくは接地配線層 ６、26、46、66・・・外部電極 ７、27、47、67・・・半導体素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 第１の絶縁層に形成され、該第１の絶縁
    層の中央部に交点を有する２〜４本の直線で中心角が略
    等しくなるように区分された各区分領域においてそれぞ
    れ前記交点側に向かう第１の平行配線群と、前記第１の
    絶縁層に積層された第２の絶縁層に形成され、前記各区
    分領域においてそれぞれ前記第１の平行配線群と直交す
    る第２の平行配線群と、前記第１および第２の平行配線
    群を電気的に接続する貫通導体群とから成る積層配線体
    を具備して成る絶縁基板の上面中央部に半導体素子接続
    用電極が設けられた半導体素子の搭載部を有し、前記絶
    縁基板の下面に前記半導体素子に電源供給するための外
    部電極が設けられ、前記絶縁基板の内部に電源配線層と
    接地配線層とが前記第１または第２の絶縁層を挟んで対
    向配置されて形成された内蔵キャパシタを介して前記外
    部電極より前記半導体素子に電源供給する多層配線基板
    であって、前記内蔵キャパシタは、前記半導体素子の動
    作周波数帯域から高調波成分の周波数帯域の範囲におい
    て異なる共振周波数を有する複数のものが並列接続され
    るように形成され、かつ前記異なる共振周波数間に発生
    する反共振周波数における合成インピーダンス値が所定
    値以下であることを特徴とする多層配線基板。
  2. 【請求項２】 前記反共振周波数における合成インピー
    ダンス値を１Ω以下としたことを特徴とする請求項１記
    載の多層配線基板。
  3. 【請求項３】 前記第１および第２の平行配線群は、そ
    れぞれ複数の信号配線と、各信号配線に隣接する電源配
    線または接地配線とを有することを特徴とする請求項１
    記載の多層配線基板。
JP2001129807A 2001-04-26 2001-04-26 多層配線基板 Pending JP2002329976A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001129807A JP2002329976A (ja) 2001-04-26 2001-04-26 多層配線基板
US10/132,685 US6707685B2 (en) 2001-04-26 2002-04-25 Multi-layer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001129807A JP2002329976A (ja) 2001-04-26 2001-04-26 多層配線基板

Publications (1)

Publication Number Publication Date
JP2002329976A true JP2002329976A (ja) 2002-11-15

Family

ID=18978285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001129807A Pending JP2002329976A (ja) 2001-04-26 2001-04-26 多層配線基板

Country Status (2)

Country Link
US (1) US6707685B2 (ja)
JP (1) JP2002329976A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096291A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板
WO2008102717A1 (ja) * 2007-02-22 2008-08-28 Buffalo Inc. 多層プリント配線板
JP2008235293A (ja) * 2007-02-22 2008-10-02 Buffalo Inc 多層プリント配線板
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
KR20130060754A (ko) * 2011-11-30 2013-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2014175628A (ja) * 2013-03-13 2014-09-22 Canon Inc 半導体パッケージ及びプリント回路板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7259336B2 (en) * 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
JP2003332807A (ja) * 2002-05-10 2003-11-21 Murata Mfg Co Ltd 誘電体フィルタ、誘電体デュプレクサ、および通信装置
AU2003242008A1 (en) * 2002-07-18 2004-02-09 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
US7161088B2 (en) * 2003-12-04 2007-01-09 Dell Products L.P. System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design
EP1577945A3 (en) * 2004-02-04 2007-11-28 International Business Machines Corporation Module power distribution network
US7292452B2 (en) * 2004-06-10 2007-11-06 Intel Corporation Reference layer openings
US7145782B2 (en) * 2004-07-16 2006-12-05 Intel Corporation Reducing loadline impedance in a system
US7294791B2 (en) * 2004-09-29 2007-11-13 Endicott Interconnect Technologies, Inc. Circuitized substrate with improved impedance control circuitry, method of making same, electrical assembly and information handling system utilizing same
DE102004049485B3 (de) * 2004-10-11 2005-12-01 Siemens Ag Elektrische Schaltung mit einer Mehrlagen-Leiterplatte
WO2006104613A2 (en) 2005-03-01 2006-10-05 X2Y Attenuators, Llc Conditioner with coplanar conductors
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
TWI278262B (en) * 2006-02-20 2007-04-01 Via Tech Inc Differential signal transmission structure, wiring board and chip package
JP4538069B2 (ja) * 2008-11-28 2010-09-08 株式会社東芝 プリント配線板
US8288657B2 (en) * 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
JP5341717B2 (ja) 2009-11-10 2013-11-13 ルネサスエレクトロニクス株式会社 半導体パッケージ及びシステム
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
WO2016038094A1 (de) * 2014-09-09 2016-03-17 Ceramtec Gmbh Mehrlagenkühler
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
EP3394910A4 (en) 2015-12-24 2019-08-21 INTEL Corporation SPIN LOGIC WITH MULTIPLE LEVELS
WO2018063684A1 (en) * 2016-09-30 2018-04-05 Intel Corporation 3d high-inductive ground plane for crosstalk reduction
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267540A (ja) 1992-03-23 1993-10-15 Nec Corp 半導体素子の実装構造
JPH05275863A (ja) 1992-03-26 1993-10-22 Canon Inc 多層プリント配線基板
US5422782A (en) * 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
JPH06204638A (ja) 1992-12-26 1994-07-22 Sumitomo Electric Ind Ltd プリント基板
JPH098633A (ja) 1995-06-22 1997-01-10 Advantest Corp 高速ロジック回路及びアナログ回路混載用電源供給回路
US5736913A (en) * 1996-02-14 1998-04-07 Anadigics, Inc. Method and apparatus for providing grounding to microwave circuit by low impedance means
US5912809A (en) * 1997-01-21 1999-06-15 Dell Usa, L.P. Printed circuit board (PCB) including channeled capacitive plane structure
US6525945B1 (en) * 1999-08-20 2003-02-25 International Business Machines Corporation Method and system for wide band decoupling of integrated circuits
JP2001168477A (ja) * 1999-12-13 2001-06-22 Fujitsu Ltd プリント基板、プリント基板モジュール、及び電子機器
US6418031B1 (en) * 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096291A (ja) * 2005-09-01 2007-04-12 Ngk Spark Plug Co Ltd 配線基板
WO2008102717A1 (ja) * 2007-02-22 2008-08-28 Buffalo Inc. 多層プリント配線板
JP2008235293A (ja) * 2007-02-22 2008-10-02 Buffalo Inc 多層プリント配線板
JP2010212595A (ja) * 2009-03-12 2010-09-24 Murata Mfg Co Ltd パッケージ基板
US8339797B2 (en) 2009-03-12 2012-12-25 Murata Manufacturing Co., Ltd. Package substrate
KR20130060754A (ko) * 2011-11-30 2013-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR101872525B1 (ko) * 2011-11-30 2018-08-03 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2014175628A (ja) * 2013-03-13 2014-09-22 Canon Inc 半導体パッケージ及びプリント回路板

Also Published As

Publication number Publication date
US20020181185A1 (en) 2002-12-05
US6707685B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
JP2002329976A (ja) 多層配線基板
JP3878795B2 (ja) 多層配線基板
JP3914731B2 (ja) 多層配線基板
JP2002223077A (ja) 多層配線基板
JP2002158448A (ja) 多層配線基板
JP3825324B2 (ja) 多層配線基板
JP3935638B2 (ja) 多層配線基板
JP3798978B2 (ja) 多層配線基板
JP3798959B2 (ja) 多層配線基板
JP2002217545A (ja) 多層配線基板
JP4373752B2 (ja) 配線基板
JP3798919B2 (ja) 多層配線基板
JP4349827B2 (ja) 配線基板
JP3792472B2 (ja) 多層配線基板
JP3796104B2 (ja) 多層配線基板
JP4601369B2 (ja) 配線基板
JP3692254B2 (ja) 多層配線基板
JP2002222892A (ja) 多層配線基板
JP3754863B2 (ja) 多層配線基板
JP3754865B2 (ja) 多層配線基板
JP2003204165A (ja) 多層配線基板
JP3754864B2 (ja) 多層配線基板
JP3618061B2 (ja) 多層配線基板
JP2001007518A (ja) 多層配線基板
JP3754866B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017