JP2003204165A

JP2003204165A - 多層配線基板

Info

Publication number: JP2003204165A
Application number: JP2002000845A
Authority: JP
Inventors: Yoshihiro Nabe; 義博鍋
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-01-07
Filing date: 2002-01-07
Publication date: 2003-07-18

Abstract

(57)【要約】【課題】高速で動作する電子部品を搭載する多層配線
基板において、同時スイッチングノイズとＥＭＩノイズ
が増大する。【解決手段】絶縁基板２の内部に異なる共振周波数を
有する複数の内蔵キャパシタを具備し、反共振周波数に
おける合成インピーダンス値を所定値以下とし、電源配
線層もしくは接地配線層４〜６をその外側に形成した環
状磁性体層11〜13で取り囲んだ多層配線基板１である。
環状磁性体層11〜13により、多層配線基板１に発生する
ＥＭＩノイズを吸収できる。また、環状磁性体層11〜13
間を貫通磁性体14で接続することにより電源配線層もし
くは接地配線層４〜６の間から外部に放射されるＥＭＩ
ノイズに対してもこれを吸収して効果的に低減させるこ
とができ、さらに、貫通磁性体14間の間隔を半導体素子
９の動作信号の波長の４分の１以下とすることによりＥ
ＭＩノイズを大幅に低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子を収納す
るための半導体素子収納用パッケージや、半導体素子や
電子部品が搭載される電子回路基板等に使用される多層
配線基板に関し、特に高速で動作する半導体素子を収納
または搭載するのに好適な配線構造を有する多層配線基
板に関するものである。

【０００２】

【従来の技術】従来、マイクロプロセッサやＡＳＩＣ
（Application Specific Integrated Circuit）等に代
表される半導体素子をはじめとする電子部品が搭載さ
れ、電子回路基板等に使用される多層配線基板において
は、内部配線用の配線導体の形成にあたって、アルミナ
セラミックス等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体層とを交
互に積層して多層配線基板を形成していた。

【０００３】一方、情報処理能力の向上の要求が高まる
中で、半導体素子の動作速度の高速化が進み、内部配線
用の配線導体のうち信号配線には、特性インピーダンス
の整合や信号配線間のクロストークノイズの低減等の電
気特性の向上が求められてきた。そこで、このような要
求に対応するために信号配線の配線構造はストリップ線
路構造とされ、信号配線の上下に絶縁層を介して広面積
の電源配線層もしくは接地（グランド）配線層を形成し
ていた。

【０００４】しかしながら、このような多層配線基板で
は、絶縁層の比誘電率が10程度のアルミナセラミックス
等から成るために、信号配線間の電磁気的な結合が大き
くなることからクロストークノイズが増大し、その結
果、半導体素子の動作速度の高速化に対応できないとい
う問題点が発生してきた。

【０００５】そこで、絶縁層を比誘電率が10程度である
アルミナセラミックスに代えて、比誘電率が３〜５と比
較的小さいガラスエポキシ樹脂基材や、ポリイミドまた
はエポキシ樹脂等の有機系材料を絶縁層とする多層配線
基板が用いられるようになってきた。

【０００６】このような多層配線基板は、有機系材料か
らなる絶縁層上にメッキ法・蒸着法またはスパッタリン
グ法等による薄膜形成技術を用いて銅（Ｃｕ）から成る
内部配線用導体膜を形成し、フォトリソグラフィ法やエ
ッチング法により微細なパターンの配線導体を有する配
線導体層を形成して、この絶縁層と配線導体層とを交互
に、多層に積層することによって、高密度・高機能でか
つ半導体素子の高速動作が可能な多層配線基板を作製す
ることが行なわれている。

【０００７】また、一方では半導体素子への電源供給に
関する問題点として、同時スイッチングノイズに関する
問題点が発生してきた。これは、半導体素子のスイッチ
ングに必要な電源電圧が、多層配線基板の外部から電源
配線層および接地配線層を通って供給されるため、電源
配線層もしくは接地配線層のインダクタンス成分によ
り、半導体素子のスイッチング動作が複数の信号配線で
同時に起きた場合に電源配線層および接地配線層にノイ
ズが発生するものである。

【０００８】このような問題点を解決するため、多層配
線基板内に広面積の電源配線層と接地配線層とが絶縁層
を介して対向形成されて成るキャパシタを内蔵すること
が行なわれている。キャパシタを多層配線基板内に内蔵
することによって、半導体素子のスイッチング動作に必
要な電源電圧を多層配線基板の内蔵キャパシタから供給
することができるため、外部から電源電圧が供給される
場合に比べて電源配線層もしくは接地配線層のインダク
タンス成分を小さくでき、同時スイッチングノイズを低
減することが可能となる。また、より大きな容量のキャ
パシタンス値を得るために、複数のキャパシタを多層配
線基板内に形成することも行なわれている。

【０００９】また、更なる高速動作に対応するために、
異なる共振周波数を有する内蔵キャパシタを多層配線基
板内に複数形成することによって、半導体素子の動作周
波数帯域から高調波成分の周波数帯域の範囲において多
層配線基板のインピーダンス値を低く抑え、同時スイッ
チングノイズを低減させることも行なわれている。

【００１０】

【発明が解決しようとする課題】しかしながら、更なる
情報処理能力の向上や高密度実装化とともに、半導体素
子のスイッチング動作によって発生する同時スイッチン
グノイズや、同時スイッチングノイズが原因となって発
生するＥＭＩ（Electro Magnetic Interference）ノイ
ズが電子機器の誤動作を引き起こすという問題点が発生
してきた。このようなＥＭＩノイズは、多層配線基板内
や内蔵キャパシタに含まれる寄生インダクタ成分によっ
て共振し、その共振する周波数におけるＥＭＩノイズが
大きくなってしまうという問題点を有していた。また、
半導体素子のスイッチング動作によって電源配線層に高
周波電流が流れ込み、電源配線層で共振してＥＭＩノイ
ズが発生してしまうという問題点も有していた。

【００１１】本発明は上記問題点を解決すべく完成され
たものであり、その目的は、同時スイッチングノイズと
ＥＭＩノイズを共に低減することができる、高速で動作
する半導体素子等の電子部品を搭載する電子回路基板等
に好適な多層配線基板を提供することにある。

【００１２】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層が積層されて成る絶縁基板の上面に半
導体素子接続用電極および下面に半導体素子に電源供給
するための外部電極が設けられ、内部に電源配線層と接
地配線層とが前記絶縁層を挟んで対向配置されて形成さ
れた内蔵キャパシタを具備し、この内蔵キャパシタは、
前記半導体素子の動作周波数帯域から高調波成分の周波
数帯域の範囲において異なる共振周波数を有する複数の
ものが並列接続されるように形成され、さらに前記異な
る共振周波数間に発生する反共振周波数における合成イ
ンピーダンス値を所定値以下とされており、前記電源配
線層および前記接地配線層は、それぞれ各層の外側に形
成された環状磁性体層により取り囲まれていることを特
徴とするものである。

【００１３】また本発明の多層配線基板は、上記構成に
おいて、前記環状磁性体層間が複数の貫通磁性体で接続
されていることを特徴とするものであり、さらに、前記
貫通磁性体間の間隔が半導体素子の動作信号の波長の４
分の１以下であることを特徴とするものである。

【００１４】本発明の多層配線基板によれば、絶縁基板
の内部に電源配線層と接地配線層とが絶縁層を挟んで対
向配置されて形成された電源供給のための内蔵キャパシ
タを具備し、この内蔵キャパシタを異なる共振周波数を
有する複数のものが並列接続されるように形成したこと
から、半導体素子の動作周波数から高調波成分の周波数
帯域までの広い周波数範囲でインピーダンス値を小さく
することができ、同時スイッチングノイズを低減するこ
とが可能である。さらに、電源配線層および接地配線層
がそれぞれ各層の外側に形成された環状磁性体層により
取り囲まれていることから、多層配線基板に搭載される
半導体素子の動作によって電源配線層が共振した場合に
発生するＥＭＩノイズを吸収し効果的に低減することが
可能となる。

【００１５】また、電源配線層および接地配線層の外側
にそれぞれ形成された環状磁性体層間が複数の貫通磁性
体で接続されている場合には、電源配線層と接地配線層
との間から外部に放射されるＥＭＩノイズに対してもこ
れら貫通磁性体によって吸収して効果的に低減させるこ
とが可能となる。

【００１６】さらに、この環状磁性体層間を接続する複
数の貫通磁性体間の間隔が半導体素子の動作信号の波長
の４分の１以下とされている場合には、これら複数の貫
通磁性体が擬似導波管を形成することとなり、電磁波が
この擬似導波管外に放射されることを効果的に妨げるた
め、電源配線層と接地配線層との間の電磁気的な結合に
よって外部に放射されるＥＭＩノイズをさらに効果的に
吸収することができ、大幅にＥＭＩノイズを抑制するこ
とが可能である。

【００１７】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたときには、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズおよびＥＭＩノイズを低減することが可能と
なる。

【００１８】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に基づき詳細に説明する。

【００１９】図１は本発明の多層配線基板の実施の形態
の一例を示す断面図である。図１において、１は多層配
線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁
層２ａ〜２ｅが積層されて形成されている。この例の多
層配線基板１においては、絶縁層２ａ〜２ｅは基本的に
は同じ比誘電率を有する絶縁材料で形成されている。絶
縁層２ｂ上には信号配線群３が形成され、絶縁層２ｃ上
には信号配線群３に対向させて広面積の電源配線層もし
くは接地配線層４が形成されており、信号配線群３はマ
イクロストリップ線路構造を有している。

【００２０】このように信号配線群３に対向して広面積
の電源配線層もしくは接地配線層４を形成すると、信号
配線群３に含まれる信号配線間の電磁気的な結合が小さ
くなるため、信号配線間に生じるクロストークノイズを
低減することが可能となる。また、信号配線の配線幅お
よび信号配線群３と電源配線層もしくは接地配線層４と
の間に介在する絶縁層２ｂの厚みを適宜設定すること
で、信号配線群３の特性インピーダンスを任意の値に設
定することができるため、良好な伝送特性を有する信号
配線群３を形成することが可能となる。信号配線群３の
特性インピーダンスは、一般的には50Ωに設定される場
合が多い。

【００２１】なお、信号配線群３に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００２２】この例では、多層配線基板１の上面にはマ
イクロプロセッサやＡＳＩＣ等の半導体素子９が搭載さ
れ、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等か
ら成る導体バンプ10および半導体素子９を接続するため
の半導体素子接続用電極８を介して多層配線基板１と電
気的に接続されている。また、多層配線基板１の半導体
素子９を搭載する上面と反対側の下面には半導体素子９
に電源供給を行なうための外部電極７を有している。

【００２３】また、５および６は４と同じく広面積の電
源配線層もしくは接地配線層であり、この例では、これ
ら電源配線層もしくは接地配線層４〜６により、多層配
線基板１内に２個の内蔵キャパシタが並列に形成されて
いる。このとき、電源配線層もしくは接地配線層４およ
び６と電源配線層もしくは接地配線層５は異なるもので
ある。つまり、４および６が電源配線層の場合、５は接
地配線層であり、４および６が接地配線層の場合、５は
電源配線層である。

【００２４】さらに、11〜13は環状磁性体層であり、こ
れらはそれぞれ電源配線層もしくは接地配線層４〜６を
その外側で取り囲むように外周部に隣接して配置され、
それら環状磁性体層11〜13間の絶縁層２ｃ・２ｄを貫通
する複数の貫通磁性体14を介して互いに接続されてい
る。

【００２５】これを図２および図３を用いて詳細に説明
する。

【００２６】図２は本発明の多層配線基板の実施の形態
の一例を示す要部断面図であり、図１における４および
６が電源配線層であり、５が接地配線層の場合のもので
ある。図２において、電源配線層63および65は図１に示
す電源配線層６および4に相当するものである。また、
接地配線層70は図１に示す接地配線層５に相当するもの
である。図２において、電源配線は外部電極61から貫通
導体62を通じて電源配線層63に接続され、貫通導体64を
通じて電源配線層65に接続されるとともに、貫通導体66
を通じて半導体素子接続用電極67に接続されている。ま
た、接地配線は外部電極68から貫通導体69を通じて接地
配線層70に接続され、貫通導体71を通じて半導体素子接
続用電極72に接続されている。これらにより、電源配線
層63と接地配線層70との間に第一の内蔵キャパシタが形
成され、電源配線層65と接地配線層70との間に第二の内
蔵キャパシタが形成されており２個の内蔵キャパシタは
並列に配設されている。また、環状磁性体層73は電源配
線層63を取り囲むように配置されており、貫通磁性体74
を通じて接地配線層70を取り囲むように配置された環状
磁性体層75に接続されるとともに、貫通磁性体76を通じ
て電源配線層65を取り囲むように配置された環状磁性体
層77に接続されている。

【００２７】また、図３は本発明の多層配線基板の実施
の形態の他の例を示す要部断面図であり、図１における
４および６が接地配線層であり、５が電源配線層の場合
のものである。図３において、接地配線層88および90は
図１に示す接地配線層６および4に相当するものであ
る。また、電源配線層83は図１に示す電源配線層５に相
当するものである。図３において、接地配線は外部電極
86から貫通導体87を通じて接地配線層88に接続され、貫
通導体89を通じて接地配線層90に接続されるとともに、
貫通導体91を通じて半導体素子接続用電極92に接続され
ている。また、電源配線は外部電極81から貫通導体82を
通じて電源配線層83に接続され、貫通導体84を通じて半
導体素子接続用電極85に接続されている。これにより、
接地配線層88と電源配線層83との間に第一の内蔵キャパ
シタが形成され、接地配線層90と電源配線層83との間に
第二の内蔵キャパシタが形成されており、この場合にお
いても２個の内蔵キャパシタは並列に接続されている。
また、環状磁性体層93は接地配線層88を取り囲むように
配置されており、貫通磁性体94を通じて電源配線層83を
取り囲むように配置された環状磁性体層95に接続される
とともに、貫通磁性体96を通じて接地配線層90を取り囲
むように配置された環状磁性体層97に接続されている。

【００２８】また、図１に示す例においては、上面に電
源配線層もしくは接地配線層５が形成された絶縁層２ｄ
の厚みは、上面に電源配線層もしくは接地配線層４が形
成された絶縁層２ｃの厚みより大きく設定されている。
これにより、電源配線層もしくは接地配線層４と電源配
線層もしくは接地配線層５との間に形成された第一の内
蔵キャパシタと、電源配線層もしくは接地配線層５と電
源配線層もしくは接地配線層６の間に形成された第二の
内蔵キャパシタとのキャパシタンス値が異なるものとな
る。このため、それぞれの内蔵キャパシタは異なる共振
周波数を含むインピーダンス特性を有し、それぞれの内
蔵キャパシタが有する共振周波数はそのままに、インピ
ーダンス特性の交点（反共振点）においてそれぞれのイ
ンピーダンス特性の交差する反共振周波数を有するもの
となる。

【００２９】また、同時スイッチングノイズは広面積の
電源配線層もしくは接地配線層４〜６で形成された内蔵
キャパシタのインピーダンス値が小さいほど低減するこ
とができる。とりわけ、半導体素子９の動作周波数が数
ＧＨｚ以上の高周波領域においては、動作周波数の整数
倍の周波数において大きな成分をもつ高調波成分が含ま
れ、特に高調波成分が大きくなる半導体素子９の動作周
波数の５倍程度までの周波数帯を含む周波数領域のイン
ピーダンス値を低減することで、高速で動作する半導体
素子９の同時スイッチングノイズの低減が可能である。

【００３０】ここで、内蔵キャパシタのインピーダンス
値は共振周波数において最も小さくなる。本発明の多層
配線基板によれば、異なる共振周波数を有する複数の内
蔵キャパシタを並列に形成したことにより、それぞれの
内蔵キャパシタ毎に共振周波数を半導体素子９の動作周
波数帯域から高調波成分の周波数帯域の間の範囲で任意
に設定することが可能である。特に、第一の内蔵キャパ
シタのインピーダンス特性に含まれる共振周波数を半導
体素子９の動作周波数帯域に合わせ、第二の内蔵キャパ
シタのインピーダンス特性に含まれる共振周波数を高調
波成分の周波数帯域に合わせた場合には効果的に同時ス
イッチングノイズを低減することが可能となる。内蔵キ
ャパシタのインピーダンス特性に含まれる共振周波数
は、広面積の電源配線層もしくは接地配線層４〜６で形
成された内蔵キャパシタのキャパシタンス値を変えるこ
とで任意に設定することが可能である。この例では、電
源配線層もしくは接地配線層４または５が形成された絶
縁層２ｃまたは２ｄの厚みを変えることで、内蔵キャパ
シタのキャパシタンス値を変えて、内蔵キャパシタのイ
ンピーダンス特性に含まれる共振周波数を所望の値に設
定している。なお、この例では、第二の内蔵キャパシタ
が形成された絶縁層２ｄの厚みは、第一の内蔵キャパシ
タが形成された絶縁層２ｃの厚みの1.5倍としている。

【００３１】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下としたことから、半導体素子９の動作周波数から高調
波成分の周波数帯域の範囲における合成インピーダンス
値を広い周波数帯域で小さくすることができる。ここ
で、複数の内蔵キャパシタのそれぞれのインピータンス
特性に含まれる共振周波数間に発生する反共周波数にお
ける合成インピーダンス値は、それぞれの内蔵キャパシ
タのキャパシタンス値と内蔵キャパシタの個数により、
任意に設定することが可能である。本発明の多層配線基
板における合成インピーダンス値の所定値は半導体素子
９の動作周波数と要求される同時スイッチングノイズ量
と、その要求特性を満たすようにから適宜設定される。

【００３２】また、反共振周波数における合成インピー
ダンス値を１Ω以下とすることにより、電源配線層もし
くは接地配線層４〜６のインダクタンス成分を極めて小
さく抑えることができ、半導体素子９の動作周波数が数
ＧＨｚ以上の高周波領域においても十分に効果的な同時
スイッチングノイズの低減を行なうことが可能となる。
ここで、合成インピーダンス値を１Ω以下とすることが
効果的な半導体素子９の動作周波数は１〜10ＧＨｚ程度
であり、そのときの高調波成分の周波数は半導体素子９
の動作周波数の５倍で換算すると５〜50ＧＨｚ程度とな
る。

【００３３】なお、多層配線基板１内に形成された広面
積の電源配線層および接地配線層４〜６によって形成さ
れた内蔵キャパシタのインピーダンス特性に含まれる反
共振周波数が半導体素子９の動作周波数と一致すると、
ＥＭＩノイズが大きくなる傾向がある。従って、内蔵キ
ャパシタが有するインピーダンス特性の反共振周波数は
半導体素子９の動作周波数と一致しない周波数に設定す
ることが好ましく、これによりさらに効果的にＥＭＩノ
イズを低減することが可能となる。

【００３４】本発明の多層配線基板では、複数の内蔵キ
ャパシタのインピーダンス特性に含まれる共振周波数を
適宜設定することにより、反共振周波数を半導体素子９
の動作周波数と一致しない周波数に設定することが可能
なため、効果的にＥＭＩノイズを低減することが可能と
なる。

【００３５】さらに、本発明の多層配線基板１において
は、絶縁層２ｃ〜２ｅ上の外周部にそれぞれ電源配線層
もしくは接地配線層４〜６の外側に隣接させて環状磁性
体層11〜13を形成し、これら環状磁性体層11〜13によっ
て電源配線層もしくは接地配線層４〜６を取り囲んでい
る。

【００３６】これにより、多層配線基板１に搭載される
半導体素子９等の電子部品の同時スイッチングによって
電源配線層もしくは接地配線層４〜６が共振した場合に
発生するＥＭＩノイズをその外側に形成された環状磁性
体層11〜13によって吸収することが可能となる。

【００３７】このように、環状磁性体層11〜13を形成す
る場合は、電源配線層もしくは接地配線層４〜６の周囲
を取り囲むように、それぞれの絶縁層２ｃ〜２ｅ上の外
周部に配置し、多層配線基板１においてこれら環状磁性
体層11〜13が上下でほぼ重なるように配置するとよい。
また、環状磁性体層11〜13は、電源配線層もしくは接地
配線層４〜６の外周から、信号配線群３の配線導体間の
間隔と同程度の距離で外側に位置するように配置すると
よい。

【００３８】この場合、電源配線層もしくは接地配線層
４〜６からの環状磁性体層11〜13の距離（間隔）を信号
配線群３の配線導体間の間隔よりも近くすると、加工技
術の限界から電源配線層もしくは接地配線層４〜６と環
状磁性体層11〜13とが電気的に接触してしまうこととな
り、電源配線層もしくは接地配線層４〜６の直流成分の
抵抗値が増大し、その結果、半導体素子９の動作電圧の
低下を引き起こし、半導体素子９の誤動作を引き起こし
てしまうことがある。

【００３９】また、この環状磁性体層11〜13の幅はでき
るだけ広くしておくことが効果的であるが、あまりに広
くすると多層配線基板１が大型化してしまうことから、
多層配線基板１の外形寸法に対して20％以下、好ましく
は15％以下の幅で、所望のＥＭＩノイズ低減効果が得ら
れるような幅に設定すればよい。通常は、信号配線群３
の配線導体の幅と同等程度に設定すればよい。また、こ
れら環状磁性体層11〜13の厚みは、信号配線群３や電源
配線層もしくは接地配線層４〜６と同程度に設定してお
けばよい。

【００４０】さらに、上下に位置するように形成された
環状磁性体層11〜13間を複数の貫通磁性体14で接続して
もよい。このように環状磁性体層11〜13間を複数の貫通
磁性体14で接続することにより、電源配線層もしくは接
地配線層４〜６の間から外部に放射されるＥＭＩノイズ
に対しても、これら貫通磁性体14によって吸収して効果
的に低減させることが可能となる。

【００４１】さらにまた、この環状磁性体層11〜13間を
接続する複数の貫通磁性体14間の間隔を半導体素子９の
動作信号の波長の４分の１以下とした場合には、これら
複数の貫通磁性体14が擬似導波管を形成することとな
り、電磁波が擬似導波管外に放射されることを効果的に
妨げるため、電源配線層と接地配線層との間の電磁気的
な結合によって外部に放射されるＥＭＩノイズをさらに
効果的に吸収することができ、大幅にＥＭＩノイズを抑
制することが可能となる。

【００４２】また、これら複数の貫通磁性体14間の間隔
はほぼ均等に形成されることが好ましく、貫通磁性体14
間の間隔のばらつきは、その間隔の10％未満にしておく
ことが好ましい。この間隔のばらつきが10％以上となっ
た場合には、これら貫通磁性体14によって形成される擬
似導波管が所望の特性を十分に発揮できない傾向があ
る。

【００４３】このような環状磁性体層11〜13および貫通
磁性体14を形成するための磁性体材料の特性としては、
多層配線基板１に搭載される半導体素子９等の動作によ
って電源配線層もしくは接地配線層４〜６に励起される
磁界によって飽和しない飽和磁束密度を有するものが好
ましく、このような磁性体材料としては例えば粒子径が
１〜50μｍの大きさのセンダスト・フェライトやパーマ
ロイ等の高透磁率を有する磁性体材料粉を用いて所望の
環状磁性体層および貫通磁性体を形成することが好まし
い。これら磁性体材料粉の粒子径が１μｍよりも小さく
なると、粒子径が小さすぎるために高周波帯域における
電磁波の吸収特性の効果が得られない傾向がある。ま
た、粒子径が50μｍよりも大きくなると、粒子径が大き
すぎるために、粒子が欠損した場合に電気的な不良を引
き起こす傾向がある。また、環状磁性体層11〜13および
貫通磁性体14には磁性体材料とともに信号配線群３と同
様の各種の導体材料あるいは二酸化ルテニウムやランタ
ンボライト・酸化スズ・ニクロム・銀パラジウム等の各
種の抵抗体材料等を含有させて、所望の磁性とともに所
望の導電性や抵抗値を持たせるようにしてもよい。この
ように、環状磁性体層11〜13および貫通磁性体14に抵抗
体材料を含有させることによっても、電磁波を低減させ
ることが可能である。

【００４４】これら環状磁性体層11〜13および貫通磁性
体14を形成する方法としては、例えば磁性体ペーストを
所定のパターンに印刷塗布し貫通孔に充填する厚膜印刷
法や、所定形状の磁性体箔を貼付もしくは転写する方
法、あるいはスパッタリング法により磁性体膜を被着さ
せる方法等がある。このように形成された環状磁性体層
11〜13および貫通磁性体14は、直流成分から半導体素子
９の動作周波数帯域における抵抗値が低く、半導体素子
９の動作周波数以上で高い抵抗値を持つように形成すれ
ばよい。

【００４５】次に、図４を用いて本発明の多層配線基板
の実施の形態の他の例を説明する。

【００４６】図４は図１と同様の断面図である。図４に
おいて、41は多層配線基板、42は絶縁基板であり、絶縁
基板42は複数の絶縁層42ａ〜42ｅが積層されて形成され
ている。この例の多層配線基板41においては、絶縁層42
ａ〜42ｃおよび42ｅは基本的には同じ比誘電率を有する
絶縁材料で形成されている。絶縁層42ｂ上には信号配線
群43が形成され、絶縁層42ｃ上には信号配線群43に対向
させて広面積の電源配線層もしくは接地配線層44が形成
されており、信号配線群43はマイクロストリップ線路構
造を有している。

【００４７】なお、信号配線群43に含まれる複数の信号
配線は、それぞれ異なる電気信号を伝送するものとして
もよい。

【００４８】この例では、多層配線基板41の上面にはマ
イクロプロセッサやＡＳＩＣ等の半導体素子49が搭載さ
れ、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等か
ら成る導体バンプ50および半導体素子49を接続するため
の半導体素子接続用電極48を介して多層配線基板41と電
気的に接続されている。また、多層配線基板41の半導体
素子49を搭載する上面と反対側の下面には半導体素子49
に電源供給を行なうための外部電極47を有している。

【００４９】また、45および46は44と同じく広面積の電
源配線層もしくは接地配線層であり、この例では、これ
ら電源配線層もしくは接地配線層44〜46により、多層配
線基板41内に２個の内蔵キャパシタが並列に形成されて
いる。このとき、電源配線層もしくは接地配線層44およ
び46と電源配線層もしくは接地配線層45は異なるもので
ある。つまり、44および46が電源配線層の場合、45は接
地配線層であり、44および46が接地配線層の場合、45は
電源配線層である。さらに、環状磁性体配線層51〜53
は、電源配線層および接地配線層を囲むように外周部に
配置され、貫通磁性体54を介して互いに接続されてい
る。

【００５０】また、この例において、上面に電源配線層
もしくは接地配線層45が形成された絶縁層42ｄは、上面
に電源配線層もしくは接地配線層44が形成された絶縁層
42ｃより比誘電率が大きい絶縁材料で形成されている。
これにより、電源配線層もしくは接地配線層44と電源配
線層もしくは接地配線層45との間に形成された第一の内
蔵キャパシタと、電源配線層もしくは接地配線層45と電
源配線層もしくは接地配線層46の間に形成された第二の
内蔵キャパシタとのキャパシタンス値が異なるものとな
り、それぞれの内蔵キャパシタは異なる共振周波数を含
むインピーダンス特性となる。

【００５１】この例では、第一の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を半導体素子49の
動作周波数帯域に合わせ、第二の内蔵キャパシタのイン
ピーダンス特性に含まれる共振周波数を高調波成分の周
波数帯域に合わせている。内蔵キャパシタのインピーダ
ンス特性に含まれる共振周波数は、広面積の電源配線層
もしくは接地配線層44〜46で形成された内蔵キャパシタ
のキャパシタンス値を変えることで任意に設定すること
が可能である。この例では、電源配線層もしくは接地配
線層44または45が形成された絶縁層42ｃまたは42ｄの比
誘電率を変えることで、内蔵キャパシタのキャパシタン
ス値を変えて、内蔵キャパシタのインピーダンス特性に
含まれる共振周波数を所望の値に設定している。

【００５２】さらに、これらの共振周波数間に発生する
反共振周波数における合成インピーダンス値を所定値以
下として、半導体素子49の動作周波数から高調波成分の
周波数帯域の範囲における合成インピーダンス値を広い
周波数帯域で小さくしている。特に、反共振周波数にお
ける合成インピーダンス値を１Ω以下とすることによ
り、電源配線層もしくは接地配線層44〜46のインダクタ
ンス成分を極めて小さく抑えることができ、半導体素子
49の動作周波数が数ＧＨｚ以上の高周波領域においても
十分に効果的な同時スイッチングノイズの低減を行なう
ことが可能となる。

【００５３】また、この例においても、複数の内蔵キャ
パシタのインピーダンス特性に含まれる共振周波数を適
宜設定することにより、反共振周波数を半導体素子49の
動作周波数と一致しない周波数に設定すると、さらに効
果的にＥＭＩノイズを低減することが可能となる。

【００５４】このような構造とすると、内蔵キャパシタ
のキャパシタンス値をより大きくすることができるた
め、さらなるインピーダンス値の低減が可能となる。

【００５５】なお、この例では絶縁層42ｄの比誘電率を
絶縁層42ｃの比誘電率より大きい構造としているが、絶
縁層42ｃの比誘電率を絶縁層42ｄの比誘電率より大きい
構造としても同様の効果が得られる。

【００５６】さらに、この例においても、絶縁層42ｃ〜
42ｅ上の電源配線層もしくは接地配線層44〜46の外側の
外周部にそれぞれ環状磁性体層51〜53を形成し、これら
環状磁性体層51〜53によって電源配線層もしくは接地配
線層44〜46を取り囲んでいる。

【００５７】これにより多層配線基板41に搭載される半
導体素子49等の電子部品の同時スイッチングによって電
源配線層もしくは接地配線層44〜46が共振した場合に発
生するＥＭＩノイズを、前述のように、環状磁性体層51
〜53によって吸収することが可能となる。

【００５８】さらに、電源配線層および接地配線層44〜
46の外側に上下に重なるように形成された環状磁性体層
51〜53間を複数の貫通磁性体54で接続してもよい。この
ように環状磁性体層51〜53間を複数の貫通磁性体54で接
続することにより、前述のように、電源配線層もしくは
接地配線層44〜46の間から外部に放射されるＥＭＩノイ
ズに対しても、これら貫通磁性体54によって吸収して効
果的に低減させることができる。

【００５９】さらにまた、この環状磁性体層51〜53間を
接続する貫通磁性体54間の間隔を半導体素子49の動作信
号の波長の４分の１以下とした場合には、前述のよう
に、電源配線層の共振ばかりでなく、電源配線層と接地
配線層間の電磁気的な結合によって発生するＥＭＩノイ
ズも吸収することができるため、大幅にＥＭＩノイズを
抑制することが可能となる。

【００６０】本発明の多層配線基板においては、上記の
実施の形態の例における配線構造と同様の配線構造をさ
らに多層に積層して多層配線基板を構成してもよい。

【００６１】また、信号配線の構造は、信号配線に対向
して形成された電源配線層もしくは接地配線層を有する
マイクロストリップ構造の他にも、信号配線の上下に電
源配線層もしくは接地配線層を有するストリップ構造
や、信号配線に隣接して電源配線層もしくは接地配線層
を形成したコプレーナ構造であってもよく、多層配線基
板に要求される仕様等に応じて適宜選択して用いること
ができる。

【００６２】また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタ・チップコンデンサまたは電
解コンデンサ等といったものを取着して多層配線基板を
構成してもよい。

【００６３】また、各絶縁層の平面視における形状は、
正方形状や長方形状の他に、菱形状・六角形状または八
角形状等の形状であってもよい。

【００６４】そして、このような本発明の多層配線基板
は、半導体素子収納用パッケージ等の電子部品収納用パ
ッケージや電子部品搭載用基板、多数の半導体素子が搭
載されるいわゆるマルチチップモジュールやマルチチッ
プパッケージ、あるいはマザーボード等として使用され
る。

【００６５】本発明の多層配線基板おいて、各絶縁層
は、例えばセラミックグリーンシート積層法によって、
酸化アルミニウム質焼結体・窒化アルミニウム質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼
結体またはガラスセラミックス焼結体等の無機絶縁材料
を使用して、あるいはポリイミド樹脂・エポキシ樹脂・
フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテ
ン等の有機絶縁材料を使用して、あるいはセラミックス
粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹
脂で結合して成る複合絶縁材料等の電気絶縁材料を使用
して形成される。

【００６６】これらの絶縁層は以下のようにして作製さ
れる。例えば酸化アルミニウム質焼結体から成る場合で
あれば、まず、酸化アルミニウム・酸化珪素・酸化カル
シウムまたは酸化マグネシウム等の原料粉末に適当な有
機バインダや溶剤等を添加混合して泥漿状となすととも
に、これを従来周知のドクターブレード法を採用してシ
ート状となすことによってセラミックグリーンシートを
得る。そして、各信号配線群および各配線導体層と成る
金属ペーストを所定のパターンに印刷塗布して上下に積
層し、最後にこの積層体を還元雰囲気中にて約1600℃の
温度で焼成することによって製作される。

【００６７】また、例えばエポキシ樹脂から成る場合で
あれば、一般に酸化アルミニウム質焼結体から成るセラ
ミックスやガラス繊維を織り込んだ布にエポキシ樹脂を
含浸させて形成されるガラスエポキシ樹脂等から成る絶
縁層の上面に、有機樹脂前駆体をスピンコート法もしく
はカーテンコート法等の塗布技術により被着させ、これ
を熱硬化処理することによって形成されるエポキシ樹脂
等の有機樹脂から成る絶縁層と、銅を無電解めっき法や
蒸着法等の薄膜形成技術およびフォトリソグラフィ技術
を採用することによって形成される薄膜配線導体層とを
交互に積層し、約170℃程度の温度で加熱硬化すること
によって製作される。

【００６８】これらの絶縁層の厚みとしては、使用する
材料の特性に応じて、要求される仕様に対応する機械的
強度や電気的特性等の条件を満たすように適宣設定され
る。

【００６９】また、異なる比誘電率を有する絶縁層を得
るための方法としては、例えば酸化アルミニウム・窒化
アルミニウム・炭化珪素・窒化珪素・ムライトまたはガ
ラスセラミックス等の無機絶縁材料や、あるいはポリイ
ミド樹脂・エポキシ樹脂・フッ素樹脂・ポリノルボルネ
ンまたはベンゾシクロブテン等の有機絶縁材料にチタン
酸バリウム・チタン酸ストロンチウム・チタン酸カルシ
ウムまたはチタン酸マグネシウム等の高誘電体材料の粉
末を添加混合し、しかるべき温度で加熱硬化することに
よって、所望の比誘電率のものを得るようにすればよ
い。

【００７０】このとき、無機絶縁材料や有機絶縁材料に
添加混合する高誘電体材料の粒径は無機絶縁材料あるい
は有機絶縁材料に高誘電体材料を添加混合したことによ
って起こる絶縁層内の比誘電率のバラツキの発生の低下
や、絶縁層の粘度変化による加工性の低下を低減するた
め、0.5μｍ〜50μｍの範囲とすることが望ましい。

【００７１】また、無機絶縁材料や有機絶縁材料に添加
混合する高誘電体材料の含有量は、絶縁層の比誘電率を
大きな値とするためと、無機絶縁材料や有機絶縁材料と
高誘電体材料の接着強度の低下を防止するために、５重
量％〜75重量％とすることが望ましい。

【００７２】このようにして比誘電率を高めた絶縁層を
電源配線層と接地配線層とを対向配置して形成される内
蔵キャパシタの絶縁層に用いることによって、キャパシ
タンスを高めた内蔵キャパシタを得ることができる。

【００７３】また、各信号配線群や電源配線層もしくは
接地配線層は、例えばタングステン（Ｗ）・モリブデン
（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃ
ｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等
の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａ
ｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔ
ｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金
等の金属材料の薄膜等により形成すればよい。

【００７４】具体的には、各信号配線群や電源配線層も
しくは接地配線層をＷの金属粉末メタライズで形成する
場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混
合して得た金属ペーストを絶縁層と成るセラミックグリ
ーンシートに所定のパターンに印刷塗布し、これをセラ
ミックグリーンシートの積層体とともに焼成することに
よって形成することができる。

【００７５】また、金属材料の薄膜で形成する場合は、
例えばスパッタリング法・真空蒸着法またはメッキ法に
より金属膜を形成した後、フォトリソグラフィ法により
所定の配線パターンに形成することができる。

【００７６】このような多層配線基板は、各信号配線群
が配設されている絶縁層の比誘電率に応じて、各信号配
線群の配線幅を適宣設定することで、各信号配線群の信
号配線の特性インピーダンス値を同一値とすることがで
きる。

【００７７】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を行なうことは何ら差し支えない。例え
ば、３つ以上の信号配線群を異なる絶縁層間に形成した
ものについて適用してもよい。また、多層配線基板内に
形成するキャパシタの数を３個以上としてもよい。さら
に、電源配線層もしくは接地配線層のパターンの形状
を、多数の開口部を有するいわゆるメッシュパターンの
形状としてもよい。

【００７８】

【発明の効果】本発明の多層配線基板によれば、絶縁基
板の内部に電源配線層と接地配線層とが絶縁層を挟んで
対向配置されて形成された電源供給のための内蔵キャパ
シタを具備し、この内蔵キャパシタを異なる共振周波数
を有する複数のものが並列接続されるように形成したこ
とから、半導体素子の動作周波数から高調波成分の周波
数帯域までの広い周波数範囲でインピーダンス値を小さ
くすることができ、同時スイッチングノイズを低減する
ことが可能である。さらに、電源配線層および接地配線
層がそれぞれ各層の外側に形成された環状磁性体層によ
り取り囲まれていることから、多層配線基板に搭載され
る半導体素子の動作によって電源配線層が共振した場合
に発生するＥＭＩノイズを吸収し効果的に低減すること
が可能となる。

【００７９】また、電源配線層および接地配線層の外側
にそれぞれ形成された環状磁性体層間が複数の貫通磁性
体で接続されている場合には、電源配線層もしくは接地
配線層の間から外部に放射されるＥＭＩノイズに対して
も、これら貫通磁性体によって吸収して効果的に低減さ
せることが可能となる。

【００８０】さらに、この環状磁性体層間を接続する複
数の貫通磁性体間の間隔が半導体素子の動作信号の波長
の４分の１以下とされている場合には、これら複数の貫
通磁性体が擬似導波管を形成することとなり、電磁波が
擬似導波管外に放射されることを効果的に妨げるため、
電源配線層と接地配線層との間の電磁気的な結合によっ
て外部に放射されるＥＭＩノイズをさらに効果的に吸収
することができ、大幅にＥＭＩノイズを抑制することが
可能となる。

【００８１】また、反共振周波数における合成インピー
ダンス値を１Ω以下としたときには、電源配線層および
接地配線層のインダクタンス成分が小さくなり、半導体
素子の動作周波数が数ＧＨｚ以上の高周波帯域において
も、その高調波成分の周波数帯域を含めて同時スイッチ
ングノイズおよびＥＭＩノイズを低減することが可能と
なる。

【００８２】以上の結果、本発明によれば、同時スイッ
チングノイズとＥＭＩノイズを低減することができる、
高速で動作する半導体素子等の電子部品を搭載する電子
回路基板等に好適な多層配線配線基板を提供することが
できた。

【図面の簡単な説明】

【図１】本発明の多層配線基板の実施の形態の一例を示
す断面図である。

【図２】本発明の多層配線基板の実施の形態の一例を示
す要部断面図である。

【図３】本発明の多層配線基板の実施の形態の他の例を
示す要部断面図である。

【図４】本発明の多層配線基板の実施の形態の他の例を
示す断面図である。

【符号の説明】

１、41・・・多層配線基板２、42・・・絶縁基板２ａ〜２ｅ、42ａ〜42ｅ・・・絶縁層４〜６、44〜46・・・電源配線層もしくは接地配線層７、47・・・外部電極８、48・・・半導体素子接続用電極９、49・・・半導体素子 11〜13、51〜53、73、75、77、93、95、97・・・環状磁
性体層 14、54、74、76、94、96・・・貫通磁性体 63、65、83・・・電源配線層 70、88、90・・・接地配線層

Claims

【特許請求の範囲】

【請求項１】複数の絶縁層が積層されて成る絶縁基板
の上面に半導体素子接続用電極および下面に半導体素子
に電源供給するための外部電極が設けられ、内部に電源
配線層と接地配線層とが前記絶縁層を挟んで対向配置さ
れて形成された内蔵キャパシタを具備し、該内蔵キャパ
シタは、前記半導体素子の動作周波数帯域から高調波成
分の周波数帯域の範囲において異なる共振周波数を有す
る複数のものが並列接続されるように形成され、さらに
前記異なる共振周波数間に発生する反共振周波数におけ
る合成インピーダンス値を所定値以下とされており、前
記電源配線層および前記接地配線層は、それぞれ各層の
外側に形成された環状磁性体層により取り囲まれている
ことを特徴とする多層配線基板。
【請求項２】前記環状磁性体層間が複数の貫通磁性体
で接続されていることを特徴とする請求項１記載の多層
配線基板。
【請求項３】前記貫通磁性体間の間隔が前記半導体素
子の動作信号の波長の４分の１以下であることを特徴と
する請求項２記載の多層配線基板。
【請求項４】前記反共振周波数における合成インピー
ダンス値を１Ω以下としたことを特徴とする請求項１記
載の多層配線基板。