JP4349827B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4349827B2 JP4349827B2 JP2003089267A JP2003089267A JP4349827B2 JP 4349827 B2 JP4349827 B2 JP 4349827B2 JP 2003089267 A JP2003089267 A JP 2003089267A JP 2003089267 A JP2003089267 A JP 2003089267A JP 4349827 B2 JP4349827 B2 JP 4349827B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- conductor
- signal
- differential
- differential transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するのに好適な、差動伝送線路を有する配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、高速信号を正確かつ効率よく伝播させるために、図６に従来の配線基板の例を断面図で、また図７にその差動伝送線路の周辺部を要部拡大平面図で示すように、高速信号が伝播する信号線路に差動伝送線路48を用いている。
【０００３】
差動伝送線路48は、図７に示すように、一対の伝送線路48ａ・48ｂを用いてそれぞれの伝送線路の入力側に正相および逆相の信号を印加し、出力側でその差をとることによりコモンモードノイズ成分をキャンセルすることができ、高品質の信号を伝送することができる伝送方式に用いられるものである。また、この例においては、差動伝送線路48における伝送特性の向上を図るために、伝送線路48ａ・48ｂが接地配線導体44ａにより一定の間隔411を隔てて囲繞されている。この差動伝送線路48の構造は、一対の伝送線路48ａ・48ｂによって決定される差動インピーダンスが所望の特性に一致するように、絶縁基板42の絶縁層42ａ〜42ｄの材料や、絶縁層42ａ〜42ｄの断面構造（配線導体43・44の幅，厚みおよび間隔，グランド層やグランド導体との距離等）を制御し決定されている。
【０００４】
また、差動伝送線路48のレイアウト設計においては、半導体素子45の電極と導体バンプ46および半導体素子接続用電極47を介して電気的に接続された差動伝送線路48を用いて配線基板40の上面で信号を伝送し、配線基板40の二次実装側である外部接続用電極410等の配列間隔に応じてその差動伝送線路48を形成する一対の伝送線路48ａ・48ｂ間の線路間隔を広げて、二次実装部である外部接続用電極410に接続されている。
【０００５】
【特許文献１】
特開2002−9511号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の配線基板40上に形成された差動伝送線路48においては、差動インピーダンスが例えば約100Ωになるように設計された線路間隔が一定の部分48ｃに対し、２次実装部である外部接続用電極410の配列間隔に合わせて差動伝送線路48を展開して配線する必要がある。このとき、線路間隔が広がる部分48ｄにおいて一対の伝送線路48ａ・48ｂをそれぞれ接地配線層44ａで一定の間隔411を持って囲繞して展開することから、伝送モードが一対の伝送線路48ａ・48ｂで信号を伝送する差動モードから１本の伝送線路48ａまたは48ｂで信号を伝送するシングルモードに変化することとなる。
【０００７】
通常、差動インピーダンスは、一対の伝送線路48ａ・48ｂのうちの一つの伝送線路48ａまたは48ｂの自己インピーダンスからもう一つの伝送線路48ａまたは48ｂからの相互インピーダンスの差を２倍した値が100Ωになるように設定される。つまり、自己インピーダンスと相互インピーダンスとの差が50Ωになるように設定される。このため、一対の伝送線路48ａ・48ｂのうちのそれぞれ一本の伝送線路48ａまたは48ｂの自己インピーダンスは50Ωより高いものとされている。
【０００８】
また、線路間隔が広がる部分48ｄにおいては、伝送モードが一対の伝送線路48ａ・48ｂで信号を伝送する差動モードから１本の伝送線路48ａまたは48ｂで信号を伝送するシングルモードに変化するため、それぞれもう一本の伝送線路48ａまたは48ｂからの相互インピーダンスの影響が小さくなり、結果として差動伝送線路48として見た場合に差動伝送線路48の差動インピーダンスは上昇してしまうこととなる。
【０００９】
このため、伝送モードが差動モードからシングルモードへ切り替わる線路間隔が広がる部分48ｄにおいては、差動インピーダンスが100Ωからずれて高くなってしまい、線路間隔が一定の部分48ｃと線路間隔が広がる部分48ｄとにおいてインピーダンスの不整合が起こり、反射損失が大きくなって信号の伝送が阻害され、半導体素子45の作動性が損なわれる場合があるという問題点を有していた。
【００１０】
本発明は上記問題点に鑑み案出されたものであり、その目的は、差動伝送線路において線路間隔が一定の部分から線路間隔が広がる部分において生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の配線基板は、絶縁基板と、前記絶縁基板上に形成された一対の伝送線路からなり、該一対の伝送線路は、その間隔が一定である第１部分と該間隔が広がっている第２部分とを有する一対の差動伝送線路と、前記一対の差動伝送線路を囲繞するように形成された接地配線導体とを有し、前記接地配線導体と前記差動伝送線路との間隔は、前記第１部分に対して前記第２部分において小さくなっており、該間隔が変化する位置は、前記第１部分と前記第２部分との境界部から前記第２部分側にずれている。
【００１２】
また、本発明の配線基板は、上記構成において、好ましくは、前記差動伝送線路と前記接地配線導体との間の前記間隔は、前記第１部分における差動インピーダンスと、前記第２部分における差動インピーダンスとが略同じとなるように小さくされている。
【００１３】
また、本発明の配線基板は、上記各構成において、好ましくは、前記一対の伝送線路の間隔が広がった端部にそれぞれ形成された信号用貫通導体と、前記一対の信号用貫通導体を取り囲むようにそれぞれ形成された複数の接地用貫通導体とを有する。
【００１４】
また、本発明の配線基板は、上記構成において、好ましくは、前記接地用貫通導体は、前記第２部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されている。また、好ましくは、前記接地用貫通導体は、前記接地配線導体の角部に形成されている。
【００１５】
本発明の配線基板によれば、配線基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分においてそれぞれの差動伝送線路とそれを囲繞する接地配線導体との間の間隔が小さくなっていることから、それぞれの伝送線路の接地配線導体との間の容量成分の増加による自己インピーダンスの減少によって、一対の差動伝送線路として見た場合に差動インピーダンスが減少することとなるため、線路間隔が広がる部分において差動伝送線路の線路間隔の変化により発生していた差動インピーダンスの不整合による反射損失を効果的に抑えることが可能となる。
【００１６】
また、本発明の配線基板によれば、差動伝送線路と接地配線導体との間の間隔が、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００１７】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００１８】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００１９】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【００２０】
【発明の実施の形態】
本発明の配線基板について以下に図面を参照しつつ詳細に説明する。
【００２１】
図１は本発明の配線基板の実施の形態の一例を示す断面図であり、図２は図１に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【００２２】
この例の配線基板１においては、絶縁基板２を構成する絶縁層２ａ〜２ｄは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｃ上には信号配線群３が形成され、絶縁層２ｂおよび２ｄ上には信号配線群３に対向させて広面積の接地配線層４ｂもしくは電源配線層４ｃが形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。絶縁層２ａ上には接地配線導体４ａが差動伝送線路８を一定の間隔11で囲繞するように形成されている。なお、電源配線層４ｂおよび接地配線層４ｃは、配線基板１の仕様に応じて入れ換えて配置されることもある。
【００２３】
また、信号配線群３の各信号配線の配線幅および信号配線群３と電源配線層４ｃもしくは接地配線導体４ａおよび接地配線層４ｂとの間に介在する絶縁層２ａ，２ｂおよび２ｃの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には50Ωに設定される場合が多い。
【００２４】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２５】
この例では、配線基板１の上面には高速で動作する半導体素子や光半導体素子等の半導体素子５が搭載され、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６および半導体素子５を接続するための半導体素子接続用電極７を介して差動伝送線路８と電気的に接続されている。また、配線基板１の半導体素子５を搭載する上面と反対側の下面には、半導体素子５に信号の入出力および電源供給を行なうための外部接続用電極10を有している。
【００２６】
また、差動伝送線路８は、絶縁層２ａの上面に一定の間隔11をもって囲繞された接地配線導体４ａおよび接地配線層４ｂとの間で形成されたいわゆるグランド付きコプレーナ構造の一対の信号線路８ａ・８ｂで形成され、半導体素子接続用電極７および錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６を介して半導体素子５の電極と電気的に接続されており、外部と信号の入出力を行なうために貫通導体９を介して外部接続用電極10と電気的に接続されている。
【００２７】
これを図２を用いて詳細に説明する。図２は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大平面図である。図２において、絶縁層２は図１に示す絶縁層２ａに相当するものである。
【００２８】
また、差動伝送線路８ａおよび８ｂは、図１に示す差動伝送線路８に相当するものであり、接地配線導体４ａによって一定の間隔11をもって囲繞されており、半導体素子５と図１に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また貫通導体９を介して外部接続用電極10と電気的に接続されている。差動伝送線路８は、一対の信号線路８ａ・８ｂ間の間隔が一定である部分８ｃと一対の信号線路８ａ・８ｂ間の間隔が広がる部分８ｄとによって形成され、信号線路８ａ・８ｂ間の間隔が広がる部分８ｄの信号線路８ａ・８ｂと接地配線導体４ａとの間の間隔11は、信号線路８ａ・８ｂ間の間隔が一定である部分８ｃにおける差動伝送線路８と接地配線導体４ａとの間の間隔11より小さく形成されている。そして、その信号線路８ａ・８ｂ間の間隔が広がる部分８ｄの端部において、差動伝送線路８ａおよび８ｂはそれぞれ貫通導体９ａおよび９ｂを介して外部接続用電極10と電気的に接続されている。
【００２９】
次に、図３は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大断面図である。図３において、差動伝送線路８の信号線路８ａおよび８ｂは、差動伝送線路８の配線幅，配線間隔，配線厚み，電源配線層もしくは接地配線層４ｂとの間に介在する絶縁層２ａの厚みおよび差動伝送線路８と接地配線導体４ａとの間の間隔11を適宜設定することにより、差動伝送線路８の差動インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する差動伝送線路８を形成することが可能となる。差動伝送線路８の差動インピーダンスは、一般的には100Ωに設定される場合が多い。
【００３０】
次に、図４は本発明の配線基板の実施の形態の他の例を示す断面図であり、図５は図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。これら図４および図５において、図１〜図３と同様の箇所には同じ符号を付してある。
【００３１】
この例の配線基板１’においては、差動伝送線路８は、その線路間隔が広がる部分８ｄにおいて、線路間隔が広がった後の信号線路８ａ・８ｂの端部に、それぞれ信号用貫通導体９が接続され、これを介して信号用の外部接続用電極10と電気的に接続されているとともに、信号用貫通導体９を取り囲むようにそれぞれ複数の接地用貫通導体12が形成され、これら接地用貫通導体12は電源配線層４ｂもしくは接地配線層４ｃを介して電源もしくは接地用の外部接続用電極10に電気的に接続されている。
【００３２】
これを図５を用いて詳細に説明する。図５は本発明の配線基板の実施の形態の他の例における差動伝送線路の周辺部を示す図２と同様の要部拡大平面図である。
【００３３】
図５において、差動伝送線路８ａおよび８ｂは、図４に示す差動伝送線路８に相当するものであり、半導体素子５と図４に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また信号用貫通導体９ａ・９ｂを介して信号用の外部接続用電極10と電気的に接続されている。信号用貫通導体９ａ・９ｂはそれぞれ複数の接地用貫通導体12によって疑似同軸線路を構成するように取り囲まれ、接地用貫通導体12は電源配線層４ｂもしくは接地配線層４ｃを介して電源用もしくは接地用の外部接続用電極10に接続されている。
【００３４】
このような本発明の配線基板１’によれば、差動伝送線路８の線路間隔が広がった後の信号線路８ａ・８ｂの端部にそれぞれ信号用貫通導体９ａ・９ｂが接続されるとともに、この信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ複数の接地用貫通導体12が形成されていることにより、これら信号用貫通導体９ａ・９ｂおよび接地用貫通導体12によって擬似同軸線路が形成され、信号用貫通導体９ａ・９ｂからの放射による高周波信号の透過損失を抑えることが可能となる。
【００３５】
また、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとが略同じとなるように接地用貫通導体12が形成されていることにより、差動伝送線路８と信号用貫通導体９ａ・９ｂとの接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００３６】
本発明の配線基板１・１’は、同様の配線構造をさらに多層に積層して多層配線基板を構成したものであってもよい。
【００３７】
また、信号配線群３および差動伝送線路８の構造は、信号配線群および差動伝送線路の各信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造の他にも、信号配線群および差動伝送線路に対向して形成された電源配線層もしくは接地配線層を有するマイクロストリップ線路構造や、信号配線群および差動伝送線路の上下に電源配線層もしくは接地配線層を有するストリップ線路構造であってもよく、配線基板１に要求される仕様等に応じて適宜選択して用いることができる。
【００３８】
また、この配線基板１・１’にチップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して、電子回路モジュール等を構成してもよい。
【００３９】
また、各絶縁層２ａ〜２ｄの平面視における形状は、正方形状や長方形状の他に、菱形状・六角形状または八角形状等の形状であってもよい。
【００４０】
そして、このような本発明の配線基板１・１’は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００４１】
本発明の配線基板１・１’において、各絶縁層２ａ〜２ｄは、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体またはガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００４２】
これらの絶縁層２ａ〜２ｄは以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム・酸化珪素・酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となすとともに、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各信号配線群３および各導体層４と成る金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中にて約1600℃の温度で焼成することによって製作される。
【００４３】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
【００４４】
これらの絶縁層２ａ〜２ｄの厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００４５】
また、異なる比誘電率を有する絶縁層２ａ〜２ｄを得るための方法としては、例えば酸化アルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・ムライトまたはガラスセラミックス等の無機絶縁材料や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料にチタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウムまたはチタン酸マグネシウム等の高誘電体材料の粉末を添加混合し、しかるべき温度で加熱硬化することによって、所望の比誘電率のものを得るようにすればよい。
【００４６】
このとき、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の粒径は、無機絶縁材料あるいは有機絶縁材料に高誘電体材料を添加混合したことによって起こる絶縁層内の比誘電率のバラツキの発生の低下や、絶縁層の粘度変化による加工性の低下を低減するため、0.5〜50μｍの範囲とすることが望ましい。
【００４７】
また、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の含有量は、絶縁層の比誘電率を大きな値とするためと、無機絶縁材料や有機絶縁材料と高誘電体材料の接着強度の低下を防止するために、５〜75重量％とすることが望ましい。
【００４８】
また、信号配線群３および各差動伝送線路８や接地配線導体４ａ・接地配線層４ｂもしくは電源配線層４ｃは、例えばタングステン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００４９】
具体的には、信号配線群３や接地配線導体４ａ・接地配線層４ｂもしくは電源配線層４ｃをＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層２ａ〜２ｄと成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００５０】
また、金属材料の薄膜で形成する場合は、例えばスパッタリング法・真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００５１】
このような配線基板１・１’は、信号配線群３が配設されている絶縁層２ａ〜２ｄの比誘電率に応じて、信号配線群３および差動伝送線路８の各信号配線の配線幅，配線厚み，配線間隔を適宣設定することで、信号配線群３の各信号配線の特性インピーダンス値および差動伝送線路８の差動インピーダンス値を所望の値とすることができる。
【００５２】
本発明の配線基板１・１’において、差動伝送線路８の線路間隔が広がる部分８ｄにおいてそれぞれ小さくなっている差動伝送線路８と接地配線導体４ａとの間の間隔11は、差動伝送線路８の線路間隔が一定である部分８ｃにおける差動伝送線路８と接地配線導体４ａとの間の間隔11に対して、差動伝送線路８の線路間隔が広がる部分８ｄにおける線路間隔が、線路間隔が一定である部分８ｃにおける間隔の1.5倍以上大きくなって離れる部分において、差動伝送線路８と接地配線導体４ａとの間の間隔11を70％以下の大きさとなるように小さくすればよい。
【００５３】
例えば、誘電率が5.3で絶縁層の厚みが120μｍの絶縁基板２上に、導体幅が100μｍで導体厚みが12μｍの一対の線路導体８ａ・８ｂが形成され、差動インピーダンスが100Ωになるよう線路間隔が一定の部分８ｃの線路間隔が100μｍ、差動伝送線路８と接地配線導体４ａとの間の間隔11が100μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄの差動伝送線路８と接地配線導体４ａとの間の間隔11を約48μｍに設定することによって、その部分における差動インピーダンスを約100Ωとすることが可能である。
【００５４】
また、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとするように差動伝送線路８と接地配線導体４ａとの間の間隔11を小さくするには、線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ω±５％となるように線路幅を設定すればよい。例えば、誘電率が5.3で絶縁層厚みが120μｍの絶縁基板２上に導体幅が100μｍで導体厚みが12μｍの一対の線路導体８ａ・８ｂが形成され、差動インピーダンスが100Ωになるよう線路間隔が100μｍ、差動伝送線路８と接地配線導体４ａとの間の間隔11が100μｍに設定されている差動伝送線路８において、差動伝送線路８と接地配線導体４ａとの間の間隔11を40μｍ〜58μｍの間に設定することによって、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとすることが可能である。
【００５５】
また、本発明の配線基板１’において、信号用貫通導体９ａ・９ｂを取り囲むように形成された接地用貫通導体12は、例えば、誘電率が5.3の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ωになるように差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径75μｍの信号用貫通導体９ａ・９ｂに対して、信号用貫通導体９ａ・９ｂを中心としてそれぞれ230μｍの位置に同心円状に接地用貫通導体12を等間隔で４本設置することにより、その部分における差動インピーダンスを約100Ωとすることが可能である。
【００５６】
また、信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ形成された複数の接地用貫通導体12を、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとを略同じとなるように形成するには、信号用貫通導体９ａ・９ｂの差動インピーダンスが100Ω±５％となるように信号用貫通導体９ａ・９ｂと接地用貫通導体12との距離を設定すればよい。例えば、誘電率が5.3の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ωになるよう差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径75μｍの信号用貫通導体９ａ・９ｂにおいて、信号用貫通導体９ａ・９ｂを中心としてそれぞれ225μｍ〜250μｍの間の位置に同心円状に接地用貫通導体12を等間隔で４本設置することにより、その部分における信号用貫通導体９ａ・９ｂの差動インピーダンスを約100Ω±５％とすることが可能である。
【００５７】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。
【００５８】
例えば、差動伝送線路は、配線基板の内層に形成されてもよく、さらに差動伝送線路が電気的に接続される二次実装部は、コネクタやワイヤボンディングパッド等でもよい。また、線路間隔が一定の部分から線路間隔が広がる部分において、線路幅は変化部を設けて序々に大きくしてもよい。
【００５９】
【発明の効果】
本発明の配線基板によれば、絶縁基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分においてそれぞれの差動伝送線路とそれを囲繞する接地配線導体との間の間隔が小さくなっていることから、それぞれの伝送線路の接地配線導体との間の容量成分の増加による自己インピーダンスの減少によって、一対の差動伝送線路として見た場合に差動インピーダンスが減少するため、線路間隔が広がる部分において差動伝送線路の線路間隔の変化により発生していた差動インピーダンスの不整合による反射損失を効果的に抑えることが可能となる。
【００６０】
また、本発明の配線基板によれば、差動伝送線路と接地配線導体との間の間隔が、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００６１】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００６２】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００６３】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図３】図１に示す配線基板における差動伝送線路の周辺部の要部拡大断面図である。
【図４】本発明の配線基板の実施の形態の他の例を示す断面図である。
【図５】図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図６】従来の配線基板の例を示す断面図である。
【図７】図６に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【符号の説明】
１・１’・・・配線基板
２・・・絶縁基板
２ａ〜２ｄ・・・絶縁層
３・・・信号配線群
４・・・電源配線層および接地配線層
４ａ・・・接地配線導体
４ｂ・・・接地配線層
４ｂ・・・電源配線層
５・・・半導体素子
６・・・導体バンプ
７・・・半導体素子接続用電極
８・・・差動伝送線路
８ｃ・・・線路間隔が一定の部分
８ｄ・・・線路間隔が広がる部分
９，９ａ，９ｂ・・・貫通導体
10・・・外部接続用電極
11・・・差動伝送線路と接地配線導体との間の間隔
12・・・接地用貫通導体
【発明の属する技術分野】
本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するのに好適な、差動伝送線路を有する配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、高速信号を正確かつ効率よく伝播させるために、図６に従来の配線基板の例を断面図で、また図７にその差動伝送線路の周辺部を要部拡大平面図で示すように、高速信号が伝播する信号線路に差動伝送線路48を用いている。
【０００３】
差動伝送線路48は、図７に示すように、一対の伝送線路48ａ・48ｂを用いてそれぞれの伝送線路の入力側に正相および逆相の信号を印加し、出力側でその差をとることによりコモンモードノイズ成分をキャンセルすることができ、高品質の信号を伝送することができる伝送方式に用いられるものである。また、この例においては、差動伝送線路48における伝送特性の向上を図るために、伝送線路48ａ・48ｂが接地配線導体44ａにより一定の間隔411を隔てて囲繞されている。この差動伝送線路48の構造は、一対の伝送線路48ａ・48ｂによって決定される差動インピーダンスが所望の特性に一致するように、絶縁基板42の絶縁層42ａ〜42ｄの材料や、絶縁層42ａ〜42ｄの断面構造（配線導体43・44の幅，厚みおよび間隔，グランド層やグランド導体との距離等）を制御し決定されている。
【０００４】
また、差動伝送線路48のレイアウト設計においては、半導体素子45の電極と導体バンプ46および半導体素子接続用電極47を介して電気的に接続された差動伝送線路48を用いて配線基板40の上面で信号を伝送し、配線基板40の二次実装側である外部接続用電極410等の配列間隔に応じてその差動伝送線路48を形成する一対の伝送線路48ａ・48ｂ間の線路間隔を広げて、二次実装部である外部接続用電極410に接続されている。
【０００５】
【特許文献１】
特開2002−9511号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の配線基板40上に形成された差動伝送線路48においては、差動インピーダンスが例えば約100Ωになるように設計された線路間隔が一定の部分48ｃに対し、２次実装部である外部接続用電極410の配列間隔に合わせて差動伝送線路48を展開して配線する必要がある。このとき、線路間隔が広がる部分48ｄにおいて一対の伝送線路48ａ・48ｂをそれぞれ接地配線層44ａで一定の間隔411を持って囲繞して展開することから、伝送モードが一対の伝送線路48ａ・48ｂで信号を伝送する差動モードから１本の伝送線路48ａまたは48ｂで信号を伝送するシングルモードに変化することとなる。
【０００７】
通常、差動インピーダンスは、一対の伝送線路48ａ・48ｂのうちの一つの伝送線路48ａまたは48ｂの自己インピーダンスからもう一つの伝送線路48ａまたは48ｂからの相互インピーダンスの差を２倍した値が100Ωになるように設定される。つまり、自己インピーダンスと相互インピーダンスとの差が50Ωになるように設定される。このため、一対の伝送線路48ａ・48ｂのうちのそれぞれ一本の伝送線路48ａまたは48ｂの自己インピーダンスは50Ωより高いものとされている。
【０００８】
また、線路間隔が広がる部分48ｄにおいては、伝送モードが一対の伝送線路48ａ・48ｂで信号を伝送する差動モードから１本の伝送線路48ａまたは48ｂで信号を伝送するシングルモードに変化するため、それぞれもう一本の伝送線路48ａまたは48ｂからの相互インピーダンスの影響が小さくなり、結果として差動伝送線路48として見た場合に差動伝送線路48の差動インピーダンスは上昇してしまうこととなる。
【０００９】
このため、伝送モードが差動モードからシングルモードへ切り替わる線路間隔が広がる部分48ｄにおいては、差動インピーダンスが100Ωからずれて高くなってしまい、線路間隔が一定の部分48ｃと線路間隔が広がる部分48ｄとにおいてインピーダンスの不整合が起こり、反射損失が大きくなって信号の伝送が阻害され、半導体素子45の作動性が損なわれる場合があるという問題点を有していた。
【００１０】
本発明は上記問題点に鑑み案出されたものであり、その目的は、差動伝送線路において線路間隔が一定の部分から線路間隔が広がる部分において生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる配線基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の配線基板は、絶縁基板と、前記絶縁基板上に形成された一対の伝送線路からなり、該一対の伝送線路は、その間隔が一定である第１部分と該間隔が広がっている第２部分とを有する一対の差動伝送線路と、前記一対の差動伝送線路を囲繞するように形成された接地配線導体とを有し、前記接地配線導体と前記差動伝送線路との間隔は、前記第１部分に対して前記第２部分において小さくなっており、該間隔が変化する位置は、前記第１部分と前記第２部分との境界部から前記第２部分側にずれている。
【００１２】
また、本発明の配線基板は、上記構成において、好ましくは、前記差動伝送線路と前記接地配線導体との間の前記間隔は、前記第１部分における差動インピーダンスと、前記第２部分における差動インピーダンスとが略同じとなるように小さくされている。
【００１３】
また、本発明の配線基板は、上記各構成において、好ましくは、前記一対の伝送線路の間隔が広がった端部にそれぞれ形成された信号用貫通導体と、前記一対の信号用貫通導体を取り囲むようにそれぞれ形成された複数の接地用貫通導体とを有する。
【００１４】
また、本発明の配線基板は、上記構成において、好ましくは、前記接地用貫通導体は、前記第２部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されている。また、好ましくは、前記接地用貫通導体は、前記接地配線導体の角部に形成されている。
【００１５】
本発明の配線基板によれば、配線基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分においてそれぞれの差動伝送線路とそれを囲繞する接地配線導体との間の間隔が小さくなっていることから、それぞれの伝送線路の接地配線導体との間の容量成分の増加による自己インピーダンスの減少によって、一対の差動伝送線路として見た場合に差動インピーダンスが減少することとなるため、線路間隔が広がる部分において差動伝送線路の線路間隔の変化により発生していた差動インピーダンスの不整合による反射損失を効果的に抑えることが可能となる。
【００１６】
また、本発明の配線基板によれば、差動伝送線路と接地配線導体との間の間隔が、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００１７】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００１８】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００１９】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【００２０】
【発明の実施の形態】
本発明の配線基板について以下に図面を参照しつつ詳細に説明する。
【００２１】
図１は本発明の配線基板の実施の形態の一例を示す断面図であり、図２は図１に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【００２２】
この例の配線基板１においては、絶縁基板２を構成する絶縁層２ａ〜２ｄは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｃ上には信号配線群３が形成され、絶縁層２ｂおよび２ｄ上には信号配線群３に対向させて広面積の接地配線層４ｂもしくは電源配線層４ｃが形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。絶縁層２ａ上には接地配線導体４ａが差動伝送線路８を一定の間隔11で囲繞するように形成されている。なお、電源配線層４ｂおよび接地配線層４ｃは、配線基板１の仕様に応じて入れ換えて配置されることもある。
【００２３】
また、信号配線群３の各信号配線の配線幅および信号配線群３と電源配線層４ｃもしくは接地配線導体４ａおよび接地配線層４ｂとの間に介在する絶縁層２ａ，２ｂおよび２ｃの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には50Ωに設定される場合が多い。
【００２４】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２５】
この例では、配線基板１の上面には高速で動作する半導体素子や光半導体素子等の半導体素子５が搭載され、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６および半導体素子５を接続するための半導体素子接続用電極７を介して差動伝送線路８と電気的に接続されている。また、配線基板１の半導体素子５を搭載する上面と反対側の下面には、半導体素子５に信号の入出力および電源供給を行なうための外部接続用電極10を有している。
【００２６】
また、差動伝送線路８は、絶縁層２ａの上面に一定の間隔11をもって囲繞された接地配線導体４ａおよび接地配線層４ｂとの間で形成されたいわゆるグランド付きコプレーナ構造の一対の信号線路８ａ・８ｂで形成され、半導体素子接続用電極７および錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６を介して半導体素子５の電極と電気的に接続されており、外部と信号の入出力を行なうために貫通導体９を介して外部接続用電極10と電気的に接続されている。
【００２７】
これを図２を用いて詳細に説明する。図２は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大平面図である。図２において、絶縁層２は図１に示す絶縁層２ａに相当するものである。
【００２８】
また、差動伝送線路８ａおよび８ｂは、図１に示す差動伝送線路８に相当するものであり、接地配線導体４ａによって一定の間隔11をもって囲繞されており、半導体素子５と図１に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また貫通導体９を介して外部接続用電極10と電気的に接続されている。差動伝送線路８は、一対の信号線路８ａ・８ｂ間の間隔が一定である部分８ｃと一対の信号線路８ａ・８ｂ間の間隔が広がる部分８ｄとによって形成され、信号線路８ａ・８ｂ間の間隔が広がる部分８ｄの信号線路８ａ・８ｂと接地配線導体４ａとの間の間隔11は、信号線路８ａ・８ｂ間の間隔が一定である部分８ｃにおける差動伝送線路８と接地配線導体４ａとの間の間隔11より小さく形成されている。そして、その信号線路８ａ・８ｂ間の間隔が広がる部分８ｄの端部において、差動伝送線路８ａおよび８ｂはそれぞれ貫通導体９ａおよび９ｂを介して外部接続用電極10と電気的に接続されている。
【００２９】
次に、図３は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大断面図である。図３において、差動伝送線路８の信号線路８ａおよび８ｂは、差動伝送線路８の配線幅，配線間隔，配線厚み，電源配線層もしくは接地配線層４ｂとの間に介在する絶縁層２ａの厚みおよび差動伝送線路８と接地配線導体４ａとの間の間隔11を適宜設定することにより、差動伝送線路８の差動インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する差動伝送線路８を形成することが可能となる。差動伝送線路８の差動インピーダンスは、一般的には100Ωに設定される場合が多い。
【００３０】
次に、図４は本発明の配線基板の実施の形態の他の例を示す断面図であり、図５は図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。これら図４および図５において、図１〜図３と同様の箇所には同じ符号を付してある。
【００３１】
この例の配線基板１’においては、差動伝送線路８は、その線路間隔が広がる部分８ｄにおいて、線路間隔が広がった後の信号線路８ａ・８ｂの端部に、それぞれ信号用貫通導体９が接続され、これを介して信号用の外部接続用電極10と電気的に接続されているとともに、信号用貫通導体９を取り囲むようにそれぞれ複数の接地用貫通導体12が形成され、これら接地用貫通導体12は電源配線層４ｂもしくは接地配線層４ｃを介して電源もしくは接地用の外部接続用電極10に電気的に接続されている。
【００３２】
これを図５を用いて詳細に説明する。図５は本発明の配線基板の実施の形態の他の例における差動伝送線路の周辺部を示す図２と同様の要部拡大平面図である。
【００３３】
図５において、差動伝送線路８ａおよび８ｂは、図４に示す差動伝送線路８に相当するものであり、半導体素子５と図４に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また信号用貫通導体９ａ・９ｂを介して信号用の外部接続用電極10と電気的に接続されている。信号用貫通導体９ａ・９ｂはそれぞれ複数の接地用貫通導体12によって疑似同軸線路を構成するように取り囲まれ、接地用貫通導体12は電源配線層４ｂもしくは接地配線層４ｃを介して電源用もしくは接地用の外部接続用電極10に接続されている。
【００３４】
このような本発明の配線基板１’によれば、差動伝送線路８の線路間隔が広がった後の信号線路８ａ・８ｂの端部にそれぞれ信号用貫通導体９ａ・９ｂが接続されるとともに、この信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ複数の接地用貫通導体12が形成されていることにより、これら信号用貫通導体９ａ・９ｂおよび接地用貫通導体12によって擬似同軸線路が形成され、信号用貫通導体９ａ・９ｂからの放射による高周波信号の透過損失を抑えることが可能となる。
【００３５】
また、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとが略同じとなるように接地用貫通導体12が形成されていることにより、差動伝送線路８と信号用貫通導体９ａ・９ｂとの接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００３６】
本発明の配線基板１・１’は、同様の配線構造をさらに多層に積層して多層配線基板を構成したものであってもよい。
【００３７】
また、信号配線群３および差動伝送線路８の構造は、信号配線群および差動伝送線路の各信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造の他にも、信号配線群および差動伝送線路に対向して形成された電源配線層もしくは接地配線層を有するマイクロストリップ線路構造や、信号配線群および差動伝送線路の上下に電源配線層もしくは接地配線層を有するストリップ線路構造であってもよく、配線基板１に要求される仕様等に応じて適宜選択して用いることができる。
【００３８】
また、この配線基板１・１’にチップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して、電子回路モジュール等を構成してもよい。
【００３９】
また、各絶縁層２ａ〜２ｄの平面視における形状は、正方形状や長方形状の他に、菱形状・六角形状または八角形状等の形状であってもよい。
【００４０】
そして、このような本発明の配線基板１・１’は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００４１】
本発明の配線基板１・１’において、各絶縁層２ａ〜２ｄは、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体またはガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００４２】
これらの絶縁層２ａ〜２ｄは以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム・酸化珪素・酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となすとともに、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各信号配線群３および各導体層４と成る金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中にて約1600℃の温度で焼成することによって製作される。
【００４３】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
【００４４】
これらの絶縁層２ａ〜２ｄの厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００４５】
また、異なる比誘電率を有する絶縁層２ａ〜２ｄを得るための方法としては、例えば酸化アルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・ムライトまたはガラスセラミックス等の無機絶縁材料や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料にチタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウムまたはチタン酸マグネシウム等の高誘電体材料の粉末を添加混合し、しかるべき温度で加熱硬化することによって、所望の比誘電率のものを得るようにすればよい。
【００４６】
このとき、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の粒径は、無機絶縁材料あるいは有機絶縁材料に高誘電体材料を添加混合したことによって起こる絶縁層内の比誘電率のバラツキの発生の低下や、絶縁層の粘度変化による加工性の低下を低減するため、0.5〜50μｍの範囲とすることが望ましい。
【００４７】
また、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の含有量は、絶縁層の比誘電率を大きな値とするためと、無機絶縁材料や有機絶縁材料と高誘電体材料の接着強度の低下を防止するために、５〜75重量％とすることが望ましい。
【００４８】
また、信号配線群３および各差動伝送線路８や接地配線導体４ａ・接地配線層４ｂもしくは電源配線層４ｃは、例えばタングステン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００４９】
具体的には、信号配線群３や接地配線導体４ａ・接地配線層４ｂもしくは電源配線層４ｃをＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層２ａ〜２ｄと成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００５０】
また、金属材料の薄膜で形成する場合は、例えばスパッタリング法・真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００５１】
このような配線基板１・１’は、信号配線群３が配設されている絶縁層２ａ〜２ｄの比誘電率に応じて、信号配線群３および差動伝送線路８の各信号配線の配線幅，配線厚み，配線間隔を適宣設定することで、信号配線群３の各信号配線の特性インピーダンス値および差動伝送線路８の差動インピーダンス値を所望の値とすることができる。
【００５２】
本発明の配線基板１・１’において、差動伝送線路８の線路間隔が広がる部分８ｄにおいてそれぞれ小さくなっている差動伝送線路８と接地配線導体４ａとの間の間隔11は、差動伝送線路８の線路間隔が一定である部分８ｃにおける差動伝送線路８と接地配線導体４ａとの間の間隔11に対して、差動伝送線路８の線路間隔が広がる部分８ｄにおける線路間隔が、線路間隔が一定である部分８ｃにおける間隔の1.5倍以上大きくなって離れる部分において、差動伝送線路８と接地配線導体４ａとの間の間隔11を70％以下の大きさとなるように小さくすればよい。
【００５３】
例えば、誘電率が5.3で絶縁層の厚みが120μｍの絶縁基板２上に、導体幅が100μｍで導体厚みが12μｍの一対の線路導体８ａ・８ｂが形成され、差動インピーダンスが100Ωになるよう線路間隔が一定の部分８ｃの線路間隔が100μｍ、差動伝送線路８と接地配線導体４ａとの間の間隔11が100μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄの差動伝送線路８と接地配線導体４ａとの間の間隔11を約48μｍに設定することによって、その部分における差動インピーダンスを約100Ωとすることが可能である。
【００５４】
また、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとするように差動伝送線路８と接地配線導体４ａとの間の間隔11を小さくするには、線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ω±５％となるように線路幅を設定すればよい。例えば、誘電率が5.3で絶縁層厚みが120μｍの絶縁基板２上に導体幅が100μｍで導体厚みが12μｍの一対の線路導体８ａ・８ｂが形成され、差動インピーダンスが100Ωになるよう線路間隔が100μｍ、差動伝送線路８と接地配線導体４ａとの間の間隔11が100μｍに設定されている差動伝送線路８において、差動伝送線路８と接地配線導体４ａとの間の間隔11を40μｍ〜58μｍの間に設定することによって、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとすることが可能である。
【００５５】
また、本発明の配線基板１’において、信号用貫通導体９ａ・９ｂを取り囲むように形成された接地用貫通導体12は、例えば、誘電率が5.3の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ωになるように差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径75μｍの信号用貫通導体９ａ・９ｂに対して、信号用貫通導体９ａ・９ｂを中心としてそれぞれ230μｍの位置に同心円状に接地用貫通導体12を等間隔で４本設置することにより、その部分における差動インピーダンスを約100Ωとすることが可能である。
【００５６】
また、信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ形成された複数の接地用貫通導体12を、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとを略同じとなるように形成するには、信号用貫通導体９ａ・９ｂの差動インピーダンスが100Ω±５％となるように信号用貫通導体９ａ・９ｂと接地用貫通導体12との距離を設定すればよい。例えば、誘電率が5.3の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが100Ωになるよう差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径75μｍの信号用貫通導体９ａ・９ｂにおいて、信号用貫通導体９ａ・９ｂを中心としてそれぞれ225μｍ〜250μｍの間の位置に同心円状に接地用貫通導体12を等間隔で４本設置することにより、その部分における信号用貫通導体９ａ・９ｂの差動インピーダンスを約100Ω±５％とすることが可能である。
【００５７】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。
【００５８】
例えば、差動伝送線路は、配線基板の内層に形成されてもよく、さらに差動伝送線路が電気的に接続される二次実装部は、コネクタやワイヤボンディングパッド等でもよい。また、線路間隔が一定の部分から線路間隔が広がる部分において、線路幅は変化部を設けて序々に大きくしてもよい。
【００５９】
【発明の効果】
本発明の配線基板によれば、絶縁基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分においてそれぞれの差動伝送線路とそれを囲繞する接地配線導体との間の間隔が小さくなっていることから、それぞれの伝送線路の接地配線導体との間の容量成分の増加による自己インピーダンスの減少によって、一対の差動伝送線路として見た場合に差動インピーダンスが減少するため、線路間隔が広がる部分において差動伝送線路の線路間隔の変化により発生していた差動インピーダンスの不整合による反射損失を効果的に抑えることが可能となる。
【００６０】
また、本発明の配線基板によれば、差動伝送線路と接地配線導体との間の間隔が、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００６１】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００６２】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００６３】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図３】図１に示す配線基板における差動伝送線路の周辺部の要部拡大断面図である。
【図４】本発明の配線基板の実施の形態の他の例を示す断面図である。
【図５】図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図６】従来の配線基板の例を示す断面図である。
【図７】図６に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【符号の説明】
１・１’・・・配線基板
２・・・絶縁基板
２ａ〜２ｄ・・・絶縁層
３・・・信号配線群
４・・・電源配線層および接地配線層
４ａ・・・接地配線導体
４ｂ・・・接地配線層
４ｂ・・・電源配線層
５・・・半導体素子
６・・・導体バンプ
７・・・半導体素子接続用電極
８・・・差動伝送線路
８ｃ・・・線路間隔が一定の部分
８ｄ・・・線路間隔が広がる部分
９，９ａ，９ｂ・・・貫通導体
10・・・外部接続用電極
11・・・差動伝送線路と接地配線導体との間の間隔
12・・・接地用貫通導体
Claims (5)
- 絶縁基板と、
前記絶縁基板上に形成された一対の伝送線路からなり、該一対の伝送線路は、その間隔が一定である第１部分と該間隔が広がっている第２部分とを有する一対の差動伝送線路と、
前記一対の差動伝送線路を囲繞するように形成された接地配線導体と
を有し、
前記接地配線導体と前記差動伝送線路との間隔は、前記第１部分に対して前記第２部分において小さくなっており、該間隔が変化する位置は、前記第１部分と前記第２部分との境界部から前記第２部分側にずれている配線基板。 - 前記差動伝送線路と前記接地配線導体との間の前記間隔は、前記第１部分における差動インピーダンスと、前記第２部分における差動インピーダンスとが略同じとなるように小さくされている請求項１記載の配線基板。
- 前記一対の伝送線路の間隔が広がった端部にそれぞれ形成された信号用貫通導体と、
前記一対の信号用貫通導体を取り囲むようにそれぞれ形成された複数の接地用貫通導体と
を有する請求項１または請求項２記載の配線基板。 - 前記接地用貫通導体は、前記第２部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されていることを特徴とする請求項３記載の配線基板。
- 前記接地用貫通導体は、前記接地配線導体の角部に形成されている請求項３または請求項４に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003089267A JP4349827B2 (ja) | 2003-01-15 | 2003-03-27 | 配線基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003007007 | 2003-01-15 | ||
| JP2003089267A JP4349827B2 (ja) | 2003-01-15 | 2003-03-27 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274005A JP2004274005A (ja) | 2004-09-30 |
| JP4349827B2 true JP4349827B2 (ja) | 2009-10-21 |
Family
ID=33133553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003089267A Expired - Fee Related JP4349827B2 (ja) | 2003-01-15 | 2003-03-27 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4349827B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013510407A (ja) | 2009-11-06 | 2013-03-21 | モレックス インコーポレイテド | 多層回路部材とそのためのアセンブリ |
| JP2012009573A (ja) * | 2010-06-23 | 2012-01-12 | Sumitomo Bakelite Co Ltd | 回路基板 |
| JP6813263B2 (ja) * | 2015-09-16 | 2021-01-13 | 京セラ株式会社 | 配線基板、半導体素子パッケージおよび半導体装置 |
| CN114449748B (zh) * | 2020-10-30 | 2024-03-15 | 鹏鼎控股(深圳)股份有限公司 | 传输线结构及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3635873B2 (ja) * | 1997-06-26 | 2005-04-06 | 三菱電機株式会社 | ストリップライン給電装置 |
| JP3721796B2 (ja) * | 1998-08-20 | 2005-11-30 | 株式会社村田製作所 | 分布定数線路のフィールドスルー構造およびそれを用いたパッケージ基板 |
| JP2000164766A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板 |
| JP3487283B2 (ja) * | 2000-10-31 | 2004-01-13 | 三菱電機株式会社 | 差動ストリップ線路垂直変換器および光モジュール |
| JP3877132B2 (ja) * | 2000-11-20 | 2007-02-07 | 富士通株式会社 | 多層配線基板及び半導体装置 |
| JP2002353588A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 配線基板及び配線基板の製造方法 |
| JP2004253746A (ja) * | 2002-12-26 | 2004-09-09 | Kyocera Corp | 配線基板 |
| JP2004289094A (ja) * | 2003-01-29 | 2004-10-14 | Kyocera Corp | 配線基板 |
-
2003
- 2003-03-27 JP JP2003089267A patent/JP4349827B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004274005A (ja) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002329976A (ja) | 多層配線基板 | |
| JP2009111658A (ja) | 多層配線基板 | |
| JP2007288180A (ja) | 配線構造、多層配線基板および電子装置 | |
| JP5155582B2 (ja) | 配線基板および電子装置 | |
| JP5318360B2 (ja) | 配線基板および電子装置 | |
| JP2005243864A (ja) | 配線基板 | |
| JP2008311682A (ja) | 配線基板 | |
| JP2009004809A (ja) | 配線基板 | |
| JP4349827B2 (ja) | 配線基板 | |
| JP3914731B2 (ja) | 多層配線基板 | |
| JP2004289094A (ja) | 配線基板 | |
| JP4340131B2 (ja) | 配線基板 | |
| JP3825324B2 (ja) | 多層配線基板 | |
| JP4511294B2 (ja) | 配線基板 | |
| JP4373752B2 (ja) | 配線基板 | |
| JP4601369B2 (ja) | 配線基板 | |
| JP2004253746A (ja) | 配線基板 | |
| JP3798959B2 (ja) | 多層配線基板 | |
| JP3935638B2 (ja) | 多層配線基板 | |
| JP4557768B2 (ja) | 半導体装置 | |
| JP2002217545A (ja) | 多層配線基板 | |
| JP2001007518A (ja) | 多層配線基板 | |
| JP2009088153A (ja) | 多層配線基板および電子装置 | |
| JP2008186965A (ja) | 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置 | |
| JP2001007525A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |