JP2008186965A - 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置 - Google Patents

Abstract

【課題】 配線基板に搭載する半導体素子のスイッチング動作時に発生する同時スイッチングノイズやＥＭＩノイズを抑制することができ、その結果、半導体素子の作動性を良好なものとすること。
【解決手段】 配線基板１は、電源配線層４および接地配線層５と、電源配線４および接地配線５の間に設けられた複数の絶縁層２ｂ，２ｃと、絶縁層２ｂ，２ｃの間に配置された信号配線層３とを備え、電源配線層４および接地配線層５は、絶縁層２ｂ，２ｃを介して信号配線層３と対向する部位に突出部６を有している。
【選択図】 図１

Description

本発明は、例えば動作速度が高速度化した半導体素子が搭載される多層配線基板およびその製造方法、ならびにその多層配線基板の用いた電子装置に関するものである。

近年、半導体素子の動作速度の高速化が進む中で、半導体素子をはじめとする電子部品が搭載される多層配線基板においては、半導体素子のスイッチング動作が同時に複数起きた場合に半導体素子の基準電位が変動し、半導体素子の誤動作を引き起こす同時スイッチングノイズや他の電子機器に障害を与える電磁障害（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：ＥＭＩ）ノイズが引き起こされるといった問題が発生している。

この問題を解決するためには、電荷が供給される経路に付随する抵抗成分やインダクタンス成分を抑制することや容量成分を追加して基準電位を安定化させることが有効である。方法としては、電源配線層や接地配線層をベタプレーンと呼ばれる広い面積を持つ導体で形成する方法などがある（例えば、特許文献１参照）。

これらの手法により、電流が電源配線層や接地配線層を流れる際に電荷の供給経路の断面積を大きくすることができるため供給経路に付随する抵抗成分やインダクタンス成分が低減し、かつ対向するベタプレーンによって電源配線層と接地配線層の間に容量成分を形成することが可能となり電荷供給量が増加するため、同時スイッチングノイズを抑制することが可能となる。また、信号配線層の上下を電源配線層あるいは接地配線層のベタプレーンで挟むことによってストリップ線路を形成し良好な伝送特性を得るとともに信号配線からのＥＭＩノイズをベタプレーンでシールドし抑制することができる。
特開２００４−０１５５３４号公報

しかしながら、上記従来の技術における半導体素子が接続される多層配線基板の電源配線層および接地配線層をベタプレーンで形成する手法は、近年の半導体素子の動作周波数の高速化に起因して、次のような問題点が生じるようになってきている。

すなわち、信号配線層を動作信号が伝送する際に電源配線層および接地配線層の信号配線層と対向する部分を中心として信号配線層を伝送する信号の帰路電流が電源配線層と接地配線層に発生する。このとき、電源配線層および接地配線層に発生した帰路電流は信号配線層に対向する部分を中心としてベタプレーンに広く拡散して流れるため、拡散した帰路電流の高調波成分の波長と電源配線層や接地配線層のベタプレーンの電気長が近づくことによって共振現象が発生してしまう。その結果、ベタプレーンの共振が起こる周波数において同時スイッチングノイズやＥＭＩノイズの発生、ベタプレーンの共振現象の信号配線層への干渉による伝送特性の劣化を引き起こすため、半導体素子を安定して動作させることが難しくなってきている。

本発明は、上記問題点を解決するために案出されたものであり、その目的は、複数の絶縁層を積層して成る絶縁基板内に、電源配線層と接地配線層を有する多層配線基板において、搭載される電子部品の動作を良好なものとすることにある。また、そのような多層配線基板を製造する製造方法を提供することにある。さらに、そのような多層配線基板を有する電子装置を提供することにある。

本発明の多層配線基板は、電源配線層および接地配線層と、前記の電源配線層および前記の接地配線層の間で積層された複数の絶縁層と、前記の絶縁層の間に配置された信号配線層とを備え、前記の電源配線層および前記の接地配線層は、前記の絶縁層を介して前記の信号配線層と対向する部位に該信号配線層側に突出する突出部を有する。

また、好ましくは、前記の多層配線基板において、平面視したときに、前記の突出部が、前記の信号配線層と重なる。

また、好ましくは、前記の多層配線基板において、平面視したときに、前記の信号配線層が放射状に配置されている。

また、好ましくは、前記の多層配線基板において、前記の電源配線層および前記の接地配線層はそれぞれ導体から成り、前記の突出部以外の部分における前記の導体の抵抗率は、前記の突出部における前記の導体の抵抗率よりも大きい。

本発明の電子装置は、前記の多層配線基板と、該多層配線基板に搭載された電子部品とを備え、前記の信号配線層は、平面視したときに、前記の電子部品を中心として放射状に配置されている。

本発明の多層配線基板の製造方法は、対応する支持体に導体ペーストをそれぞれ塗布することにより、第１配線パターン、第２配線パターンおよび第３配線パターンをそれぞれ形成する工程と、前記の第１配線パターン、前記の第２配線パターンおよび前記の第３配線パターンが形成された前記の支持体上に絶縁層となるセラミックスラリーをそれぞれ塗布して複数のセラミックグリーンシートを形成する工程と、前記の複数のセラミックグリーンシートから前記の支持体をそれぞれ除去する工程と、前記の第２配線パターンを有する前記のセラミックグリーンシートの前記の支持体が除去された面に電源配線層となる第１平面導体層を形成し、前記の第３配線パターンを有する前記のセラミックグリーンシートの前記の支持体が除去された面に接地配線層となる第２平面導体層を形成する工程と、前記の第１平面導体層および前記の第２平面導体層が形成された前記のセラミックグリーンシートを、前記の第１配線パターンを有する前記のセラミックグリーンシートを挟んで積層し、２つの主面が前記の第１平面導体層および第２平面導体層であって、前記第１平面導体層および第２平面導体層は、前記セラミックグリーンシートを介して前記信号配線層と対向する部位に該信号配線層側に突出する突出部をそれぞれ有するセラミックグリーンシート積層体を形成する工程と、前記のセラミックグリーンシート積層体を焼成する工程とを有する。

前記の多層配線基板の製造方法において、好ましくは、前記の第２配線パターンを構成する導体の抵抗率は、前記の第１平面導体層を構成する導体の抵抗率より小さい。

前記の多層配線基板の製造方法において、好ましくは、前記の第３配線パターンを構成する導体の抵抗率は、前記の第２配線導体層を構成する導体の抵抗率より小さい。

前記の多層配線基板の製造方法において、好ましくは、前記の第２配線パターンと前記の第３配線パターンは、同じ材料から成る。

前記の多層配線基板の製造方法において、好ましくは、前記の第１平面導体層と前記の第２平面導体層は、同じ材料から成る。

本発明の多層配線基板によれば、電源配線層および接地配線層と、電源配線および接地配線の間に設けられた複数の絶縁層と、絶縁層の間に配置された信号配線層とを備え、電源配線層および接地配線層は、絶縁層を介して信号配線層と対向する部位に信号配線層側に突出する突出部を有していることから、信号配線層を動作信号が伝送する際に、電磁界が、その信号配線層と電源配線層の突出部、およびその信号配線層と接地配線層の突出部との間に集中し、電源配線層および接地配線層において、帰路電流が突出部に集中する。この結果、電源配線層および接地配線層に拡散する信号の帰路電流の量が減少するため、拡散した帰路電流の高調波成分を主原因とする電源配線層および接地配線層の共振現象を抑制することが可能となる。これらの結果、搭載する電子部品の動作特性を非常に良好なものとすることができる。

また、本発明の電子装置によれば、上述の多層配線基板と、多層配線基板に搭載された電子部品とを備えることから、
また、本発明の多層配線基板の製造方法によれば、上述の多層配線基板を生産性よく製造することができる。

本発明の多層配線基板の実施の形態について以下に詳細に説明する。図１は、本実施の形態による多層配線基板の構成例を示す断面図である。図１に示されるように、本実施の形態による多層配線基板１は、絶縁基板２を有する。絶縁基板２は、複数の絶縁層２ａ，２ｂ，２ｃ，３ｄ，２ｅ，２ｆを順に積層して成る。絶縁基板２の内部には、信号配線層３、電源配線層４および接地配線層５が形成されている。具体的に、絶縁層２ｃ上に信号配線層３が形成され、絶縁層２ｂ上に信号配線層３に対向させて広面積の電源配線層４が形成され、絶縁層２ｄ上に信号配線層３に対向させて広面積の接地配線層５が形成されている。すなわち、信号配線層３は、絶縁層２ｃ，２ｄを介して電源配線層４および接地配線層５の間に位置するように形成されている。ここで、電源配線層４および接地配線層５は、ベタプレーンと呼ばれる広い面積を持つ導体からそれぞれ成り、各信号配線層３は、電源配線層４および接地配線層５よりも小さい面積を持つ導体から成る。すなわち、各信号配線層３、電源配線層４および接地配線層５は、ストリップ線路構造を構成している。

また、電源配線層４および接地配線層５は、各信号配線層３と対向する部位に信号配線層３側に突出する突出部６をそれぞれ有している。

また、多層配線基板１において、絶縁基板２の表面には、高速で動作するＩＣ，ＬＳＩ等の半導体集積回路素子、又は半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子等の半導体素子７が搭載される。この半導体素子７は、裏面（絶縁基板２に対向する面）側に信号用、電源用、及び接地用の端子（図示せず）が形成され、各端子が、錫−鉛（Ｓｎ−Ｐｂ）合金等の半田又は金（Ａｕ）等から成る半田バンプ８を介して、絶縁基板２の表面に形成された電極パッド９に電気的に接続される。

各電極パッド９は、絶縁基板２の内部に形成されている信号配線層３、電源配線層４、および接地配線層５と、絶縁基板２の表面から内部にかけて形成されたビア導体等の内部導体等を介してそれぞれ電気的に接続される。これにより、半導体素子７の各端子が、対応する信号配線層３、電源配線層４および接地配線層５とそれぞれ電気的に接続される。

絶縁基板２の半導体素子７が搭載される面に対向する面（この実施形態では裏面）には外部接続電極１０が形成されている。各外部接続電極１０は、対応する貫通導体１１を介して多層配線基板１内の電源配線層４、接地配線層５および信号配線層３とそれぞれ電気的に接続されている。

多層配線基板１において、半導体素子７は、スイッチング動作に必要な電荷が外部電気回路と接続される外部接続電極１０から電源配線層４および接地配線層５を介して供給され、半導体素子７のスイッチング動作によって得られた信号波形は、多層配線基板１内に形成された信号配線層３を伝播し、外部接続電極１０を介して外部電気回路に伝送される。

図２は、図１の多層配線基板１の要部拡大図であり、信号配線層３と突出部６との位置関係を示している。図２に示されるように、電源配線層４および接地配線層５は、各信号配線層３と対向する部位に信号配線層３側に突出する突出部６を有している。

また、図３は、図１に示された多層配線基板１の半導体素子７が搭載される面側からみた平面図である。ここで、図３は、信号配線層３および突出部６の配置を説明するための図であり、多層配線基板１におけるその他の構成については図示を省略している。図３に示されるように、多層配線基板１では、平面視したときに、突出部６の配置、形状および大きさが、信号配線層３のそれらと一致する。また、図１乃至図３において、同じ部位には同じ符号を付している。

上述のように、電源配線層４および接地配線層５は、絶縁層を介して信号配線層３と対向する部位に信号配線層３側に突出する突出部６を有していることから、信号配線層３を動作信号が伝送する際に、信号配線層３と信号配線層３に対向する電源配線層４の突出部６との間および信号配線層３と信号配線層３に対向する接地配線層５の突出部６の間に電磁界が集中するため、帰路電流も突出部６に集中する。この結果、電源配線層４と接地配線層５のベタプレーンに拡散する信号の帰路電流の量が減少するため、拡散した帰路電流の高調波成分を主原因とする電源配線層４と接地配線層５のベタプレーンの共振現象を抑制することが可能となる。そのため、半導体素子７には、ベタプレーンの共振現象を原因とする同時スイッチングノイズやＥＭＩノイズの発生を抑制することができる。

なお、多層配線基板１では、平面視したときに、突出部６の配置、形状および大きさが、信号配線層３のそれらと一致するが、突出部６の少なくとも一部が信号配線層６と重なっていれば、電源配線層４と接地配線層５のベタプレーンに拡散する信号の帰路電流の量を低減できるため、拡散した帰路電流の高調波成分を主原因とする電源配線層４と接地配線層５のベタプレーンの共振現象を抑制することが可能である。ただ、図１に示された多層配線基板１のように、突出部６の配置、形状および大きさが、信号配線層３のそれらと一致する場合には、信号配線と突出部との距離が最短となり、かつ、信号配線と突出部の対向する面積が最大となるので、ベタプレーンと信号配線と間の結合が強まり、帰路電流が突出部により集中し、共振現象が起こりにくくなる。

また、平面視したときの突出部６の形状は矩形型に限らず、信号配線層３と少なくとも一部分で重なっていれば、任意であってよい。

なお、図３に示されるように、信号配線層３および突出部６は、半導体素子７が搭載される搭載領域１２を中心に放射状に配置されている。これは、各信号配線層３の長さを短くする等の理由からである。しかし、これもまた図示された配置に限らず、任意であってよい。

本実施の形態による多層配線基板１において、絶縁基板２を構成する絶縁層２ａ〜２ｆは、基本的には同じ比誘電率を有する絶縁材料で形成されている。ここで、絶縁層２ａ〜２ｆがセラミックから成る場合の多層配線基板１の製造方法の一例を以下に説明する。

図４は、本実施の形態による多層配線基板１の製造工程の一部を示す図であり、特に、図２に示された構成の製造方法を説明するための図である。まず、（ａ）に示されるように、信号配線層３となる配線パターン２１が形成された支持体２２と、突出部６となる配線パターン２３が形成された２つの支持体２４とを準備する。そして、（ｂ）に示されるように、配線パターン２１，２３が形成された複数の支持体２２，２４上に絶縁層２Ａとなるセラミックスラリー２５をそれぞれ塗布して複数のセラミックグリーンシートを形成する。

次に、（ｃ）に示されるように、複数のセラミックグリーンシートから支持体２２，２４をそれぞれ除去する。そして、（ｄ）に示されるように、配線パターン２３を有する２つのセラミックグリーンシートのうち一方の支持体２４が除去された面に電源配線層４となる第１平面導体層２６を形成し、他方の支持体２４が除去された面に接地配線層５となる第２平面導体層２７を形成する。

さらに、（ｅ）に示されるように、第１平面導体層２６および第２平面導体層２７が形成されたセラミックグリーンシートを、配線パターン２１を有するセラミックグリーンシートを挟んで積層し、セラミックグリーンシート積層体を形成する。このセラミックグリーンシート積層体は、２つの主面が第１平面導体層２６および第２平面導体層２７である。ここで、配線パターン２３は、配線パターン２１に対向する位置に設けられている。そして、最後に、（ｆ）に示されるように、セラミックグリーンシート積層体を焼成し、図２に示された構成が得られる。

なお、信号配線層３、電源配線層４および接地配線層５は、全て同じ材料から成ってもよく、少なくとも１つが異なる材料から成ってもよい。また、電源配線層３における突出部６とその他の部分、並びに接地配線層４における突出部６とその他の部分は、それぞれ異なる材料から成ってもよいし、同じ材料から成ってもよい。

なお、絶縁層２ａ〜２ｆは、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。

また、図２に示された構成以外の構成は、上記製造方法以外の方法で製造することができる。絶縁層２ａ，２ｂ，２ｅ，２ｆは、例えばセラミックグリーンシート積層法や、アディティブ法等の基板形成手段によって形成される。

絶縁層２ａ，２ｂ，２ｅ，２ｆが例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約１６００℃の温度で焼成することによって製作される。

これらの絶縁層２ａ〜２ｆの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。

本発明の多層配線基板１において、これらの信号配線層３、電源配線層４、接地配線層５、貫通導体１１、外部接続電極１０は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料により形成されている。

このような金属材料は、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により所定パターンに被着、形成すればよい。

具体的には、信号配線層３を、Ｗの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、支持体２２に所定のパターンで印刷塗布し、さらにセラミックスラリーを塗布した後、支持体２２を除去して、これらをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。また、電源配線層４および接地配線層５を、Ｗの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、セラミックグリーンシートの支持体を除去した面に塗布した後、セラミックグリーンシート積層体とともに焼成することによって形成することができる。

また、貫通導体１１は、セラミックグリーンシートに貫通孔を金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により形成しておき、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを貫通孔の内側側面の所定の領域に塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。

また、外部接続電極１０を金属薄膜で形成する場合、例えばスパッタリング法，真空蒸着法またはメッキ法により金属薄膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。

本発明の多層配線基板１において、信号波形を伝送する信号配線層３は、各信号配線の配線幅および信号配線層３と電源配線層４や接地配線層５との間に介在する絶縁層２ｃ，２ｄの厚みを設定することにより、信号配線層３の特性インピーダンスを任意の値に設定することができる。そのため、例えば複数の信号配線層３により、良好な伝送特性を有する信号配線層群を形成することが可能となる。各信号配線層３の特性インピーダンスは一般的には５０Ωに設定される。なお、複数の信号配線層３は、それぞれ異なる電気信号を伝送するものとしてもよい。

また、本発明の多層配線基板１によれば、図２に示すように、電源配線層４と接地配線層５に用いられる導体の抵抗率が突出部６の導体の抵抗率より高い場合には、突出部６から電源配線層４と接地配線層５のベタプレーンに拡散する帰路電流が減少するのに加え、帰路電流を電源配線層４と接地配線層５の抵抗成分によって減衰することができる。この結果、突出部６から電源配線層４と接地配線層５のベタプレーンに拡散する帰路電流が減少するのに加え、帰路電流を電源配線層４と接地配線層５の抵抗成分によって減衰することができるため、電源配線層４と接地配線層５のベタプレーンの共振のピークを抑制することが可能となる。

そのため、半導体素子７においては、ベタプレーンの共振現象を原因とする同時スイッチングノイズやＥＭＩノイズの発生をより効果的に抑制することができる。よって、半導体素子７の高速動作時における作動性を非常に良好なものとすることができる。

突出部６は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料により形成されている。

このような金属材料は、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により所定パターンに被着、形成すればよい。

具体的には、上述したように、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、支持体２４に所定のパターンで印刷塗布し、さらにセラミックスラリーを塗布した後、支持体２４を除去して、これらをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。

なお、多層配線基板１は、上述の製造方法に限らず、他の製造方法によって製造されてもよい。

また、絶縁層２ａ〜２ｆは、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。絶縁層２ａ〜２ｆがエポキシ樹脂から成る場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。

また、多層配線基板１は、半導体素子７のみに限らず、チップ抵抗，薄膜抵抗，コイルインダクタ，クロスインダクタ，チップキャパシターまたは電解キャパシター等を搭載して、電子回路モジュール等を構成してもよい。

また、各絶縁層２ａ〜２ｆの平面視における形状は、正方形状や長方形状の他に、菱形状，六角形状または八角形状等の形状であってもよい。

そして、このような多層配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子７が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。

本発明の配線基板の実施の形態の一例を示す断面図である。 図１に示された配線基板の要部拡大断面図である。 図１に示された配線基板の平面図である。 図２に示された構成を製造する方法を示す図である。

符号の説明

１・・・配線基板
２・・・絶縁基板
２ａ〜２ｆ・・・絶縁層
３・・・信号配線
４・・・電源配線
５・・・接地配線
６・・・突出部
７・・・半導体素子
８・・・導体バンプ
９・・・電極パッド
１０・・・外部接続電極
１１・・・貫通導体

Claims (10)

1. 電源配線層および接地配線層と、
   前記電源配線層および前記接地配線層の間で積層された複数の絶縁層と、
   前記絶縁層の間に配置された信号配線層と
   を備え、
   前記電源配線層および前記接地配線層は、前記絶縁層を介して前記信号配線層と対向する部位に該信号配線層側に突出する突出部を有することを特徴とする多層配線基板。
2. 平面視したときに、前記突出部は、前記信号配線層と重なることを特徴とする請求項１に記載の多層配線基板。
3. 平面視したときに、前記信号配線層は、放射状に配置されていることを特徴とする請求項１に記載の多層配線基板。
4. 前記電源配線層および前記接地配線層はそれぞれ導体から成り、前記突出部以外の部分における前記導体の抵抗率は、前記突出部における前記導体の抵抗率よりも大きいことを特徴とする請求項１から３のいずれかに記載の多層配線基板。
5. 請求項１から４のいずれかに記載の多層配線基板と、該多層配線基板に搭載された電子部品とを備え、前記信号配線層は、平面視したときに、前記電子部品を中心として放射状に配置されていることを特徴とする電子装置。
6. 多層配線基板の製造方法であって、
   対応する支持体に導体ペーストをそれぞれ塗布することにより、第１配線パターン、第２配線パターンおよび第３配線パターンをそれぞれ形成する工程と、
   前記第１配線パターン、前記第２配線パターンおよび前記第３配線パターンが形成された前記支持体上に絶縁層となるセラミックスラリーをそれぞれ塗布して複数のセラミックグリーンシートを形成する工程と、
   前記複数のセラミックグリーンシートから前記支持体をそれぞれ除去する工程と、
   前記第２配線パターンを有する前記セラミックグリーンシートの前記支持体が除去された面に電源配線層となる第１平面導体層を形成し、前記第３配線パターンを有する前記セラミックグリーンシートの前記支持体が除去された面に接地配線層となる第２平面導体層を形成する工程と、
   前記第１平面導体層および前記第２平面導体層が形成された前記セラミックグリーンシートを、前記第１配線パターンを有する前記セラミックグリーンシートを挟んで積層し、２つの主面が前記第１平面導体層および第２平面導体層であって、前記第１平面導体層および第２平面導体層は、前記セラミックグリーンシートを介して前記信号配線層と対向する部位に該信号配線層側に突出する突出部をそれぞれ有するセラミックグリーンシート積層体を形成する工程と、
   前記セラミックグリーンシート積層体を焼成する工程と
   を有することを特徴とする多層配線基板の製造方法。
7. 前記第２配線パターンを構成する導体の抵抗率は、前記第１平面導体層を構成する導体の抵抗率より小さいことを特徴とする請求項６に記載の多層配線基板の製造方法。
8. 前記第３配線パターンを構成する導体の抵抗率は、前記第２配線導体層を構成する導体の抵抗率より小さいことを特徴とする請求項６または７に記載の多層配線基板の製造方法。
9. 前記第２配線パターンと前記第３配線パターンは、同じ材料から成ることを特徴とする請求項６から８のいずれかに記載の多層配線基板の製造方法。
10. 前記第１平面導体層と前記第２平面導体層は、同じ材料から成ることを特徴とする請求項６から９のいずれかに記載の多層配線基板の製造方法。

Images