JP2004289094A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2004289094A JP2004289094A JP2003104559A JP2003104559A JP2004289094A JP 2004289094 A JP2004289094 A JP 2004289094A JP 2003104559 A JP2003104559 A JP 2003104559A JP 2003104559 A JP2003104559 A JP 2003104559A JP 2004289094 A JP2004289094 A JP 2004289094A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- differential
- line
- differential transmission
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】差動伝送線路において線路間隔が一定の部分から線路間隔が広がる部分において生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる配線基板を提供する。
【解決手段】絶縁基板２上に差動伝送線路８が形成されており、差動伝送線路８の線路間隔が広がる部分８ｄにおいて差動伝送線路８と接地配線層４ａとの間に形成される絶縁層２ａの厚みが小さくなっている配線基板１である。また、その絶縁層２ａの厚みは、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとが略同じとなるように小さくされていることが好ましい。
【選択図】 図２
【解決手段】絶縁基板２上に差動伝送線路８が形成されており、差動伝送線路８の線路間隔が広がる部分８ｄにおいて差動伝送線路８と接地配線層４ａとの間に形成される絶縁層２ａの厚みが小さくなっている配線基板１である。また、その絶縁層２ａの厚みは、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとが略同じとなるように小さくされていることが好ましい。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するのに好適な、差動伝送線路を有する配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、高速信号を正確かつ効率よく伝播させるために、図６に従来の配線基板４０の例を断面図で、また図７にその差動伝送線路４８の周辺部を要部拡大平面図で示すように、高速信号が伝播する伝送線路に差動伝送線路４８を用いている。
【０００３】
差動伝送線路４８は、図７に示すように、一対の伝送線路４８ａ・４８ｂを用いてそれぞれの伝送線路の入力側に正相および逆相の信号を印加し、出力側でその差をとることによりコモンモードノイズ成分をキャンセルすることができ、高品質の信号を伝送することができる伝送方式に用いられるものである。この差動伝送線路４８の構造は、一対の伝送線路４８ａ・４８ｂによって決定される差動インピーダンスが所望の特性に一致するように、絶縁基板４２の絶縁層４２ａ〜４２ｄの材料や、絶縁層４２ａ〜４２ｄの断面構造（配線導体４３・４４の幅および厚み，接地配線層や接地導体との距離等）を制御し決定されている。
【０００４】
また、差動伝送線路４８のレイアウト設計においては、半導体素子４５の電極と導体バンプ４６および半導体素子接続用電極４７を介して電気的に接続された差動伝送線路４８を用いて配線基板４０の上面で信号を伝送し、配線基板４０の二次実装側である外部接続用電極４１０等の配列間隔に応じてその差動伝送線路４８を形成する一対の伝送線路４８ａ・４８ｂ間の線路間隔を広げて、貫通導体４９を介して二次実装部である外部接続用電極４１０に接続されている。
【０００５】
【特許文献１】
特開２００２−９５１１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の配線基板４０上に形成された差動伝送線路４８においては、差動インピーダンスが例えば約１００Ωになるように設計された線路間隔が一定の部分４８ｃに対し、２次実装部である外部接続用電極４１０の配列間隔に合わせて差動伝送線路４８を展開して配線する必要がある。このとき、線路間隔が広がる部分４８ｄにおいて差動伝送線路４８の線路間隔が変化することから差動インピーダンスが１００Ωからずれて高くなってしまい、線路間隔が一定の部分４８ｃと線路間隔が広がる部分４８ｄとにおいてインピーダンスの不整合が起こり、反射損失が大きくなり信号の伝送が阻害され、半導体素子４５の作動性が損なわれる場合があるという問題点を有していた。
【０００７】
本発明は上記問題点に鑑み案出されたものであり、その目的は、差動伝送線路において線路間隔が一定の部分から線路間隔が広がる部分において生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板は、複数の絶縁層を積層して成る絶縁基板上に差動伝送線路が形成されているとともに前記絶縁基板の内部に前記差動伝送線路と対向するように接地配線層が形成されており、前記差動伝送線路の線路間隔が広がる部分において前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みが小さくなっていることを特徴とするものである。
【０００９】
また、本発明の配線基板は、上記構成において、前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みは、前記差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、前記線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされていることを特徴とするものである。
【００１０】
また、本発明の配線基板は、上記各構成において、前記差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることを特徴とするものである。
【００１１】
また、本発明の配線基板は、上記構成において、前記接地用貫通導体は、前記差動伝送線路の前記線路間隔が広がる部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されていることを特徴とするものである。
【００１２】
本発明の配線基板によれば、配線基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分において差動伝送線路とこれに対向するように形成されている接地配線層との間に介在する絶縁層の厚みが小さくなっていることから、その部分においては一対の伝送線路の接地配線層との間に発生する容量成分の増加により差動インピーダンスが減少することとなるので、線路間隔が広がる部分において差動伝送線路の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００１３】
また、差動伝送線路と接地配線層との間に介在する絶縁層の厚みが、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００１４】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００１５】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００１６】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失および透過損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【００１７】
【発明の実施の形態】
本発明の配線基板について以下に図面を参照しつつ詳細に説明する。
【００１８】
図１は本発明の配線基板の実施の形態の一例を示す断面図であり、図２は図１に示す配線基板における差動伝送線路の周辺部の要部透視平面図である。
【００１９】
この例の配線基板１においては、絶縁基板２を構成する絶縁層２ａ〜２ｅは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｄ上には信号配線群３が形成され、絶縁層２ａ・２ｂおよび２ｄ上には信号配線群３に対向させて広面積の電源配線層４ｃもしくは接地配線層４ａ・４ｂが形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。なお、電源配線層４ｃおよび接地配線層４ａ・４ｂは、配線基板１の仕様に応じて入れ換えて配置されることもある。
【００２０】
また、信号配線群３の各信号配線の配線幅および信号配線群３と電源配線層４ｃもしくは接地配線層４ｂとの間に介在する絶縁層２ｃおよび２ｄの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には５０Ωに設定される場合が多い。
【００２１】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２２】
この例では、配線基板１の上面には高速で動作する半導体素子や光半導体素子等の半導体素子５が搭載され、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６および半導体素子５を接続するための半導体素子接続用電極７を介して差動伝送線路８と電気的に接続されている。また、配線基板１の半導体素子５を搭載する上面と反対側の下面には、半導体素子５に信号の入出力および電源供給を行なうための外部接続用電極１０を有している。
【００２３】
また、差動伝送線路８は、絶縁層２ａの上面に電源配線層もしくは接地配線層４ａおよび４ｂとの間で形成されたマイクロストリップ構造の一対の伝送線路で形成され、半導体素子接続用電極７および錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６を介して半導体素子５の電極と電気的に接続されており、外部と信号の入出力を行なうために貫通導体９を介して外部接続用電極１０と電気的に接続されている。
【００２４】
これを図２を用いて詳細に説明する。図２は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部透視平面図である。図２において、絶縁層２は図１に示す絶縁層２ａに相当するものであり、接地配線層４は図１に示す接地配線層４ａおよび４ｂに相当するものであって、接地配線層４ａは差動線路８の線路間隔が広がる部分８ｄの下部の領域に形成されている。
【００２５】
また、差動伝送線路８ａおよび８ｂは、図１に示す差動伝送線路８に相当するものであり、半導体素子５と図１に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また貫通導体９を介して外部接続用電極１０と電気的に接続されている。差動伝送線路８は、一対の伝送線路８ａ・８ｂ間の間隔が一定である部分８ｃと一対の伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄとによって形成され、伝送線路８ａ・８ｂ間の間隔が一定である部分８ｃにおいて接地配線層４ｂとマイクロストリップ構造を形成し、伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄにおいて接地配線層４ａとマイクロストリップ構造を形成している。そして、その伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄの端部において、差動伝送線路８ａおよび８ｂはそれぞれ貫通導体９ａおよび９ｂを介して外部接続用電極１０と電気的に接続されている。
【００２６】
次に、図３は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大断面図であり、図２における差動配線８の配線間隔が一定の部分８ｃの断面図である。図３において、差動伝送線路８ａおよび８ｂは、差動伝送線路８の配線幅，配線間隔，配線厚みおよび電源配線層もしくは接地配線層４ｂとの間に介在する絶縁層２ａと２ｂの合計の厚みを適宜設定することにより、差動伝送線路８の差動インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する差動伝送線路８を形成することが可能となる。差動伝送線路８の差動インピーダンスは、一般的には１００Ωに設定される場合が多い。
【００２７】
そして、本発明の配線基板１は、差動伝送線路８の線路間隔が広がる部分８ｄにおいて、差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ａとの間に介在する絶縁層２ａの厚みが、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ｂとの間に介在する絶縁層２ａおよび２ｂの厚みより小さくなっていることを特徴とする。これにより、差動伝送線路８の線路間隔が広がる部分８ｄにおいて差動インピーダンスが増加するのに対して、その部分においては一対の伝送線路８ａ・８ｂの接地配線層４ａとの間に絶縁層２ａを介して発生する容量成分が、差動伝送線路８の線路間隔が一定の部分８ｃにおいて一対の伝送線路８ａ・８ｂの接地配線層４ｂとの間に絶縁層４ａおよび４ｂを介して発生する容量成分に対して増加することにより差動インピーダンスが減少することとなるので、線路間隔が広がる部分８ｄにおいて差動伝送線路８の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００２８】
さらに、差動伝送線路８の線路間隔が広がる部分８ｄにおいて、差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ａとの間に介在する絶縁層２ａの厚みは、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスとが、例えば１００Ωに対して９５〜１０５Ωと略同じとなるように、差動伝送線路８の線路間隔が一定の部分８ｃにおける伝送線路８ａ・８ｂの接地配線層４ｂとの間に介在する絶縁層２ａおよび２ｂの厚みに対して小さくされていると、差動伝送線路８の線路間隔の変化による差動インピーダンスの不整合による反射損失をほぼ無視できる程度にまで抑えることが可能となる。
【００２９】
次に、図４は本発明の配線基板の実施の形態の他の例を示す断面図であり、図５は図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。これら図４および図５において、図１〜図３と同様の箇所には同じ符号を付してある。
【００３０】
この例の配線基板１’においては、差動伝送線路８は、その線路間隔が広がる部分８ｄにおいて、線路間隔が広がった後の信号線路８ａ・８ｂの端部に、それぞれ信号用貫通導体９が接続され、これを介して信号用の外部接続用電極１０と電気的に接続されているとともに、信号用貫通導体９を取り囲むようにそれぞれ複数の接地用貫通導体１１が形成され、これら接地用貫通導体１１は電源配線層４ａもしくは接地配線層４ｂを介して電源もしくは接地用の外部接続用電極１０に電気的に接続されている。
【００３１】
これを図５を用いて詳細に説明する。図５は本発明の配線基板の実施の形態の他の例における差動伝送線路の周辺部を示す図２と同様の要部拡大平面図である。
【００３２】
図５において、差動伝送線路８ａおよび８ｂは、図４に示す差動伝送線路８に相当するものであり、半導体素子５と図４に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また信号用貫通導体９ａ・９ｂを介して信号用の外部接続用電極１０と電気的に接続されている。信号用貫通導体９ａ・９ｂはそれぞれ複数の接地用貫通導体１１によって疑似同軸線路を構成するように取り囲まれ、接地用貫通導体１１は電源配線層４ａもしくは接地配線層４ｂを介して電源用もしくは接地用の外部接続用電極１０に接続されている。
【００３３】
このような本発明の配線基板１’によれば、差動伝送線路８の線路間隔が広がった後の信号線路８ａ・８ｂの端部にそれぞれ信号用貫通導体９ａ・９ｂが接続されるとともに、この信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ複数の接地用貫通導体１１が形成されていることにより、これら信号用貫通導体９ａ・９ｂおよび接地用貫通導体１１によって擬似同軸線路が形成され、信号用貫通導体９ａ・９ｂからの放射による高周波信号の透過損失を抑えることが可能となる。
【００３４】
また、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとが略同じとなるように接地用貫通導体１１が形成されていることにより、差動伝送線路８と信号用貫通導体９ａ・９ｂとの接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００３５】
本発明の配線基板１・１’は、同様の配線構造をさらに多層に積層して多層配線基板を構成したものであってもよい。
【００３６】
また、信号配線群３および差動伝送線路８の構造は、信号配線群に対向して形成された電源配線層もしくは接地配線層を有するマイクロストリップ線路構造の他にも、信号配線群の上下に電源配線層もしくは接地配線層を有するストリップ線路構造や、信号配線群の各信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造であってもよく、配線基板１・１’に要求される仕様等に応じて適宜選択して用いることができる。
【００３７】
また、この配線基板１・１’にチップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して、電子回路モジュール等を構成してもよい。
【００３８】
また、各絶縁層２ａ〜２ｅの平面視における形状は、正方形状や長方形状の他に、菱形状・六角形状または八角形状等の形状であってもよい。
【００３９】
そして、このような本発明の配線基板１・１’は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００４０】
本発明の配線基板１・１’において、各絶縁層２ａ〜２ｅは、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体またはガラスセラミックス焼結体等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００４１】
これらの絶縁層２ａ〜２ｅは以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム・酸化珪素・酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となすとともに、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各信号配線群３および各配線層４となる金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中にて約１６００℃の温度で焼成することによって製作される。
【００４２】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。
【００４３】
これらの絶縁層２ａ〜２ｅの厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００４４】
また、異なる比誘電率を有する絶縁層２ａ〜２ｅを得るための方法としては、例えば酸化アルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・ムライトまたはガラスセラミックス等の無機絶縁材料や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料にチタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウムまたはチタン酸マグネシウム等の高誘電体材料の粉末を添加混合し、しかるべき温度で加熱硬化することによって、所望の比誘電率のものを得るようにすればよい。
【００４５】
このとき、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の粒径は、無機絶縁材料あるいは有機絶縁材料に高誘電体材料を添加混合したことによって起こる絶縁層内の比誘電率のバラツキの発生の低下や、絶縁層の粘度変化による加工性の低下を低減するため、０．５〜５０μｍの範囲とすることが望ましい。
【００４６】
また、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の含有量は、絶縁層の比誘電率を大きな値とするためと、無機絶縁材料や有機絶縁材料と高誘電体材料の接着強度の低下を防止するために、５〜７５質量％とすることが望ましい。
【００４７】
また、信号配線群３および各差動伝送線路８や電源配線層４ｃもしくは接地配線層４ａ・４ｂは、例えばタングステン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００４８】
具体的には、信号配線群３や電源配線層４ｃもしくは接地配線層４ａ・４ｂをＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層２ａ〜２ｅとなるセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００４９】
また、金属材料の薄膜で形成する場合は、例えばスパッタリング法・真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００５０】
このような配線基板１・１’は、信号配線群３が配設されている絶縁層２ａ〜２ｅの比誘電率に応じて、信号配線群３および差動伝送線路８の各信号配線の配線幅，配線厚み，配線間隔を適宜設定することで、信号配線群３の各信号配線の特性インピーダンス値および差動伝送線路８の差動インピーダンス値を所望の値とすることができる。
【００５１】
本発明の配線基板１・１’において、差動伝送線路８の線路間隔が広がる部分８ｄにおいて接地配線層４ａとの間に形成される絶縁層２ａの厚みは、例えば、比誘電率が５．３の絶縁基板２上に、導体幅が１００μｍで導体厚みが１２μｍで線路間隔が７５μｍの一対の伝送線路８ａ・８ｂが形成され、差動インピーダンスが１００Ωになるよう伝送線路８ａ・８ｂと接地配線層４ｂとの間の絶縁層２ａおよび２ｂの合計の厚みが１００μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄにおいて伝送線路８ａ・８ｂと接地配線層４ａとの間の絶縁層２ａの厚みを６２μｍに設定することによって、その部分における差動インピーダンスを約１００Ωとすることが可能である。
【００５２】
また、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとするように伝送線路８ａ・８ｂと接地配線層４ａと間の絶縁層厚みを小さくするには、線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ω±５％、すなわち９５〜１０５Ωとなるように絶縁層４ａの厚みを設定すればよい。例えば、比誘電率が５．３の絶縁基板２上に導体幅が１００μｍで導体厚みが１２μｍで線路間隔が７５μｍの一対の伝送線路８ａ・８ｂが形成され、差動インピーダンスが１００Ωになるよう接地配線層４ｂとの間の絶縁層２ａおよび２ｂの合計の厚みが１００μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄにおいて接地配線層４ａとの間の絶縁層２ａの厚みを５７〜６７μｍの間に設定することによって、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとすることが可能である。
【００５３】
また、本発明の配線基板１’において、信号用貫通導体９ａ・９ｂを取り囲むように形成された接地用貫通導体１１は、例えば、誘電率が５．３の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ωになるように差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径７５μｍの信号用貫通導体９ａ・９ｂに対して、信号用貫通導体９ａ・９ｂを中心としてそれぞれ２３０μｍの位置に同心円状に接地用貫通導体１１を等間隔で４本設置することにより、その部分における差動インピーダンスを約１００Ωとすることが可能である。
【００５４】
また、信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ形成された複数の接地用貫通導体１１を、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとを略同じとなるように形成するには、信号用貫通導体９ａ・９ｂの差動インピーダンスが１００Ω±５％となるように信号用貫通導体９ａ・９ｂと接地用貫通導体１１との距離を設定すればよい。例えば、誘電率が５．３の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ωになるよう差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径７５μｍの信号用貫通導体９ａ・９ｂにおいて、信号用貫通導体９ａ・９ｂを中心としてそれぞれ２２５μｍ〜２５０μｍの間の位置に同心円状に接地用貫通導体１１を等間隔で４本設置することにより、その部分における信号用貫通導体９ａ・９ｂの差動インピーダンスを約１００Ω±５％とすることが可能である。
【００５５】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。
【００５６】
例えば、差動伝送線路は、配線基板の内層に形成されてもよく、さらに差動伝送線路が電気的に接続される二次実装部は、コネクタやワイヤボンディングパッド等でもよい。また、線路間隔が一定の部分から線路間隔が広がる部分において、線路幅は変化部を設けて徐々に大きくしてもよい。
【００５７】
【発明の効果】
本発明の配線基板によれば、絶縁基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分において差動伝送線路とこれに対向するように形成されている接地配線層との間に介在する絶縁層の厚みが小さくなっていることから、その部分においては一対の伝送線路の接地配線層との間に発生する容量成分の増加により差動インピーダンスが減少することとなるので、線路間隔が広がる部分において差動伝送線路の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００５８】
また、差動伝送線路と接地配線層との間に介在する絶縁層の厚みが、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００５９】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００６０】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００６１】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失および透過損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板における差動伝送線路の周辺部の要部透視平面図である。
【図３】図１に示す配線基板における差動伝送線路の周辺部の要部拡大断面図である。
【図４】本発明の配線基板の実施の形態の他の例を示す断面図である。
【図５】図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図６】従来の配線基板の例を示す断面図である。
【図７】図６に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【符号の説明】
１，１’・・・配線基板
２・・・絶縁基板
２ａ〜２ｅ・・・絶縁層
３・・・信号配線群
４・・・電源配線層および接地配線層
４ａ，４ｂ・・・接地配線層
４ｃ・・・・・・電源配線層
５・・・半導体素子
６・・・導体バンプ
７・・・半導体素子接続用電極
８・・・差動伝送線路
８ｃ・・・線路間隔が一定の部分
８ｄ・・・線路間隔が広がる部分
９，９ａ，９ｂ・・・貫通導体（信号用貫通導体）
１０・・・外部接続用電極
１１・・・接地用貫通導体
【発明の属する技術分野】
本発明は、高速で作動する半導体素子や光半導体素子等の電子部品を搭載するのに好適な、差動伝送線路を有する配線基板に関するものである。
【０００２】
【従来の技術】
高速で作動する半導体素子や光半導体素子等の電子部品を搭載するための配線基板においては、高速信号を正確かつ効率よく伝播させるために、図６に従来の配線基板４０の例を断面図で、また図７にその差動伝送線路４８の周辺部を要部拡大平面図で示すように、高速信号が伝播する伝送線路に差動伝送線路４８を用いている。
【０００３】
差動伝送線路４８は、図７に示すように、一対の伝送線路４８ａ・４８ｂを用いてそれぞれの伝送線路の入力側に正相および逆相の信号を印加し、出力側でその差をとることによりコモンモードノイズ成分をキャンセルすることができ、高品質の信号を伝送することができる伝送方式に用いられるものである。この差動伝送線路４８の構造は、一対の伝送線路４８ａ・４８ｂによって決定される差動インピーダンスが所望の特性に一致するように、絶縁基板４２の絶縁層４２ａ〜４２ｄの材料や、絶縁層４２ａ〜４２ｄの断面構造（配線導体４３・４４の幅および厚み，接地配線層や接地導体との距離等）を制御し決定されている。
【０００４】
また、差動伝送線路４８のレイアウト設計においては、半導体素子４５の電極と導体バンプ４６および半導体素子接続用電極４７を介して電気的に接続された差動伝送線路４８を用いて配線基板４０の上面で信号を伝送し、配線基板４０の二次実装側である外部接続用電極４１０等の配列間隔に応じてその差動伝送線路４８を形成する一対の伝送線路４８ａ・４８ｂ間の線路間隔を広げて、貫通導体４９を介して二次実装部である外部接続用電極４１０に接続されている。
【０００５】
【特許文献１】
特開２００２−９５１１号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の配線基板４０上に形成された差動伝送線路４８においては、差動インピーダンスが例えば約１００Ωになるように設計された線路間隔が一定の部分４８ｃに対し、２次実装部である外部接続用電極４１０の配列間隔に合わせて差動伝送線路４８を展開して配線する必要がある。このとき、線路間隔が広がる部分４８ｄにおいて差動伝送線路４８の線路間隔が変化することから差動インピーダンスが１００Ωからずれて高くなってしまい、線路間隔が一定の部分４８ｃと線路間隔が広がる部分４８ｄとにおいてインピーダンスの不整合が起こり、反射損失が大きくなり信号の伝送が阻害され、半導体素子４５の作動性が損なわれる場合があるという問題点を有していた。
【０００７】
本発明は上記問題点に鑑み案出されたものであり、その目的は、差動伝送線路において線路間隔が一定の部分から線路間隔が広がる部分において生じる反射損失を非常に小さなものに抑制することができ、それにより半導体素子の作動性を良好なものとできる配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の配線基板は、複数の絶縁層を積層して成る絶縁基板上に差動伝送線路が形成されているとともに前記絶縁基板の内部に前記差動伝送線路と対向するように接地配線層が形成されており、前記差動伝送線路の線路間隔が広がる部分において前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みが小さくなっていることを特徴とするものである。
【０００９】
また、本発明の配線基板は、上記構成において、前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みは、前記差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、前記線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされていることを特徴とするものである。
【００１０】
また、本発明の配線基板は、上記各構成において、前記差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることを特徴とするものである。
【００１１】
また、本発明の配線基板は、上記構成において、前記接地用貫通導体は、前記差動伝送線路の前記線路間隔が広がる部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されていることを特徴とするものである。
【００１２】
本発明の配線基板によれば、配線基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分において差動伝送線路とこれに対向するように形成されている接地配線層との間に介在する絶縁層の厚みが小さくなっていることから、その部分においては一対の伝送線路の接地配線層との間に発生する容量成分の増加により差動インピーダンスが減少することとなるので、線路間隔が広がる部分において差動伝送線路の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００１３】
また、差動伝送線路と接地配線層との間に介在する絶縁層の厚みが、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００１４】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００１５】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００１６】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失および透過損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【００１７】
【発明の実施の形態】
本発明の配線基板について以下に図面を参照しつつ詳細に説明する。
【００１８】
図１は本発明の配線基板の実施の形態の一例を示す断面図であり、図２は図１に示す配線基板における差動伝送線路の周辺部の要部透視平面図である。
【００１９】
この例の配線基板１においては、絶縁基板２を構成する絶縁層２ａ〜２ｅは基本的には同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｄ上には信号配線群３が形成され、絶縁層２ａ・２ｂおよび２ｄ上には信号配線群３に対向させて広面積の電源配線層４ｃもしくは接地配線層４ａ・４ｂが形成されており、信号配線群３の各信号配線はストリップ線路構造を有している。なお、電源配線層４ｃおよび接地配線層４ａ・４ｂは、配線基板１の仕様に応じて入れ換えて配置されることもある。
【００２０】
また、信号配線群３の各信号配線の配線幅および信号配線群３と電源配線層４ｃもしくは接地配線層４ｂとの間に介在する絶縁層２ｃおよび２ｄの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には５０Ωに設定される場合が多い。
【００２１】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２２】
この例では、配線基板１の上面には高速で動作する半導体素子や光半導体素子等の半導体素子５が搭載され、錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６および半導体素子５を接続するための半導体素子接続用電極７を介して差動伝送線路８と電気的に接続されている。また、配線基板１の半導体素子５を搭載する上面と反対側の下面には、半導体素子５に信号の入出力および電源供給を行なうための外部接続用電極１０を有している。
【００２３】
また、差動伝送線路８は、絶縁層２ａの上面に電源配線層もしくは接地配線層４ａおよび４ｂとの間で形成されたマイクロストリップ構造の一対の伝送線路で形成され、半導体素子接続用電極７および錫−鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ６を介して半導体素子５の電極と電気的に接続されており、外部と信号の入出力を行なうために貫通導体９を介して外部接続用電極１０と電気的に接続されている。
【００２４】
これを図２を用いて詳細に説明する。図２は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部透視平面図である。図２において、絶縁層２は図１に示す絶縁層２ａに相当するものであり、接地配線層４は図１に示す接地配線層４ａおよび４ｂに相当するものであって、接地配線層４ａは差動線路８の線路間隔が広がる部分８ｄの下部の領域に形成されている。
【００２５】
また、差動伝送線路８ａおよび８ｂは、図１に示す差動伝送線路８に相当するものであり、半導体素子５と図１に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また貫通導体９を介して外部接続用電極１０と電気的に接続されている。差動伝送線路８は、一対の伝送線路８ａ・８ｂ間の間隔が一定である部分８ｃと一対の伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄとによって形成され、伝送線路８ａ・８ｂ間の間隔が一定である部分８ｃにおいて接地配線層４ｂとマイクロストリップ構造を形成し、伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄにおいて接地配線層４ａとマイクロストリップ構造を形成している。そして、その伝送線路８ａ・８ｂ間の間隔が広がる部分８ｄの端部において、差動伝送線路８ａおよび８ｂはそれぞれ貫通導体９ａおよび９ｂを介して外部接続用電極１０と電気的に接続されている。
【００２６】
次に、図３は本発明の配線基板の実施の形態の一例における差動伝送線路の周辺部を示す要部拡大断面図であり、図２における差動配線８の配線間隔が一定の部分８ｃの断面図である。図３において、差動伝送線路８ａおよび８ｂは、差動伝送線路８の配線幅，配線間隔，配線厚みおよび電源配線層もしくは接地配線層４ｂとの間に介在する絶縁層２ａと２ｂの合計の厚みを適宜設定することにより、差動伝送線路８の差動インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する差動伝送線路８を形成することが可能となる。差動伝送線路８の差動インピーダンスは、一般的には１００Ωに設定される場合が多い。
【００２７】
そして、本発明の配線基板１は、差動伝送線路８の線路間隔が広がる部分８ｄにおいて、差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ａとの間に介在する絶縁層２ａの厚みが、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ｂとの間に介在する絶縁層２ａおよび２ｂの厚みより小さくなっていることを特徴とする。これにより、差動伝送線路８の線路間隔が広がる部分８ｄにおいて差動インピーダンスが増加するのに対して、その部分においては一対の伝送線路８ａ・８ｂの接地配線層４ａとの間に絶縁層２ａを介して発生する容量成分が、差動伝送線路８の線路間隔が一定の部分８ｃにおいて一対の伝送線路８ａ・８ｂの接地配線層４ｂとの間に絶縁層４ａおよび４ｂを介して発生する容量成分に対して増加することにより差動インピーダンスが減少することとなるので、線路間隔が広がる部分８ｄにおいて差動伝送線路８の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００２８】
さらに、差動伝送線路８の線路間隔が広がる部分８ｄにおいて、差動伝送線路８の伝送線路８ａ・８ｂと接地配線層４ａとの間に介在する絶縁層２ａの厚みは、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスとが、例えば１００Ωに対して９５〜１０５Ωと略同じとなるように、差動伝送線路８の線路間隔が一定の部分８ｃにおける伝送線路８ａ・８ｂの接地配線層４ｂとの間に介在する絶縁層２ａおよび２ｂの厚みに対して小さくされていると、差動伝送線路８の線路間隔の変化による差動インピーダンスの不整合による反射損失をほぼ無視できる程度にまで抑えることが可能となる。
【００２９】
次に、図４は本発明の配線基板の実施の形態の他の例を示す断面図であり、図５は図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。これら図４および図５において、図１〜図３と同様の箇所には同じ符号を付してある。
【００３０】
この例の配線基板１’においては、差動伝送線路８は、その線路間隔が広がる部分８ｄにおいて、線路間隔が広がった後の信号線路８ａ・８ｂの端部に、それぞれ信号用貫通導体９が接続され、これを介して信号用の外部接続用電極１０と電気的に接続されているとともに、信号用貫通導体９を取り囲むようにそれぞれ複数の接地用貫通導体１１が形成され、これら接地用貫通導体１１は電源配線層４ａもしくは接地配線層４ｂを介して電源もしくは接地用の外部接続用電極１０に電気的に接続されている。
【００３１】
これを図５を用いて詳細に説明する。図５は本発明の配線基板の実施の形態の他の例における差動伝送線路の周辺部を示す図２と同様の要部拡大平面図である。
【００３２】
図５において、差動伝送線路８ａおよび８ｂは、図４に示す差動伝送線路８に相当するものであり、半導体素子５と図４に示す導体バンプ６および半導体素子接続用電極７を介して電気的に接続され、また信号用貫通導体９ａ・９ｂを介して信号用の外部接続用電極１０と電気的に接続されている。信号用貫通導体９ａ・９ｂはそれぞれ複数の接地用貫通導体１１によって疑似同軸線路を構成するように取り囲まれ、接地用貫通導体１１は電源配線層４ａもしくは接地配線層４ｂを介して電源用もしくは接地用の外部接続用電極１０に接続されている。
【００３３】
このような本発明の配線基板１’によれば、差動伝送線路８の線路間隔が広がった後の信号線路８ａ・８ｂの端部にそれぞれ信号用貫通導体９ａ・９ｂが接続されるとともに、この信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ複数の接地用貫通導体１１が形成されていることにより、これら信号用貫通導体９ａ・９ｂおよび接地用貫通導体１１によって擬似同軸線路が形成され、信号用貫通導体９ａ・９ｂからの放射による高周波信号の透過損失を抑えることが可能となる。
【００３４】
また、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとが略同じとなるように接地用貫通導体１１が形成されていることにより、差動伝送線路８と信号用貫通導体９ａ・９ｂとの接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００３５】
本発明の配線基板１・１’は、同様の配線構造をさらに多層に積層して多層配線基板を構成したものであってもよい。
【００３６】
また、信号配線群３および差動伝送線路８の構造は、信号配線群に対向して形成された電源配線層もしくは接地配線層を有するマイクロストリップ線路構造の他にも、信号配線群の上下に電源配線層もしくは接地配線層を有するストリップ線路構造や、信号配線群の各信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造であってもよく、配線基板１・１’に要求される仕様等に応じて適宜選択して用いることができる。
【００３７】
また、この配線基板１・１’にチップ抵抗・薄膜抵抗・コイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して、電子回路モジュール等を構成してもよい。
【００３８】
また、各絶縁層２ａ〜２ｅの平面視における形状は、正方形状や長方形状の他に、菱形状・六角形状または八角形状等の形状であってもよい。
【００３９】
そして、このような本発明の配線基板１・１’は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００４０】
本発明の配線基板１・１’において、各絶縁層２ａ〜２ｅは、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体またはガラスセラミックス焼結体等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００４１】
これらの絶縁層２ａ〜２ｅは以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム・酸化珪素・酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となすとともに、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各信号配線群３および各配線層４となる金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中にて約１６００℃の温度で焼成することによって製作される。
【００４２】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約１７０℃程度の温度で加熱硬化することによって製作される。
【００４３】
これらの絶縁層２ａ〜２ｅの厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００４４】
また、異なる比誘電率を有する絶縁層２ａ〜２ｅを得るための方法としては、例えば酸化アルミニウム・窒化アルミニウム・炭化珪素・窒化珪素・ムライトまたはガラスセラミックス等の無機絶縁材料や、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料にチタン酸バリウム・チタン酸ストロンチウム・チタン酸カルシウムまたはチタン酸マグネシウム等の高誘電体材料の粉末を添加混合し、しかるべき温度で加熱硬化することによって、所望の比誘電率のものを得るようにすればよい。
【００４５】
このとき、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の粒径は、無機絶縁材料あるいは有機絶縁材料に高誘電体材料を添加混合したことによって起こる絶縁層内の比誘電率のバラツキの発生の低下や、絶縁層の粘度変化による加工性の低下を低減するため、０．５〜５０μｍの範囲とすることが望ましい。
【００４６】
また、無機絶縁材料や有機絶縁材料に添加混合する高誘電体材料の含有量は、絶縁層の比誘電率を大きな値とするためと、無機絶縁材料や有機絶縁材料と高誘電体材料の接着強度の低下を防止するために、５〜７５質量％とすることが望ましい。
【００４７】
また、信号配線群３および各差動伝送線路８や電源配線層４ｃもしくは接地配線層４ａ・４ｂは、例えばタングステン（Ｗ）・モリブデン（Ｍｏ）・モリブデンマンガン（Ｍｏ−Ｍｎ）・銅（Ｃｕ）・銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ）・銀（Ａｇ）・ニッケル（Ｎｉ）・クロム（Ｃｒ）・チタン（Ｔｉ）・金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００４８】
具体的には、信号配線群３や電源配線層４ｃもしくは接地配線層４ａ・４ｂをＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁層２ａ〜２ｅとなるセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００４９】
また、金属材料の薄膜で形成する場合は、例えばスパッタリング法・真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００５０】
このような配線基板１・１’は、信号配線群３が配設されている絶縁層２ａ〜２ｅの比誘電率に応じて、信号配線群３および差動伝送線路８の各信号配線の配線幅，配線厚み，配線間隔を適宜設定することで、信号配線群３の各信号配線の特性インピーダンス値および差動伝送線路８の差動インピーダンス値を所望の値とすることができる。
【００５１】
本発明の配線基板１・１’において、差動伝送線路８の線路間隔が広がる部分８ｄにおいて接地配線層４ａとの間に形成される絶縁層２ａの厚みは、例えば、比誘電率が５．３の絶縁基板２上に、導体幅が１００μｍで導体厚みが１２μｍで線路間隔が７５μｍの一対の伝送線路８ａ・８ｂが形成され、差動インピーダンスが１００Ωになるよう伝送線路８ａ・８ｂと接地配線層４ｂとの間の絶縁層２ａおよび２ｂの合計の厚みが１００μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄにおいて伝送線路８ａ・８ｂと接地配線層４ａとの間の絶縁層２ａの厚みを６２μｍに設定することによって、その部分における差動インピーダンスを約１００Ωとすることが可能である。
【００５２】
また、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとするように伝送線路８ａ・８ｂと接地配線層４ａと間の絶縁層厚みを小さくするには、線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ω±５％、すなわち９５〜１０５Ωとなるように絶縁層４ａの厚みを設定すればよい。例えば、比誘電率が５．３の絶縁基板２上に導体幅が１００μｍで導体厚みが１２μｍで線路間隔が７５μｍの一対の伝送線路８ａ・８ｂが形成され、差動インピーダンスが１００Ωになるよう接地配線層４ｂとの間の絶縁層２ａおよび２ｂの合計の厚みが１００μｍに設定されている差動伝送線路８において、線路間隔が広がる部分８ｄにおいて接地配線層４ａとの間の絶縁層２ａの厚みを５７〜６７μｍの間に設定することによって、差動伝送線路８の線路間隔が一定の部分８ｃにおける差動インピーダンスと、線路間隔が広がる部分８ｄにおける差動インピーダンスとを略同じとすることが可能である。
【００５３】
また、本発明の配線基板１’において、信号用貫通導体９ａ・９ｂを取り囲むように形成された接地用貫通導体１１は、例えば、誘電率が５．３の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ωになるように差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径７５μｍの信号用貫通導体９ａ・９ｂに対して、信号用貫通導体９ａ・９ｂを中心としてそれぞれ２３０μｍの位置に同心円状に接地用貫通導体１１を等間隔で４本設置することにより、その部分における差動インピーダンスを約１００Ωとすることが可能である。
【００５４】
また、信号用貫通導体９ａ・９ｂを取り囲むようにそれぞれ形成された複数の接地用貫通導体１１を、差動伝送線路８の線路間隔が広がる部分８ｄにおける差動インピーダンスと信号用貫通導体９ａ・９ｂの差動インピーダンスとを略同じとなるように形成するには、信号用貫通導体９ａ・９ｂの差動インピーダンスが１００Ω±５％となるように信号用貫通導体９ａ・９ｂと接地用貫通導体１１との距離を設定すればよい。例えば、誘電率が５．３の絶縁基板２上に線路間隔が広がる部分８ｄにおける差動インピーダンスが１００Ωになるよう差動伝送線路８が形成され、線路間隔が広がる部分８ｄの一対の信号線路８ａ・８ｂの端部に接続される直径７５μｍの信号用貫通導体９ａ・９ｂにおいて、信号用貫通導体９ａ・９ｂを中心としてそれぞれ２２５μｍ〜２５０μｍの間の位置に同心円状に接地用貫通導体１１を等間隔で４本設置することにより、その部分における信号用貫通導体９ａ・９ｂの差動インピーダンスを約１００Ω±５％とすることが可能である。
【００５５】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。
【００５６】
例えば、差動伝送線路は、配線基板の内層に形成されてもよく、さらに差動伝送線路が電気的に接続される二次実装部は、コネクタやワイヤボンディングパッド等でもよい。また、線路間隔が一定の部分から線路間隔が広がる部分において、線路幅は変化部を設けて徐々に大きくしてもよい。
【００５７】
【発明の効果】
本発明の配線基板によれば、絶縁基板上に形成された差動伝送線路について、差動伝送線路の線路間隔が広がる部分において差動伝送線路とこれに対向するように形成されている接地配線層との間に介在する絶縁層の厚みが小さくなっていることから、その部分においては一対の伝送線路の接地配線層との間に発生する容量成分の増加により差動インピーダンスが減少することとなるので、線路間隔が広がる部分において差動伝送線路の線路間隔の変化による差動インピーダンスの不整合による反射損失を抑えることが可能となる。
【００５８】
また、差動伝送線路と接地配線層との間に介在する絶縁層の厚みが、差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされているときには、差動伝送線路の線路間隔が広がる部分における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を無視できる程度に小さく抑えることが可能となる。
【００５９】
また、差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、この信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることにより、これら信号用貫通導体および接地用貫通導体によって擬似同軸線路が形成され、信号用貫通導体からの放射による高周波信号の透過損失を抑えることが可能となる。
【００６０】
また、差動伝送線路の線路間隔が広がる部分における差動インピーダンスと信号用貫通導体の差動インピーダンスとが略同じとなるように接地用貫通導体が形成されていることにより、差動伝送線路と信号用貫通導体との接続部における差動インピーダンスの不整合をなくすことができ、高周波信号の反射損失を抑えることが可能となる。
【００６１】
これらのことにより、本発明の配線基板によれば、差動伝送線路の線路間隔が広がる部分における高周波信号の反射損失および透過損失を極めて小さなものとすることができるので、これに搭載される半導体素子の高周波領域における作動性を良好なものとすることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の実施の形態の一例を示す断面図である。
【図２】図１に示す配線基板における差動伝送線路の周辺部の要部透視平面図である。
【図３】図１に示す配線基板における差動伝送線路の周辺部の要部拡大断面図である。
【図４】本発明の配線基板の実施の形態の他の例を示す断面図である。
【図５】図４に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【図６】従来の配線基板の例を示す断面図である。
【図７】図６に示す配線基板における差動伝送線路の周辺部の要部拡大平面図である。
【符号の説明】
１，１’・・・配線基板
２・・・絶縁基板
２ａ〜２ｅ・・・絶縁層
３・・・信号配線群
４・・・電源配線層および接地配線層
４ａ，４ｂ・・・接地配線層
４ｃ・・・・・・電源配線層
５・・・半導体素子
６・・・導体バンプ
７・・・半導体素子接続用電極
８・・・差動伝送線路
８ｃ・・・線路間隔が一定の部分
８ｄ・・・線路間隔が広がる部分
９，９ａ，９ｂ・・・貫通導体（信号用貫通導体）
１０・・・外部接続用電極
１１・・・接地用貫通導体
Claims (4)
- 複数の絶縁層を積層して成る絶縁基板上に差動伝送線路が形成されているとともに前記絶縁基板の内部に前記差動伝送線路と対向するように接地配線層が形成されており、前記差動伝送線路の線路間隔が広がる部分において前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みが小さくなっていることを特徴とする配線基板。
- 前記差動伝送線路と前記接地配線層との間に介在する前記絶縁層の厚みは、前記差動伝送線路の線路間隔が一定の部分における差動インピーダンスと、前記線路間隔が広がる部分における差動インピーダンスとが略同じとなるように小さくされていることを特徴とする請求項１記載の配線基板。
- 前記差動伝送線路の線路間隔が広がった後の端部にそれぞれ信号用貫通導体が接続されるとともに、該信号用貫通導体を取り囲むようにそれぞれ複数の接地用貫通導体が形成されていることを特徴とする請求項１または請求項２記載の配線基板。
- 前記接地用貫通導体は、前記差動伝送線路の前記線路間隔が広がる部分における差動インピーダンスと前記信号用貫通導体の差動インピーダンスとが略同じとなるように形成されていることを特徴とする請求項３記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104559A JP2004289094A (ja) | 2003-01-29 | 2003-04-08 | 配線基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021118 | 2003-01-29 | ||
| JP2003104559A JP2004289094A (ja) | 2003-01-29 | 2003-04-08 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004289094A true JP2004289094A (ja) | 2004-10-14 |
Family
ID=33301607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104559A Pending JP2004289094A (ja) | 2003-01-29 | 2003-04-08 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004289094A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274005A (ja) * | 2003-01-15 | 2004-09-30 | Kyocera Corp | 配線基板 |
| JP2006307063A (ja) * | 2005-04-28 | 2006-11-09 | Idemitsu Kosan Co Ltd | エポキシ樹脂組成物及びそれを用いた光学電子部材 |
| JP2007266112A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP2008109094A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 素子搭載用基板および半導体モジュール |
| JP2011034317A (ja) * | 2009-07-31 | 2011-02-17 | Toshiba Corp | ストレージ装置 |
| US9655233B2 (en) | 2013-11-29 | 2017-05-16 | Kyocera Corporation | Wiring board to mount a semiconductor element |
| CN108155449A (zh) * | 2016-12-06 | 2018-06-12 | 日本电产株式会社 | 波导装置模块以及微波模块 |
-
2003
- 2003-04-08 JP JP2003104559A patent/JP2004289094A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274005A (ja) * | 2003-01-15 | 2004-09-30 | Kyocera Corp | 配線基板 |
| JP2006307063A (ja) * | 2005-04-28 | 2006-11-09 | Idemitsu Kosan Co Ltd | エポキシ樹脂組成物及びそれを用いた光学電子部材 |
| JP2007266112A (ja) * | 2006-03-27 | 2007-10-11 | Kyocera Corp | 多層配線基板およびその製造方法 |
| JP2008109094A (ja) * | 2006-09-29 | 2008-05-08 | Sanyo Electric Co Ltd | 素子搭載用基板および半導体モジュール |
| JP2011034317A (ja) * | 2009-07-31 | 2011-02-17 | Toshiba Corp | ストレージ装置 |
| US9655233B2 (en) | 2013-11-29 | 2017-05-16 | Kyocera Corporation | Wiring board to mount a semiconductor element |
| CN108155449A (zh) * | 2016-12-06 | 2018-06-12 | 日本电产株式会社 | 波导装置模块以及微波模块 |
| WO2018105513A1 (en) * | 2016-12-06 | 2018-06-14 | Nidec Corporation | Waveguide device module and microwave module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002329976A (ja) | 多層配線基板 | |
| JP2009111658A (ja) | 多層配線基板 | |
| JP2007288180A (ja) | 配線構造、多層配線基板および電子装置 | |
| JP5155582B2 (ja) | 配線基板および電子装置 | |
| JP2005243864A (ja) | 配線基板 | |
| JP2008311682A (ja) | 配線基板 | |
| JP5318360B2 (ja) | 配線基板および電子装置 | |
| JP2004289094A (ja) | 配線基板 | |
| JP2009004809A (ja) | 配線基板 | |
| JP2004253746A (ja) | 配線基板 | |
| JP4340131B2 (ja) | 配線基板 | |
| JP4349827B2 (ja) | 配線基板 | |
| JP4373752B2 (ja) | 配線基板 | |
| JP2002158448A (ja) | 多層配線基板 | |
| JP2003110046A (ja) | 多層配線基板 | |
| JP4511294B2 (ja) | 配線基板 | |
| JP3798959B2 (ja) | 多層配線基板 | |
| JP2003204163A (ja) | 多層配線基板 | |
| JP4601369B2 (ja) | 配線基板 | |
| JP2002217545A (ja) | 多層配線基板 | |
| JP2009088153A (ja) | 多層配線基板および電子装置 | |
| JP2003204165A (ja) | 多層配線基板 | |
| JP2001007518A (ja) | 多層配線基板 | |
| JP2003110047A (ja) | 多層配線基板 | |
| JP2002033582A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100223 |