JP2009088153A - 多層配線基板および電子装置 - Google Patents
多層配線基板および電子装置 Download PDFInfo
- Publication number
- JP2009088153A JP2009088153A JP2007254580A JP2007254580A JP2009088153A JP 2009088153 A JP2009088153 A JP 2009088153A JP 2007254580 A JP2007254580 A JP 2007254580A JP 2007254580 A JP2007254580 A JP 2007254580A JP 2009088153 A JP2009088153 A JP 2009088153A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- line
- conductor
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】高密度配線用の多層配線基板において、隣接配線間のクロストークノイズを低減し、かつ高周波抵抗を減少させた高密度配線用の多層配線基板を得ること。
【解決手段】絶縁層の内部に横方向に並べて配設された複数の線路導体3a,3bと、線路導体3a,3bの上下に配設された導体層4,5とを有するストリップ線路を備えた多層配線基板1であって、線路導体3aは、隣り合う線路導体3bの対向する側面31同士の間において、上下端32,33よりも中央部34の方が隔たるように形成されている。線路導体3a,3b間の容量性結合が小さくなり、クロストークノイズを抑制することができる。
【選択図】 図2
【解決手段】絶縁層の内部に横方向に並べて配設された複数の線路導体3a,3bと、線路導体3a,3bの上下に配設された導体層4,5とを有するストリップ線路を備えた多層配線基板1であって、線路導体3aは、隣り合う線路導体3bの対向する側面31同士の間において、上下端32,33よりも中央部34の方が隔たるように形成されている。線路導体3a,3b間の容量性結合が小さくなり、クロストークノイズを抑制することができる。
【選択図】 図2
Description
本発明は、複数の配線間のクロストークを低減させた高密度配線用の多層配線基板ならびにその多層配線基板を用いた電子装置に関するものである。
従来、マイクロプロセッサやASIC(Application Specific Integrated Circuit)等に代表される半導体素子46をはじめとする電子部品が搭載され、電子回路基板等に使用される多層配線基板41が用いられている。多層配線基板41は、図5に示す断面図および図6に示す図5の要部拡大断面図のように、アルミナセラミックス等のセラミックスから成る絶縁層42とタングステン(W)等の高融点金属から成る配線導体43および配線層44、45とが交互に積層して形成される(例えば、特許文献1参照)。
近年、半導体素子46の高機能化および高集積化に対応して、これら多層配線基板41においては、高密度配線化が要求されている。高密度配線とする場合には、各配線導体43を狭ピッチ化することが必要であるが、配線導体43の狭ピッチ化により、隣接する配線導体43間のギャップが狭くなり、隣接配線導体43間の容量性結合および誘導性結合が強くなって、クロストークノイズが増加してしまう。その結果、高周波信号の劣化を引き起こし、半導体素子46の動作が不安定となるといった問題が発生している。
この問題を解決するために、配線導体43間容量を低下させる方法が提案されている。例えば、アルミニウム膜上にシリコン酸化膜を形成してからパターニングを行なって、アルミニウムから成る配線導体43を形成するとともに、アルミニウム配線導体43上部に高アスペクト比のシリコン酸化膜の溝を設けるようにし、しかる後に、この溝部が埋め込まれずかつ溝部の上部が塞がれるようにシリコン酸化膜をスパッタリングし、配線導体43間に空洞を形成するものである(例えば、特許文献2参照)。
そして、このように配線導体43間に誘電率の小さい空洞を設けることによって、配線導体43間容量を低下させることができるというものである。
特開2001−274287号公報
特開平9−55431号公報
しかしながら、多層配線基板の配線間容量を小さくするために配線導体43間に誘電率の小さい空洞を設ける手法は、多層配線基板41を製造する上で、非常に多くの追加工程を必要とし、製造費用が多くかかる為に現実的ではない。
一方、配線間容量を小さくするために配線導体43間のギャップを確保する手法を取ると、必然的に配線導体43の配線幅を小さくする必要が生じ、配線幅を小さくすると、配線導体43の表面積が減少し、高周波抵抗が増加してしまったり、インピーダンスマッチングを行なうための対応が必要になったりという問題点があった。
したがって、本発明は、上記問題点を解決するために案出されたものであり、その目的は、多層配線基板の高密度配線化に対して、高周波抵抗の増加を抑制しつつ配線間のクロストークノイズを抑制することにある。さらに、そのような多層配線基板を用いた電子装置を提供することにある。
本発明の多層配線基板は、絶縁層の内部に横方向に並べて配設された複数の線路導体と、この線路導体の上下に配設された導体層とを有するストリップ線路を備えた多層配線基板であって、前記線路導体は、隣り合う前記線路導体の対向する側面同士の間において、上下端よりも中央部の方が隔たるように形成されていることを特徴とする。
また、好ましくは、本発明の多層配線基板において、前記線路導体は、線路方向に直交する断面形状において、上下面の幅よりも中央部の幅が狭いことを特徴とする。
また、好ましくは、本発明の多層配線基板において、前記線路導体は、上下面から中央部にかけて直線状に幅が狭くなるように形成されていることを特徴とする。
また、好ましくは、本発明の多層配線基板多層配線基板において、隣り合う前記線路導体の間の絶縁体の誘電率が、前記線路導体の上下に配設される絶縁体の誘電率よりも低いことを特徴とする。
また、好ましくは、本発明の多層配線基板の平面視において、前記線路導体が、搭載される電子部品の搭載部から放射状に配設されていることを特徴とする。
また、本発明の電子装置は、上記本発明の多層配線基板に電子部品が搭載されていることを特徴とする。
本発明の多層配線基板によれば、絶縁層の内部に横方向に並べて配設された複数の線路導体と、線路導体の上下に配設された導体層とを有するストリップ線路を備えた多層配線基板であって、線路導体は、隣り合う線路導体の対向する側面同士の間において、上下端よりも中央部の方が隔たるように形成されていることから、線路導体を動作信号が伝送する際に、隣接する線路導体との間に発生する容量性結合が下がり、クロストークノイズを減少させる事が可能となる。
また、好ましくは、線路導体は、線路方向に直交する断面形状において、上下面の幅よりも中央部の幅が狭い場合、クロストークノイズを減少させつつ、線路導体の表面積が減少しないようにすることができ、高周波抵抗を抑制する事が可能となる。
また、好ましくは、線路導体は、上下面から中央部にかけて直線状に幅が狭くなるように形成されている場合、線路導体を動作信号が伝送する際に、線路導体の表面積を減少させないと同時に、高周波信号が線路導体を伝送する際の表皮効果による高周波電流の導体エッジ部分への集中を分散させる事で、高周波抵抗を抑制する事が可能となる。
また、好ましくは、隣り合う線路導体の間の絶縁体の誘電率が、線路導体の上下に配設される絶縁体の誘電率よりも低い場合、隣り合う線路導体の間の容量性結合をさらに低減させる事が可能となる。
また、好ましくは、平面視において、線路導体が、搭載される電子部品の搭載部から放射状に配設されている場合、多層配線基板内で搭載部から外部接続端子まで短い配線長で高周波信号を配線することができ、信号ロスを小さくすることが可能となる。
また、本発明の電子装置によれば、上記本発明の多層配線基板に電子部品が搭載されていることから、電子部品接続端子と外部接続端子間の信号を忠実に伝えることが可能な高性能電子装置となる。
本発明の多層配線基板について以下に詳細に説明する。図1は本発明の多層配線基板の実施の形態の一例を示す断面図であり、図2は図1の多層配線基板におけるストリップ線路構造の要部拡大断面図である。図3は本発明の多層配線基板の平面図である。また、図4は本発明の多層配線基板の製造工程の一部を説明する断面図である。
なお、これら図1,図2,図3および図4において同じ部位には同じ符号を付している。
本実施の形態による多層配線基板1において、図1に示す例では、絶縁基板2を構成する絶縁層2a〜2fは基本的には同じ比誘電率を有する絶縁材料で形成されている。
そして、これら絶縁層2a〜2fの内部に横方向、図1,図2においては紙面垂直方向が線路方向となるように並べて複数の線路導体3が配設されている。線路導体3は、隣り合う線路導体3の対向する側面31同士の間において、線路導体3の上下端32,33よりも中央部34の方が隔たるように形成されている。
なお、線路導体3、電源配線層4、接地配線層5は、全て同じ材料、例えば、タングステン(W),銅(Cu),銀(Ag)から成っていてもよく、少なくとも1つがこれらのうちの異なる材料から成ってもよい。
絶縁層2cおよび絶縁層2d間には線路導体3が形成され、線路導体3の上方の絶縁層2dおよび絶縁層2e間には導体層5を配設し、線路導体3の下方の絶縁層2bおよび絶縁層2c間には導体層4を配設し、各線路導体3とその上下に配設された導体層4,5とで高周波ストリップ線路構造を構成している。この例では、線路導体3は複数設けられ、それらがストリップ線路構造とされている。
本発明の多層配線基板1において、絶縁層2a〜2fは、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。また、絶縁層2a〜2fは、ポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。
これらの絶縁層2a,2b,2e,2fは以下のようにして作製される。絶縁層2a,2b,2e,2fが例えば酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム,酸化珪素,酸化カルシウム,酸化マグネシウム等の原料粉末を適宜混合し、適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに線路導体3および各導体層と成る金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後にこの積層体を還元雰囲気中で約1600℃の温度で焼成することによって製作される。
また、絶縁層2a〜2fがエポキシ樹脂から成る場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
これらの絶縁層2a〜2fの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように決められる。
また、本発明の多層配線基板1において絶縁基板2の表面には、高速で動作するIC,LSI等の半導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子6が搭載される。この半導体素子6は、半導体素子6の裏面(絶縁基板2に対向する面)側に信号用や電源用、接地用の端子(図示せず)が形成され、各端子が、絶縁基板2の表面に形成された電極パッド8に錫−鉛(Sn−Pb)合金等の半田や金(Au)等から成る半田バンプ7を介して電気的に接続されて実装される。
各電極パッド8は、絶縁基板2の内部に形成されている線路導体3や電源配線4、接地配線5とそれぞれ、絶縁基板2の表面から内部にかけて形成されたビア導体10等の内部導体を介して電気的に接続され、半導体素子6の各端子が、対応する線路導体3、電源配線4および接地配線5と電気的に接続される。
絶縁基板2の外面(この実施形態では裏面)には外部接続電極9が形成されている。外部接続電極9はそれぞれ貫通導体10を介して多層配線基板1内の電源配線4、接地配線5および線路導体3と電気的に接続されている。
本発明の多層配線基板1において、半導体素子6は、スイッチング動作に必要な電荷は外部電気回路と接続される外部接続電極9から電源配線4および接地配線5を介して供給され、半導体素子6のスイッチング動作によって得られた電気信号は多層配線基板1内に形成された線路導体3を伝播し外部接続電極9を介して外部電気回路に伝送される。
また、多層配線基板1は、半導体素子6のみに限らず、チップ抵抗,薄膜抵抗,コイルインダクタ,クロスインダクタ,チップキャパシターまたは電解キャパシター等を搭載して、電子回路モジュール等の電子装置を構成してもよい。
本発明の多層配線基板1において、これらの線路導体3、電源配線4、接地配線5、貫通導体10、外部接続電極9は、例えばタングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn),銅(Cu),銀(Ag)または銀−パラジウム(Ag−Pd)等の金属粉末メタライズ、あるいは銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等の金属材料により形成されている。
このような金属材料は、例えば、メタライズ法等の厚膜法や、薄膜法等の金属層形成手段により所定パターンに被着、形成される。具体的には、線路導体3をWの金属粉末メタライズで形成する場合、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、支持体12に所定のパターンで印刷塗布し、さらにセラミックスラリーを塗布した後、支持体12を除去して、支持体を除去した面に再度セラミックスラリーを塗布して、これらをセラミックグリーンシート積層体とともに焼成することによって形成することができる。また、電源配線層4および接地配線層5を、Wの金属粉末メタライズで形成する場合、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、セラミックグリーンシートの支持体12を除去し、再度セラミックスラリーを塗布した面に塗布した後、セラミックグリーンシート積層体とともに焼成することによって形成することが可能となる。
また、貫通導体10は、セラミックグリーンシートに貫通孔を金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により形成しておき、W粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを貫通孔の内側側面の所定の領域に塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することが可能となる。
また、外部接続電極9を金属薄膜で形成する時、例えばスパッタリング法,真空蒸着法またはメッキ法により金属薄膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
本発明の多層配線基板1において、信号波形を伝送する線路導体3は、各線路導体3の配線幅および線路導体3と電源配線4や接地配線5との間に介在する絶縁層2b,2cの厚みを設定することにより、線路導体3の特性インピーダンスを任意の値に設定することができる。そのため、例えば複数の線路導体3により、良好な伝送特性を有する線路導体3を形成することが可能となる。各線路導体3の特性インピーダンスは一般的には50Ωに設定される。なお、線路導体3に含まれる複数の線路導体3は、それぞれ異なる電気信号を伝送するものとしてもよい。
ここで、本発明の多層配線基板1は、図2に示すように、絶縁基板2の内部に横方向に並べて配設された複数の線路導体3a,3bと、線路導体3の上下に配設された電源配線層4および接地配線層5とを有するストリップ線路を備えている。線路導体3aは、隣り合う線路導体3bの対向する側面31同士の間において、上下端32,33よりも中央部34の方が隔たるように形成されている。その結果、線路導体3aを信号が伝送する際に隣接する線路導体3bとの間に発生する容量性結合が弱くなる。それによって、クロストークノイズの低減が可能となる。
また、本発明の多層配線基板1の線路導体3aは、好ましくは、線路方向に直交する断面形状において、上下面32,33の幅よりも中央部34の幅を狭く形成するのがよい。この場合、線路導体3aの表面積が増加し、高周波信号が線路導体3aを伝送する際の表皮効果に伴う高周波抵抗を下げる事が可能となる。
また、本発明の多層配線基板1の線路導体3aは、好ましくは、上下面32,33から中央部34にかけてほぼ直線状に幅が狭くなるように形成される。この場合、線路導体3aの高周波抵抗を低減させる事が可能となると同時に、高周波信号が線路導体3a,3bを伝送する際に表皮効果による高周波電流の導体エッジ部分への集中を分散させる事ができ、高周波抵抗を抑える事が可能となる。
なお、図2においては、線路導体3a,3bの上下面32,33から中央部34にかけてほぼ直線状に幅が狭くなり、断面形状が一方の台形の上に上下逆さにした台形を載せたような形態のみを示しているが、例えば、側面31が上下面32,33から線路導体3の内側に向けて凹曲面状としてもよく、種々の形状とすることは問題ない。ただ曲面状とする場合、線路導体3の上面32または下面33と側面31との間の角度がより狭角となるようにすると、この角(導体エッジ)に表皮効果によって高周波電流が集中する傾向が強まり、高周波抵抗を抑制する点で不利な場合がある。
また、線路導体3a,3bの側面31は、線路導体3a,3bの間のギャップの中心に関して対称になるように示してあるが、例えば、一方の線路導体3aの側面31が上下端32,33から中央部34にかけて幅が狭くならない平面状であり、これと対向する他方の線路導体3bの側面31が、図2に示すように、中央部34にかけて幅が狭くなる形状とされていても問題はない。要は、線路導体3a,3bの上下端32,33同士の距離よりも、中央部34同士の距離が隔たるように形成すれば、クロストークを抑えることは可能である。
ここで、絶縁層2a〜2fがセラミックスから成る場合の多層配線基板1における線路導体3の製造方法の一例を図4にて説明する。まず、図4(a)の左右に示されるように、金属ペーストが塗布され、線路導体3aの上半分となる配線パターンと線路導体3bの上半分となる配線パターンが形成された支持体12aと、線路導体3aの下半分と線路導体3bの下半分となる配線パターンが形成された支持体12bとを準備する。その後、図4(b)に示されるように、配線パターン3a、3bが形成された複数の支持体12a、12b上に絶縁層となるセラミックスラリー2cおよび2dをそれぞれ線路導体3と同じ高さとなるように塗布して複数のセラミックグリーンシートを形成する。
次に、図4(c)に示されるように、複数のセラミックグリーンシートから支持体12a、12bをそれぞれ除去する。そして、図4(d)で示されるように、配線パターン3a、3bを有する2つのセラミックグリーンシートの内、一方の支持体12aが除去された面に再度セラミックスラリー2dを塗布する。また、他方の支持体12bが除去された面に再度セラミックスラリー2cを塗布する。そして支持体12aが除去され、再度セラミックスラリー2dが塗布された面に接地配線層5を形成する。また、支持体12bが除去され、再度セラミックスラリー2cが塗布された面に電源配線層4を形成する。
さらに、図4(e)に示されるように、電源配線層4および接地配線層5が形成されたセラミックグリーンシートを、電源配線層4が下部、接地配線層5が上部にくるように配置して張り合わせる。ここで得られたセラミックグリーンシート積層体を図4(f)で示されるように焼成し、図2に示された構成が得られる。
図4(a)において、金属ペーストを支持体12a,12bに塗布する際、金属ペーストは表面張力によって上面が上に凸の曲面となり、これをある程度乾燥させた後にセラミックスラリー2c,2dを塗布するので、この形状が線路導体3の形状にある程度維持され、線路導体3の側面31がほぼ直線状(正確には曲面状)にくびれを有するものとなる。
また、図2において、本発明の多層配線基板1の隣り合う線路導体3aと線路導体3bの間の絶縁体2の誘電率が、線路導体3a,3bの上下に配設される絶縁体2の誘電率よりも低くなるように形成する場合も、上記製造方法の図4(b)に示される工程おいて塗布するセラミックスラリー2c,2dと、図4(d)に示される工程において支持体12a,12bが除去された面に塗布するセラミックスラリー2c,2dとを異なる誘電率のものとすることにより、容易に形成することができる。
このように線路導体3間の誘電率が低いものとする場合、線路導体3aと線路導体3bの間の容量性結合よりも電源配線5、接地配線4との容量性結合が大きくなるようにすることができ、線路導体3aと線路導体3bの間の容量性結合が減少して、クロストークノイズの低減が可能となる。その結果、半導体素子6の作動性を良好なものとすることが可能となる。
また、各絶縁層2a〜2fの平面視における形状は、正方形状や長方形状の他に、菱形状,六角形状または八角形状等の形状であってもよい。
このような多層配線基板1の平面視において、線路導体3は、図3に示されるように、電子部品6の搭載部から放射状に配設される。これによって、同一平面における配線形態としては短い配線長の構造を備えるものとでき、配線による信号ロスを小さくするように効率的に接続することが可能である。
そして、このような本発明の多層配線基板1は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子6が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
本発明の図1の構成の配線基板1を以下のようにして作製した。ガラスセラミックから成る焼結体を各層厚みが0.14mmの絶縁層2a〜2fを、上述のセラミックグリーンシート積層法により形成することにより、絶縁基板2を作製した。このとき、線路導体3、電源配線4、接地配線5および貫通導体10を、上述のCuの金属粉末のメタライズ層により形成した。
そして、この場合、図2に示すように比誘電率が5.7の絶縁基板2内に、線路導体3a、線路導体3bを、それぞれ線路幅(上下端32,33の幅)が30μm、線路導体3aと線路導体3bの間の距離が30μm、線路導体3aと線路導体3bの導体厚みが10μmとなるように形成した。また、線路導体3a、線路導体3bの導体側面31形状としては、それぞれ導体上下面32,33に比べて中央部34が直線状に幅が狭くなるように形成され、上面32から中央部34へ向かう直線と下面33から中央部34へ向かう直線とが90度で交わる構造となっている。
上記構成の線路導体3aについて、1GHzの信号を入力したところ、隣接する線路導体3bとの間の結合が弱まり、クロストークノイズを低減する事が可能となった。即ち、線路導体3aと線路導体3bの間のクロストークノイズ量は1Vの入力に対して0.136Vとなり、従来(断面が長方形状の線路導体)において1Vの入力に対して0.142Vであったクロストークに比べて、約4.2%の改善が可能となった。
また、高周波抵抗は導体側面31の表面積の増加によって、表皮効果による高周波抵抗の減少が可能となった。即ち、線路導体3aの高周波抵抗は、従来132.86[mΩ]であったものに比較して、125.38[mΩ]と、約5.6%減少させることが可能となった。
1:多層配線基板
2:絶縁基板
2a〜2f:絶縁層
3,3a,3b:線路導体
4:電源配線層
5:接地配線層
6:半導体素子
7:導体バンプ
8:電極パッド
9:外部接続電極
10:貫通導体
11:外部接続用導体バンプ
12:支持体
2:絶縁基板
2a〜2f:絶縁層
3,3a,3b:線路導体
4:電源配線層
5:接地配線層
6:半導体素子
7:導体バンプ
8:電極パッド
9:外部接続電極
10:貫通導体
11:外部接続用導体バンプ
12:支持体
Claims (6)
- 絶縁層の内部に横方向に並べて配設された複数の線路導体と、該線路導体の上下に配設された導体層とを有するストリップ線路を備えた多層配線基板であって、前記線路導体は、隣り合う前記線路導体の対向する側面同士の間において、上下端よりも中央部の方が隔たるように形成されていることを特徴とする多層配線基板。
- 前記線路導体は、線路方向に直交する断面形状において、上下面の幅よりも中央部の幅が狭いことを特徴とする請求項1記載の多層配線基板。
- 前記線路導体は、上下面から中央部にかけて直線状に幅が狭くなるように形成されていることを特徴とする請求項2記載の多層配線基板。
- 隣り合う前記線路導体の間の絶縁体の誘電率が、前記線路導体の上下に配設される絶縁体の誘電率よりも低いことを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板。
- 平面視において、前記線路導体が、搭載される電子部品の搭載部から放射状に配設されていることを特徴とする請求項1及至請求項4のいずれかに記載の多層配線基板。
- 請求項1乃至5のいずれかに記載の多層配線基板に電子部品が搭載されていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254580A JP2009088153A (ja) | 2007-09-28 | 2007-09-28 | 多層配線基板および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254580A JP2009088153A (ja) | 2007-09-28 | 2007-09-28 | 多層配線基板および電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088153A true JP2009088153A (ja) | 2009-04-23 |
Family
ID=40661209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254580A Pending JP2009088153A (ja) | 2007-09-28 | 2007-09-28 | 多層配線基板および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088153A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060909A (ja) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | 積層コイル部品の製造方法 |
-
2007
- 2007-09-28 JP JP2007254580A patent/JP2009088153A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018060909A (ja) * | 2016-10-05 | 2018-04-12 | Tdk株式会社 | 積層コイル部品の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009111658A (ja) | 多層配線基板 | |
JP2005243864A (ja) | 配線基板 | |
JP2008311682A (ja) | 配線基板 | |
JP2009004809A (ja) | 配線基板 | |
JP4373752B2 (ja) | 配線基板 | |
JP2003110046A (ja) | 多層配線基板 | |
JP2002158448A (ja) | 多層配線基板 | |
JP4340131B2 (ja) | 配線基板 | |
JP2004289094A (ja) | 配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP4349827B2 (ja) | 配線基板 | |
JP4511294B2 (ja) | 配線基板 | |
JP3935638B2 (ja) | 多層配線基板 | |
JP2002217545A (ja) | 多層配線基板 | |
JP2009088153A (ja) | 多層配線基板および電子装置 | |
JP4557768B2 (ja) | 半導体装置 | |
JP3825293B2 (ja) | 多層配線基板 | |
JP2004253746A (ja) | 配線基板 | |
JP3692254B2 (ja) | 多層配線基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP2002043762A (ja) | 多層配線基板 | |
JP2008186965A (ja) | 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置 | |
JP3618061B2 (ja) | 多層配線基板 | |
JP2001007518A (ja) | 多層配線基板 | |
JP2001007525A (ja) | 多層配線基板 |