JP3825293B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3825293B2 JP3825293B2 JP2001300764A JP2001300764A JP3825293B2 JP 3825293 B2 JP3825293 B2 JP 3825293B2 JP 2001300764 A JP2001300764 A JP 2001300764A JP 2001300764 A JP2001300764 A JP 2001300764A JP 3825293 B2 JP3825293 B2 JP 3825293B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- conductor
- wiring
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を収納するための半導体素子収納用パッケージあるいは半導体素子や電子部品が搭載される電子回路基板等に使用される多層配線基板に関し、特に高速で動作する半導体素子を収納または搭載するのに好適な配線構造を有する多層配線基板に関するものである。
【０００２】
【従来の技術】
従来、マイクロプロセッサやＡＳＩＣ（Application Specific Integrated Circuit）等に代表される半導体素子をはじめとする電子部品が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナセラミックス等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線層とを交互に積層して多層配線基板を形成していた。
【０００３】
一方、情報処理能力の向上の要求が高まる中で、半導体素子の動作速度の高速化や同時スイッチング数の増加が進み、内部配線用の配線導体のうち信号配線には、特性インピーダンスの整合や信号配線間におけるクロストークノイズの低減等の電気特性の向上が求められてきた。そこで、このような要求に対応するために信号配線の配線構造はストリップ線路構造とされ、信号配線の上下に絶縁層を介して広面積の電源配線層もしくは接地（グランド）配線層を形成していた。
【０００４】
しかしながら、このような多層配線基板では、絶縁層が比誘電率が10程度のアルミナセラミックス等から成るために、信号配線間の電磁気的な結合が大きくなることからクロストークノイズが増大し、その結果、半導体素子の動作速度の高速化に対応できないという問題点が発生してきた。
【０００５】
そこで、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて、比誘電率が３〜５と比較的小さいガラスエポキシ樹脂基材やポリイミドまたはエポキシ樹脂等の有機系材料を用いて形成し、この絶縁層上にメッキ法，蒸着法またはスパッタリング法等による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配線用導体膜を形成し、フォトリソグラフィ法やエッチング法により微細なパターンの配線導体層を形成して、この絶縁層と配線層とを交互に多層に積層することによって、高密度，高機能でかつ半導体素子の高速動作が可能な多層配線基板を作製することも行なわれている。
【０００６】
また、一方では半導体素子への電源供給に関する問題点として、同時スイッチングノイズに関する問題点が発生してきた。これは、半導体素子のスイッチングに必要な電源電圧が、多層配線基板の外部から電源配線層および接地配線層を通って供給されるため、電源配線層および接地配線層のインダクタンス成分により半導体素子のスイッチング動作が複数の信号配線で同時に起きた場合に電源配線層および接地配線層にノイズが発生するものである。この同時スイッチングノイズは、半導体素子の同時スイッチング数，電源配線層および接地配線層に流れ込む電流値の変化量，電源配線層および接地配線層のインダクタンス成分に比例する。
【０００７】
このような問題点を解決するため、外部電極から半導体素子までの電流経路を確保することにより、電源配線層および接地配線層のインダクタンス成分を小さくし、同時スイッチングノイズを低減させることが行なわれている。また、電源配線層および接地配線層に接続された貫通導体のインダクタンス成分を低減することによっても同時スイッチングノイズを低減させることができる。ここで、貫通導体のインダクタンス成分は貫通導体の断面積に反比例するため、貫通導体の断面積を大きくすることで、インダクタンス成分を低減させることができる。また、貫通導体のインダクタンス成分は、隣接の貫通導体との間の相互作用に反比例するため、貫通導体間の相互作用を大きくすることで、インダクタンス成分を低減させることができる。
【０００８】
一般的には、図４に従来の多層配線基板における配線層の一例を要部平面図で示すように、電源配線層もしくは接地配線層43に形成された複数の開口部41を複数の貫通導体40の周囲に同心円状になるように形成し、貫通導体40間に導体領域42を形成している。この場合、外部電極より供給される電流は、複数の貫通導体40間の導体領域42を通って最短経路で半導体素子に流れ込むことができるため、電源配線層もしくは接地配線層43のインダクタンス成分を低減することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、更なる情報処理能力の向上とともに、携帯電話や情報端末等の多層配線基板が利用されるシステム機器に対する小型化の要求から、多層配線基板においてより一層の高密度化が急激に進んできた。このため、多層配線基板に形成された複数の隣接する貫通導体の中心間距離が小さくなったことから、その周囲の隣り合う開口部同士が重なり合い、図５に従来の多層配線基板における配線層の他の例を要部平面図で示すように、１つの帯状の開口部51の中に複数の貫通導体50が形成された構造となることが多くなってきた。このような帯状の開口部51は、隣接する貫通導体50間に導体領域を形成できないため、半導体素子と外部電極との間の電流の流れを遮断することとなり、半導体素子から外部電極までの電流経路を長くすることとなる。そして、電流経路が長くなると電源配線層もしくは接地配線層52のインダクタンス成分が大きくなり、同時スイッチングノイズが増加し半導体素子が誤動作するという問題を発生させる。特に信号の周波数が１ＧＨｚ以上の高速で動作する半導体素子を搭載した場合に、この同時スイッチングノイズの問題が顕著に発生してくる。
【００１０】
これに対し、図６に従来の多層配線基板における配線層のさらに他の例を要部平面図で示すように、貫通導体60の開口部61の開口径を小さくして隣り合う開口部61同士が重なり合わないように形成し、貫通導体60間に導体領域62を形成すると、半導体素子から外部電極までの電流経路が確保され、電源配線層もしくは接地配線層63のインダクタンス成分の低減が可能となる。しかし、このような例においても、加工技術の限界から、本来電気的に絶縁されるべき貫通導体60と導体領域62が電気的に接触し、不良品が発生してしまうという問題点があった。
【００１１】
さらにまた、図７に従来の多層配線基板における配線層のさらに他の例を要部平面図で示すように、開口部71の開口径を小さくすると同時に貫通導体70の断面積も小さくして、貫通導体70と導体領域72との電気的接触を防止した場合には不良品の発生を低減できるようになる。しかし、このような例では、貫通導体70の断面積を小さくしたために貫通導体70のインダクタンス成分が増大し、多層配線基板の電気特性が劣化することとなるという問題点があった。
【００１２】
本発明は上記問題点を解決すべく完成されたものであり、その目的は、同時スイッチングノイズを低減するとともに不良品の発生を防止することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の多層配線基板は、複数の絶縁層と配線層とが順次積層されて成る絶縁基板の上面に半導体素子の電極が接続される接続用電極が、下面に前記半導体素子に電源供給するための外部電極が設けられ、内部に前記配線層に設けられた開口部を貫通してその上下の前記配線層同士を電気的に接続する複数の貫通導体が形成された多層配線基板であって、隣接する前記開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状がそれぞれ六角形状であるとともに、これら開口部および貫通導体が前記六角形状の対向する辺が平行となるようにして配列されていることを特徴とするものである。
【００１４】
本発明の多層配線基板によれば、配線層に設けられた複数の開口部およびこれを貫通する貫通導体のうち隣接する開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状をそれぞれ六角形状にしたことから、隣接する貫通導体の中心間距離が小さくなった場合でも、断面形状が円形のものよりも貫通導体の断面積を大きくとることができることから、貫通導体のインダクタンス成分を低減することができる。なお、本発明の多層配線基板において隣接する開口部の平面形状および貫通導体の断面形状がそれぞれ六角形状であるということは、開口部と貫通導体とが異なる六角形状であることをいうのではなく、両者が相似の六角形状であることをいうものである。
【００１５】
また、本発明の多層配線基板によれば、隣接する開口部および貫通導体がそれぞれ六角形状の対向する辺が平行となるように配列されていることから、断面形状が円形のものよりも貫通導体間の結合面積を大きくすることができるため、貫通導体間の相互作用を大きくすることができ、貫通導体のインダクタンス成分を低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【００１７】
図１は本発明の多層配線基板の実施の形態の一例を示す断面図である。図１において、１は多層配線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁層２ａ〜２ｅが積層されて形成されている。この例の多層配線基板１においては、絶縁層２ａ〜２ｅは同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｄ上には複数の信号配線から成る信号配線群３が形成され、絶縁層２ｃおよび２ｅ上には信号配線群３に対向させて広面積の配線層としての電源配線層もしくは接地配線層５および６が形成されており、信号配線群３はストリップ線路構造を有している。
【００１８】
このように信号配線群３に対向して広面積の電源配線層もしくは接地配線層５および６を形成すると、信号配線間の電磁気的な結合が小さくなることから、信号配線間に生じるクロストークノイズを低減することができる。また、信号配線の配線幅および信号配線群３と電源配線層もしくは接地配線層５および６との間に介在する絶縁層２ｃおよび２ｄの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができ、良好な伝送特性を有する信号配線を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には50Ωに設定される場合が多い。
【００１９】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２０】
この例では、多層配線基板１の上面にはマイクロプロセッサやＡＳＩＣ等の半導体素子９が搭載され、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ10および半導体素子９の電極を接続するための接続用電極８を介して多層配線基板１と電気的に接続されている。また、多層配線基板１の半導体素子９を搭載する上面と反対側の下面には半導体素子９に電源供給を行なうための外部電極７を有している。
【００２１】
また図２は、本発明の多層配線基板の参考例における配線層の一例を示す要部平面図である。図２に示す例では、隣接する貫通導体20を断面形状が一辺Ａの正方形状であるものに形成するとともにその周囲の配線層23に設けた開口部21も平面形状が正方形状であるものに形成したことから、従来のように貫通導体20を断面形状が直径Ａの円形状に形成した場合と比べて断面積を大きくすることができ、貫通導体20のインダクタンス成分を低減することができる。さらに、これら隣接した貫通導体20および開口部21は、その断面形状および平面形状の六角形状の対向する辺がほぼ平行となるようにして、この例では１列に配列させており、このように六角形状の対向する辺が平行となるように配列させることで、貫通導体20間の結合面積を大きくすることができ、それにより、貫通導体のインダクタンス成分の低減ができ、同時スイッチングノイズを低減することができる。
【００２２】
また、図１に示す例では、配線層としての電源配線層もしくは接地配線層４および５により、多層配線基板１内に１個の内蔵キャパシタが形成されている。このとき、電源配線層もしくは接地配線層４および５は異なる機能の配線層を形成する。つまり、電源配線層もしくは接地配線層４が電源配線層の場合、電源配線層もしくは接地配線層５は接地配線層であり、電源配線層もしくは接地配線層４が接地配線層の場合、電源配線層もしくは接地配線層５は電源配線層である。
【００２３】
本発明の多層配線基板１においては、同様の配線構造をさらに多層に積層して多層配線基板を構成してもよい。
【００２４】
また、信号配線３の構造は、信号配線３に対向して形成された電源配線層もしくは接地配線層５，６を有するストリップ線路構造の他、同一面内で信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造であってもよく、種々の構造を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００２５】
また、チップ抵抗，薄膜抵抗，コイルインダクタ，ロスインダクタ，チップコンデンサまたは電解コンデンサ等といったものを取着して多層配線基板１を構成してもよい。
【００２６】
また、各絶縁層２ａ〜２ｅの平面視における形状は、正方形状，長方形状，菱形状，六角形状または八角形状等の形状であってもよい。
【００２７】
そして、このような本発明の多層配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００２９】
図３は、本発明の多層配線基板の実施の形態の例を要部平面図で示すものであり、隣接する貫通導体30の断面形状およびその周囲の配線層33に設けた開口部31の平面形状をそれぞれ六角形状として形成し、これらを六角形状の対向する辺が平行となるように配列する。この例では、隣接する開口部31および貫通導体30を１列に配列した例ではなく、六角形状の対向する辺が平行となるように二次元的に密集させて配列した例を示している。このように、隣接する開口部31の平面形状および貫通導体30の断面形状をそれぞれ六角形状とするとともに、六角形状の対向する辺が平行となるように配列することによって、開口部31および貫通導体30を密集させて配列したときにも、配線層33における開口部31間の電流経路32を確保しつつ貫通導体30の断面積を大きくすることができ、さらに貫通導体30間の結合面積を大きくすることができるため、高密度配線を可能としつつ効率的に貫通導体30のインダクタンス成分を低減することができ、さらに、配線層33についても効果的にインダクタンス成分を低減することができる。
【００３０】
本発明の多層配線基板において、各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等の無機絶縁材料を使用して、あるいはポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を使用して形成される。
【００３１】
これらの絶縁層は以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダ，溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各配線導体層と成る金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【００３２】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等の塗布技術により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
【００３３】
これらの絶縁層の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００３４】
また、各配線層は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデンマンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００３５】
具体的には例えばＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダ，溶剤等を添加混合して得た金属ペーストを絶縁層と成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００３６】
他方、例えば金属材料の薄膜で形成する場合は、スパッタリング法，真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００３７】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、配線層に形成される開口部の平面形状および貫通導体の断面形状を、隣接して配列されないものについては、円形状としてもよい。さらに、電源配線層もしくは接地配線層となる配線層の導体形状を、広面積のいわゆるベタパターン状の他に、多数の開口部を有する、いわゆるメッシュ形状としてもよい。
【００３８】
本発明の多層配線基板は、複数の絶縁層と配線層とが順次積層されて成る絶縁基板の上面に半導体素子の電極が接続される接続用電極が、下面に前記半導体素子に電源供給するための外部電極が設けられ、内部に前記配線層に設けられた開口部を貫通してその上下の前記配線層同士を電気的に接続する複数の貫通導体が形成された多層配線基板であって、隣接する前記開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状がそれぞれ六角形状であるとともに、これら開口部および貫通導体が前記六角形状の対向する辺が平行となるようにして配列されているものとしたことから、隣接する貫通導体の中心間距離が小さくなった場合でも、断面形状が円形のものよりも貫通導体の断面積を大きくとることができることから、貫通導体のインダクタンス成分を低減することができる。
【００３９】
また、本発明の多層配線基板によれば、隣接する開口部および貫通導体がそれぞれ六角形状の対向する辺が平行となるようにして配列されていることから、断面形状が円形のものよりも貫通導体間の結合面積を大きくすることができるため、貫通導体間の相互作用を大きくすることができ、貫通導体のインダクタンス成分を低減することができる。
【００４０】
以上の結果、本発明によれば、同時スイッチングノイズを低減するとともに不良品の発生を防止することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板における配線層の一例を示す要部平面図である。
【図３】本発明の多層配線基板における配線層の他の例を示す要部平面図である。
【図４】従来の多層配線基板における配線層の一例を示す要部平面図である。
【図５】従来の多層配線基板における配線層の他の例を示す要部平面図である。
【図６】従来の多層配線基板における配線層のさらに他の例を示す要部平面図である。
【図７】従来の多層配線基板における配線層のさらに他の例を示す要部平面図である。
【符号の説明】
１：多層配線基板
２：絶縁基板
２ａ〜２ｅ：絶縁層
３：信号配線
４〜６、23、33：配線層（電源配線層もしくは接地配線層）
７：外部電極
８：接続用電極
９：半導体素子
20、30：貫通導体
21、31：開口部
22、32：導体領域
Ａ：貫通導体の断面形状の辺の大きさ
【発明の属する技術分野】
本発明は半導体素子を収納するための半導体素子収納用パッケージあるいは半導体素子や電子部品が搭載される電子回路基板等に使用される多層配線基板に関し、特に高速で動作する半導体素子を収納または搭載するのに好適な配線構造を有する多層配線基板に関するものである。
【０００２】
【従来の技術】
従来、マイクロプロセッサやＡＳＩＣ（Application Specific Integrated Circuit）等に代表される半導体素子をはじめとする電子部品が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナセラミックス等のセラミックスから成る絶縁層とタングステン（Ｗ）等の高融点金属から成る配線層とを交互に積層して多層配線基板を形成していた。
【０００３】
一方、情報処理能力の向上の要求が高まる中で、半導体素子の動作速度の高速化や同時スイッチング数の増加が進み、内部配線用の配線導体のうち信号配線には、特性インピーダンスの整合や信号配線間におけるクロストークノイズの低減等の電気特性の向上が求められてきた。そこで、このような要求に対応するために信号配線の配線構造はストリップ線路構造とされ、信号配線の上下に絶縁層を介して広面積の電源配線層もしくは接地（グランド）配線層を形成していた。
【０００４】
しかしながら、このような多層配線基板では、絶縁層が比誘電率が10程度のアルミナセラミックス等から成るために、信号配線間の電磁気的な結合が大きくなることからクロストークノイズが増大し、その結果、半導体素子の動作速度の高速化に対応できないという問題点が発生してきた。
【０００５】
そこで、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて、比誘電率が３〜５と比較的小さいガラスエポキシ樹脂基材やポリイミドまたはエポキシ樹脂等の有機系材料を用いて形成し、この絶縁層上にメッキ法，蒸着法またはスパッタリング法等による薄膜形成技術を用いて銅（Ｃｕ）から成る内部配線用導体膜を形成し、フォトリソグラフィ法やエッチング法により微細なパターンの配線導体層を形成して、この絶縁層と配線層とを交互に多層に積層することによって、高密度，高機能でかつ半導体素子の高速動作が可能な多層配線基板を作製することも行なわれている。
【０００６】
また、一方では半導体素子への電源供給に関する問題点として、同時スイッチングノイズに関する問題点が発生してきた。これは、半導体素子のスイッチングに必要な電源電圧が、多層配線基板の外部から電源配線層および接地配線層を通って供給されるため、電源配線層および接地配線層のインダクタンス成分により半導体素子のスイッチング動作が複数の信号配線で同時に起きた場合に電源配線層および接地配線層にノイズが発生するものである。この同時スイッチングノイズは、半導体素子の同時スイッチング数，電源配線層および接地配線層に流れ込む電流値の変化量，電源配線層および接地配線層のインダクタンス成分に比例する。
【０００７】
このような問題点を解決するため、外部電極から半導体素子までの電流経路を確保することにより、電源配線層および接地配線層のインダクタンス成分を小さくし、同時スイッチングノイズを低減させることが行なわれている。また、電源配線層および接地配線層に接続された貫通導体のインダクタンス成分を低減することによっても同時スイッチングノイズを低減させることができる。ここで、貫通導体のインダクタンス成分は貫通導体の断面積に反比例するため、貫通導体の断面積を大きくすることで、インダクタンス成分を低減させることができる。また、貫通導体のインダクタンス成分は、隣接の貫通導体との間の相互作用に反比例するため、貫通導体間の相互作用を大きくすることで、インダクタンス成分を低減させることができる。
【０００８】
一般的には、図４に従来の多層配線基板における配線層の一例を要部平面図で示すように、電源配線層もしくは接地配線層43に形成された複数の開口部41を複数の貫通導体40の周囲に同心円状になるように形成し、貫通導体40間に導体領域42を形成している。この場合、外部電極より供給される電流は、複数の貫通導体40間の導体領域42を通って最短経路で半導体素子に流れ込むことができるため、電源配線層もしくは接地配線層43のインダクタンス成分を低減することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、更なる情報処理能力の向上とともに、携帯電話や情報端末等の多層配線基板が利用されるシステム機器に対する小型化の要求から、多層配線基板においてより一層の高密度化が急激に進んできた。このため、多層配線基板に形成された複数の隣接する貫通導体の中心間距離が小さくなったことから、その周囲の隣り合う開口部同士が重なり合い、図５に従来の多層配線基板における配線層の他の例を要部平面図で示すように、１つの帯状の開口部51の中に複数の貫通導体50が形成された構造となることが多くなってきた。このような帯状の開口部51は、隣接する貫通導体50間に導体領域を形成できないため、半導体素子と外部電極との間の電流の流れを遮断することとなり、半導体素子から外部電極までの電流経路を長くすることとなる。そして、電流経路が長くなると電源配線層もしくは接地配線層52のインダクタンス成分が大きくなり、同時スイッチングノイズが増加し半導体素子が誤動作するという問題を発生させる。特に信号の周波数が１ＧＨｚ以上の高速で動作する半導体素子を搭載した場合に、この同時スイッチングノイズの問題が顕著に発生してくる。
【００１０】
これに対し、図６に従来の多層配線基板における配線層のさらに他の例を要部平面図で示すように、貫通導体60の開口部61の開口径を小さくして隣り合う開口部61同士が重なり合わないように形成し、貫通導体60間に導体領域62を形成すると、半導体素子から外部電極までの電流経路が確保され、電源配線層もしくは接地配線層63のインダクタンス成分の低減が可能となる。しかし、このような例においても、加工技術の限界から、本来電気的に絶縁されるべき貫通導体60と導体領域62が電気的に接触し、不良品が発生してしまうという問題点があった。
【００１１】
さらにまた、図７に従来の多層配線基板における配線層のさらに他の例を要部平面図で示すように、開口部71の開口径を小さくすると同時に貫通導体70の断面積も小さくして、貫通導体70と導体領域72との電気的接触を防止した場合には不良品の発生を低減できるようになる。しかし、このような例では、貫通導体70の断面積を小さくしたために貫通導体70のインダクタンス成分が増大し、多層配線基板の電気特性が劣化することとなるという問題点があった。
【００１２】
本発明は上記問題点を解決すべく完成されたものであり、その目的は、同時スイッチングノイズを低減するとともに不良品の発生を防止することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の多層配線基板は、複数の絶縁層と配線層とが順次積層されて成る絶縁基板の上面に半導体素子の電極が接続される接続用電極が、下面に前記半導体素子に電源供給するための外部電極が設けられ、内部に前記配線層に設けられた開口部を貫通してその上下の前記配線層同士を電気的に接続する複数の貫通導体が形成された多層配線基板であって、隣接する前記開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状がそれぞれ六角形状であるとともに、これら開口部および貫通導体が前記六角形状の対向する辺が平行となるようにして配列されていることを特徴とするものである。
【００１４】
本発明の多層配線基板によれば、配線層に設けられた複数の開口部およびこれを貫通する貫通導体のうち隣接する開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状をそれぞれ六角形状にしたことから、隣接する貫通導体の中心間距離が小さくなった場合でも、断面形状が円形のものよりも貫通導体の断面積を大きくとることができることから、貫通導体のインダクタンス成分を低減することができる。なお、本発明の多層配線基板において隣接する開口部の平面形状および貫通導体の断面形状がそれぞれ六角形状であるということは、開口部と貫通導体とが異なる六角形状であることをいうのではなく、両者が相似の六角形状であることをいうものである。
【００１５】
また、本発明の多層配線基板によれば、隣接する開口部および貫通導体がそれぞれ六角形状の対向する辺が平行となるように配列されていることから、断面形状が円形のものよりも貫通導体間の結合面積を大きくすることができるため、貫通導体間の相互作用を大きくすることができ、貫通導体のインダクタンス成分を低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【００１７】
図１は本発明の多層配線基板の実施の形態の一例を示す断面図である。図１において、１は多層配線基板、２は絶縁基板であり、絶縁基板２は複数の絶縁層２ａ〜２ｅが積層されて形成されている。この例の多層配線基板１においては、絶縁層２ａ〜２ｅは同じ比誘電率を有する絶縁材料で形成されている。絶縁層２ｄ上には複数の信号配線から成る信号配線群３が形成され、絶縁層２ｃおよび２ｅ上には信号配線群３に対向させて広面積の配線層としての電源配線層もしくは接地配線層５および６が形成されており、信号配線群３はストリップ線路構造を有している。
【００１８】
このように信号配線群３に対向して広面積の電源配線層もしくは接地配線層５および６を形成すると、信号配線間の電磁気的な結合が小さくなることから、信号配線間に生じるクロストークノイズを低減することができる。また、信号配線の配線幅および信号配線群３と電源配線層もしくは接地配線層５および６との間に介在する絶縁層２ｃおよび２ｄの厚みを適宜設定することで、信号配線群３の特性インピーダンスを任意の値に設定することができ、良好な伝送特性を有する信号配線を形成することが可能となる。信号配線群３の特性インピーダンスは、一般的には50Ωに設定される場合が多い。
【００１９】
なお、信号配線群３に含まれる複数の信号配線は、それぞれ異なる電気信号を伝送するものとしてもよい。
【００２０】
この例では、多層配線基板１の上面にはマイクロプロセッサやＡＳＩＣ等の半導体素子９が搭載され、錫鉛合金（Ｓｎ−Ｐｂ）等の半田や金（Ａｕ）等から成る導体バンプ10および半導体素子９の電極を接続するための接続用電極８を介して多層配線基板１と電気的に接続されている。また、多層配線基板１の半導体素子９を搭載する上面と反対側の下面には半導体素子９に電源供給を行なうための外部電極７を有している。
【００２１】
また図２は、本発明の多層配線基板の参考例における配線層の一例を示す要部平面図である。図２に示す例では、隣接する貫通導体20を断面形状が一辺Ａの正方形状であるものに形成するとともにその周囲の配線層23に設けた開口部21も平面形状が正方形状であるものに形成したことから、従来のように貫通導体20を断面形状が直径Ａの円形状に形成した場合と比べて断面積を大きくすることができ、貫通導体20のインダクタンス成分を低減することができる。さらに、これら隣接した貫通導体20および開口部21は、その断面形状および平面形状の六角形状の対向する辺がほぼ平行となるようにして、この例では１列に配列させており、このように六角形状の対向する辺が平行となるように配列させることで、貫通導体20間の結合面積を大きくすることができ、それにより、貫通導体のインダクタンス成分の低減ができ、同時スイッチングノイズを低減することができる。
【００２２】
また、図１に示す例では、配線層としての電源配線層もしくは接地配線層４および５により、多層配線基板１内に１個の内蔵キャパシタが形成されている。このとき、電源配線層もしくは接地配線層４および５は異なる機能の配線層を形成する。つまり、電源配線層もしくは接地配線層４が電源配線層の場合、電源配線層もしくは接地配線層５は接地配線層であり、電源配線層もしくは接地配線層４が接地配線層の場合、電源配線層もしくは接地配線層５は電源配線層である。
【００２３】
本発明の多層配線基板１においては、同様の配線構造をさらに多層に積層して多層配線基板を構成してもよい。
【００２４】
また、信号配線３の構造は、信号配線３に対向して形成された電源配線層もしくは接地配線層５，６を有するストリップ線路構造の他、同一面内で信号配線に隣接して電源配線層もしくは接地配線層を形成したコプレーナ線路構造であってもよく、種々の構造を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００２５】
また、チップ抵抗，薄膜抵抗，コイルインダクタ，ロスインダクタ，チップコンデンサまたは電解コンデンサ等といったものを取着して多層配線基板１を構成してもよい。
【００２６】
また、各絶縁層２ａ〜２ｅの平面視における形状は、正方形状，長方形状，菱形状，六角形状または八角形状等の形状であってもよい。
【００２７】
そして、このような本発明の多層配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【００２９】
図３は、本発明の多層配線基板の実施の形態の例を要部平面図で示すものであり、隣接する貫通導体30の断面形状およびその周囲の配線層33に設けた開口部31の平面形状をそれぞれ六角形状として形成し、これらを六角形状の対向する辺が平行となるように配列する。この例では、隣接する開口部31および貫通導体30を１列に配列した例ではなく、六角形状の対向する辺が平行となるように二次元的に密集させて配列した例を示している。このように、隣接する開口部31の平面形状および貫通導体30の断面形状をそれぞれ六角形状とするとともに、六角形状の対向する辺が平行となるように配列することによって、開口部31および貫通導体30を密集させて配列したときにも、配線層33における開口部31間の電流経路32を確保しつつ貫通導体30の断面積を大きくすることができ、さらに貫通導体30間の結合面積を大きくすることができるため、高密度配線を可能としつつ効率的に貫通導体30のインダクタンス成分を低減することができ、さらに、配線層33についても効果的にインダクタンス成分を低減することができる。
【００３０】
本発明の多層配線基板において、各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス焼結体等の無機絶縁材料を使用して、あるいはポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を使用して形成される。
【００３１】
これらの絶縁層は以下のようにして作製される。例えば酸化アルミニウム質焼結体から成る場合であれば、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダ，溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことによってセラミックグリーンシートを得る。そして、各配線導体層と成る金属ペーストを所定のパターンに印刷塗布して上下に積層し、最後にこの積層体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
【００３２】
また、例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等の塗布技術により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。
【００３３】
これらの絶縁層の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【００３４】
また、各配線層は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデンマンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜等により形成すればよい。
【００３５】
具体的には例えばＷの金属粉末メタライズで形成する場合は、Ｗ粉末に適当な有機バインダ，溶剤等を添加混合して得た金属ペーストを絶縁層と成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【００３６】
他方、例えば金属材料の薄膜で形成する場合は、スパッタリング法，真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【００３７】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、配線層に形成される開口部の平面形状および貫通導体の断面形状を、隣接して配列されないものについては、円形状としてもよい。さらに、電源配線層もしくは接地配線層となる配線層の導体形状を、広面積のいわゆるベタパターン状の他に、多数の開口部を有する、いわゆるメッシュ形状としてもよい。
【００３８】
本発明の多層配線基板は、複数の絶縁層と配線層とが順次積層されて成る絶縁基板の上面に半導体素子の電極が接続される接続用電極が、下面に前記半導体素子に電源供給するための外部電極が設けられ、内部に前記配線層に設けられた開口部を貫通してその上下の前記配線層同士を電気的に接続する複数の貫通導体が形成された多層配線基板であって、隣接する前記開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状がそれぞれ六角形状であるとともに、これら開口部および貫通導体が前記六角形状の対向する辺が平行となるようにして配列されているものとしたことから、隣接する貫通導体の中心間距離が小さくなった場合でも、断面形状が円形のものよりも貫通導体の断面積を大きくとることができることから、貫通導体のインダクタンス成分を低減することができる。
【００３９】
また、本発明の多層配線基板によれば、隣接する開口部および貫通導体がそれぞれ六角形状の対向する辺が平行となるようにして配列されていることから、断面形状が円形のものよりも貫通導体間の結合面積を大きくすることができるため、貫通導体間の相互作用を大きくすることができ、貫通導体のインダクタンス成分を低減することができる。
【００４０】
以上の結果、本発明によれば、同時スイッチングノイズを低減するとともに不良品の発生を防止することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図２】本発明の多層配線基板における配線層の一例を示す要部平面図である。
【図３】本発明の多層配線基板における配線層の他の例を示す要部平面図である。
【図４】従来の多層配線基板における配線層の一例を示す要部平面図である。
【図５】従来の多層配線基板における配線層の他の例を示す要部平面図である。
【図６】従来の多層配線基板における配線層のさらに他の例を示す要部平面図である。
【図７】従来の多層配線基板における配線層のさらに他の例を示す要部平面図である。
【符号の説明】
１：多層配線基板
２：絶縁基板
２ａ〜２ｅ：絶縁層
３：信号配線
４〜６、23、33：配線層（電源配線層もしくは接地配線層）
７：外部電極
８：接続用電極
９：半導体素子
20、30：貫通導体
21、31：開口部
22、32：導体領域
Ａ：貫通導体の断面形状の辺の大きさ
Claims (1)
- 複数の絶縁層と配線層とが順次積層されて成る絶縁基板の上面に半導体素子の電極が接続される接続用電極が、下面に前記半導体素子に電源供給するための外部電極が設けられ、内部に前記配線層に設けられた開口部を貫通してその上下の前記配線層同士を電気的に接続する複数の貫通導体が形成された多層配線基板であって、隣接する前記開口部の平面形状およびこの開口部を貫通する貫通導体の断面形状がそれぞれ六角形状であるとともに、これら開口部および貫通導体が前記六角形状の対向する辺が平行となるようにして配列されていることを特徴とする多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300764A JP3825293B2 (ja) | 2001-09-28 | 2001-09-28 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300764A JP3825293B2 (ja) | 2001-09-28 | 2001-09-28 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110047A JP2003110047A (ja) | 2003-04-11 |
| JP3825293B2 true JP3825293B2 (ja) | 2006-09-27 |
Family
ID=19121292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300764A Expired - Fee Related JP3825293B2 (ja) | 2001-09-28 | 2001-09-28 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3825293B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI20095110A0 (fi) * | 2009-02-06 | 2009-02-06 | Imbera Electronics Oy | Elektroniikkamoduuli, jossa on EMI-suoja |
| JP6190247B2 (ja) * | 2013-11-08 | 2017-08-30 | 日本電信電話株式会社 | 配線基板 |
| WO2022176184A1 (ja) * | 2021-02-22 | 2022-08-25 | 株式会社メイコー | プリント基板 |
-
2001
- 2001-09-28 JP JP2001300764A patent/JP3825293B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003110047A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005243864A (ja) | 配線基板 | |
| JP5448393B2 (ja) | 積層型半導体パッケージおよび積層型半導体装置 | |
| JP3878795B2 (ja) | 多層配線基板 | |
| JP3825324B2 (ja) | 多層配線基板 | |
| JP3825293B2 (ja) | 多層配線基板 | |
| JP2009004809A (ja) | 配線基板 | |
| JP3914731B2 (ja) | 多層配線基板 | |
| JP3798959B2 (ja) | 多層配線基板 | |
| JP2002158448A (ja) | 多層配線基板 | |
| JP4373752B2 (ja) | 配線基板 | |
| JP2007200971A (ja) | 多層配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP4601369B2 (ja) | 配線基板 | |
| JP4557768B2 (ja) | 半導体装置 | |
| JP2002217545A (ja) | 多層配線基板 | |
| JP2005159080A (ja) | 配線基板 | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP3754863B2 (ja) | 多層配線基板 | |
| JP3754865B2 (ja) | 多層配線基板 | |
| JP2003086954A (ja) | 多層配線基板 | |
| JP3754864B2 (ja) | 多層配線基板 | |
| JP3990577B2 (ja) | 多層配線基板 | |
| JP2008186965A (ja) | 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置 | |
| JP3754866B2 (ja) | 多層配線基板 | |
| JP2009088153A (ja) | 多層配線基板および電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |