JP6190247B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP6190247B2
JP6190247B2 JP2013232454A JP2013232454A JP6190247B2 JP 6190247 B2 JP6190247 B2 JP 6190247B2 JP 2013232454 A JP2013232454 A JP 2013232454A JP 2013232454 A JP2013232454 A JP 2013232454A JP 6190247 B2 JP6190247 B2 JP 6190247B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
glass
metal wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013232454A
Other languages
English (en)
Other versions
JP2015094783A (ja
Inventor
青笹 真一
真一 青笹
田村 宗久
宗久 田村
井藤 幹隆
幹隆 井藤
優生 倉田
優生 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013232454A priority Critical patent/JP6190247B2/ja
Publication of JP2015094783A publication Critical patent/JP2015094783A/ja
Application granted granted Critical
Publication of JP6190247B2 publication Critical patent/JP6190247B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子部品および高速配線を含む電気配線および光導波路を有する光電子融合デバイスに関する。
近年、光ファイバ伝送の普及に伴い、多数の光機能素子を高密度に集積する技術が求められている。そのプラットフォームの一つとして、石英系平面光導波路回路(以下、PLC(Planar Lightwave Circuit)ともいう)が知られている。PLCは低損失、高信頼性、高い設計自由度といった優れた特徴を有し、複合機能一体集積のプラットフォームとして有望である。(特許文献1、非特許文献1,2を参照)
実際に伝送端局における光受信装置にはフォトダイオード(以下、PDともいう。)などの受光素子からなる光モジュールや、レーザーダイオード(以下、LDともいう。)などの発光素子と、合分波器、分岐・結合器、光変調器、電気配線などの機能素子が形成されたPLCとが光結合により実装されている。また、例えば、波長多重分割伝送方式におけるノード装置においては、PLCの中の複数の光導波路についての光強度を監視するために、多数のPDが集積化されて実装されている。
一方、電子回路を高密度集積化するため、多様なプリント配線基板が提案されている。プリント配線基板の材料により分類すると、紙フェルール基板、紙エポキシ基板、ガラスコンポジット基板、ポリマ樹脂基板、ガラスエポキシ基板、テフロン(登録商標)基板、セラミック基板等がある。多層化しスルーホールビアを形成し層間を繋ぐことで高密度の配線基板が実現されている。
特開2012−042515号公報
倉田優生 他著, "ヘテロジニアス技術による高速InP−PD集積型石英系PLCデバイス", 2011年電子情報通信学会エレクトロニクスソサイエティ大会エレクトロニクス講演論文集, C−3−33, 155頁, 2011年 Yu Kurata et al., "Heterogeneous Integration of High−Speed InP PDs on Silica−Based Planar Lightwave Circuit Platform", Proc. ECOC2011, Th.12, LeSaleve.5, 2011年
しかしながら、多層の石英系PLCと多層化された金属配線を組み合わせた電気・光の複合配線基板技術の実現が望まれている。しかしながら石英基板に金属メッキしたビアを形成すると石英基板は金属の熱膨張係数より1桁小さくなるため、温度変動によりビア内に形成された金属が剥離する問題が発生していた。特に埋め込み型のビアではビア径が大きくなるほど容易に剥離する問題があった。またアクティブな電子部品をガラス層(光導波路を含む)の上に設置した場合、ガラスが高い絶縁性を有すること、高い断熱性(Siの100分の1以下の熱伝導度)のガラス層の厚みが20μm以上もあることの原因により、(1)電気的な安定性、(2)電子部品の安定動作や信頼性に影響を与える放熱性、に問題があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、PLCおよび電気配線を複合化した多層光電気配線融合ガラス基板を提供することである。加えて、石英基板に形成されたビア内の金属が温度変動等の負荷により剥離し難くすることで該ガラス基板の信頼性を向上することを目的とする。さらにガラス基板上に設置された電子部品の安定性を改善することも目的とする。
本発明は、このような目的を達成するために、本発明の第一の態様は、配線基板であって、SiO2ガラスを主要組成とするガラス基板と、前記ガラス基板内に形成された、該ガラス基板より高屈折率のガラス材料のコアの光導波路と、前記ガラス基板の上面に成膜された金属配線と、前記ガラス基板の下面に成膜された金属配線とを備える。前記配線基板は、前記ガラス基板の上面から下面までを貫通した、前記配線基板の上面から見た形状が直線と半円とを組み合わせた形状である貫通穴と、前記上面に成膜された金属配線と前記下面に成膜された金属配線とを繋ぐ前記貫通穴内の金属配線とをさらに備える。
本発明の第二の態様は、配線基板であって、半導体基板上に成膜されたSiO2ガラスを主要組成とするガラス膜と、前記ガラス膜内に形成された、該ガラス膜より高屈折率のガラス材料のコアの光導波路と、前記ガラス膜および半導体基板の少なくとも一方の表面に成膜された金属配線とを備える。前記配線基板は、前記半導体基板の上面から下面までを貫通した、前記配線基板の上面から見た形状が直線と半円とを組み合わせた形状である貫通穴と、前記半導体基板の上面と下面の金属配線を繋ぐ前記貫通穴内の金属配線とをさらに備える。
一実施形態では、前記貫通穴金属配線が貫通穴の壁面の一部のみに成膜されている
一実施形態では、前記貫通穴の側壁が基板水平面に対し垂直では無く、貫通穴の側壁の金属配線と基板の上面および下面の金属配線とが90度より大きい角度で接続されている。
上記配線基板を多層接合して1つの配線基板としてもよく、多層接続された配線基板の光導波路を繋ぐ光結合部を備えてもよい。
本発明の第三の態様は、光電子融合デバイスであり、上記態様の配線基板の上面および下面および内部に電子部品を有し、前記光導波路および前記金属配線が前記電子部品と接続されていることを特徴とする。
本発明の第4の態様は、上記3つの態様に加え、電子部品の直下もしくは周辺部に光導波路が形成された層を貫通する放熱ビアおよびグランドビアの少なくとも一方を具備することを特徴とする。
以上説明したように、本発明によれば、ガラス基板の貫通穴の形状を非円形にし、蒸着して形成される金属配線の領域を貫通穴側壁の一部とすることで、熱膨張係数が大幅に異なるガラスと金属膜の界面で発生する大きな応力を緩和し、金属膜の剥離を回避することが可能となる。また配線の断面形状を大きく変えずに貫通穴の側壁に金属配線を配置することも可能であるため、高周波電気信号を伝搬させた場合に反射損失および伝搬損失を極力低減することが可能である。さらに金属配線の形成を蒸着工程のみでも実施することが可能であるため、メッキ工程と組み合わせる場合と比較し、工程を少なくすることが可能である。また貫通穴の側壁角度を非直角とすることで、基板上面および下面の金属配線との接続角が小さくなるため、更なる反射損失並び伝搬損失低減が可能となる。
さらに電子部品の直下もしくは周辺部に光導波路が形成された層を貫通する放熱ビアおよびグランドビアの少なくとも一方を具備することで、十分な放熱性と電気的な安定性を得ることが可能となる。
第一の実施の形態の配線基板を示す図であり、(a)は上面図、(b)は段面図、(c)は断面図、(d)は斜視図ある。 金属配線の形成法を説明する図であり、(a)は配線基板の側面図、(b)はビア部の上面図である。 各種ビア形状を説明する図である。 各種ビアの蒸着特性を示す図である。 本発明の一実施例の配線基板の断面図であり、コプレーナ線路の構造を説明する図である。 伝送損失の周波数依存性を示す図である。 伝送損失のビア内金属配線膜厚依存性を示す図である。 過剰損失のビア内金属配線膜厚依存性を示す図である。 特性インピーダンスの周波数依存性を示す図である。 金属配線の剥離頻度の金属配線膜厚依存性を示す図である。 第二の実施の形態の配線基板を示す図であり、(a)はレジストによりテーパ構造のビアが形成された状態における断面図、(b)はレジストが除去され配線が蒸着された状態における断面図、(c)および(d)はそれぞれ(b)のビアの部分を拡大した断面図および上面図、(e)は斜視図である。 第三の実施の形態の配線基板の作製プロセスおよび基本構成を説明する図であり、(a)はビアが形成された状態における断面図、(b)はビアの側壁にガラス膜が形成された状態における断面図、(c)は配線が蒸着された状態における断面図を示す図である。 第三の実施の形態の配線基板のバリエーションを例示する表である。 第四の実施の形態の配線基板を示す図である。 第四の実施の形態の配線基板のバリエーションを例示する表である。 ビア内の金属配線にかかる応力を説明する図であり、(a)は円形ビア、(b)は非円形ビアを示す。 剥離頻度のビア構造依存性を示す図である。 第五の実施の形態の配線基板を示す図であり、(a)および(b)は放熱ビアを有した配線基板の断面図である。 放熱ビアを有する配線基板を用いた光受信機の構造を示す図であり、(a)は全体の斜視図、(b)はTIAの下部の断面図、(c)はTIAの上方の上面図である。 放熱ビアを有する配線基板の構造および光の伝搬状態を示す図である。 光導波路の伝搬損失とTIAの温度上昇に関する図である。 TIAの温度上昇のSiO層の厚さ依存性を示す図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
[第一の実施の形態]
図1に、本実施形態に係るガラス配線基板の基本構成を示す。図1(a)は上面図、(b)はb−b断面線の断面図、(c)はc−c断面線の断面図、(d)は斜視図である。本実施形態に係るガラス配線基板は、SiOを主成分とするガラス基板11と、基板11内に形成された光導波路12と、基板11を貫通するビア13と、基板11の上面に蒸着された金属配線14と、貫通ビア13内に蒸着された金属配線15と、基板11の下面に蒸着された金属配線16とを備える。本ガラス配線基板ではグラウンド(GND)、信号(Signal)、GNDの順に配列された3本の金属配線から構成されるコプレーナ線路構造を有する。コプレーナ線路は高周波信号の伝送に優れた特性を有する。
基板11を貫通するビア13は、プラズマエッチング、ドリル、サンドブラスト等により形成される。貫通ビア内で一部の側壁に蒸着される金属配線(Au,Cu,Pt,Ag,W等)は、図2(a)に示すように斜め蒸着(抵抗加熱法、電子ビーム法、レーザ法、高周波誘導加熱法、アーク法等)で形成される。ここで基板11の水平面に対する蒸着方向の角度をδと定義する(図2(a))。貫通ビア13を基板11の上面から見た形状は半円と直線を組み合わせた形になっており(図2(b))、蒸着源から発生した蒸着金属粒子の堆積方向を、図2に示すように基板垂直方向からビアの半円部側へ斜めに傾けた方向にすることで、貫通ビアの直線部分の壁面のみに金属粒子が堆積し、貫通ビア内の一部壁面への金属配線形成が可能となる(図2(b))。本実施例では配線を形成しない部分(非配線形成部)の形状を半円としているが、矩形(四角)や三角の場合でも可能である。ただし以下のような違いが生じる。
1つ目の違いはビア内の非配線形成部(非所望蒸着面)が矩形(四角)の場合と半円場合を比較した場合、矩形の場合は基板水平方向の蒸着方向にわずかにずれが生じると、配線形成部に隣接し直角に接する非配線形成部への蒸着の可能性がある。しかし矩形形状の方が金属配線の膜厚を一定にするのが容易であったり、基板下面まで蒸着可能な蒸着角度が大きく振ることが可能であったりするため蒸着速度を高くできるメリットもある。2つ目の違いはビア内の非配線形成部(非所望蒸着面)が三角形状の場合と半円場合を比較した場合、三角形状の場合は基板水平方向の蒸着方向が多少ずれても、配線形成部と非配線形成部がより小さな鋭角で接しているため、非配線形成部への蒸着は起こらない。しかしながら基板下面まで蒸着可能な角度は小さくなり、蒸着速度をあまり高くできないというデメリットがある。
図3は各種ビアの形状と配線形成部と隣接する非配線形成部の接触角をそれぞれα、β、γとした状態を示した図である。また図4は各接触角に対する基板下面まで蒸着可能なδおよびビア(VIA)内の非配線形成部に蒸着した面積/ビア内の配線形成部に蒸着した面積をプロットした図である。上記で述べたような傾向になっていることが確認できる。
図5に今回作製したガラス配線基板のコプレーナ線路の詳細(断面形状)を示す(図1のv−v断面線における断面図)。ガラス基板上下面の配線ともに、信号線幅:L=100μm,グランド線幅:W=150μm,ギャップ:G=10μm,配線の厚み:t=1μm,配線長:M=10mm(基板の上下面共に)、配線の材質はCuであった。ガラス基板の厚みは1mmであった。またVIAの形状は図1で示したように半円形状でVIA内には、異物混入防止のためエポキシ樹脂を充填した。 またVIA内のコプレーナ線路のL,W,Gのパラメータは、ガラス基板11の上下面と同一の値とした。ガラス基板上面のコプレーナ線路の端部(図2のA点)に高周波の信号を入力し、ガラス基板下面のコプレーナ線路の端部(図2のB点)からプローバを介して電気のスペクトラムアナライザを接続し、Sパラメータの評価を行った。図6にVIA内の配線膜厚:t=1μm(0.001mm)の時のS21(伝送損失)を示す。25GHz時に伝送損失(S21):−2.8dBを達成している。図7にビア内金属配線膜厚(t)の伝搬損失依存性を示す。0.0003<t<0.02(mm)の範囲で伝送損失:2.8dBを達成している。ガラス基板の上面のコプレーナ線路の単位長さあたりの伝送損失は、0.13dB/mmであったので、VIAを含めた多層配線長が21mmであることから、VIA構造による過剰損失を導出した(図8)。0.0003<t<0.02(mm)の範囲でほぼ過剰損失は発生しておらず、本実施例のVIAおよび配線構造が優れた特性を有していることを確認した。図9に特性インピーダンス(Z)の周波数依存性を示す。汎用的に使用されている50Ωに整合した。1550nmの光信号の光導波路の損失も0.01dB/cm以下となり、貫通ビアおよび金属配線による過剰損失は発生しておらず優れた特性を達成しており、本発明の有効性を確認した。
図10は、本実施例で配線膜厚を1〜20μmまで変化させた場合の配線基板作成時の剥離頻度を表した図である。配線膜厚ごとに100サンプル作製して検証を行った。配線膜厚が10μmを越えると剥離発生確率が10%を越えるため、配線膜厚を10μm以下にするのが望ましい。
[第二の実施の形態]
図11に、本実施形態に係るガラス配線基板の断面構造を示す。(a)はレジストによりテーパ構造のビアが形成された状態における断面図、(b)はレジストが除去され配線が蒸着された状態における断面図、(c)および(d)はそれぞれ(b)のビアの部分を拡大した段面図および上面図、(e)は斜視図である。(a)〜(c)はc−c断面線の断面図である。
本実施形態に係るガラス配線基板は、ガラス基板21と、基板21内に形成された光導波路22と、基板21を貫通するビア23と、基板21の上面に蒸着された金属配線24と、貫通ビア23内に蒸着された金属配線25と、基板21の下面に蒸着された金属配線26とを備える。本ガラス配線基板では図1と同様にグラウンド(GND)、信号(Signal)、GNDの順に配列された3本の金属配線から構成されるコプレーナ線路構造を有する。コプレーナ線路は高周波信号の伝送に優れた特性を有する。
本実施の形態ではビア形状が断面から見た場合にテーパ構造を有することを特徴とする。テーパ構造のビアはプラズマエッチングやドリルやサンドブラスト等により形成される。これによりビア23の側壁に形成される金属配線25は、斜面上に形成可能となる。
基板の下側の貫通ビアの穴幅(e)は配線厚+2μm以下が望ましい。このような形状のビア構造にすることで、ビア側壁の金属配線25を蒸着した時に基板の下面部分のビアを金属配線で完全に埋めることが可能となる。これによって図11に示したように、基板の上面の右側に形成された金属配線24と接続されたビア側壁の金属配線25を、基板の下面側の金属配線26とを接続するための追加の領域(たとえば、金属配線25を基板の下面にて折り返す領域など)が不要となる。この結果、基板に蒸着された金属配線24,26とビアの側壁に蒸着された金属配線25との角度(θ)が鈍角となり、基板断面方向における金属配線の急な角度変更が小さくなるため、伝搬損失の低減や反射特性の改善が可能となる。また貫通ビアの穴幅(e)の微小な調整が難しい場合は、ビアの側壁の金属配線25を蒸着後、ビア内を樹脂で充填し、基板の下面側の樹脂の上から金属配線を蒸着する方法もある。
本実施例で作製したガラス配線基板およびコプレーナ線路は、信号線幅:L=200μm,グランド線幅:W=300μm,ギャップ:G=30μm,配線の厚み:t=3μm,基板の上面の配線長:7mm,基板の下面の配線長:3mm,VIA内の配線長:0.8mm、基板に蒸着された金属配線(Au)とビアの側壁に蒸着された金属配線(Au)との角度(θ):120°であった。金属配線全体での伝搬損失(S21)は1.1dB(50GHz)であり優れた高周波線路特性も得られた。特性インピーダンスも49.2Ωであった。1300nmの光信号の光導波路の損失も0.01dB/cm以下となり、貫通ビアおよび金属配線との干渉による過剰損失は発生しておらず優れた特性を達成しており、本発明の有効性を確認した。
[第三の実施の形態]
図12に、本実施形態に係る配線基板の作製プロセスおよび基本構成を示す。本実施形態に係る配線基板は、Si基板30の上面もしくは下面に形成されたガラス膜31と、ガラス膜31内に形成された光導波路32と、ガラス膜31およびSi基板30を貫通するビア33と、貫通ビア33の側壁に堆積されたSiOを主成分とするガラス膜37、基板の上面に蒸着された金属配線34と、貫通ビア内でガラス膜37の上から蒸着された金属配線35と、基板の下面に蒸着された金属配線36を備える。金属配線の材質はAuであった。図12(a)に示すように最初にプラズマエッチング、ドリル、サンドブラスト等による貫通ビアを形成し、その後、図12(b)に示すように貫通ビア33の側壁にChemical Vapor Deposition(CVD)等によりガラス膜37の堆積を行う。貫通ビア側壁のガラス膜37は、金属配線35とSi基板30との間に絶縁性を確保し、金属配線37を伝搬する高周波信号の特性劣化を最小限に抑制する。しかしながら、高抵抗のSi基板を使用すれば、貫通ビア33の側壁にガラス膜37の形成が無くても短尺であれば高周波の信号を伝搬することが可能である。その後、図12(c)貫通ビアの一部側面のみに金属配線37の蒸着を実施する。
図12の構造に加え、ガラス膜を成膜したSi基板の各種配線の構造と伝送特性を図13の表に示す。図12に示した構造は、図13の表の{a}に示す構造に相当する。
図13の表の{b}の構造は、ビアの側壁のガラス層が無いため、{a}に示す構造と比較し伝送損失が大きいが、高抵抗Si基板(>1000Ω)を使用することで極端な損失劣化は生じていない。
図13の表の{c}の構造は、PLC層がSi基板の上面だけに設けられた構造である。ビアの側壁のガラス層も無いので、単位長さ当たりの伝搬損失は大幅に高い。Si基板厚の薄いものを使用したり、Si基板に直接接している金属配線の長さを短くしたりすることで伝搬損失の低減が可能である。
図13の表の{d}の構造は、図1を参照して説明したような垂直型の貫通ビアを使用した場合であり、表1中の{a}と同等の低損失を実現している。また図13の表の{a},{b},{d}の特性インピーダンスはほぼ50Ωであった。
図13の表の{e}および{f}の構造は、比較のための構造であり、ビアの側壁全面を金属膜で覆った構造、またはビア内を金属で完全で充填した構造を示す。図13の表の{e}の構造は、垂直貫通型の円形のビアの側壁全面に1μmの厚さで成膜した例を示す。ビア径(伝搬損失が最低となるように最適化)はグランドがφ190μm、シグナルが150μmで伝搬損失は2.5dB以下であった。また、図13の表の{f}の構造は、垂直貫通型の円形ビアでビア内を金属で完全に充填している。ビア径(伝搬損失が最低となるように最適化)はグランドがφ190μm、 シグナルが150μmで、伝搬損失は2.3dB以下であった。図13の表の{e}、{f}、{d}の構造は、同等の伝搬損失特性を有しており、ビアの壁面の一部にのみ、配線を成膜しない場合でも十分な特性が得られることが確認できた。
1550nmの光信号の光導波路の損失も0.01dB/cm以下となり、貫通ビアおよび金属配線による過剰損失は発生しておらず優れた特性を達成しており、本発明の有効性を確認した。
[第四の実施の形態]
図14に、本実施形態に係る配線基板の基本構成を示す。本実施形態に係る配線基板は第一〜第三の実施の形態の配線基板を多層化した構成である。多層化のための各基板の接合の手法には、樹脂による接合、ウェハボンディングによる接合等がある。接合の際に問題となるのは、金属配線とガラスの熱膨張係数の差による剥離やガラス膜付Siウェハの反りによる密着性不足である。前者については数μm以下の薄膜の金属配線を使用することでその応力を最小限に抑えることで接合が可能となり、後者については接合する二つの基板を全面に渡って押し付け合うことで接合が可能となる。
図14の配線基板において接合される各基板はそれぞれ、Si基板40の上面もしくは下面に形成されたガラス膜41と、ガラス膜41内に形成された光導波路42と、ガラス膜41およびSi基板40を貫通するビア43と、貫通ビア43の側壁に堆積されたSiOを主成分とするガラス膜47、当該基板の上面に蒸着された金属配線44と、貫通ビア内でガラス膜47の上から蒸着された金属配線45と、当該基板の下面に蒸着された金属配線46を備える。図14の配線基板では、上側のSi基板40の下面に蒸着された金属配線46は、下側のSi基板40の上面に蒸着された金属配線44となる。このような基板接合部に形成される金属配線46(44)は、上側のSi基板40の下面のガラス膜41(PLC層)または下側のSi基板40の上面のガラス膜41(PLC層)に溝を形成し、そこに蒸着することで、埋め込み形の金属配線とすることで、基板接合部の段差をなくすことができる。
図15の{a}に示す構造は、図13の表の{a}の配線基板を2枚重ねた構造である。図15の{a}に示すようにコプレーナのディメンジョンを一部変更している。ウェハの結合にはウェハボンディングを使用した。下層側基板上面の配線は、ウェハボンディング時の障害とならないようにするため、PLC側に配線形状に合わせて深さ1μm程度の溝を形成し、そこに蒸着等により金属配線(Au)を形成し(金属配線の埋め込み構造とし)、金属配線によりガラス膜層の接合部に段差が発生しないようにした。配線長は合計18.1mm(各面の配線長の合計+ビア内配線長の合計、ここで各ビア内の配線長は(1mm/cos(140°−90°))、伝搬損失は2.0dBであり、優れた特性を達成した。特性インピーダンスはほぼ50Ωであった。1550nmの光信号の光導波路の損失も0.01dB/cm以下となり、貫通ビアおよび金属配線による過剰損失は発生しておらず優れた特性を達成しており、本発明の有効性を確認した。
図15の表の{b}の構造は、図1のガラス配線基板を4枚重ねた構造である。図15の表の{a}と同様、2つ基板間に挟まれる金属配線は埋め込み構造になっている。また異なる基板に設置される金属配線間でクロストークの発生を抑制するため、図15の表の{b}に示すように基板と基板の間にグランド層(埋め込み構造)を設置した。また基板間のグランド層はコプレーナ線路(CPW)のグランド線路(GND)と円形の貫通埋め込みビアを介して接合され、コプレーナ線路のグランドを大幅に強化している(通常グランテッドコプレーナ線路と呼ばれる)。さらに光導波路についても基板間の接続を実現するため跳ね上げミラーおよびレンズを設置した。2つの基板の接合面で跳ね上げミラーの形成位置にドライエッチング等により凹面を形成し、CVD等で高屈折ガラス材料を堆積し、さらに研磨を行い、平滑なガラス配線を作製すると同時に、レンズも形成した。配線長は合計17.4mm(各面の配線長の合計+ビア内配線長の合計)、伝搬損失は2.0dBであり、優れた特性を達成した。特性インピーダンスはほぼ50Ωであった。1550nmの光信号の光導波路の損失も0.01dB/cm以下、跳ね上げミラーによる結合損失も0.3dB以下と貫通ビアおよび金属配線との干渉による過剰損失は発生しておらず優れた特性を達成しており、本発明の有効性を確認した。
図15の表の{c}の構造は、図15の表の{c}の構造においてコプレーナ線路をマイクロストリップ線路に変更した場合の断面構造である。各ガラス膜(PLC層)上面または下面およびビアの側壁における金属配線は信号(Signal)配線でありであり、Grand配線は無い。配線長は合計16.2mm(各面の配線長の合計+ビア内配線長の合計)、伝搬損失は2.5dBであり、優れた特性を達成した。特性インピーダンスはほぼ50Ωであり、本発明の有効性を実証した。
図15の表の{d}の構造は、図15の表の{b}の構造においてフォトダイオード(PD)およびトランスインピーダンスアンプ(TIA)を設置した受信フロントエンドモジュールの構造である。光導波路に波長1550nmの25GHzの信号光(入力パワー−5dBm)を入力し、ビットエラーフリーの伝送特性を確認した。
図16(a)のように円形の貫通ビアで縁に沿ったビアもあるが、金属とガラスの熱膨張係数の差による応力は円形ビアの接線方向に加え、接線に対して鉛直方向にも応力が発生する(接線の交点を「X」とする)。一方、図16(b)に示す本発明のビアはビア側壁の一部のみしか金属配線を蒸着しないため蒸着面水平方向のみしか応力が発生しない。したがって本発明のビアの方が金属配線とガラスの間で剥離し難く信頼性が高い。またビア内を金属で完全に充填するビアについては内縁部のみビアと比較し、さらに大きな応力が発生することは言うまでもない。図17に図13の{d},{e}、{f}の配線基板について−40〜85℃のヒートサイクルを100回掛けた際の剥離頻度のヒストグラムを示す。図13の{d}の構成のビアにおける金属配線の剥離発生の頻度は0であり、本発明の有効性を確認した。
[第五の実施の形態]
図18(a)および(b)に、本実施形態に係る配線基板の構成をそれぞれ示す。本実施形態に係る配線基板はガラス基板もしくは、ガラス膜を堆積した半導体基板において、ガラス部分を貫通したビアを有する構成である。該ビアは直上に設置された電子部品に対して電気的な安定性や高い放熱性を得るため、グランドビアもしくは放熱ビアとして機能する。
図18(a)に示す配線基板は、Si基板50の上下面に厚膜のSiO膜(ガラス膜、PLC層)51を堆積した構造である。ガラス膜51内には光導波路52が形成されている。図18(a)の配線基板は、ガラス膜51およびSi基板50を貫通するビア53と、貫通ビア53の側壁に堆積されたSiOを主成分とするガラス膜57、基板の上面に蒸着された金属配線54と、貫通ビア内でガラス膜37の上から蒸着された金属配線55と、基板の下面に蒸着された金属配線56を備える。また、Si基板50の上面のSiO膜51には、Si基板50に達する貫通ビア58,59が形成されている。貫通ビア58は放熱ビアとして、貫通ビア59はグランドビアとしてのビアである。貫通ビア58,59の上部にはアクティブ素子60が設けられている。アクティブ素子60で発生した電荷および熱はグランドビア59および放熱ビア58を介してそれぞれSi基板50へ放出される。放熱ビア58の充填方法は、金メッキや銅メッキプロセスに加え、熱伝導性の高い銀ペースト等でも可能である。銀ペーストを使用する場合、メッキプロセスと比較し放熱性が若干低くなる傾向はあるが、ビアの充填とアクティブ素子60の固定を1種の銀ペーストで同時に行うことができるため、製造性を大きく向上させることが可能である。またグランドビア59と放熱ビア58の適用ついては、ビアの充填材料が高い電気伝導性と高い熱伝導性を有していれば、2種類のビアの効果を1つのビアで兼ねることも可能である。
図18(b)は、石英ガラス基板71を使用した場合の配線基板の段面図であり、金属基板70上に石英ガラス基板71を設置し、アクティブ素子60で発生した電荷および熱はグランドビア59および放熱ビア58を介してそれぞれ金属基板71を介して放出する構造により、放熱と電気的な緩和(電位が安定する)を実現している。
図19に、放熱ビア58に関して光受信機での具体例を示す。図19(a)は、光受信機の構成図を示す。石英ガラス層(PLC)51の上に受信した光を光電変換して電流値へ変換する機能を有するフォトダイオード(PD)とPDで発生した電流を電圧に変換する機能を有しアクティブ素子60であるトランスインピーダンスアンプ(TIA)を備える。図19(b)の断面図および(c)の上面図のように光導波路52のコアと放熱ビア58が交互に並ぶ構造になっている。放熱ビア58内には高熱伝導の銀ペースト(石英ガラスの100倍程度の熱伝導度)が充填されている。光導波路間のピッチは120μm,コアサイズは4.5μm×4.5μm,比屈折率差は1.5%で光導波路52の本数は15本である。TIAの消費電力は0.9W,シリコン基板50の厚さは1mm,ビアの長さは1.1mm,放熱ビア58の本数は16本であった。
図20に示すように光導波路52を伝搬する光は、コアのサイズより若干広がった状態で伝搬するため、放熱ビア58と光導波路52が接近しすぎると伝搬損失に影響する可能性がある(光導波路を伝搬する光のフィールドが放熱ビアに至ると伝搬損失に影響する可能性がある)。TIA60はアクティブ素子であり大きく発熱するためできるだけ放熱ビア58の面積を大きくして放熱性を向上させることが望ましいが、伝搬損失への影響も考慮しなければならないため、放熱性と伝搬損失の両方を考慮したビア面積の範囲に設定する必要がある。
ここで、コアとビアとの距離をD,TIAを動作させる前の温度に対して動作後に上昇した温度をΔTと定義する。図21に、伝送損失とΔTのD依存性を示す。伝送損失は、Dが10μm以上の範囲でほぼ0dBとなっている。一方ΔTは、Dが45μm以下の範囲で10℃以下(TIAが安定して動作可能な温度)となっている。従って、コアとビアとの距離Dは、10μm以上、45μm以下の範囲とするのが望ましい。
次に、図22に、SiO層51の厚さts(図20を参照)を変化させた場合におけるTIAを動作させる前の温度に対して動作後に上昇した温度をΔT(放熱ビア58が有る場合と無いの場合)示す。なお、図22に示す例は、D=23μmの場合の結果である。tsが7μm未満の範囲で放熱ビアの有無にかかわらず線形的にΔTが上昇している、しかし、tsが7μm以上の範囲で放熱ビアが有る場合の効果が明確に現れ、放熱ビアが無い場合と比較して大幅な温度上昇の抑圧に成功した。光導波路を有する石英ガラス層51の厚みは少なくとも20μm以上あるので、本実施形態で説明した放熱ビアの有効性は明らかである。石英ガラス層15を挟んだ基板としてSOI基板が良く知られているが、ts=1μm程度であるので、放熱性への要求条件は大きく異なる。
11 ガラス基板
12 光導波路
13 貫通ビア
14,15,16 金属配線
21 ガラス基板
22 光導波路
23 貫通ビア
24,25,26 金属配線
30 Si基板
31,37 ガラス膜
32 光導波路
33 貫通ビア
34,35,36 金属配線
40 Si基板
41,47 ガラス膜
42 光導波路
43 貫通ビア
44,45,46 金属配線
50 Si基板
51,57 ガラス膜
52 光導波路
53 貫通ビア
54,55,56 金属配線
58 放熱ビア
59 クランドビア
60 アクティブ素子
61 金属ワイヤ
70 金属基板
71 ガラス基板

Claims (8)

  1. SiO2ガラスを主要組成とするガラス基板と、
    記ガラス基板内に形成された、該ガラス基板より高屈折率のガラス材料のコアの光導波路と、
    前記ガラス基板の上面に成膜された金属配線と、
    前記ガラス基板の下面に成膜された金属配線と、
    を備えた配線基板であって、
    前記ガラス基板の上面から下面までを貫通した、前記配線基板の上面から見た形状が直線と半円とを組み合わせた形状である貫通穴と、
    前記上面に成膜された金属配線と前記下面に成膜された金属配線とを繋ぐ前記貫通穴内の金属配線と
    をさらに備えたことを特徴とする配線基板。
  2. 半導体基板上に成膜されたSiO2ガラスを主要組成とするガラス膜と、
    前記ガラス膜内に形成された、該ガラス膜より高屈折率のガラス材料のコアの光導波路と、
    前記ガラス膜および半導体基板の少なくとも一方の表面に成膜された金属配線と
    を備えた配線基板であって、
    前記半導体基板の上面から下面までを貫通した、前記配線基板の上面から見た形状が直線と半円とを組み合わせた形状である貫通穴と、
    前記半導体基板の上面と下面の金属配線を繋ぐ前記貫通穴内の金属配線と
    をさらに備えたことを特徴とする配線基板。
  3. 前記貫通穴内の金属配線が前記貫通穴の壁面の一部のみに成膜されていることを特徴とする請求項1または2記載の配線基板。
  4. 前記貫通穴の側壁が前記配線基板の水平面に対し垂直では無く、前記貫通穴の側壁の前記金属配線と前記配線基板の上面の金属配線および前記配線基板の下面の金属配線とが90度より大きい角度を有して接続されていることを特徴とする請求項1乃至のいずれかに記載の配線基板。
  5. 請求項1乃至のいずれかに記載の配線基板を多層接合したことを特徴とする配線基板。
  6. 多層接続された前記配線基板の光導波路間を繋ぐ光結合部を備えたことを特徴とする請求項に記載の配線基板。
  7. 請求項1乃至のいずれかに記載の配線基板の上面および下面および内部に電子部品を有し、前記電子部品が前記光導波路および前記金属配線と接続されていることを特徴とする光電子融合デバイス。
  8. 請求項に記載の光電子融合デバイスにおいて、前記電子部品の直下もしくは周辺部に前記光導波路が形成された層を貫通する放熱ビアおよびグランドビアの少なくとも一方を備えたことを特徴とする光電子融合デバイス。
JP2013232454A 2013-11-08 2013-11-08 配線基板 Active JP6190247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013232454A JP6190247B2 (ja) 2013-11-08 2013-11-08 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013232454A JP6190247B2 (ja) 2013-11-08 2013-11-08 配線基板

Publications (2)

Publication Number Publication Date
JP2015094783A JP2015094783A (ja) 2015-05-18
JP6190247B2 true JP6190247B2 (ja) 2017-08-30

Family

ID=53197238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013232454A Active JP6190247B2 (ja) 2013-11-08 2013-11-08 配線基板

Country Status (1)

Country Link
JP (1) JP6190247B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002277694A (ja) * 2001-03-19 2002-09-25 Mitsubishi Electric Corp 光導波路および電気回路を有する基板およびその製造方法
JP2003029070A (ja) * 2001-07-19 2003-01-29 Canon Inc 光電融合配線基板、および光配線基板
JP3825293B2 (ja) * 2001-09-28 2006-09-27 京セラ株式会社 多層配線基板
JP2007250616A (ja) * 2006-03-14 2007-09-27 Epson Imaging Devices Corp フレキシブル回路基板、フレキシブル回路基板の製造方法、及び電気光学装置、並びに電子機器
JP4882644B2 (ja) * 2006-08-10 2012-02-22 パナソニック電工株式会社 光電気変換装置
JP2008203336A (ja) * 2007-02-16 2008-09-04 Fujikura Ltd 光電気複合基板およびその製造方法、並びに電子機器
WO2010004850A1 (ja) * 2008-07-07 2010-01-14 日本電気株式会社 光配線構造

Also Published As

Publication number Publication date
JP2015094783A (ja) 2015-05-18

Similar Documents

Publication Publication Date Title
JP6427626B2 (ja) 誘電性導波路を用いたチップ間通信
US10667388B2 (en) Optical waveguide having aluminum nitride thin film
US6243509B1 (en) Packaging enhanced board level opto-electronic interconnects
US20130265733A1 (en) Interchip communication using an embedded dielectric waveguide
US8989531B2 (en) Optical-electrical wiring board and optical module
US20130265734A1 (en) Interchip communication using embedded dielectric and metal waveguides
TW200536134A (en) Lsi package provided with interface module, and transmission line header employed in the package
JP5477148B2 (ja) 半導体光配線装置
JP2013197479A (ja) Tosaモジュールパッケージ
TWI718176B (zh) 具有溝槽之互連件
US9075206B2 (en) Optical waveguide device
TWI283490B (en) Circuit board structure of integrated optoelectronic component
US8861917B2 (en) Opto-electric circuit board including metal-slotted optical waveguide and opto-electric simultaneous communication system
US20070047869A1 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP6190247B2 (ja) 配線基板
JP2010152274A (ja) 光集積デバイス及びその製造方法
JP4041226B2 (ja) 光半導体装置
JP2011209516A (ja) 光伝送基板および光モジュール
JP2016181542A (ja) 高周波伝送線路および光回路
JP6262551B2 (ja) 光モジュール
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
US20060024060A1 (en) Apparatus and method for optical interconnects on a carrier substrate
JP2004040257A (ja) 高速信号線
Lim et al. 3.125 Gbps multichannel electrical transmission line design for CWDM
JP4691196B2 (ja) 光電気集積配線基板及び光電気集積配線システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170804

R150 Certificate of patent or registration of utility model

Ref document number: 6190247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150