JP3990577B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP3990577B2 JP3990577B2 JP2002050554A JP2002050554A JP3990577B2 JP 3990577 B2 JP3990577 B2 JP 3990577B2 JP 2002050554 A JP2002050554 A JP 2002050554A JP 2002050554 A JP2002050554 A JP 2002050554A JP 3990577 B2 JP3990577 B2 JP 3990577B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- multilayer wiring
- wiring
- insulating layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子を収納するための半導体素子収納用パッケージあるいは半導体素子や電子部品が搭載される電子回路基板等に使用される多層配線基板に関し、特に高速で動作する半導体素子を収納または搭載するのに好適な配線構造を有する多層配線基板に関するものである。
【0002】
【従来の技術】
従来、マイクロプロセッサやASIC(Application Specific Integrated Circuit)等に代表される半導体素子をはじめとする電子部品が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナセラミックス等のセラミックスから成る絶縁層とタングステン(W)等の高融点金属から成る配線導体層とを交互に積層して多層配線基板を形成していた。
【0003】
一方、情報処理能力の向上要求が高まる中で、半導体素子の動作速度の高速化が進み、内部配線用の配線導体のうち信号配線には、特性インピーダンスの整合や信号配線間のクロストークノイズの低減等の電気特性の向上が求められてきた。そこで、このような要求に対応するために信号配線の配線構造はストリップ線路構造とされ、信号配線の上下に絶縁層を介して広面積の電源配線層もしくは接地(グランド)配線層を形成していた。
【0004】
しかしながら、このような多層配線基板では、絶縁層が比誘電率が10程度のアルミナセラミックス等から成るために、信号配線間の電磁気的な結合が大きくなることからクロストークノイズが増大し、その結果、半導体素子の動作速度の高速化に対応できないという問題点が発生した。
【0005】
そこで、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて、比誘電率が3〜5と比較的小さいガラスエポキシ樹脂基材にポリイミドまたはエポキシ樹脂等の有機系材料を用いて形成したいわゆるビルドアップ基板が用いられるようになってきた。
【0006】
このようなビルドアップ基板は、絶縁層上にメッキ法,蒸着法またはスパッタリング法等による薄膜形成技術を用いて銅(Cu)から成る内部配線用導体膜を形成し、フォトリソグラフィ法やエッチング法により微細なパターンの配線導体層を形成して、この絶縁層と配線導体層とを交互に多層に積層することによって、高密度,高機能でかつ半導体素子の高速動作が可能な多層配線基板を作製することが行なわれている。
【0007】
また、半導体素子の動作速度の高速化が進む中で、多層配線基板内に形成された貫通導体の特性インピーダンスの不整合により、半導体素子の動作速度の高速化に対応できないという問題点も発生してきた。
【0008】
そこで、このような問題に対応するため、特開2000-77808号公報に開示されたような配線構造が提案されている。これは、貫通導体に対向して形成された配線導体層に、貫通導体の断面積以上の面積の開口部を形成したものである。この方法によると、貫通導体部における特性インピーダンスの不整合の発生を有効に防止することができるため、信号の反射を抑制することが可能となる。
【0009】
また、半導体素子の動作速度の高速化と共に、信号数の増加が進んできた。このような要求に対し、ビルドアップ基板は微細なパターンの配線導体を形成できることから、高速に動作する半導体素子を搭載する配線基板として用いられるようになってきた。
【0010】
【発明が解決しようとする課題】
しかしながら、ビルドアップ基板においては、ビルドアップ基板内のコア基板に形成された貫通導体から延設した接続ランドの大きさが大きいため、接続ランドに対向した配線導体層に貫通導体の断面積以上の面積の開口を形成すると、配線導体層の開口部が大きくなるために導体部が減少し、配線導体層の抵抗値およびインダクタンス値が増大してしまい、同時スイッチングノイズが大きくなるという問題点を有していた。この同時スイッチングノイズは、信号のスイッチング時に電源用もしくは接地用回路にノイズが発生する現象であり、電源用もしくは接地用配線導体層のインダクタンス値が増大するにつれ、ノイズも増大する傾向が見られる。
【0011】
特に、信号の周波数が1GHz以上の高速で動作する半導体素子を搭載した場合に、同時スイッチングノイズの問題が顕著に発生してくる。
【0012】
また、電源用もしくは接地用配線導体層の抵抗値が増大すると、電源用もしくは接地用回路に電圧降下が発生し、所望の電圧値が得られないという問題点がある。
【0013】
本発明は上記問題点を解決すべく完成されたものであり、その目的は、信号用配線導体と信号用貫通導体との接続部における特性インピーダンスの不整合を緩和し、かつ同時スイッチングノイズを低減することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【0014】
本発明の多層配線基板は、絶縁基体に、該絶縁基体を貫通する貫通導体および前記絶縁基体の表面に前記貫通導体から延設された接続ランドを具備するコア基板と、該コア基板の表面に積層された複数の絶縁層および該複数の絶縁層間に形成された複数の配線導体層から成る多層配線部とを有し、前記複数の絶縁層のうち、前記接続ランドに接するように前記絶縁基体に積層された絶縁層の厚みが他の絶縁層の厚みより厚いことを特徴とするものである。
【0015】
本発明の多層配線基板によれば、接続ランドとこれに対向する配線導体層との間の絶縁層の厚みが他の絶縁層より大きいことから、接続ランドとこれに対向する配線導体層との間の容量が小さくなるので、接続ランドと配線導体層との電磁結合が小さいものとなり、接続ランド部において特性インピーダンスの不整合が発生することを防止することができる。また、配線導体層には開口が形成されないため、配線導体層の抵抗値およびインダクタンス値の増加を防止することもできる。
【0016】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に基づき詳細に説明する。
【0017】
図1は本発明の多層配線基板の実施の形態の一例を示す断面図である。
【0018】
図1において、1は多層配線基板、2は絶縁基体であり、絶縁基板2には貫通導体3が形成されている。さらに絶縁基体2の表面には貫通導体3から延設された接続ランド4が形成され、コア基板5を構成している。また、貫通導体3の内部には絶縁材料もしくは導電材料6が充填され、コア基板5の表面には複数の絶縁層7および複数の配線導体層8が形成され、一方の面には外部との電気接続のための外部接続用パッド9が形成され、複数のビア導体10にて接続ランド4と電気的に接続されている。また、他方の面には半導体素子接続用パッド11が形成され、複数のビア導体10にて接続ランド4と電気的に接続されている。
【0019】
この例では、多層配線基板1の上面にはマイクロプロセッサやASICなどの半導体素子12が搭載され、錫(Sn)−鉛(Pb)等の半田等から成る導体バンプ13および半導体素子12接続用の半導体素子接続用パッド11を介して多層配線基板1と電気的に接続されている。
【0020】
これらの図において、配線導体層8は接地配線用もしくは電源配線用の広面積パターンで構成されており、接続ランド4は広面積パターンの配線導体層8に対向して形成されている。
【0021】
ここで、接続ランド4は配線導体層8との電磁結合によりその特性インピーダンスが例えば50Ωとなるように設計されていることが望ましい。接続ランド4の特性インピーダンスが貫通導体3やビア導体10の特性インピーダンスと異なる場合、特性インピーダンスの不整合により反射ノイズが発生する原因となる。
【0022】
本発明では、図1における接続ランド4とこれに対向する配線導体層8との間の絶縁層7aの厚みを他の絶縁層7の厚みより厚いものとしている。これにより、接続ランド4とこれに対向する配線導体層8との間の絶縁層7aの容量が小さくなり、接続ランド4と配線導体層8との間の電磁結合を減少することができるため、接続ランド4における特性インピーダンスの不整合を防止することができる。
【0023】
また、接続ランド4とこれに対向する配線導体層8との間の絶縁層7aの厚みのみが他の絶縁層7の厚みより厚いことが重要である。絶縁層7aだけでなく全ての絶縁層の厚みが厚いものであると、信号線である配線導体層8aを挟む絶縁層7の厚みが厚くなるので、特性インピーダンスが50Ωより大きくなり特性インピーダンスの不整合により反射が起きてしまう。
【0024】
絶縁層7aの厚みは、絶縁層7の厚みより10%以上大きいと上述した効果がより顕著になるのでよい。絶縁層7aの厚みと絶縁層7の厚みとの差が10%未満では接続ランド4と配線導体層8との間の電磁結合を減少させる効果が小さい。
【0025】
ここで、従来の多層配線基板について添付図面に基づき詳細に説明する。
【0026】
図2は従来の多層配線基板の一例を示す断面図である。
【0027】
この図において、51は多層配線基板、52は絶縁基体であり、絶縁基板52には貫通導体53が形成されている。さらに絶縁基体52の表面には貫通導体53から延設された接続ランド54が形成され、コア基板55を構成している。また、貫通導体53の内部には絶縁材料もしくは導電材料56が充填され、コア基板55の表面には複数の絶縁層57と複数の配線導体層58が形成され、一方の面には外部との電気接続のための外部接続用パッド59が形成され、複数のビア導体60にて接続ランド54と電気的に接続されている。また、他方の面には半導体素子接続用パッド61が形成され、複数のビア導体60にて接続ランド54と電気的に接続されている。
【0028】
この例では、多層配線基板51の上面にはマイクロプロセッサやASICなどの半導体素子62が搭載され、錫(Sn)−鉛(Pb)等の半田等から成る導体バンプ63および半導体素子62接続用の半導体素子接続用パッド61を介して多層配線基板51と電気的に接続されている。
【0029】
また、配線導体層58は接地配線用もしくは電源配線用の広面積パターンで構成されており、接続ランド54は広面積パターンの配線導体層58に対向して形成されている。
【0030】
従来の多層配線基板51では、接続ランド54とこれに対向する配線導体層58との間の絶縁層57aの厚みは、通常は特に考慮されていないので他の絶縁層57の厚みと同じである。この場合、絶縁層57aの厚みが小さいと、接続ランド54とこれに対向する配線導体層58との間の容量が大きく、接続ランド54と配線導体層58との間の電磁結合により、接続ランド4における特性インピーダンスの不整合が発生してしまう。また、絶縁層57および絶縁層57aの厚みがともに大きいと、信号線である配線層58aが厚みの大きい絶縁層57に挟まれることとなり、特性インピーダンスの不整合により反射が起きてしまう。
【0031】
これらの問題は、特に1GHz以上の高速で動作する半導体素子を搭載した多層配線基板で問題となる。
【0032】
本発明の多層配線基板においては、同様の配線構造をさらに多層に積層して多層配線基板を構成してもよい。
【0033】
また、チップ抵抗,薄膜抵抗,コイルインダクタ,クロスインダクタ,チップコンデンサまたは電解コンデンサ等といったものを取着して多層配線基板を構成してもよい。
【0034】
また、各絶縁層の平面視における形状は、正方形状,長方形状,菱形状,六角形状または八角形状等の形状であってもよい。
【0035】
そして、このような本発明の多層配線基板は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。
【0036】
本発明の多層配線基板において、各絶縁層7は、例えばポリイミド,エポキシ樹脂,フッ素樹脂,ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ムライト質焼結体またはガラスセラミックス焼結体等の無機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料などの電気絶縁材料を使用して形成される。
【0037】
絶縁層7aは、上述したように絶縁層7より10%以上厚みの厚い材料を使用して形成するとよい。例えば絶縁層7がエポキシ樹脂から成る場合であれば、絶縁層7aは同じ材料で厚みを厚くすれば良い。
【0038】
これらの絶縁層7・7aは以下のようにして作製される。例えばエポキシ樹脂から成る場合であれば、一般に酸化アルミニウム質焼結体から成るセラミックスやガラス繊維を織り込んだ布にエポキシ樹脂を含浸させて形成されるガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等の塗布技術により被着させ、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層7と、銅を無電解めっき法や蒸着法等の薄膜形成技術およびフォトリソグラフィ技術を採用することによって形成される薄膜配線導体層8とを交互に積層し、約170℃程度の温度で加熱硬化することによって製作される。この有機樹脂前駆体のスピンコート法もしくはカーテンコート法のプロセスにおいて厚みを変更することにより、他の絶縁層7より厚みを厚くした絶縁層7aを形成することが可能である。また、フィルム型樹脂であれば、使用するフィルムの厚みを変える、もしくは同じフィルムを複数枚以上重ねることにより、厚みを厚くした絶縁層7aを形成することができる。
【0039】
また、例えばガラスセラミック質焼結体から成る場合であれば、まず、例えばホウケイ酸ガラスから成るガラス粉末と酸化ジルコニウムから成るセラミックフィラー粉末とから成る原料粉末に適当な有機バインダ,溶剤等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことによって絶縁層7用ガラスセラミックグリーンシートを得る。ドクターブレード法においては、ブレードの高さを変えることにより絶縁層7の厚みを変えることができ、容易に厚みを厚くした絶縁層7aを得ることができる。そして、各配線導体層8と成る金属ペーストを所定のパターンに印刷塗布して、接続ランド4とこれに対向する配線導体層8との間の絶縁層となる位置に絶縁層7a用ガラスセラミックグリーンシートが位置するように上下に積層し、最後にこの積層体を大気中や窒素雰囲気中、約850〜1100℃の温度で焼成することによって製作される。
【0040】
これらの絶縁層7の厚みとしては、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
【0041】
また、各配線導体層8は、例えばタングステン(W),モリブデン(Mo),モリブデンマンガン(Mo−Mn),銅(Cu),銀(Ag)または銀パラジウム(Ag−Pd)等の金属粉末メタライズ、あるいは銅(Cu),銀(Ag),ニッケル(Ni),クロム(Cr),チタン(Ti),金(Au)またはニオブ(Nb)やそれらの合金等の金属材料の薄膜等により形成すればよい。
【0042】
具体的には例えば金属材料の薄膜で形成する場合は、スパッタリング法,真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。
【0043】
他方、金属粉末メタライズで形成する場合は、金属粉末に適当な有機バインダ,溶剤等を添加混合して得た金属ペーストを絶縁層7と成るセラミックグリーンシートに所定のパターンに印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成することができる。
【0044】
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。
【0045】
【発明の効果】
本発明の多層配線基板は、絶縁基体に、絶縁基体を貫通する貫通導体および絶縁基体の表面に貫通導体から延設された接続ランドを具備するコア基板と、コア基板の表面に積層された複数の絶縁層および複数の配線導体層から成る多層配線部とを有し配線導体層に開口部が形成せずに、前記接続ランドとこれに対向する前記配線導体層との間の絶縁層の厚みを他の絶縁層の厚みより厚くしたことにより、接続ランドと配線導体層との電磁結合が小さいものとなり、接続ランド部において特性インピーダンスの不整合が発生することを防止することができる。
【0046】
以上の結果、本発明によれば、信号用配線導体と信号用貫通導体との接続部における特性インピーダンスの不整合を緩和し、かつ同時スイッチングノイズを低減することができる、高速で動作する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板の実施の形態の一例を示す断面図である。
【図2】従来の多層配線基板の実施の形態の一例を示す断面図である。
【符号の説明】
1:多層配線基板
2:絶縁基体
3:貫通導体
4:接続ランド
5:コア基板
7:絶縁層
7a:接続ランドとこれに対向する配線導体層との間の絶縁層
8:配線導体層
Claims (1)
- 絶縁基体に、該絶縁基体を貫通する貫通導体および前記絶縁基体の表面に前記貫通導体から延設された接続ランドを具備するコア基板と、該コア基板の表面に積層された複数の絶縁層および該複数の絶縁層間に形成された複数の配線導体層から成る多層配線部とを有し、前記複数の絶縁層のうち、前記接続ランドに接するように前記絶縁基体に積層された絶縁層の厚みが他の絶縁層の厚みより厚いことを特徴とする多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050554A JP3990577B2 (ja) | 2002-02-26 | 2002-02-26 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002050554A JP3990577B2 (ja) | 2002-02-26 | 2002-02-26 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249759A JP2003249759A (ja) | 2003-09-05 |
JP3990577B2 true JP3990577B2 (ja) | 2007-10-17 |
Family
ID=28662752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002050554A Expired - Fee Related JP3990577B2 (ja) | 2002-02-26 | 2002-02-26 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3990577B2 (ja) |
-
2002
- 2002-02-26 JP JP2002050554A patent/JP3990577B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249759A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3825324B2 (ja) | 多層配線基板 | |
JP3914731B2 (ja) | 多層配線基板 | |
JP2002223077A (ja) | 多層配線基板 | |
JP3798959B2 (ja) | 多層配線基板 | |
JP2002158448A (ja) | 多層配線基板 | |
JP3990577B2 (ja) | 多層配線基板 | |
JP3860675B2 (ja) | コンデンサ | |
JP4511294B2 (ja) | 配線基板 | |
JP4373752B2 (ja) | 配線基板 | |
JP4349827B2 (ja) | 配線基板 | |
JP3825293B2 (ja) | 多層配線基板 | |
JP2002217545A (ja) | 多層配線基板 | |
JP4557768B2 (ja) | 半導体装置 | |
JP2007200971A (ja) | 多層配線基板 | |
JP4601369B2 (ja) | 配線基板 | |
JP2002222892A (ja) | 多層配線基板 | |
JP3792483B2 (ja) | 多層配線基板 | |
JP2003198140A (ja) | 多層配線基板 | |
JP2003069231A (ja) | 多層配線基板 | |
JP3754863B2 (ja) | 多層配線基板 | |
JP2003204165A (ja) | 多層配線基板 | |
JP2002093940A (ja) | 多層配線基板 | |
JP2003101233A (ja) | 多層配線基板 | |
JP2002093941A (ja) | 多層配線基板 | |
JP2002033582A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070720 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |