JP4557768B2

JP4557768B2 - 半導体装置

Info

Publication number: JP4557768B2
Application number: JP2005096345A
Authority: JP
Inventors: 幸喜川畑
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2005-03-29
Filing date: 2005-03-29
Publication date: 2010-10-06
Anticipated expiration: 2025-03-29
Also published as: JP2006278780A

Description

本発明は、半導体素子を搭載するための配線基板と配線基板を実装するための実装基板とによって構成される半導体装置に関するものである。

従来の半導体装置は、例えば、図３に示すように、配線基板３１の主面に接続用電極３
７ｂが形成され、配線基板３１の内部には信号配線群３３、接地配線層３４ｂ及び電源配線層３４ａのうち少なくとも一方及び信号貫通導体３８、接地貫通導体３９ｃ及び電源貫通導体３９ａのうち少なくとも一方が形成されている。さらに実装基板３１０の、配線基板３１が実装される主面には入出力用信号配線３１１と接地層３１２が形成されている。

半導体素子３５と配線基板３１は半導体素子接続用電極３７ａを介して電気的に接続され、配線基板３１内の信号配線群３３及び信号貫通導体３８を用いて信号の伝送を行なう。信号配線群３３及び信号貫通導体３８は信号の伝送を行なうためにインピーダンスを整合するよう設計されている。また、接地配線層及び／又は電源配線層３４は半導体素子３５の駆動に必要な電荷を供給する機能を有している。

配線基板３１と実装基板３１０の入出力用信号配線３１１は接続用電極３７ｂと導体バンプ３６ｂを介して電気的に接続され、配線基板３１と実装基板３１０との間で信号の伝送を行なっている。入出力用信号配線３１１は信号の伝送を行なうために配線基板３１と同様にインピーダンスを整合するよう設計される。

また、配線基板３１に接続される入出力用信号配線３１１は、図４に示すように、入出力用信号配線３１１と、接地配線層３４ｂ及び電源配線層３４ａのうち少なくとも一方とが、平面透視して重なる部位３１４が存在する。

さらに、入出力用信号配線３１１の周囲には入出力用信号配線３１１を取り囲むように一定の距離を保ち、入出力用信号配線３１１と同一面の接地層３１２ａが形成されている。

そして、接地配線層３４ｂ及び電源配線層３４ａのうち少なくとも一方には、接地配線層３４ｂ及び電源配線層３４ａのうち少なくとも一方と信号貫通導体３８とを絶縁するために導体非形成部３１５が形成されている。

なお、図４において、３２は絶縁基板、３７ｂは接続用電極である。

しかしながら、上述した従来の半導体装置は、例えば、実装基板の入出力用信号配線の一部を、情報通信機器や携帯機器等の、電子機器を構成する電気回路基板に電気的に接続することにより、電子機器の部品として使用されており、機器の小型化に伴う半導体装置の小型化・低背化に対応するために、配線基板３１の薄型化や、配線基板３１を実装基板３１０に実装する際に用いられる導体バンプ３６の小径化が求められている。

このとき、実装基板３１０に形成された入出力用信号配線３１１及び配線基板３１に形成された接地配線層３４ｂが平面透視して重なる部位３１４で、接地配線層３４ｂと入出力用信号配線３１１との間の距離が非常に近くなるため、接地配線層３４ｂと入出力用信号配線３１１が電磁的に結合し、接地配線層３４ｂと入出力用信号配線３１１の間に寄生容量が発生する。この寄生容量により、入出力用信号配線３１１及び接地配線層３４ｂが平面透視して重なる部位３１４で入出力用信号配線３１１のインピーダンスの低下によるインピーダンス不整合に起因する反射損失の増加が引き起こされる。

この反射損失の増大によって伝送特性が劣化し、結果として半導体素子や半導体装置が実装される電子機器の誤動作が引き起こされる。特に最近は、上述の低背化による接地層と入出力用信号配線との距離の接近や、小型化にともなう実装信頼性の低下を補強するためのアンダーフィル（比誘電率の上昇）の注入、信号の高周波化等の要因で、この問題がさらに著しくなってきている。

本発明は、上述の問題点に鑑み案出されたもので、その目的は、半導体装置の小型化・低背化に対応すべく、配線基板を薄型化したり、配線基板−実装基板間の導体バンプを小型化した場合であっても、半導体素子等の誤動作を有効に防止することができる半導体装置を提供することにある。

本発明の半導体装置は、内部に接地配線層及び電源配線層のうち少なくとも一方を有し、主面の外周部に接続用電極が形成されている配線基板と、該配線基板上に搭載された半導体素子と、主面に前記配線基板が実装され、前記主面に、前記接続用電極と電気的に接続される信号配線、及び該信号配線と所定の距離を隔てて同一面に配置された接地層を有した実装基板とを備えてなる半導体装置において、前記信号配線は、平面透視して前記接地配線層及び電源配線層のうち少なくとも一方と重なる部位における線幅が他の部位における線幅に比し狭くなっており、前記接続用電極と対向する領域並びに、前記信号配線と前記接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位に、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部を形成したことを特徴とするものである。

また、本発明の半導体装置は、上記構成において、前記配線基板の内部で、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部外周から、前記信号配線で伝送され
る信号の波長の１／４以下の長さに相当する距離以内の位置に、複数の接地貫通導体を前記非形成部の外周に沿って前記波長の１／４以下の長さに相当するピッチで配列したことを特徴とするものである。

また、本発明の半導体装置は、上記構成において、前記信号配線は、線幅を狭くした部位から、その外方に向かって前記信号配線で伝送される信号の波長の１／４以下に相当する長さ範囲内で、線幅が漸次広くなっていることを特徴とするものである。

また、本発明の半導体装置は、上記構成のいずれかにおいて、前記実装基板の内部で、前記信号配線の中心線から、前記信号配線で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、前記接地層と電気的に接続される複数の接地貫通導体を、前記信号配線を取り囲むようにして前記波長の１／４以下の長さに相当するピッチで配列したことを特徴とするものである。

本発明の半導体装置によれば、内部に接地配線層及び電源配線層のうち少なくとも一方を有し、主面の外周部に接続用電極が形成されている配線基板と、配線基板上に搭載された半導体素子と、主面に配線基板が実装され、主面に接続用電極と電気的に接続される信号配線、及び信号配線と所定の距離を隔てて同一面に配置された接地層を有した実装基板とを備えてなる半導体装置において、信号配線は、平面透視して接地配線層及び電源配線層のうち少なくとも一方と重なる部位における線幅が他の部位における線幅に比し狭くなっており、前記接続用電極と対向する領域並びに、前記信号配線と前記接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位に、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部を形成したことから、信号配線と接地配線層及び電源配線層のうち少なくとも一方が平面透視して重なる部位で信号配線の誘導成分の増加によりインピーダンスの低下を抑制することができる。これにより、信号配線と、接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位でインピーダンスの不整合による反射損失を抑えることができ、小型（特に薄型）で、かつ信号の伝送特性等が良好で半導体素子の動作の信頼性に優れた半導体装置が得られる。また、信号配線と、接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位の領域が小さくなり、信号配線と、接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なることに起因して生じる寄生容量の減少によりインピーダンスの低下によるインピーダンス不整合そのものが抑えられるようになるので、信号配線と接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位においてインピーダンスの不整合による反射損失をより一層抑制することができる。

さらに、本発明の半導体装置によれば、上記構成において、配線基板の内部で、接地配線層及び電源配線層のうち少なくとも一方の非形成部外周から、信号配線で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、複数の接地貫通導体を接地配線層及び電源配線層のうち少なくとも一方の非形成部の外周に沿って伝送される信号の波長の１／４以下の長さに相当するピッチで配列したことにより、信号配線を伝送される信号の波長の１／４以上の長さの信号成分は接地貫通導体にてシールドされるため、配線基板内を伝送する信号の漏洩を抑制することができ、透過損失をより良く抑えることが可能となる。

またさらに、本発明の半導体装置によれば、上記構成において、信号配線の線幅を狭くした部位から、その外方に向かって信号配線で伝送される信号の波長の１／４以下に相当する長さ範囲内で、線幅を漸次広くなすことにより、信号配線の線幅の急激な変化によるインピーダンスの変動と信号の反射損失をより良く抑制することができる。

さらにまた、本発明の半導体装置によれば、上記構成のいずれかにおいて、実装基板の内部で、信号配線の中心線から、信号配線で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、接地層と電気的に接続される複数の接地貫通導体を、信号配線を取り囲むようにして伝送される信号の波長の１／４以下の長さに相当するピッチで配列したことにより、信号配線を伝送される信号の波長の１／４以上の長さの信号成分は接地貫通導体にてシールドされるようになるため、実装基板上を伝送する信号の漏洩を抑制することができ、透過損失をより良く抑えることが可能となる。

以下、本発明を添付図面に基づいて詳細に説明する。図１は本発明の半導体装置の実施の形態の一例を示す断面図、図２は図１の半導体装置における配線基板と実装基板との接続部の周辺部の要部拡大平面透視図である。

この実施の形態の例において、半導体装置は、複数の絶縁層２ａ〜２ｄが形成されて成る絶縁基板２に、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方と接続用電極７ｂとを設けて成る配線基板１と、この配線基板１が実装されている実装基板１０とを備えている。

配線基板１の絶縁基板２を構成する絶縁層２ａ〜２ｄは異なる材料でも同じ材料でも構わないが、生産性や機械的強度などを考慮した場合、基本的に同じ材料で形成したほうが良い。

絶縁層２ｃ上には信号配線群３が形成され、絶縁層２ｂ，２ｄ上には信号配線群３に対向させて広面積の接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方が形成されており、信号配線群３はストリップ線路構造を有している。接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方は、配線基板１の仕様に応じて入れ換えて配置されても良い。

また、信号配線群３の各信号配線の配線幅及び信号配線群３と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方との間に介在する絶縁層２ｂ，２ｃの厚みを設定することにより、信号配線群３の特性インピーダンスを任意の値に設定することができるため、良好な伝送特性を有する信号配線群３を形成することが可能となる。信号配線群３の特性インピーダンスは、例えば、５０Ωに設定される。

信号配線群３の構造は、信号配線群３に対向して接地配線層及び電源配線層のうち少なくとも一方を形成して成るマイクロストリップ線路構造の他に、信号配線群３の上下に接地配線層及び電源配線層のうち少なくとも一方を形成して成るストリップ線路構造、また信号配線群３に隣接して所定間隔をもって同一面接地配線層及び電源配線層のうち少なくとも一方を形成して成るコプレーナ線路構造であってもよい。

図１に示す実施の形態の例では、配線基板１の上面には高速で動作するＩＣ，ＬＳＩ等の半導体集積回路素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子等の半導体素子５や電子部品が搭載され、錫−鉛（Ｓｎ−Ｐｂ）合金等の半田や金（Ａｕ）等から成る導体バンプ６及び半導体素子５を接続するための半導体素子接続用電極７ａを介して配線基板１に電気的に接続されている。また、配線基板１の下面には、半導体素子５に信号の入出力及び電荷の供給を行なうための接続用電極７ｂが形成されている。

また、信号配線群３は、外部と信号の入出力を行なうために信号貫通導体８を介して半導体素子接続用電極７ａに電気的に接続されており、半導体素子接続用電極７ａは、錫−鉛（Ｓｎ−Ｐｂ）合金等の半田や金（Ａｕ）等から成る導体バンプ６を介して半導体素子５の電極に電気的に接続されている。

さらに、配線基板１は錫−鉛（Ｓｎ−Ｐｂ）合金等から成る導体バンプ６ｂを介して実装基板１０と接続されており、実装基板１０上に形成される信号配線１１（入出力用の信号配線、以下、入出力用信号配線ともいう）を介して配線基板１と実装基板１０間の信号の伝送を行なっている。

また、実装基板１０の絶縁基板２を構成する絶縁層２ｅ,２ｆは異なる材料でも同じ材料でも構わないが、生産性や機械的強度などを考慮した場合、同じ比誘電率を有する絶縁材料で形成したほうが好ましい。

入出力用信号配線１１は、配線基板１とこの配線基板１が実装されている実装基板１０とを備えた半導体装置と、この半導体装置が実装される電子機器との間で伝送される高周波信号等の信号を伝送する機能を有している。

また、実装基板１０の表面のうち、入出力用信号配線１１が配置されているのと同一面には、入出力用信号配線１１と所定の距離を隔てて接地層１２が配置されている。

入出力用信号配線１１は、同一面の接地層１２と合わせて、いわゆるコプレーナ型の伝送線路を形成している。

入出力用信号配線１１の構造は、入出力用信号配線１１に対向して接地層を形成して成るマイクロストリップ線路構造の他に、入出力用信号配線１１の上下に接地層または電源層を形成して成るストリップ線路構造、また入出力用信号配線１１に隣接して所定間隔をもって同一面接地層を形成して成るコプレーナ線路構造であってもよい。

また、配線基板１にチップ抵抗，薄膜抵抗，コイルインダクタ，クロスインダクタ，チップコンデンサまたは電解コンデンサ等を搭載して、電子回路モジュール等を構成してもよい。

他方、各絶縁層２ａ〜２ｆの平面視形状は、正方形状や長方形状の他に、菱形状，六角形状または八角形状等の形状であってもよい。また、配線基板１側の絶縁層２ａ〜２ｄと、実装基板１０側の絶縁層２ｅ，２ｆとが、異なる形状、寸法であってもよい。

そして、このような半導体装置に用いられる配線基板１は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。

次に、本発明の半導体装置における配線基板１と実装基板１０との接続部周辺の構造について図２を用いて詳細に説明する。図２は、図１の要部を拡大して示す平面透視図であり、図１と同じ構成要素に同じ符号を付し、重複する説明を省略する。

同図に示す半導体装置において、入出力用信号配線１１は、平面透視して接地配線層及び４ｂと重なる部位１４で入出力用信号配線１１の線幅が他の部位における線幅よりも狭く形成されている。

この場合、入出力用信号配線１１は、平面透視して接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方と重なる部位で、線幅が他の部位における線幅に比し狭くなってい
ることから、入出力用信号配線１１と、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位で入出力用信号配線１１の誘導成分の増加によりインピーダンスの低下を抑制することができる。これにより、入出力用信号配線１１と、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位で入出力用信号配線１１の線路構造の変化によるインピーダンスの不整合による反射損失を抑えることが可能となる。入出力用信号配線１１と接地配線層４ｂとが平面透視して重なる部位における入出力用信号配線１１の線幅は、入出力用信号配線１１及び配線基板１の接地配線層４ｂ、絶縁層２ｄ、実装基板１０の接地層１２ｂ、入出力用信号配線１１と同一層の接地層１２ａ、絶縁層２ｅで形成される伝送線路のインピーダンスが５０オームとなるように入出力用信号配線１１の線幅を狭く設定すればよい。

かくして、小型、且つ薄型で、かつ信号の伝送特性が良好な高信頼性の半導体装置が得られる。

また、上述した半導体装置においては、接続用電極７を配線基板１の主面の外周部に設けるとともに、接続用電極７と対向する領域並びに、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位に、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方の非形成部１５を形成する。

この場合、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位の面積が小さくなり、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なることに起因して生じる寄生容量の減少によりインピーダンスの低下によるインピーダンス不整合そのものが抑えられることとなるので、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位でインピーダンスの不整合による反射損失をより良く抑えることが可能となる。

また、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方においては、平面透視して接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方と重なる部位１４において接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方の非形成部１５が形成されており、非形成部１５の外周から、入出力用信号配線１１で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、複数の接地貫通導体９ｃを非形成部１５の外周に沿って入出力用信号配線１１で伝送される信号の波長の１／４以下の長さに相当するピッチで形成していることが好ましい。

この場合、入出力用信号配線１１で伝送される信号の波長の１／４以上の長さの信号成分は接地貫通導体９ｃにてシールドされるため、配線基板１内を伝送する信号の漏洩を抑制することができ、透過損失をより良く抑えることが可能となる。

さらに、入出力用信号配線１１は、平面透視して接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方と重なる部位１４（線幅を狭くした部位）から、その外方に向かって入出力用信号配線１１で伝送される信号の波長の１／４以下に相当する長さ範囲内に、線幅が漸次広くなっている部位１３を形成しておくことが好ましい。

この場合、入出力用信号配線１１の線幅の急激な変化によるインピーダンスの変動と信号の反射損失をより良く抑制することが可能となる。

また、実装基板１０上に入出力用信号配線１１を取り囲むように接地層１２を形成し、入出力用信号配線１１の中心線から、入出力用信号配線１１を伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、接地層と電気的に接続される複数の接地貫通導体９ｂを、入出力用信号配線１１を取り囲むようにして入出力用信号配線１１を伝送される信号の波長の１／４以下の長さに相当するピッチで形成しておくことが好ましい。

この場合、入出力用信号配線１１で伝送される信号の波長の１／４以上の長さの信号成分は接地貫通導体９ｂにてシールドされるため、実装基板１０上を伝送する信号の漏洩を抑制することができ、透過損失をより良く抑えることが可能となる。

次に、上述した半導体装置について、各部位を形成する材料や製造方法の例を説明する。

上述した本実施の形態の半導体装置に用いられる配線基板１及び実装基板１０において、絶縁層２ａ〜２ｆは例えばセラミックグリーンシート積層法によって形成される。この場合、絶縁層２ａ〜２ｆは、酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ムライト質焼結体またはガラスセラミックス等の無機絶縁材料から成る。また、絶縁層２ａ〜２ｆは、ポリイミド，エポキシ樹脂，フッ素樹脂，ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料、あるいはセラミック粉末等の無機絶縁物粉末をエポキシ樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気的な絶縁材料から成っていてもよい。

これらの絶縁層２ａ〜２ｆは、配線基板１側の絶縁層２ａ〜２ｄと、実装基板１０側の絶縁層２ｅ，２ｆとが酸化アルミニウム質焼結体から成る場合、まず、酸化アルミニウム，酸化珪素，酸化カルシウムまたは酸化マグネシウム等の原料粉末に適当な有機バインダや溶剤等を添加混合して泥漿状となし、これをドクターブレード法等を採用してシート状となすことによってセラミックグリーンシートを得る。そして、セラミックグリーンシートに信号配線群３及び各導体層となる金属ペーストを所定のパターンに印刷塗布して、これらを上下に積層し、最後に配線基板１側の絶縁層２ａ〜２ｄから成る積層体と実装基板１０側の絶縁層２ｅ，２ｆから成る積層体とをそれぞれ個別に還元雰囲気中で約１５００℃の温度で焼成することによって製作される。

また、配線基板１側の絶縁層２ａ〜２ｄと、実装基板１０側の絶縁層２ｅ，２ｆとがエポキシ樹脂から成る場合、まず酸化アルミニウム質焼結体から成るセラミックスを混合した熱硬化性のエポキシ樹脂、あるいはガラス繊維を織り込んだガラス布基材にエポキシ樹脂を含浸させて成るガラスエポキシ樹脂等から成る絶縁層の上面に、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により被着させ、これを熱硬化処理することによって絶縁層を形成する。この絶縁層と、銅層を無電解めっき法や蒸着法等の薄膜形成技術及びフォトリソグラフィ技術を採用することによって形成して成る薄膜配線導体層とを交互に積層し、配線基板１側の絶縁層２ａ〜２ｄから成る積層体と実装基板１０側の絶縁層２ｅ，２ｆから成る積層体とをそれぞれ個別に約１７０℃程度の温度で加熱硬化することによって製作される。

これらの絶縁層２ａ〜２ｆの厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように設定される。

なお、配線基板１側の絶縁層２ａ〜２ｄと、実装基板１０側の絶縁層２ｅ，２ｆとは、異なる材料で形成されていてもよい。

また、信号配線群３、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方、及び接地層１２は、例えばタングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ），銅（Ｃｕ），銀（Ａｇ）または銀−パラジウム（Ａｇ−Ｐｄ）等の金属粉末メタライズ、あるいは銅（Ｃｕ），銀（Ａｇ），ニッケル（Ｎｉ），クロム（Ｃｒ），チタン（Ｔｉ），金（Ａｕ）またはニオブ（Ｎｂ）やそれらの合金等の金属材料の薄膜、メタライズ等により形成される。

具体的には、信号配線群３、接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方をＷの金属粉末メタライズで形成する場合、Ｗ粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを、配線基板１側の絶縁層２ａ〜２ｄと成るセラミックグリーンシートに所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって形成される。

また、入出力用信号配線１１及び接地層１２を銅メタライズで形成する場合、絶縁層２ｅ，２ｆとなる樹脂層に銅箔を貼り付け、金属メタライズを形成した後、フォトリソグラフィ法により入出力用信号配線１１等の所定の配線パターンにエッチング加工することにより形成される。さらに、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位１４の線幅は、フォトリソグラフィ法に用いるマスク製版の入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位の線幅を細くすることによって形成される。

また、入出力用信号配線１１や接地層１２を金属薄膜で形成する場合、例えばスパッタリング法，真空蒸着法またはメッキ法により、絶縁層２ｅ，２ｆとなる樹脂層に金属薄膜を形成した後、フォトリソグラフィ法により入出力用信号配線１１等の所定の配線パターンにエッチング加工することにより形成される。

なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、信号配線群３は配線基板１の主面に形成されていてもよい。また、配線基板１と実装基板１０の接続部にアンダーフィル等が注入されていてもよい。

図１に示す構成を有した本発明の半導体装置にかかる配線基板１を以下のようにして作製した。従来周知のセラミック配線基板の製造方法を用いて、酸化アルミニウム質焼結体からなる各厚みが０．２ｍｍの絶縁層２ａ〜２ｄからなる絶縁基板２に、Ｃｕ金属粉末メタライズからなる信号配線群３、内層接地配線層４ｂ、信号貫通導体８及び接地貫通導体９ｃを形成した。信号配線群３は線幅７５μｍ、内層接地配線層４ｂは導体厚み１０μｍ、信号貫通導体８及び接地貫通導体９ｃは直径７５μｍで形成した。また、接続用電極７ｂは直径０．５ｍｍで０．８ｍｍの間隔で形成し、導体バンプ６ｂは直径０．３ｍｍの半田ボールを用いた。また、配線基板１と実装基板１０の接続部には実装信頼性を向上させるために誘電率３．８のアンダーフィルを注入した。

次に、図１に示す構成を有した本発明の半導体装置にかかる実装基板１０を以下のようにして作製した。従来周知の有機絶縁体からなる実装基板の製造方法を用いて、各絶縁層２ｅ，２ｆの厚みが０．２ｍｍで、Ｃｕからなる入出力用信号配線１１、接地層１２及び接地貫通導体９ｂを有する実装基板を作成した。ここで入出力用信号配線１１は線幅４００μｍ、導体厚み３５μｍで形成し、接地貫通導体９ｂは直径２００μｍで形成し、入出力用信号配線１１及び接地配線層４ｂが平面透視して重なる部位の長さを４５０μｍで形成した。

そして、この場合、図２に示すように、入出力用信号配線１１及び接地配線層４ｂとが平面透視して重なる部位１４で入出力用信号配線１１の線幅を２５０μｍで形成した。

また、入出力用信号配線１１と接地配線層４ｂとが平面透視して重なる部位１４で配線基板１の入出力用信号配線１１と対向する接地配線層４ｂに導体非形成部を幅５５０μｍ、長さ４５０μｍで形成した。

さらに、配線基板１の内層接地配線層４ｂに形成した導体非形成部１５の中心から３２５μｍの距離に直径７５μｍの接地貫通導体９ｃを３００μｍの間隔で形成した。

またさらに、入出力用信号配線１１が狭くなっている部分から５０μｍの長さで配線幅が漸次広くなるように入出力用信号配線１１を形成した。

さらにまた、実装基板上の接地層１２に入出力用信号配線１１の中心から５００μｍの距離に５００μｍ間隔で接地貫通導体９ｂを形成した。

上記構成の半導体装置について、３０ＧＨｚの高周波信号を入出力用信号配線群３に入力したところ、配線基板１と実装基板１０との接続部における伝送線路の不連続性を小さくすることができ、高周波信号の反射損失を抑えることが可能となった。すなわち、配線基板１と実装基板１０との接続部における高周波信号の反射損失は−１７．６ｄＢ程度となり、きわめて小さい値であった。

また、比較例１として、入出力用信号配線１１と接地配線層４ｂ及び電源配線層４ａのうち少なくとも一方とが平面透視して重なる部位１４で、入出力用信号配線１１の線幅を４００μｍで形成した配線基板１においては、配線基板１と実装基板１０との接続部における高周波信号の反射レベルは−１２．２ｄＢ程度と大きくなった。

本発明の半導体装置の実施の形態の一例を示す断面図である。本発明の半導体装置の実施の形態の一例を示す要部拡大平面透視図である。従来の半導体装置の実施の形態の一例を示す断面図である。従来の半導体装置の実施の形態の一例を示す部分拡大平面透視図である。

符号の説明

１・・・配線基板
２・・・絶縁基板
２ａ〜２ｄ・・・配線基板の絶縁層
２ｅ，２ｆ・・・実装基板の絶縁層
３・・・信号配線群
４ａ・・・電源配線層
４ｂ・・・接地配線層
５・・・半導体素子
６・・・導体バンプ
７・・・接続用電極
７ａ・・・半導体素子接続用電極
８・・・信号貫通導体
９ａ・・・配線基板の電源貫通導体
９ｂ・・・実装基板の接地貫通導体
９ｃ・・・配線基板の接地貫通導体
１０・・・実装基板
１１・・・入出力用信号配線
１２・・・接地層
１２ａ・・・入出力用信号配線と同一面の接地層
１３・・・入出力用信号配線の線幅が漸次広くなっている部位
１４・・・入出力用信号配線と接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位
１５・・・接地配線層及び電源配線層のうち少なくとも一方の非形成部

Claims

内部に接地配線層及び電源配線層のうち少なくとも一方を有し、主面の外周部に接続用電極が形成されている配線基板と、該配線基板上に搭載された半導体素子と、主面に前記配線基板が実装され、前記主面に、前記接続用電極と電気的に接続される信号配線、及び該信号配線と所定の距離を隔てて同一面に配置された接地層を有した実装基板とを備えてなる半導体装置において、
前記信号配線は、平面透視して前記接地配線層及び電源配線層のうち少なくとも一方と重なる部位における線幅が他の部位における線幅に比し狭くなっており、
前記接続用電極と対向する領域並びに、前記信号配線と前記接地配線層及び電源配線層のうち少なくとも一方とが平面透視して重なる部位に、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部を形成したことを特徴とする半導体装置。
前記配線基板の内部で、前記接地配線層及び電源配線層のうち少なくとも一方の非形成部外周から、前記信号配線で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、複数の接地貫通導体を前記非形成部の外周に沿って前記波長の１／４以下の長さに相当するピッチで配列したことを特徴とする請求項１に記載の半導体装置。
前記信号配線は、線幅を狭くした部位から、その外方に向かって前記信号配線で伝送される信号の波長の１／４以下に相当する長さ範囲内で、線幅が漸次広くなっていることを特徴とする請求項１に記載の半導体装置。
前記実装基板の内部で、前記信号配線の中心線から、前記信号配線で伝送される信号の波長の１／４以下の長さに相当する距離以内の位置に、前記接地層と電気的に接続される複数の接地貫通導体を、前記信号配線を取り囲むようにして前記波長の１／４以下の長さに相当するピッチで配列したことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。