JP5900616B2 - 複合モジュール - Google Patents

複合モジュール Download PDF

Info

Publication number
JP5900616B2
JP5900616B2 JP2014518370A JP2014518370A JP5900616B2 JP 5900616 B2 JP5900616 B2 JP 5900616B2 JP 2014518370 A JP2014518370 A JP 2014518370A JP 2014518370 A JP2014518370 A JP 2014518370A JP 5900616 B2 JP5900616 B2 JP 5900616B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
ground electrode
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014518370A
Other languages
English (en)
Other versions
JPWO2013179875A1 (ja
Inventor
宏通 北嶋
宏通 北嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014518370A priority Critical patent/JP5900616B2/ja
Publication of JPWO2013179875A1 publication Critical patent/JPWO2013179875A1/ja
Application granted granted Critical
Publication of JP5900616B2 publication Critical patent/JP5900616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10053—Switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、主面および内部に配線電極が形成された配線基板を備える複合モジュールに関する。
近年、携帯電話の小型化・薄型化に伴い、これに搭載される複合モジュールの小型・低背化が要求されている。そのため、複合モジュールが備える配線基板を小型化・薄型化すると共に、当該配線基板にインダクタ、キャパシタなどを構成する配線電極やグランド電極などをそれぞれ近接して配置して各種の回路を構成することにより、複合モジュールの小型・低背化を実現している。ところが、このように各電極が近接配置されると、例えば、インダクタ素子を構成する配線電極とグランド電極との間で不要な浮遊容量などが生じることにより、インダクタ素子の周波数特性が劣化したり、配線電極とグランド電極との間で決定される配線電極の特性インピーダンスにおいて、所定の値が得られないという問題が生じる。
そこで、従来では、図５に示すように、配線基板２０１の内部に形成されるグランド電極２０２において、平面視でインダクタ素子２０３と重なる部分に切欠２０４を設けた高周波モジュール２００が提案されている（特許文献１参照）。このようにすることで、グランド電極２０２とインダクタ素子２０３との間で発生する浮遊容量を低減できるため、インダクタ素子２０３の周波数特性が劣化するのを防止することができる。
特開２００６−３３２１１号（段落００５９〜００６３、図７等参照）
しかしながら、従来のように、グランド電極２０２に切欠２０４を設けると、インダクタ素子２０３をシールドするグランド電極２０２がなくなるため、例えば、この高周波モジュール２００をマザー基板に搭載したときに、マザー基板に形成された他の素子やモジュールから漏洩した信号がインダクタ素子２０３に干渉し、高周波モジュール２００の周波数特性などが劣化するおそれがある。
また、グランド電極２０２のインダクタ素子２０３に対応する部分に切欠２０４を設けるためにグランド電極２０２を大きく削っているため、グランド電極２０２の面積が小さくなり、配線基板２０１に実装される電子部品とグランド電極２０２とを接続する配線に寄生するインダクタンスが増加する。
本発明は、上記した課題に鑑みてなされたものであり、複合モジュールにおいて、マザー基板などの外部部品から漏洩する信号が配線基板の内部に形成されたインダクタやキャパシタなどに干渉することを防止できるようにすること、および、上記した漏洩信号の干渉を防止しつつ、配線基板の内部に形成された回路を構成する配線電極のインピーダンスを調整するとともに配線電極とグランド電極との間で生じる浮遊容量を低減できるようにすることを目的とする。
上記した目的を達成するために、本発明の複合モジュールは、配線基板の一方主面に形成された外部接続用の外部グランド電極と、前記配線基板の内部に形成された配線電極と、前記配線基板の内部であって、前記配線電極と前記外部グランド電極との間に形成された第１グランド電極と、前記配線電極と前記配線基板の他方主面との間に設けられた第２グランド電極とを備え、前記第１グランド電極において、前記配線電極および前記外部グランド電極と平面視で重なる領域の少なくとも一部に、第１切欠部が形成され、前記第２グランド電極において、前記配線電極と平面視で重なる領域の少なくとも一部に、第２切欠部が形成され、前記配線電極は、前記第１グランド電極および前記外部グランド電極のうち少なくとも一方と平面視で重なっており、前記第１切欠部および前記第２切欠部のうち、前記第１グランド電極および前記第２グランド電極と前記配線電極との距離が近い方に形成された一方の切欠部の平面視での面積を、遠い方に形成された他方の切欠部の平面視での面積よりも大きくすることを特徴としている。
このように、配線電極は、配線基板の一方主面側において、外部グランド電極と第１グランド電極とによりシールドされるため、例えば、配線基板の一方主面側とマザー基板とを接続させる場合に、マザー基板に形成、または、搭載された他の素子やモジュールなどから漏洩した信号が配線電極に干渉するのを防止することができる。
また、前記第１グランド電極は前記配線電極と異なる面に設けられ、前記第１グランド電極において、前記配線電極および前記外部グランド電極と平面視で重なる領域の少なくとも一部に、第１切欠部が形成されている。この場合、第１切欠部は外部グランド電極と平面視で重なっているため、配線電極における配線基板の一方主面側のシールド性を確保できる。また、当該切欠部を形成することにより、平面視で第１グランド電極の電極形成部と配線電極とが重なる面積を減らすことができるため、両電極間で生じる浮遊容量を低減することができる。さらに、第１切欠部の平面視での面積を調整することにより、配線電極のインピーダンス調整を行うこともできる。
また、前記配線電極と前記配線基板の他方主面との間に設けられた第２グランド電極を備え、前記第２グランド電極において、前記配線電極と平面視で重なる領域の少なくとも一部に、第２切欠部が形成されている。この場合、第１および第２切欠部の両方でインピーダンス調整ができるため、調整自由度を大きくできるとともに、その調整範囲を広げることができる。また、第１切欠部および前記第２切欠部のうち、第１グランド電極および第２グランド電極と配線電極との距離が近い方に形成された一方の切欠部の平面視での面積を、遠い方に形成された他方の切欠部の平面視での面積よりも大きくすることで、配線電極との距離が近い方に形成された一方の切欠部の平面視での面積を他方の切欠部の平面視での面積よりも大きくする場合と比較して、浮遊容量を抑制することができるため、効率よく浮遊容量を抑制することができる。
また、前記第２切欠部が、前記第１切欠部と平面視で重ならないように配置されていていてもよい。この場合、例えば、配線基板の他方主面側から第２切欠部を通過する不要な漏洩信号が第１グランド電極で遮断されるため、第２切欠部を設けることにより生じるシールド効果の低減を抑制することができる。
本発明によれば、配線基板の内部に形成された配線電極が第１グランド電極および外部グランド電極のうち少なくとも一方と平面視で重なっており、第１グランド電極において、配線電極および外部グランド電極と平面視で重なる領域の少なくとも一部に第１切欠部が形成されているため、配線電極の配線基板の一方主面側のシールド性を確保しつつ、第１切欠部により、配線電極と第１グランド電極との間に生じる浮遊容量の低減ならびに配線電極のインピーダンス調整を行うことができる。
本発明の第１実施形態にかかる複合モジュールの断面図である。 図１の配線基板の内部構造図である。 図１の配線基板の内部構造図である。 本発明の第２実施形態にかかる複合モジュールの配線基板の内部構造図である。 従来の複合モジュールの配線基板の内部構造図である。
本発明の一実施形態にかかる複合モジュールについて、図１ないし図３を参照して説明する。なお、図１は本発明の第１実施形態にかかる複合モジュールの断面図、図２および図３は図１の配線基板の内部構造図であり、配線電極、第１および第２グランド電極、外部グランド電極などが形成された各層の平面図を示す。
この実施形態にかかる複合モジュール１は、複数の周波数帯域の信号の送受信が可能な携帯電話などに搭載されるマルチバンド対応のスイッチモジュールであり、図１に示すように、表裏面や内部に電極や層間接続用のビア導体が形成された配線基板２と、配線基板２の表面に実装されたスイッチＩＣ３と、配線基板２に形成されたインピーダンス整合回路などのキャパシタやインダクタを構成するチップ部品４とを備え、共通アンテナから受信した複数の周波数帯域の信号を、スイッチＩＣ３により切換接続して各周波数帯域それぞれに対応する信号経路に供給したり、マザー基板から入力された送信信号を各周波数帯域毎に共通アンテナに供給する機能を有する。
配線基板２は、ガラスエポキシ樹脂多層基板や低温同時焼成セラミック（ＬＴＣＣ）多層基板などからなり、例えば、配線基板２がＬＴＣＣ多層基板である場合は、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたセラミックグリーンシートを形成し、このセラミックグリーンシートの所定位置に、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導体ペーストが充填されて、層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の電極パターンが形成される。その後、各セラミックグリーンシートを積層、圧着することによりセラミック積層体を形成して、約１０００℃前後の低い温度で焼成する、所謂、低温焼成して製造される。
配線基板２の一方主面および内部には、図１に示すように、外部接続用の外部グランド電極５、インダクタ素子を形成する配線電極６、外部グランド電極５と配線電極６との間に形成された第１グランド電極７、配線電極６と配線基板２の他方主面との間に形成された第２グランド電極８、配線基板に形成された信号伝送路用の配線パターン１１などが形成される。
この場合、図２（ａ）に示すように、配線基板２の各層のうち、最下層に位置する層２ａの裏面（配線基板２の一方主面）には、その周縁部分において、マザー基板と複合モジュール１との間で信号の入出力を行うための複数の実装電極９が形成されるとともに、各実装電極９に囲まれた領域内の３箇所にマザー基板のグランド電極と接続される外部接続用の外部グランド電極５が形成される。なお、各実装電極９の例として、ＲＦ信号の入出力用の電極、スイッチＩＣ３への制御信号入力用の電極、スイッチＩＣ３への電源供給用の電極、外部アンテナとの接続用の電極などが挙げられる。
また、最下層２ａの上層に位置する層２ｂには、図２（ｂ）に示すように、接地用の第１グランド電極７が形成され、当該第１グランド電極７には、インダクタ素子を形成する配線電極６と第１グランド電極７との間で生じる浮遊容量の低減ならびに配線電極６のインピーダンス調整を行うための第１切欠部１０が形成される。なお、第１切欠部１０は、第１グランド電極７が形成されていない部分であり、層２ｂを構成する材料が露出している。
また、層２ｂの上層に位置する層２ｃには、図２（ｃ）に示すように、複合モジュール１の回路の一部を成すインダクタ素子を形成する配線電極６と信号伝送路用の配線パターン１１などが形成される。
また、層２ｃの上層に位置する層２ｄには、図２（ｄ）に示すように、接地用の第２グランド電極８が形成され、当該第２グランド電極８には、配線電極６と第２グランド電極８との間で生じる浮遊容量の低減および配線電極６のインピーダンス調整を行うための第２切欠部１０ａが形成される。この第２切欠部１０ａも第１切欠部１０と同様に、層２ｄを構成する材料が露出している部分である。なお、外部グランド電極５、第１グランド電極７、第２グランド電極８それぞれは、配線基板２の各層に形成されたビア導体（図示せず）を介して接続される。
また、配線基板２の他方主面（図示せず）には、スイッチＩＣ３およびチップ部品４との接続用の実装電極などが形成され、スイッチＩＣ３およびチップ部品４と当該実装電極とが半田を介して接続されることにより、配線基板２の他方主面上にスイッチＩＣ３およびチップ部品４が実装される。
次に、配線電極６と、外部グランド電極５、第１グランド電極の第１切欠部１０、第２グランド電極８の第２切欠部１０ａそれぞれとの配置関係について、図３を参照して説明する。なお、図３は、図２（ｃ）の層２ｃを基準にして図２（ａ）、（ｂ）および（ｄ）に示した各層２ａ，２ｂ，２ｄを重ね合わせたときの各電極の平面視における配置図であり、層の一部（図２の各層における紙面左側）を示している。また、層２ｃに形成される配線電極６を実線で示し、他の層２ａ，２ｂ，２ｄに形成される各電極や各切欠部を破線で示している。さらに、外部グランド電極５、第１グランド電極７、第１グランド電極７に形成される第１切欠部１０、第２グランド電極８に形成される第２切欠部１０ａのみを示し、他の部分は図示省略している。
配線電極６は、図３に示すように、外部グランド電極５および第１グランド電極７のうち少なくとも一方と平面視で重なっている。また、第１切欠部１０は、第１グランド電極７において、配線電極６および外部グランド電極５と平面視で重なる領域に形成される。なお、第１切欠部１０は、第１グランド電極７において、配線電極６および外部グランド電極５と平面視で重なる領域の少なくとも一部に形成すればよい。このとき、第１切欠部１０が平面視で配線電極６と重なる領域の面積を調整することで、配線電極６と第１グランド電極７との間で生じる浮遊容量を調整することができるため、第１切欠部１０を配線電極６のインピーダンス調整に利用することができる。
また、図３に示すように、第２切欠部１０ａは、第２グランド電極８において、配線電極６と平面視で重なる領域の一部に形成される。このとき、第１切欠部１０と第２切欠部１０ａとは平面視で一部が重なるように配置される。なお、第２切欠部１０ａが第１切欠部１０と平面視で重ならないように第２切欠部１０ａを配置する構成であってもかまわない。第２切欠部１０ａを第１切欠部１０と平面視で重ならないように配置すると、配線基板２の他方主面側から第２切欠部１０ａを通過する不要な漏洩信号が第１グランド電極７で遮断されるため、第２切欠部１０ａを設けたことにより生じるシールド効果の低減を抑制することができる。
なお、配線電極６のシールド性を確保しつつ、第１および第２グランド電極７，８と配線電極６との間で生じる浮遊容量を抑制したい場合は、第１切欠部１０および第２切欠部１０ａのうち、第１グランド電極７および第２グランド電極８と配線電極６との距離が近い方に形成された一方の切欠部の平面視での面積（両切欠部１０，１０ａそれぞれが平面視で配線電極６と重なる部分）を、遠い方に形成された他方の切欠部の平面視での面積よりも大きくすればよい。このように配線電極６との距離が近い方に形成された切欠部の平面視での面積を大きくすることで、配線電極との距離が遠い方に形成された一方の切欠部の平面視での面積を他方の切欠部の平面視での面積よりも大きくする場合と比較して、浮遊容量を抑制することができるため、効率よく浮遊容量を抑制することができる。
したがって、上記した実施形態によれば、配線電極６が、配線基板２の一方主面側において、外部グランド電極５と第１グランド電極７とによりシールドされるため、例えば、配線基板２の一方主面側とマザー基板とを接続させる場合に、マザー基板に形成、または、搭載された他の素子やモジュールなどから漏洩した信号が配線電極６に干渉することを防止でき、これにより、複合モジュール１の高周波特性が劣化するのを防止することができる。
また、第１グランド電極７に形成された第１切欠部１０により、平面視で第１グランド電極７の電極形成部と配線電極６とが重なる面積を減らすことができるため、両電極６，７間で生じる浮遊容量を低減することができる。また、第１切欠部１０は、平面視で外部グランド電極５と重なっているため、マザー基板側から漏洩した不要な信号が配線電極６に干渉することがなく、第１切欠部１０を第１グランド電極７に形成することにより複合モジュール１の高周波特性が劣化するのを防止することができる。
また、第２グランド電極８において、配線電極６と平面視で重なる領域の一部に、第２切欠部１０ａを形成するため、第２切欠部１０ａの平面視での面積を調整することにより、第２切欠部１０ａでも配線電極６のインピーダンス調整を行うことができる。そのため、配線電極６のインピーダンス調整の自由度が向上するとともに、その調整範囲を広げることができる。
また、両切欠部１０，１０ａそれぞれは、第１および第２グランド電極７，８と配線電極６とが平面視で重なる領域にのみ形成されるため、従来のような、インダクタ素子に対応する部分に平面視での面積が大きな切欠部を設ける構成と比較して、両切欠部１０，１０ａの平面視での面積を小さくすることができる。そのため、従来よりも各グランド電極７，８の電極形成部の平面視での面積が大きくなり、これにより、配線基板２に実装されるスイッチＩＣ３やチップ部品４と各グランド電極７，８とを接続する配線に寄生するインダクタンスの増加を抑制することができる。
さらに、各切欠部１０，１０ａを形成した層２ｂ，２ｄおよび配線電極６を形成した層２ｃの厚みを変更することにより、配線電極６と第１および第２ブランド電極７，８との間隔を変えることができるため、インピーダンスの調整範囲をさらに広くすることもできる。
（第２実施形態）
本発明の第２実施形態にかかる複合モジュール１ａについて、図４を参照して説明する。なお、図４は、複合モジュール１ａの配線基板１２の内部構造図であり、配線基板１２の外部グランド電極５、第１グランド電極７、配線電極６などが形成された各層の平面図である。
この実施形態にかかる複合モジュール１ａが、図１および図２を参照して説明した第１実施形態の複合モジュール１と異なるところは、図４（ｂ）および（ｃ）に示すように、複合モジュール１ａの配線基板１２の内部に形成される第１グランド電極７と配線電極６の一部６ａとが同一面（同一層１２ｂ）に形成され、第１グランド電極７および配線電極６の一部６ａが形成される層１２ｂとは異なる他の層１２ｃに配線電極６の残りの部分６ｂが形成されている点である。その他の構成は、第１実施形態の複合モジュール１と同じであるため、同一符号を付すことにより説明を省略する。
この場合、配線基板１２の各層のうち、最下層に位置する層１２ａ（配線基板１２の一方主面）には、図４（ａ）に示すように、第１実施形態で説明した配線基板２の層２ａと同様、周縁部分において、マザー基板と複合モジュール１ａとの間で信号の入出力を行うための複数の実装電極９が形成されるとともに、各実装電極９に囲まれた領域内の３箇所にマザー基板のグランド電極と接続される外部接続用の外部グランド電極５が形成される。
また、最下層１２ａの上層に位置する層１２ｂには、図４（ｂ）に示すように、接地用の第１グランド電極７が形成されるとともに、当該第１グランド電極７において、外部グランド電極５と平面視で重なる領域の一部に第３切欠部１０ｂが形成される。そして、第３切欠部１０ｂにインダクタ素子を形成する配線電極６の一部６ａが形成される。
また、層１２ｂの上層に位置する層１２ｃには、図４（ｃ）に示すように、配線電極６の残りの部分６ｂと信号伝送路用の配線パターン１１が形成される。このとき、配線電極６の残りの部分６ｂは、第１グランド電極７と平面視で重なる位置に形成される。
なお、層１２ｃの上層に位置する層において、図２（ｄ）に示した第１実施形態の配線基板２の層２ｄと同様に、第２グランド電極８を形成する構成であってもかまわない。この場合、第２グランド電極８において、配線電極６と平面視で重なる領域の一部に切欠部を設け、該切欠部を配線電極６のインピーダンス調整などに利用してもよい。
したがって、上記した第２実施形態によれば、第１グランド電極７と配線電極６ａとを同一面（層１２ｂ）に形成することで、配線基板１２に形成される電極の高密度化を図ることができるため、複合モジュール１ａの小型化が可能になる。また、配線電極６は、外部グランド電極５および第１グランド電極７のうち少なくとも一方と平面視で重なっているため、配線電極６における配線基板１２の一方主面側のシールド性を確保することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
例えば、上記した各実施形態では、各グランド電極７，８において、インダクタ素子を構成する配線電極６と各グランド電極７，８とが平面視で重なる領域に第１、第２切欠部１０，１０ａを形成したが、第１、第２切欠部１０，１０ａを設ける対象はインダクタ素子を構成する配線電極６に限らず、配線基板２，１２の内部に形成される種々の配線を対象とすることができる。この場合、各グランド電極７，８において、対象とする配線と各グランド電極７，８とが平面視で重なる領域に第１、第２切欠部１０，１０ａを形成し、当該第１、第２切欠部１０，１０ａを、対象とする配線のインピーダンス調整や、各グランド電極７，８との間に生じる浮遊容量を低減するために利用すればよい。
また、配線基板２，１２の内部に形成されるグランド電極は、第１および第２グランド電極７，８のみに限らず、他の層にさらにグランド電極を形成する構成であってもかまわない。この場合も同様に、グランド電極に切欠部を形成し、インピーダンス調整や浮遊容量の低減のために当該切欠部を利用すればよい。
本発明は、主面および内部に配線電極が形成された配線基板を備える種々の複合モジュールに適用することができる。
１，１ａ 複合モジュール
２，１２ 配線基板
５ 外部グランド電極
６，６ａ，６ｂ 配線電極
７ 第１グランド電極
８ 第２グランド電極
１０ 第１切欠部
１０ａ 第２切欠部
１０ｂ 第３切欠部

Claims (2)

  1. 配線基板の一方主面に形成された外部接続用の外部グランド電極と、
    前記配線基板の内部に形成された配線電極と、
    前記配線基板の内部であって、前記配線電極と前記外部グランド電極との間に形成された第１グランド電極と、
    前記配線電極と前記配線基板の他方主面との間に設けられた第２グランド電極とを備え、
    前記第１グランド電極において、前記配線電極および前記外部グランド電極と平面視で重なる領域の少なくとも一部に、第１切欠部が形成され、
    前記第２グランド電極において、前記配線電極と平面視で重なる領域の少なくとも一部に、第２切欠部が形成され、
    前記配線電極は、前記第１グランド電極および前記外部グランド電極のうち少なくとも一方と平面視で重なっており、
    前記第１切欠部および前記第２切欠部のうち、前記第１グランド電極および前記第２グランド電極と前記配線電極との距離が近い方に形成された一方の切欠部の平面視での面積を、遠い方に形成された他方の切欠部の平面視での面積よりも大きくする
    ことを特徴とする複合モジュール。
  2. 前記第２切欠部が、前記第１切欠部と平面視で重ならないように配置されることを特徴とする請求項１に記載の複合モジュール。

JP2014518370A 2012-05-28 2013-05-13 複合モジュール Active JP5900616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014518370A JP5900616B2 (ja) 2012-05-28 2013-05-13 複合モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012120595 2012-05-28
JP2012120595 2012-05-28
PCT/JP2013/063247 WO2013179875A1 (ja) 2012-05-28 2013-05-13 複合モジュール
JP2014518370A JP5900616B2 (ja) 2012-05-28 2013-05-13 複合モジュール

Publications (2)

Publication Number Publication Date
JPWO2013179875A1 JPWO2013179875A1 (ja) 2016-01-18
JP5900616B2 true JP5900616B2 (ja) 2016-04-06

Family

ID=49673079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014518370A Active JP5900616B2 (ja) 2012-05-28 2013-05-13 複合モジュール

Country Status (4)

Country Link
US (1) US9686858B2 (ja)
JP (1) JP5900616B2 (ja)
CN (1) CN104335344B (ja)
WO (1) WO2013179875A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
US10454163B2 (en) * 2017-09-22 2019-10-22 Intel Corporation Ground layer design in a printed circuit board (PCB)
JP7292610B2 (ja) * 2019-09-04 2023-06-19 株式会社アイシン 車両用ドア制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745276B2 (ja) * 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP4135936B2 (ja) 2004-07-14 2008-08-20 Ｔｄｋ株式会社 高周波モジュールおよび高周波回路
JP4557768B2 (ja) * 2005-03-29 2010-10-06 京セラ株式会社 半導体装置
JP4653005B2 (ja) * 2006-04-17 2011-03-16 富士通株式会社 電子部品パッケージ
KR100850217B1 (ko) * 2007-07-05 2008-08-04 삼성전자주식회사 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
JP2009246317A (ja) * 2008-04-01 2009-10-22 Nec Electronics Corp 半導体装置および配線基板
JP4958849B2 (ja) * 2008-06-19 2012-06-20 パナソニック株式会社 差動伝送線路

Also Published As

Publication number Publication date
WO2013179875A1 (ja) 2013-12-05
US9686858B2 (en) 2017-06-20
US20150080050A1 (en) 2015-03-19
CN104335344A (zh) 2015-02-04
JPWO2013179875A1 (ja) 2016-01-18
CN104335344B (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
JP6489182B2 (ja) アンテナ一体型無線モジュール
TWI493893B (zh) 高頻電路模組
US9866265B2 (en) High frequency circuit module in which high frequency circuits are embedded in a multilayer circuit substrate
US10390424B2 (en) High-frequency module
US9252476B2 (en) Circuit module including a splitter and a mounting substrate
JP5594318B2 (ja) スイッチモジュール
JP5672412B2 (ja) 複合モジュール
JP5018858B2 (ja) 高周波モジュール
KR20140095984A (ko) 모듈 기판 및 모듈
JP5790771B2 (ja) 高周波モジュール
JP5900616B2 (ja) 複合モジュール
US9538644B2 (en) Multilayer wiring substrate and module including same
JP6841287B2 (ja) 多層基板
WO2013118664A1 (ja) 高周波モジュール
JP2006211144A (ja) 高周波モジュール及び無線通信機器
JP4177282B2 (ja) アンテナ切換モジュール
JP2005073096A (ja) 複合高周波部品
JP2005192241A (ja) 移動体通信機器用フロントエンドモジュール
JP2005039407A (ja) 分波器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R150 Certificate of patent or registration of utility model

Ref document number: 5900616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150