KR100850217B1 - 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판 - Google Patents

임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판 Download PDF

Info

Publication number
KR100850217B1
KR100850217B1 KR1020070067749A KR20070067749A KR100850217B1 KR 100850217 B1 KR100850217 B1 KR 100850217B1 KR 1020070067749 A KR1020070067749 A KR 1020070067749A KR 20070067749 A KR20070067749 A KR 20070067749A KR 100850217 B1 KR100850217 B1 KR 100850217B1
Authority
KR
South Korea
Prior art keywords
line
width
transmission line
printed wiring
wiring board
Prior art date
Application number
KR1020070067749A
Other languages
English (en)
Inventor
송기재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070067749A priority Critical patent/KR100850217B1/ko
Priority to US12/217,315 priority patent/US7755449B2/en
Application granted granted Critical
Publication of KR100850217B1 publication Critical patent/KR100850217B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Abstract

임피던스 매칭된 분기 스트립 전송라인을 구비한 프린트 배선기판을 개시한다.
프린트 배선기판은 메인라인 및 상기 메인라인으로부터 분기되는 적어도 한쌍의 분기라인을 구비하는 스트립 전송 라인; 상기 스트립 전송 라인의 상부에 배열되고, 상기 분기라인에 대응하여 배열되는 상부 개구부를 구비하는 상부 접지층; 및 상기 스트립 전송 라인의 하부에 배열되고, 상기 분기라인에 대응하여 배열되는 하부 개구부를 구비하는 하부 접지층을 포함한다. 상기 제1 및 제2개구부들은 상기 스트립 전송 라인의 상기 분기라인에 대하여 대칭적으로 배열된다.
프린트 배선기판, 분기라인, 임피던스 매칭

Description

임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트 배선기판{Printed circuit board having impedance matched branch strip line}
본 발명은 프린트 배선기판에 관한 것으로서, 임피던스 매칭된 분기된 스트립 전송 라인을 갖는 프린트 배선기판에 관한 것이다.
많은 어플리케이션에서 고속의 메모리소자가 요구되고 있다. 고속의 메모리소자의 성능 테스트를 위해 패키지 테스트는 필수적이다. 제조비용을 절감하기 위하여 동시에 다수의 메모리 소자를 테스트하였다. 이를 실현하기 위해 테스트 보드상에 스트립 전송라인의 분기 패턴을 통해 분주기를 구현하였다. 낮은 동작속도를 갖는 메모리소자의 경우 분주기를 통해 메모리소자 내부로 원하는 데이터를 입출력하는 것이 가능하였다. 그러나 고속의 동작속도를 갖는 메모리소자의 경우에는 스트립 전송라인의 임피던스 미스 매칭으로 인하여 반사파가 발생되고, 상기 반사파에 의해 신호지연이 발생되어 고속의 데이터를 분주기를 통해 정확하게 입출력하는 것이 불가능하였다.
도 1은 종래의 프린트 배선기판(100)에서의 스트립 전송 라인의 임피던스 매칭을 콘트롤하는 방법을 설명하기 위한 도면이다. 도 1을 참조하면, 스트립 전송 라인(130)의 상부에는 상부 접지층(110)이 배열되고, 상기 스트립 전송 라인(120)의 하부에는 하부 접지층(150)이 배열된다. 상기 스트립 전송 라인(120)은 선폭(w1)을 가지며, 상기 프린트 배선 기판(100)은 두께(h1)를 갖는다. 상기 스트립 전송 라인(120)의 상면으로부터 상기 상부 접지층(110)의 하면까지의 거리는 d11이고, 상기 스트립 전송 라인(120)의 하면으로부터 상기 하부 접지층(150)의 상면까지의 거리는 d12이다. 상기 스트립 전송 라인(120)과 상, 하부 접지층(110, 150)사이에는 전계(Electric field, 130)가 발생되고, 상기 스트립 전송 라인(120)의 주변에 자계(Magnetic field, 140)이 형성된다.
상기 스트립 전송 라인(120)의 임피던스(Zo)는 프린트 배선기판(100)의 높이(h1), 스트립 전송 라인(120)을 둘러싸고 있는 유전막(미도시)의 유전율, 그리고 스트립 전송 라인(120)의 선폭(w1)에 의해 결정된다. 상기 스트립 전송 라인(120)의 임피던스(Zo)는 프린트 배선기판(100)의 높이(h1)가 증가할수록 증가한다. 그러나, 높이(h1)가 증가하면 다층 프린트 기판의 경우 총 두께가 증가하게 되어 공정상 어려움과 전송신호의 특성을 확보하기 어렵다. 상기 스트립 전송 라인(120)의 임피던스(Zo)는 유전막의 유전율이 낮을수록 증가한다. 그러나, 유전막의 유전율은 물질에 따라 정해져 있으므로, 유전율에 의해 스트립 전송 라인(120)의 임피던스를 콘트롤하는 것은 한계가 있다.
이와 같이 유전막의 유전율 및 기판의 높이에 의해 임피던스를 콘트롤하는 방법은 한계가 있기 때문에, 스트립 전송 라인(120)의 선폭에 의해 스트립 전송 라인(120)의 임피던스를 콘트롤하는 방법이 주로 사용되고 있다. 상기 스트립 전송 라인(120)의 임피던스(Zo)는 하기의 식(1)로 표현된다.
Zo =
Figure 112007049260709-pat00001
..... (1)
스트립 전송 선로(120)의 임피던스는 캐패시턴스(C)와 인덕턴스(L)에 의해 결정된다. 캐패시턴스(C)가 감소하면 임피던스(Zo)는 증가하고, 인덕턴스(L)가 증가하면 임피던스(Zo)는 증가한다. 상기 캐패시턴스(C)는 스트립 전송 라인(120)과 접지층(110, 150)간의 거리(d1, d12)에 의해 결정된다. 인덕턴스(L)는 스트립 전송 라인(120)의 선폭(w1)에 의해 결정된다. 즉 상기 캐패시턴스(C)는 전계(130)에 의해 결정되고, 상기 인덕턴스(L)는 자계(140)에 의해 결정된다. 따라서, 스트립 전송라인(120)과 접지층(110, 150)간의 거리(d11, d12)가 클수록 캐패시턴스(C)는 증가하여, 임피던스(Zo)가 증가한다. 또한, 스트립 전송 라인(120)의 선폭(w1)이 작아질수록 인덕턴스(L)가 증가하여 임피던스(Zo)는 증가하게 된다.
상기 스트립 전송 라인(120)의 선폭(w1)을 감소시켜 임피던스를 증가시키는 것은 공정상 한계가 있다. 특히, 분기 전송 라인에서 임피던스는 증가시켜 주기 위해서는 분기 전송 라인을 미세패턴으로 구현하여 선폭을 감소시켜 주어야 하므로, 분기 전송 라인에서 임피던스를 매칭시키는 것은 매우 어렵다.
또한, 패키지의 볼 또는 핀의 수가 증가함에 따라 다층 프린트 배선기판에서 적층되는 단위 프린트 배선기판의 수가 증가하게 된다. 단위 프린트 배선기판의 수가 증가하게 됨에 따라 다층 프린트 배선기판의 총 두께가 증가하게 된다. 다층 프린트 배선기판의 총 두께를 감소시켜 주기 위하여 단위 프린트 배선기판의 두께를 최소화하고 있다. 단위 프린트 배선기판의 두께가 감소함에 따라 상기 스트립 전송 라인(120)과 상기 상, 하부 접지층(110, 150)간의 거리(d11, d12)가 감소하게 된다. 따라서, 캐패시턴스(C)가 증가하게 되어 임피던스(Zo)는 감소하게 된다.
도 2a는 2분주 라인의 스트립 전송 라인에서의 시뮬레이션 결과를 도시한 것이고, 도 2b는 4분주 라인의 스트립 전송 라인에서의 시뮬레이션 결과를 도시한 것이다. 도 2a 및 도 2b를 참조하면, 분주 라인의 스트립 전송 라인에서의 임피던스 미스 매칭으로 인해 반사파가 발생하여 전송신호의 지연이 발생한다. 이로 인해 전송 신호의 아이 다이어그램 특성이 나빠지게 된다. 특히, 스트립 전송 라인의 분주 수가 증가함에 따라 아이 다이어그램 특성이 더 나빠짐을 알 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 임피던스 매칭된 분기 스트립 전송 라인을 구비한 프린트 배선 기판을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 견지에 따르면 프린트 배선 기판을 제공한다. 상기 프린트 배선 기판은 메인라인 및 상기 메인라인으로부터 분기되는 적어도 한쌍의 분기라인을 구비하는 스트립 전송 라인; 상기 스트립 전송 라인의 상부에 배열되고, 상기 분기라인에 대응하여 배열되는 상부 개구부를 구비하는 상부 접지층; 및 상기 스트립 전송 라인의 하부에 배열되고, 상기 분기라인에 대응하여 배열되는 하부 개구부를 구비하는 하부 접지층을 포함한다. 상기 상, 하부 개구부들은 상기 스트립 전송 라인의 상기 분기라인에 대하여 대칭적으로 배열된다.
상기 스트립 전송 라인의 분기라인은 2분주 라인을 포함할 수 있다. 상기 2 분주 라인의 임피던스는 상기 상, 하부 개구부의 상기 폭에 의해 콘트롤될 수 있다. 상기 상, 하부 개구부의 상기 폭은 상기 스트립 전송 라인의 선폭보다 클 수 있다.
상기 스트립 전송 라인의 분기라인은 적어도 한쌍의 2분주라인과 적어도 2쌍의 4분주 라인을 포함할 수 있다. 상기 상, 하부 접지층은 상기 2분주라인에 대응하여 배열되고, 제1폭을 갖는 제1상, 하부 개구부; 및 상기 4분주라인에 대응하여 배열되고, 제2폭을 갖는 제2상, 하부 개구부를 구비할 수 있다. 상기 제1폭은 상기 제2폭보다 작으며, 상기 선폭보다는 클 수 있다. 상기 2분주 라인 및 상기 4분주 라인의 임피던스는 상기 제1 및 2상, 하 개구부의 상기 제1 및 제2폭에 의해 콘트롤 될 수 있다.
또한, 본 발명의 다른 견지에 따르면, 적층된 다수의 단위 프린트 배선기판들을 포함하는 다층 배선기판을 제공한다. 각 단위 프린트 배선기판은 스트립 전송 라인; 및 상기 스트립 전송 라인의 상, 하부에 각각 배열되는 상, 하부 접지층을 구비한다. 상기 단위 프린트 배선기판들의 상기 스트립 전송 라인중 적어도 하나의 스트립 전송라인은 메인라인 및 상기 메인라인으로부터 분기되는 적어도 한 쌍의 분기라인을 구비한다. 상기 적어도 하나의 스트립 전송 라인의 상, 하부에 배열되는 상, 하부 접지층은 각각 상기 분기라인에 대응하여 배열되는 상, 하부 개구부를 구비한다.
상기 각 단위 프린트 배선 기판은 상, 하면에 각각 상기 상부 접지층 및 상기 스트립 전송 라인이 배열되는 베이스 부재; 및 상기 베이스 부재 및 상기 스트립 전송라인에 상기 하부 접지층을 부착시켜 주기 위한 접착 부재를 더 포함할 수 있다. 상기 단위 프린트 배선기판중 상측에 배열되는 단위 프린트 배선기판의 하부 접지층은 하측에 배열되는 단위 프린트 배선기판의 상부 접지층으로 작용할 수 있다.
본 발명의 프린트 배선기판은 스트립 전송 라인중 분주 라인에 대응하는 부분의 접지층을 제거하여 줌으써, 상기 접지층과 상기 스트립 전송 라인간의 거리를 콘트롤하여 임피턴스 매칭을 시킬 수 있다. 따라서, 스트립 전송라인의 선폭을 감소시키거나 또는 배선기판의 두께를 증가시키지 않고도 간단하게 임피턴스를 콘트롤할 수 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3은 본 발명의 실시예에 따른 프린트 배선기판(200)의 평면도를 도시한 것이다. 도 4a는 도 3의 A-A 선에 따른 프린트 배선기판(200)의 단면도이다. 도 4b는 도 3의 B-B 선에 따른 프린트 배선기판(200)의 단면도이다. 도 4c는 도 3의 C-C선에 따른 프린트 배선기판(200)의 단면도이다. 도 3 및 도 4a 내지 도 4c를 참조하면, 프린트 배선기판(200)은 베이스 부재(220)의 제1면에 상부 접지층(210)이 배열되고, 상기 베이스 부재(220)의 제2면에는 상기 스트립 전송 라인(230)이 배열된다. 상기 베이스 부재(220)의 제2면 및 상기 스트립 전송 라인(230)상에는 접착 부재(240)에 의해 하부 접지층(250)이 부착되어 있다. 상기 베이스 부재(220)는 코어 기판을 포함할 수 있다. 상기 접착 부재(240)는 프리 그래그층을 포함할 수 있다. 상기 상, 하부 접지층(210, 250)은 구리층을 포함할 수 있다. 상기 스트립 전송 라인(230)은 구리 라인을 포함할 수 있다.
상기 스트립 전송 라인(230)은 제1전송 라인부(231), 제2전송 라인부(233) 및 제3전송 라인부(235)를 구비한다. 상기 제1전송 라인부(231)는 선폭(W2)을 갖는 메인 라인을 포함한다. 상기 제2전송 라인부(233)는 상기 제1전송 라인부(231)로부터 2분기되고, 상기 선폭(W2)을 갖는다. 상기 제2전송 라인부(233)는 1쌍의 분기 라인을 포함한다. 상기 제3전송 라인부(235)는 상기 제2전송 라인부(233)로부터 각각 2분기되고, 상기 선폭(W2)을 갖는다. 상기 제3전송 라인부(235)는 상기 제2전송 라인부(233) 각각에 대하여 1쌍식 배열되는 분기라인을 포함한다. 즉, 상기 제3전송 라인부(235)는 상기 제1전송 라인부(231)에 대하여 4분기되어 2쌍의 분기라인을 포함한다.
상기 상부 접지층(210)은 제1개구부(213)와 제2개구부(215)를 구비한다. 상기 제1개구부(213)는 상기 스트립 전송 라인(230)중 상기 제2전송 라인부(233)에 대응하여 형성된다. 상기 제1개구부(213)의 제1폭(S1)은 상기 제2전송라인부(233)의 선폭(W2)보다 클 수 있다. 상기 제2개구부(215)는 상기 제3전송 라인부(235)에 대응하여 형성된다. 상기 제2개구부(215)의 제2폭(S2)은 상기 제1개구부(213)의 폭(S1)보다 클 수 있다.
상기 하부 접지층(250)은 제3개구부(253)와 제4개구부(255)를 구비한다. 상기 제3개구부(253)는 상기 스트립 전송 라인(230)중 제2전송 라인부(233)에 대응하여 형성된다. 상기 제3개구부(253)는 상기 제1개구부(213)와 동일한 폭(S1)을 가질 수 있다. 상기 제2개구부(255)는 상기 제3전송 라인부(235)에 대응하여 형성된다. 상기 제4개구부(255)는 상기 제2개구부(215)와 동일한 폭(S2)을 가질 수 있다. 상기 제1개구부(213)와 상기 제3개구부(253)는 상기 스트립 전송 라인(230)의 제1전송 라인부(233)에 대하여 대칭적으로 배열되고, 상기 제2개구부(215)와 상기 제4개구부(255)는 상기 스트립 전송 라인(230)의 제2전송 라인부(235)에 대하여 대칭적으로 배열된다. 상기 스트립 전송 라인(230)의 제2 및 제2전송 라인부(233, 235)는 상기 상부 접지층(210)과 상기 하부 접지층(250)와는 오버랩되지 않는다.
상기 프린트 배선기판(200)의 스트립 전송 라인(230)이 분주기에 적용되는 경우, 상기 제1전송 라인부(231)는 상기 스트립 전송 라인(230)을 통해 전송되는 전송신호를 분주하지 않고 전송하는 1분주 라인이다. 상기 제2전송 라인부(233)는 상기 제1전송 라인부(231)를 통해 전송되는 전송신호를 2분주하는 2분주 라인이다. 상기 제2전송 라인부(233)는 각각 2분주 전송 신호를 전송한다. 상기 제3전송 라인부(235)는 상기 제1전송 라인부(231)를 전송되는 전송신호를 4분주하여 전송하는 4분주 라인이다. 상기 제3전송 라인부(235)는 각각 4분주 전송신호를 전송한다. 즉, 상기 제3전송 라인부(235)는 상기 제2전송 라인부(233)의 2분주 전송신호를 다시 2분주한다.
예를 들어, 상기 제1전송 라인부(231)의 임피던스(Z11)가 50Ω이라면, 상기 제2전송 라인부(233) 각각의 임피던스(Z13)는 100Ω이고 상기 제3전송 라인부(235) 각각의 임피던스(Z15)는 200Ω 이어야 한다. 상기 스트립 전송 라인(230)에서 임피던스 매칭을 얻기 위해서는 1분주 라인인 상기 제1전송 라인부(231)와 2분주 라인인 상기 제2전송 라인부(233) 및 4분주 라인인 상기 제3전송 라인부(235)의 임피던스가 매칭되어야 한다.
도 5를 참조하면, 프린트 배선기판(200)의 두께(h2)가 일정하다고 하면, 상기 스트립 전송 라인의 제3전송 라인부(235)의 임피던스(Z15)는 식(1)로부터 캐패시턴스(C)에 반비례하여 증가하고, 인덕턴스(L)에 비례하여 증가한다. 상기 스트립 전송 라인(230)의 제3전송 라인부(235)의 선폭(W2)이 일정하므로, 상기 제3전송 라인부(235)의 주변에 형성되는 자계(270)의 세기가 일정하게 된다. 따라서, 상기 인덕턴스(L)가 일정하므로, 상기 임피던스(Z15)는 상기 캐패시턴스(C)에 의해 결정된다.
상기 캐패시턴스(C)는 상기 제3전송 라인부(235)와 상기 상, 하부 접지층(210, 250)간의 거리(d21, d22)에 의해 결정된다. 상기 거리(d21)는 실제로 상기 제3전송 라인부(235)의 측면과 상기 제2개구부(215)에 의해 노출되는 상기 상부 접지층(210)의 측면간의 거리이다. 상기 거리(d22)는 실제로 상기 제3전송 라인부(235)의 측면과 상기 제4개구부(255)에 의해 노출되는 상기 하부 접지층(250)의 측면간의 거리이다. 상기 제3전송 라인부(235)와 상기 상, 하부 접지층(210, 250)간의 최단거리가 d21, d22 이므로, 전계(260)는 상기 제3전송 라인부(235)의 측면과 상기 상, 하 접지층(210, 250)의 측면사이에 집중된다.
상기 스트립 전송 라인(230)의 측면으로부터 상기 제2개구부(215)에 의해 노출되는 상기 제1접지층(210)의 측면까지의 거리(d21)가 상기 스트립 전송 라인(230)의 상기 제3전송 라인부(235)의 상면으로부터 상기 제1접지층(210)의 하면까지의 거리(도 1의 d11)보다 크다. 또한, 상기 스트립 전송 라인(230)의 상기 제3전송 라인부(235)의 측면으로부터 상기 제4개구부(255)에 의해 노출되는 상기 제1접지층(210)의 측면까지의 거리(d22)가 상기 스트립 전송 라인(230)의 하면으로부터 상기 제2접지층(250)의 상면까지의 거리(도 1의 d12)보다 크다. 상기 거리(d21, d22)는 상기 제2 및 제4개구부(215, 255)의 폭(S2)에 따라 결정된다.
따라서, 상기 제1 및 제2접지층(210, 250)의 상기 스트립 전송 라인(230)의 제3전송 라인부(235)에 대응하여 배열되는 상기 제2 및 제4개구부(215, 255)의 폭(S2)을 증가시켜 상기 상, 하부 접지층(210, 250)과 제3전송 라인부(235)간의 거리(d21, d22)를 증가시켜 준다. 상기 거리(d21, d22)증가에 따라 캐패시턴스(C)가 감소하게 되어 상기 스트립 전송 라인(230)의 상기 제3전송 라인부(235)에서의 임피던스(Z15)를 증가시켜 줄 수 있다. 상기 거리(d21, d22)가 동일하도록 상기 베이 스 부재(220)와 상기 접착 부재(240)의 두께를 결정할 수 있다.
이상에서와 같이, 상기 베이스 부재(220)와 상기 접착 부재(240)는 각각 일정한 유전율을 가지고, 상기 스트립 전송 라인(230)의 선폭(W2)이 일정하며, 상기 프린트 배선 기판(200)의 두께(h2)가 일정한 경우, 임피던스(Z15)는 상기 거리(d21, d22)에 의해 결정된다. 그러므로, 상기 제2개구부(215) 및 상기 제4개구부(255)의 폭(S2)에 따라 상기 거리(d21, d22)가 결정되므로, 상기 제2 및 제4개구부(215, 255)의 폭(S2)에 의해 임피던스(Z15)를 콘트롤할 수 있다.
상기와 마찬가지로, 상기 스트립 전송 라인(230)의 상기 제2전송 라인부(233)의 임피던스(Z13)도 상기 제1 및 제2접지층(210, 250)과 상기 스트립 전송라인(230)의 제2전송 라인부(233)간의 거리에 의해 결정된다. 그러므로, 상기 제1개구부(213) 및 상기 제3개구부(253)의 폭(S1)에 따라 상기 제2전송라인부(233)의 임피던스(Z13)도 콘트롤할 수 있다. 상기 상, 하부 접지층(210, 250)의 제1 및 제3개구부(213, 253)의 제1폭(S1)과 상기 하부 접지층(250)의 제2 및 제4개구부(253, 255)의 제2폭(S2)을 콘트롤하여 상기 스트립 전송 라인(230)의 제1 내지 제3전송 라인부(231, 233, 235)의 임피던스를 매칭시켜 줄 있다.
도 6a 및 도 6b는 본 발명의 프린트 배선기판의 임피던스 특성의 시뮬레이션 결과를 도시한 것이다. 도 6a는 2분기 스트립 전송라인에서의 임피던스 특성의 시뮬레이션 결과이고, 도 6b는 4분기 스트립 전송라인에서의 임피던스 특성의 시뮬레이션 결과이다. 도 6a 및 도 6b을 참조하면, 상기 스트립 전송 라인(230)의 상기 제2전송 라인부(233) 및 상기 제3전송 라인부(235)의 임피던스를 콘트롤하여 상기 제1전송 라인부(231)와 임피던스 매칭을 이루게 되므로, 전송신호가 반사되지 않고 정확하게 전송된다. 그러므로, 우수한 전송 특성을 얻을 수 있다.
도 7은 본 발명의 실시예에 따른 다층 프린트 배선기판(200A)의 단면도이다. 도 7을 참조하면, 다층 프린트 배선기판(200A)은 다수의 단위 프린트 배선기판(200a - 200i)이 적층된 구조를 갖는다. 제1단위 프린트 배선기판(200a)의 제1베이스 부재(220a)의 제1면에 제1상부 접지층(210a)이 배열되고, 상기 제1베이스 부재(220a)의 제2면에 제1스트립 전송 라인(230a)이 배열된다. 제2단위 프린트 배선기판(200b)의 제2베이스 부재(220b)의 제1면에 제2상부 접지층(210b)이 배열되고, 상기 제1베이스 부재(220b)의 제2면에 제2스트립 전송 라인(230b)이 배열된다. 상기 제1단위 프린트 배선기판(200a)의 상기 제1스트립 전송라인(230a) 및 상기 제1베이스 부재(220a)상에 제1접착부재(240a)에 의해 상기 제2단위 프린트 배선기판(200b)의 상기 제2상부 접지층(210b)이 부착된다. 상기 제2상부 접지층(210b)은 상기 제1단위 프린트 배선기판(200a)의 제1하부 접지층(250a)으로 작용한다.
제3베이스 부재(220c)의 제1 및 제2면에 각각 제3상부 접지층(210c) 및 제3스트립 전송 라인(230c)이 배열된 제3단위 프린트 배선기판(200c)이 제2접착 부재(240b)에 의해 상기 제2단위 프린트 배선기판(200b)의 제2스트립 전송 라인(230b)와 상기 제2베이스 부재(220b)상에 부착되고, 상기 제3상부 접지층(210c)이 상기 제2단위 프린트 배선기판(200b)의 제2하부 접지층(250b)으로 작용한다.
이와 마찬가지로, 제4 내지 제9베이스 부재(220d - 220i)의 제1 및 제2면에 각각 제4 내지 제9상부 접지층(210d - 210i) 및 제4 내지 제9스트립 전송 라 인(230d - 230i)이 배열된 제4 내지 제9단위 프린트 배선기판(200d - 200i)이 제3 내지 제8접착 부재(240c - 240h)에 의해 상기 제3 내지 제8단위 프린트 배선기판(200c -200h)의 제3 내지 제8스트립 전송 라인(230c - 280h) 및 상기 제3 내지 제8베이스 부재(220c -220h)상에 각각 부착된다. 상기 제4 내지 제9상부 접지층(210d - 210i)이 상기 제3 내지 제8단위 프린트 배선기판(200c - 210h)의 제3 내지 제8하부 접지층(250c - 250h)으로 작용한다.
상기 제9단위 프린트 배선기판(200i)의 제9하부 접지층(250i)은 제9접착 부재(240i)에 의해 상기 제9스트립 전송 라인(230i) 및 제9베이스 부재(220i)상에 부착된다. 상기 제1 내지 제9베이스 부재(220a - 220i)는 코어 기판을 포함하고, 상기 제1 내지 제9접착 부재(240a - 240i)는 프리 프레그층을 포함할 수 있다.
상기 제1 내지 제9단위 프린트 배선기판(200a - 200i)의 상기 제1 내지 제9스트립 전송 라인(230a - 230i)중 일부, 예를 들어 제1, 제3, 제5, 제6, 제7 및 제9스트립 전송 라인(230a, 230c, 230e, 230f, 230g, 230i)는 분기 라인을 포함하지 않은 전송라인일 수 있다. 나머지 일부의 스트립 전송 라인 예를 들어 제2, 제4 및 제8스트립 전송 라인(230b, 230d, 230h)은 분기 라인을 포함하는 전송라인일 수 있다. 상기 제2, 제4 및 제8스트립 전송 라인(230b, 230d, 230h)은 도 3의 2분주 라인 또는/및 4분주라인을 포함하는 전송라인일 수 있다. 도 7에서, 상기 제2, 제4 및 제8스트립 전송 라인(230b, 230d, 230h)에 대한 단면은 2분주 라인 또는 4분주라인(도 3의 제2 또는 제3전송 라인부)의 단면을 도시한 것이다.
상기 제2, 4 및 제8스트립 전송 라인(230b, 230d, 230h)은 도 3 및 도 4a 내 지 도 4c와 같은 구조를 가질 수 있다. 상기 제2스트립 전송 라인(230b)의 상, 하부에 배열된 제2상, 하부 접지층(210b, 250b)은 각각 상기 제2스트립 전송라인(230b)에 대응하여 배열되는 제1상, 하 개구부(215b, 255b)를 구비할 수 있다. 상기 제1상, 하 개구부(215b, 255b)는 동일한 폭을 가질 수 있다. 상기 제4스트립 전송 라인(230d)의 상, 하부에 배열된 제4상, 하부 접지층(210d, 250d)은 각각 상기 제4스트립 전송라인(230d)에 대응하여 배열되는 제2상, 하 개구부(215d, 255d)를 구비할 수 있다. 상기 제2상, 하 개구부(215d, 255d)는 동일한 폭을 가질 수 있다. 상기 제8스트립 전송 라인(230h)의 상, 하부에 배열된 제8상, 하부 접지층(210h, 250h)은 각각 상기 제8스트립 전송라인(230h)에 대응하여 배열되는 제3상, 하 개구부(215h, 255h)를 구비할 수 있다. 상기 제3상, 하 개구부(215h, 255h)는 동일한 폭을 가질 수 있다. 상기 제2, 제4 및 제8스트립 전송 라인(230b, 230d, 230h)이 동일한 분주라인을 포함한다면, 상기 제1, 제2 및 제3상, 하 개구부(215b, 255b, 215d, 255d, 215h, 255h)는 동일한 폭을 가질 수 있다.
예를 들어, 제2단위 프린트 배선기판(200b)의 경우, 제2상, 하 접지층(210b, 250b)에 제1상, 하 개구부(215b, 255b)가 형성되어 있으므로, 상기 제2스트립 전송 라인(230b)의 상면에서의 접지층과의 거리는 실제로 상기 제2스트립 전송라인(230b)과 상기 제1상부 접지층(210a)간의 거리(d31)가 되고, 상기 제2스트립 전송 라인(230b)의 하면에서의 접지층과의 거리는 실제로 상기 제2스트립 전송라인(230b)과 제3하부접지층(250c)간의 거리(d32)가 된다. 한편, 상기 제2스트립 전송 라인(230b)의 측면에서의 제2상부 접지층(210b)의 측면과의 거리는 d33이고, 상 기 제2스트립 전송 라인(230b)의 측면에서의 제2하부 접지층(250b)의 측면과의 거리는 d34가 이다. 만약, 거리(d31, d32)보다 거리(d33, d34)가 작다면, 전계(E)가 상기 제2스트립 전송 라인(230b)의 측면과 상기 제2상, 하부 접지층(210b, 250b)의 측면사이에 집중된다. 따라서, 상기 제1상, 하 개구부(215b, 255b)의 폭에 따라 임피턴스를 콘트롤하여 상기 제2스트립 전송 라인(230b)의 임피던스를 매칭시켜 줄 수 있다.
이와 마찬가지로, 분기라인을 갖는 제4 및 제8스트립 전송라인(230d, 230h)에서도 제2 및 제3상, 하 개구부(215b, 255b), (215h, 255h)의 폭에 따라 임피턴스를 콘트롤하여 임피던스를 매칭시켜 준다. 그러므로, 상기 제1 내지 제9단위 프린트 배선기판(200a - 200i)의 상기 스트립 전송 라인(230a - 230i)에서 임피던스 매칭을 이룰 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 종래의 프린트 배선기판의 스트립 전송라인에서의 임피던스 콘트롤 방법을 설명하기 도면이다.
도 2a 및 도 2b는 종래의 프린트 배선기판의 임피던스 특성의 시뮬레이션 결과는 나타낸 도면이다.
도 3는 본 발명의 실시예에 따른 임피던스 매칭된 스트립 전송라인을 구비한 프린트 배선기판의 평면도이다.
도 4a는 도 3의 A-A 선에 따른 프린트 배선기판의 단면도이다.
도 4b는 도 3의 B-B 선에 따른 프린트 배선기판의 단면도이다.
도 4c는 도 3의 C-C 선에 따른 프린트 배선기판의 단면도이다.
도 5는 도 3의 프린트 배선기판의 스트립 전송 라인의 임피던스 콘트롤 방법을 설명하기 위한 도면이다.
도 6a 및 도 6b는 본 발명의 프린트 배선기판의 임피던스 특성의 시뮬레이션 결과를 나타낸 도면이다.
도 7은 본 발명의 다른 실시예에 따른 다층 프린트 배선기판의 단면도이다.

Claims (22)

  1. 메인라인 및 상기 메인라인으로부터 분기되는 적어도 한쌍의 분기라인을 구비하는 스트립 전송 라인;
    상기 스트립 전송 라인의 상부에 배열되고, 상기 분기라인에 대응하여 배열되는 상부 개구부를 구비하는 상부 접지층; 및
    상기 스트립 전송 라인의 하부에 배열되고, 상기 분기라인에 대응하여 배열되는 하부 개구부를 구비하는 하부 접지층을 포함하되,
    상기 상, 하부 개구부들은 상기 스트립 전송 라인의 상기 분기라인에 대하여 대칭적으로 배열되는 프린트 배선기판.
  2. 제1항에 있어서, 상기 메인라인과 상기 분기라인은 동일한 선폭을 갖는 것을 특징으로 하는 프린트 배선기판.
  3. 제2항에 있어서, 상기 스트립 전송 라인의 분기라인은 2분주 라인을 포함하는 것을 특징으로 하는 프린트 배선기판.
  4. 제3항에 있어서, 상기 상부 개구부는 상기 하부 개구부와 동일한 폭을 갖는 것을 특징으로 하는 프린트 배선기판.
  5. 제4항에 있어서, 상기 상, 하부 개구부의 상기 폭은 상기 스트립 전송 라인의 상기 선폭보다 큰 것을 특징으로 하는 프린트 배선기판.
  6. 제5항에 있어서, 상기 2 분주 라인의 임피던스는 상기 상, 하부 개구부의 상기 폭에 의해 콘트롤되는 것을 특징으로 하는 프린트 배선기판.
  7. 제6항에 있어서, 상기 2분주 라인의 임피던스는 상기 메인 라인의 임피던스의 2배인 것을 특징으로 하는 프린트 배선기판.
  8. 제2항에 있어서, 상기 스트립 전송 라인의 분기라인은 적어도 한쌍의 2분주라인과 적어도 2쌍의 4분주 라인을 포함하는 것을 특징으로 하는 프린트 배선기판.
  9. 제8항에 있어서, 상기 상부 접지층의 상기 상부 개구부는
    상기 2분주라인에 대응하여 배열되고, 제1폭을 갖는 제1개구부; 및
    상기 4분주라인에 대응하여 배열되고, 제2폭을 갖는 제2개구부를 구비하는 프린트 배선기판.
  10. 제9항에 있어서, 상기 제1폭 및 상기 제2폭은 상기 선폭보다 크며, 상기 제2폭은 상기 제1폭보다 큰 것을 특징으로 하는 프린트 배선기판.
  11. 제10항에 있어서, 상기 하부 접지층의 상기 하부 개구부는
    상기 2분주라인에 대응하여 배열되고, 제3폭을 갖는 제3개구부; 및
    상기 4분주라인에 대응하여 배열되고, 제4폭을 갖는 제4개구부를 구비하는 프린트 배선기판.
  12. 제11항에 있어서, 상기 제3폭 및 상기 제4폭은 상기 선폭보다 크며, 상기 제4폭은 상기 제3폭보다 큰 것을 특징으로 하는 프린트 배선기판.
  13. 제12항에 있어서, 상기 제3폭은 제1폭과 동일하고, 상기 제4폭은 제2폭과 동일한 것을 특징으로 하는 프린트 배선기판.
  14. 제13항에 있어서, 상기 2분주 라인의 임피던스는 상기 제1개구부의 상기 제1폭 및 상기 제3개구부의 상기 제3폭에 의해 콘트롤되고, 상기 4분주 라인의 임피던스는 상기 제2개구부의 상기 제2폭 및 상기 제4개구부의 상기 제4폭에 의해 콘트롤되는 것을 특징으로 하는 프린트 배선기판.
  15. 제14항에 있어서, 상기 2분주 라인의 상기 임피던스는 상기 메인라인의 임피던스의 2배이고, 상기 4분주라인의 상기 임피던스는 상기 메인라인의 상기 임피던스의 4배인 것을 특징으로 하는 프린트 배선기판.
  16. 제1항에 있어서, 상기 스트립 전송라인과 상기 상, 하부 접지층사이에 배열되는 유전막을 더 포함하는 것을 특징으로 하는 프린트 배선기판.
  17. 적층된 다수의 단위 프린트 배선기판들을 포함하되,
    각 단위 프린트 배선기판은 스트립 전송 라인; 및
    상기 스트립 전송 라인의 상, 하부에 각각 배열되는 상, 하부 접지층을 구비하며,
    상기 단위 프린트 배선기판들의 상기 스트립 전송 라인중 적어도 하나의 스트립 전송라인은 메인라인 및 상기 메인라인으로부터 분기되는 적어도 한 쌍의 분기라인을 구비하고,
    상기 적어도 하나의 스트립 전송 라인의 상, 하부에 배열되는 상, 하부 접지층은 각각 상기 분기라인에 대응하여 배열되는 상, 하부 개구부를 구비하는 다층 프린트 배선기판.
  18. 제17항에 있어서, 상기 분기라인은 2분주 라인 및 4분주 라인중 적어도 하나를 구비하는 것을 특징으로 하는 다층 프린트 배선기판.
  19. 제18항에 있어서, 상기 스트립 전송라인의 임피던스는 상기 2분주 라인에 대응하여 배열되는 상, 하부 개구부의 폭과 상기 4분주 라인에 대응하여 배열되는 상, 하 개구부의 폭에 의해 결정되는 것을 특징으로 하는 다층 프린트 배선기판.
  20. 제19항에 있어서, 상기 2분주 라인에 대응하여 배열되는 상, 하부 개구부의 폭은 상기 4분주 라인에 대응하여 배열되는 상, 하 개구부의 폭보다 작으며, 상기 메인라인의 선폭 및 상기 분주 라인의 선폭보다는 큰 것을 특징으로 하는 다층 프린트 배선기판.
  21. 제20항에 있어서, 상기 각 단위 프린트 배선 기판은 상, 하면에 각각 상기 상부 접지층 및 상기 스트립 전송 라인이 배열되는 베이스 부재; 및
    상기 베이스 부재 및 상기 스트립 전송라인에 상기 하부 접지층을 부착시켜 주기 위한 접착 부재를 더 포함하는 것을 특징으로 하는 다층 프린트 배선기판.
  22. 제21항에 있어서, 상기 단위 프린트 배선기판중 상측에 배열되는 단위 프린트 배선기판의 하부 접지층은 하측에 배열되는 단위 프린트 배선기판의 상부 접지층으로 작용하는 것을 특징으로 하는 다층 프린트 배선기판.
KR1020070067749A 2007-07-05 2007-07-05 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판 KR100850217B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070067749A KR100850217B1 (ko) 2007-07-05 2007-07-05 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
US12/217,315 US7755449B2 (en) 2007-07-05 2008-07-03 Printed circuit board having impedance-matched strip transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067749A KR100850217B1 (ko) 2007-07-05 2007-07-05 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판

Publications (1)

Publication Number Publication Date
KR100850217B1 true KR100850217B1 (ko) 2008-08-04

Family

ID=39881122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067749A KR100850217B1 (ko) 2007-07-05 2007-07-05 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판

Country Status (2)

Country Link
US (1) US7755449B2 (ko)
KR (1) KR100850217B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016148429A1 (ko) * 2015-03-18 2016-09-22 주식회사 기가레인 연성회로기판
KR101759908B1 (ko) 2010-12-30 2017-07-20 엘지디스플레이 주식회사 가요성인쇄회로기판

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081045B1 (en) * 2008-08-08 2011-12-20 Lockheed Martin Corporation Beamformer power divider/combiner with transmission lines distributed between MMIC and associated PC board
US9351395B2 (en) 2012-01-18 2016-05-24 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
US8946562B2 (en) 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8766104B2 (en) 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
CN104335344B (zh) * 2012-05-28 2017-10-17 株式会社村田制作所 复合模块
US20130328645A1 (en) * 2012-06-08 2013-12-12 International Business Machines Corporation Plating Stub Resonance Shift with Filter Stub Design Methodology
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
SG11202004215XA (en) 2017-11-10 2020-06-29 Raytheon Co Additive manufacturing technology (amt) low profile radiator
JP7000589B2 (ja) * 2018-02-28 2022-01-19 レイセオン カンパニー アディティブ製造技術（ａｍｔ）低プロファイル信号分割器
WO2019235558A1 (ja) * 2018-06-07 2019-12-12 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法
TWI678712B (zh) * 2018-09-27 2019-12-01 創意電子股份有限公司 電路板結構以及其傳輸導線結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102429A (ko) 2003-05-27 2004-12-08 삼성전기주식회사 임피던스 조절이 용이한 스트립라인
KR20050072881A (ko) 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
JP2006352347A (ja) * 2005-06-14 2006-12-28 Nec Corp 高周波伝送線路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1044306C (zh) * 1993-02-02 1999-07-21 三星电子株式会社 一种含有屏蔽网的电路板装置
JPH06302961A (ja) 1993-04-16 1994-10-28 Ngk Spark Plug Co Ltd 混成多層配線基板とその製造方法
JP2001144451A (ja) 1999-11-12 2001-05-25 Ibi Tech Co Ltd 積層配線板
US6614325B1 (en) * 2000-08-31 2003-09-02 Northrop Grumman Corporation RF/IF signal distribution network utilizing broadside coupled stripline
US6624729B2 (en) * 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
US20050083147A1 (en) * 2003-10-20 2005-04-21 Barr Andrew H. Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040102429A (ko) 2003-05-27 2004-12-08 삼성전기주식회사 임피던스 조절이 용이한 스트립라인
KR20050072881A (ko) 2004-01-07 2005-07-12 삼성전자주식회사 임피던스 정합 비아 홀을 구비하는 다층기판
JP2006352347A (ja) * 2005-06-14 2006-12-28 Nec Corp 高周波伝送線路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101759908B1 (ko) 2010-12-30 2017-07-20 엘지디스플레이 주식회사 가요성인쇄회로기판
WO2016148429A1 (ko) * 2015-03-18 2016-09-22 주식회사 기가레인 연성회로기판
KR20160112121A (ko) * 2015-03-18 2016-09-28 주식회사 기가레인 연성회로기판
KR102364151B1 (ko) * 2015-03-18 2022-02-18 주식회사 기가레인 연성회로기판

Also Published As

Publication number Publication date
US7755449B2 (en) 2010-07-13
US20090009261A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
KR100850217B1 (ko) 임피던스 매칭된 분기 스트립 전송라인을 갖는 프린트배선기판
TWI388246B (zh) 電磁帶隙結構和印刷電路板
US8476537B2 (en) Multi-layer substrate
KR101405328B1 (ko) 연성 회로 기판
SE522404C2 (sv) Riktkopplare
US9204533B2 (en) Asymmetrical multilayer substrate, RF module, and method for manufacturing asymmetrical multilayer substrate
US20060255878A1 (en) Printed wiring board
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
US11369020B2 (en) Stacked transmission line
US20180048044A1 (en) High-density stacked grounded coplanar waveguides
CN108633172B (zh) 印刷电路板和显示装置
KR20110065838A (ko) 인쇄회로기판
JP4509954B2 (ja) 配線基板
JP3872413B2 (ja) 半導体装置
US9913369B2 (en) Circuit board structure with selectively corresponding ground layers
WO2004051789A1 (en) A circuit that taps a differential signal
KR102636487B1 (ko) 신호 전송기 및 이를 구비하는 반도체 소자 검사 장치
JP6465451B1 (ja) 電子回路
CN106028645A (zh) 一种软区不等长高速软硬结合板及其制作方法
JP2012506203A (ja) 複数の交差する導電線対を有する伝送線回路
JP6724648B2 (ja) 配線基板
JP2006080239A (ja) 積層型高周波回路基板
CN111447724A (zh) 传输线
KR20220071806A (ko) 관통형 비아 구조를 갖는 다층 유전체 기판
JP2010147707A (ja) 伝送線路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 11