CN108633172B - 印刷电路板和显示装置 - Google Patents
印刷电路板和显示装置 Download PDFInfo
- Publication number
- CN108633172B CN108633172B CN201810966030.6A CN201810966030A CN108633172B CN 108633172 B CN108633172 B CN 108633172B CN 201810966030 A CN201810966030 A CN 201810966030A CN 108633172 B CN108633172 B CN 108633172B
- Authority
- CN
- China
- Prior art keywords
- pad
- layer
- adjacent anti
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
- H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
Abstract
本发明提供一种印刷电路板,包括绝缘间隔的多层导电层和多个连接结构,每个连接结构贯穿各层导电层,连接结构将分别位于两层导电层中的第一信号线和第二信号线相连,除了第一信号线和第二信号线所在的导电层,其余导电层上均设有环绕连接结构的反焊盘;对于同一个连接结构而言,环绕连接结构的多个反焊盘包括相邻反焊盘和非相邻反焊盘,相邻反焊盘为与所述第一信号线和第二信号线中任意一者所在层相邻的反焊盘,非相邻反焊盘为与第一信号线和第二信号线任意一者所在层之间存在其他导电层的反焊盘,沿平行于所述导电层的任意方向,相邻反焊盘的尺寸小于非相邻反焊盘的尺寸。本发明还提供一种显示装置,本发明能够提高驱动电路板中的阻抗连续性。
Description
技术领域
本发明涉及电子产品领域,具体涉及一种印刷电路板和显示装置。
背景技术
印刷电路板(Printed Circuit Board,PCB板)是电子产品的物理支撑以及信号传输的重要组成部分,印刷电路板上信号的传输(尤其是差分信号的传输)对信号线阻抗的连续性要求很高。在印刷电路板上,不同层的信号线相连时,通过连接结构相连。当连接结构连接的两个信号线所在层之间存在其他导电层时,将这些导电层环绕连接结构的部分进行掏空,掏空区域称之为连接结构的反焊盘。连接结构的阻抗通常比信号线的阻抗低很多,会导致信号传输过程中的阻抗不连续,从而引起信号反射等问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种印刷电路板和显示装置,以提高印刷电路板上信号传输是的阻抗连续性。
为了实现上述目的,本发明提供一种印刷电路板,包括绝缘间隔的多层导电层和多个连接结构,每个连接结构贯穿各层导电层,所述连接结构将分别位于两层导电层中的第一信号线和第二信号线相连,除了所述第一信号线和所述第二信号线所在的导电层,其余导电层上均设有环绕所述连接结构的反焊盘;
对于同一个连接结构而言,环绕所述连接结构的多个反焊盘包括相邻反焊盘和非相邻反焊盘,所述相邻反焊盘为与所述第一信号线和第二信号线中任意一者所在层相邻的反焊盘,所述非相邻反焊盘为与所述第一信号线和第二信号线任意一者所在层之间存在其他导电层的反焊盘,沿平行于所述导电层的任意方向,所述相邻反焊盘的尺寸小于所述非相邻反焊盘的尺寸。
优选地,所述第一信号线所在的导电层与所述第二信号线所在的导电层之间设置有其他导电层,所述第一信号线所在的导电层和第二信号线所在的导电层之间的至少一层导电层为接地层。
优选地,所述印刷电路板还包括衬底,所述导电层设置在所述衬底上;
所述连接结构连接的第一信号线所在层背离所述第二信号线所在层的一侧设置有多个所述非相邻反焊盘;所述第一信号线所在层背离所述第二信号线所在层的一侧的任意两个非相邻反焊盘中,离所述第一信号线所在层较远的非相邻反焊盘在所述衬底上的正投影覆盖并超出离所述第一信号线所在层较近的非相邻反焊盘在所述衬底上的正投影;和/或,
所述连接结构连接的第二信号线所在层背离所述第一信号线所在层的一侧设置有多个所述非相邻反焊盘;所述第二信号线所在层背离所述第一信号线所在层的一侧的任意两个非相邻反焊盘中,离所述第二信号线所在层较远的非相邻反焊盘在所述衬底上的正投影覆盖并超出离所述第一信号线所在层较近的非相邻反焊盘在所述衬底上的正投影。
优选地,当其中一个所述非相邻反焊盘在所述衬底上的正投影覆盖并超出另一个所述非相邻反焊盘在所述衬底上的正投影时,超出部分的宽度至少为2mil。
优选地,至少两个连接结构用于传输差分信号,用于传输同一差分信号的两个连接结构为一组,同一组连接结构所连接的两个第一信号线位于同一导体层,同一组连接结构所连接的两个第二信号线位于同一导体层;
同一组的两个连接结构周围的非相邻反焊盘中,位于同一层的非相邻反焊盘形成为一体。
优选地,所述相邻反焊盘为圆环形。
优选地,所述第一信号线和所述第二信号线均通过焊盘与所述连接结构相连。
优选地,沿平行于所述导电层的任意方向,所述焊盘的尺寸小于所述相邻反焊盘的尺寸。
优选地,沿平行于所述导电层的任意方向,所述焊盘的尺寸与所述相邻反焊盘的尺寸之差均不小于12mil。
相应地,本发明还提供一种显示装置,包括阵列基板和与所述阵列基板电连接的印刷电路板,所述印刷电路板为上述印刷电路板。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。在附图中:
图1为现有技术中的印刷电路板的膜层结构示意图;
图2为本发明实施例一提供的印刷电路板的膜层结构示意图;
图3为图2的印刷电路板的衬底上方的膜层仰视图;
图4为图1和图2的印刷电路板传输信号的损耗仿真对比图;
图5为图1和图2的印刷电路板中的传输阻抗对比图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明,并不用于限制本发明。
图1为现有技术中的印刷电路板的膜层结构示意图,如图1所示,印刷电路板包括多层信号线层(如图1中的第一信号线层11、第二信号线层12、第三信号线层13和第四信号线层14),每相邻两层信号线层之间设置有接地层17,以防止信号干扰。信号线层与接地层17之间被绝缘介质间隔开。第一信号线层11中的两条信号线分别通过两个连接结构15与第二信号线层12中的两条信号线对应相连;两个连接结构15所连接的信号线用于传输差分信号。第三信号线层13和每层接地层17上均设有连接结构15的反焊盘16,即,将第三信号线层13和每层接地层17上环绕连接结构15的部分进行挖空,挖空区域即为反焊盘16。
由于高速差分信号的传输对阻抗连续性要求很高,而连接结构15的阻抗又比较低,因此,可以通过增大连接结构15的阻抗来提高阻抗连续性。又由于连接结构15呈容性(连接结构15与其周围绝缘间隔的导电的膜层形成电容),当反焊盘16尺寸越大时,连接结构15的阻抗也越大,因此,可以通过增大反焊盘16的尺寸来增大连接结构15的阻抗。而如果将每层反焊盘16的尺寸都增大的话,每个接地层17对应于反焊盘的部分也会被去除,将导致连接结构15所连接的信号线对应反焊盘的部分缺少参考平面,从而使信号线对应于反焊盘的部分的阻抗大大增加,进而在增大连接结构阻抗的同时,也增加了信号线的阻抗,从而难以实现信号线与连接结构的阻抗匹配。
实施例一
为了实现信号线与连接结构的阻抗匹配,本发明实施例一提供一种印刷电路板,图2为本发明实施例一提供的印刷电路板的膜层结构示意图,图3为图2的印刷电路板的衬底上方的膜层仰视图。结合图2和图3所示,印刷电路板包括绝缘间隔的多层导电层21~25和多个连接结构26,多层导电层21~25层叠设置,且每两层导电层之间设置有绝缘间隔层。每个连接结构26贯穿各层导电层21~25,连接结构26将分别位于导电层21中的第一信号线L1和位于导电层22中的第二信号线L2相连。除了第一信号线L1和第二信号线L2所在的导电层21和22,其余导电层23、24和25上均设有环绕连接结构26的反焊盘。对于同一个连接结构而言,环绕连接结构26的反焊盘包括相邻反焊盘271和非相邻反焊盘272,相邻反焊盘271为与第一信号线L1和第二信号线L2中任意一者所在导电层相邻的反焊盘,非相邻反焊盘272为与第一信号线L1和第二信号线L2任意一者所在层之间存在其他导电层的反焊盘。即,相邻反焊盘271所在的导电层与第一信号线L1或第二信号线L2所在的导电层之间没有其他导电层;非相邻反焊盘272所在的导电层和第一信号线L1所在导电层21以及第二信号线L2所在导电层22之间均不存在其他导电层。沿平行于所述导电层的任意方向,相邻反焊盘271的尺寸小于非相邻反焊盘272的尺寸。
其中,连接结构26为贯穿各导电层以及绝缘介质层的过孔内壁上电镀形成的导体层,其具体为管状结构。
在设置连接结构26的各个反焊盘时,可以将非相邻反焊盘272的尺寸设置得较大,从而提高连接结构26的阻抗;同时,将相邻反焊盘271的尺寸设置得较小,以使第一信号线L1和第二信号线L2中与相邻反焊盘271对应的部分的尺寸较小,从而使第一信号线L1和第二信号线L2中缺少参考平面的部分的尺寸较小,进而在提高连接结构26阻抗的同时,防止第一信号线L1和第二信号线L2的阻抗增大,从而有利于实现连接结构26与第一信号线L1、第二信号线L2的阻抗匹配,以利于实现信号传输过程中的阻抗连续,减少因阻抗不匹配带来的信号反射问题。
应当理解的是,印刷电路板上设置有多个连接结构26,而上述相邻反焊盘271和非相邻反焊盘272是以一个连接结构26为参考的。不同连接结构26所连接的第一信号线不一定位于同一导电层,因此,不同连接结构26的相邻反焊盘271不一定位于同一导电层,不同连接结构26的非相邻反焊盘272也不一定位于同一导电层。另外,需要说明的是,图2和图3中仅为示例性说明,并不构成对第一信号线L1和第二信号线L2所在层位置的限定。
第一信号线L1所在的导电层21与第二信号线L2所在导电层22之间设置有其他的导电层,第一信号线所在导电层21和第二信号线L2所在层22之间的至少一层导电层25为接地层。优选地,多层导电层中的一部分为信号线层(如图2中的导电层21~24),另一部分为接地层(如图2中的导电层25),第一信号线L1和第二信号线L2均位于信号层上,每两个信号线层之间均设置有接地层,以防止相邻信号线层之间发生信号干扰。接地层可以通过贯穿各膜层的连接件相连。
如图2所示,所述印刷电路板还包括衬底20,导电层21~25设置在衬底20上。其中,连接结构26连接的第二信号线L2所在导电层22背离第一信号线L1所在层的一侧设置有多个非相邻反焊盘272,这种情况下,结合图2和图3所示,第二信号线L2所在导电层22背离所述第一信号线L1所在导电层21的一侧的任意两个非相邻反焊盘272中,离第二信号线L2所在导电层22较远的非相邻反焊盘272在衬底20上的正投影覆盖并超出第二信号线所在导电层22较近的非相邻反焊盘272在衬底20上的正投影,即,在第二信号线L2所在导电层22背离第一信号线L1所在导电层21的一侧,离第二信号线L2所在导电层22越远,非相邻反焊盘272的尺寸逐渐增大。这样,在印刷电路板的设计过程中,有利于通过调节各个非相邻反焊盘272的尺寸来实现连接结构26与第一信号线L1、第二信号线L2的阻抗匹配。
当然,连接结构连接的第二信号线所在层背离第一信号线所在层的一侧也可以设置有多个所述非相邻反焊盘,这种情况下,所述第二信号线所在层背离第一信号线所在层的一侧的任意两个非相邻反焊盘中,离所述第二信号线所在层较远的非相邻反焊盘在所述衬底上的正投影覆盖并超出离所述第二信号线所在层较近的非相邻反焊盘在所述衬底上的正投影,即,在第二信号线所在层背离第一信号线所在层的一侧,离第二信号线所在层越远,非相邻反焊盘的尺寸逐渐增大。
具体地,当其中一个非相邻反焊盘272在衬底20上的正投影覆盖并超出另一个非相邻反焊盘272在衬底20上的正投影时,超出部分的宽度d至少为2mil。
本发明的印刷电路板尤其适用于传输差分信号,如图2所示,至少两个连接结构26用于传输差分信号,用于传输同一差分信号的两个连接结构26为一组,同一组连接结构26所连接的两个第一信号线L1位于同一导电层21;同一组连接结构26所连接的两个第二信号线L2位于同一导电层22。同一组的两个连接结构26周围的非相邻反焊盘272中,位于同一导电层的非相邻反焊盘272形成为一体,即,在与第一信号线L1和第二信号线L2所在导电层均不相邻的导电层在两个连接结构26周围均进行挖空,且两个连接结构26周围的挖空区域连通。其中,两个导电层相邻是指,该两个导电层之间没有其他导电层。
在印刷电路板的两种结构中,为了便于第一信号线L1、第二信号线L2与连接结构26的连接,如图2和图3所示,连接结构26上还设置有焊盘28,第一信号线L1和第二信号线L2均通过焊盘28与连接结构26相连。其中,焊盘28沿平行于所述导电层的任意方向的尺寸均小于所述反焊盘沿相同方向的尺寸。具体地,沿平行于所述导电层的任意方向,焊盘28的尺寸与所述反焊盘的尺寸之差均不小于12mil。更具体地,焊盘28和相邻反焊盘271为同心的圆环形,焊盘28的内径和相邻反焊盘271的内径相同,焊盘28的外径与相邻反焊盘271的外径相差12mil~16mil。
图4为图1和图2的印刷电路板传输信号的损耗仿真对比图,图5为图1和图2的印刷电路板中的传输阻抗对比图,传输阻抗采用时域反射技术(TDR)进行测量。其中,图1和图2的印刷电路板中均包括八层导电层(其中四层为信号线层,另外四层为接地层),反焊盘的区域填充有环氧树脂加上填充剂以及玻璃纤维所做出的复合材料(FR-4)。图1中,每层反焊盘的尺寸相同,均为外径为28mil的圆环,其内径(即,连接结构的外径)为10mil;图2中,相邻反焊盘271与图1中反焊盘的尺寸相同;同一组连接结构26对应的同一层中的两个非相邻反焊盘272形成为“操场形”的一体结构,即,由相对的两个半圆及中间的矩形拼成的结构,两个半圆的圆心相距36mil;图2中自上向下,四个非相邻反焊盘272的半径依次为16mil、18mil、20mil和22mil。
从图4可以看出,在传输低频信号时,图1和图2的结构的传输损耗相差不大,而传输信号的频率高于4GHz后,图1结构的传输损耗明显高于图2结构的传输损耗;且随着频率的升高,二者的损耗差距越明显。从图5可以看出,图1中所示的连接结构的最小阻抗(图5中A点处的阻抗)为70.493Ω,图2中连接结构处的最小阻抗(图5中B点处的阻抗)为72.614Ω,可以看出,本发明中连接结构的阻抗明显高于图1中连接结构的阻抗,有利于实现连接结构和信号线的阻抗匹配。
实施例二
本发明实施例二提供一种显示装置,包括阵列基板和与阵列基板连接的印刷电路板,印刷电路板为实施例一提供的印刷电路板。可选地,印刷电路板上设置有驱动芯片,印刷电路板用于将驱动芯片的驱动信号提供给阵列基板。
显示装置可以为电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
由于本发明提供的印刷电路板能够实现阻抗匹配,提高信号传输过程中阻抗的一致性,减少了阻抗不匹配带来的信号反射问题,因此,印刷电路板向阵列基板所传输的信号更加准确,从而提高显示装置的稳定性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种印刷电路板,包括绝缘间隔的多层导电层和多个连接结构,每个连接结构贯穿各层导电层,所述连接结构将分别位于两层导电层中的第一信号线和第二信号线相连,除了所述第一信号线和所述第二信号线所在的导电层,其余导电层上均设有环绕所述连接结构的反焊盘;其特征在于,
对于同一个连接结构而言,环绕所述连接结构的多个反焊盘包括相邻反焊盘和非相邻反焊盘,所述相邻反焊盘为与所述第一信号线和第二信号线中任意一者所在层相邻的反焊盘,所述非相邻反焊盘为与所述第一信号线和第二信号线任意一者所在层之间存在其他导电层的反焊盘,沿平行于所述导电层的任意方向,所述相邻反焊盘的尺寸小于所述非相邻反焊盘的尺寸;
所述印刷电路板还包括衬底,所述导电层设置在所述衬底上;
所述连接结构连接的第一信号线所在层背离所述第二信号线所在层的一侧设置有多个所述非相邻反焊盘;所述第一信号线所在层背离所述第二信号线所在层的一侧的任意两个非相邻反焊盘中,离所述第一信号线所在层较远的非相邻反焊盘在所述衬底上的正投影覆盖并超出离所述第一信号线所在层较近的非相邻反焊盘在所述衬底上的正投影;和/或,
所述连接结构连接的第二信号线所在层背离所述第一信号线所在层的一侧设置有多个所述非相邻反焊盘;所述第二信号线所在层背离所述第一信号线所在层的一侧的任意两个非相邻反焊盘中,离所述第二信号线所在层较远的非相邻反焊盘在所述衬底上的正投影覆盖并超出离所述第一信号线所在层较近的非相邻反焊盘在所述衬底上的正投影。
2.根据权利要求1所述的印刷电路板,其特征在于,所述第一信号线所在的导电层与所述第二信号线所在的导电层之间设置有其他导电层,所述第一信号线所在的导电层和第二信号线所在的导电层之间的至少一层导电层为接地层。
3.根据权利要求1所述的印刷电路板,其特征在于,当其中一个所述非相邻反焊盘在所述衬底上的正投影覆盖并超出另一个所述非相邻反焊盘在所述衬底上的正投影时,超出部分的宽度至少为2mil。
4.根据权利要求1至3中任意一项所述的印刷电路板,其特征在于,至少两个连接结构用于传输差分信号,用于传输同一差分信号的两个连接结构为一组,同一组连接结构所连接的两个第一信号线位于同一导体层,同一组连接结构所连接的两个第二信号线位于同一导体层;
同一组的两个连接结构周围的非相邻反焊盘中,位于同一层的非相邻反焊盘形成为一体。
5.根据权利要求1至3任意一项所述的印刷电路板,其特征在于,所述相邻反焊盘为圆环形。
6.根据权利要求1至3任意一项所述的印刷电路板,其特征在于,所述第一信号线和所述第二信号线均通过焊盘与所述连接结构相连。
7.根据权利要求6所述的印刷电路板,其特征在于,沿平行于所述导电层的任意方向,所述焊盘的尺寸小于所述相邻反焊盘的尺寸。
8.根据权利要求7所述的印刷电路板,其特征在于,沿平行于所述导电层的任意方向,所述焊盘的尺寸与所述相邻反焊盘的尺寸之差均不小于12mil。
9.一种显示装置,包括阵列基板和与所述阵列基板电连接的印刷电路板,其特征在于,所述印刷电路板为权利要求1至8中任意一项所述的印刷电路板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810966030.6A CN108633172B (zh) | 2018-08-23 | 2018-08-23 | 印刷电路板和显示装置 |
US16/456,332 US10743405B2 (en) | 2018-08-23 | 2019-06-28 | Printed circuit board and display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810966030.6A CN108633172B (zh) | 2018-08-23 | 2018-08-23 | 印刷电路板和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108633172A CN108633172A (zh) | 2018-10-09 |
CN108633172B true CN108633172B (zh) | 2019-11-26 |
Family
ID=63708946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810966030.6A Active CN108633172B (zh) | 2018-08-23 | 2018-08-23 | 印刷电路板和显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10743405B2 (zh) |
CN (1) | CN108633172B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111050493B (zh) * | 2018-10-12 | 2022-10-11 | 中兴通讯股份有限公司 | 过孔反焊盘形状的确定方法及印刷电路板 |
CN109379835B (zh) * | 2018-10-16 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种pcb板高速信号过孔设计方法、过孔结构和一种pcb板 |
CN115767882B (zh) * | 2023-01-09 | 2023-06-09 | 苏州浪潮智能科技有限公司 | 差分信号传输电路、电路板、电子设备及电路制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6538538B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | High frequency printed circuit board via |
CN2886982Y (zh) * | 2006-04-26 | 2007-04-04 | 华为技术有限公司 | 印刷电路板 |
CN102811549A (zh) * | 2011-06-03 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
WO2013071197A2 (en) * | 2011-11-09 | 2013-05-16 | Sanmina Corporation | Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission |
US9545003B2 (en) * | 2012-12-28 | 2017-01-10 | Fci Americas Technology Llc | Connector footprints in printed circuit board (PCB) |
CN103179782B (zh) * | 2013-02-21 | 2016-04-13 | 广州兴森快捷电路科技有限公司 | 阻抗受控、低损耗的单端过孔结构 |
US9024208B2 (en) * | 2013-02-27 | 2015-05-05 | Dell Products L.P. | Systems and methods for frequency shifting resonance of an unused via in a printed circuit board |
US10820427B2 (en) * | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
US9781844B2 (en) * | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
CN104394646A (zh) * | 2014-11-28 | 2015-03-04 | 京东方科技集团股份有限公司 | 印刷电路板、球栅阵列封装体及印刷电路板的布线方法 |
JP2017011093A (ja) * | 2015-06-22 | 2017-01-12 | イビデン株式会社 | プリント配線板 |
CN206118171U (zh) * | 2016-10-17 | 2017-04-19 | 中兴通讯股份有限公司 | Pcb板 |
-
2018
- 2018-08-23 CN CN201810966030.6A patent/CN108633172B/zh active Active
-
2019
- 2019-06-28 US US16/456,332 patent/US10743405B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200068704A1 (en) | 2020-02-27 |
US10743405B2 (en) | 2020-08-11 |
CN108633172A (zh) | 2018-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108633172B (zh) | 印刷电路板和显示装置 | |
KR101335987B1 (ko) | 다층 인쇄회로기판 | |
US8648668B2 (en) | Electrical impedance precision control of signal transmission line for circuit board | |
JP6732723B2 (ja) | 高周波伝送用プリント配線板 | |
KR101405328B1 (ko) | 연성 회로 기판 | |
US20150327359A1 (en) | Printed Circuit Board | |
KR20130024703A (ko) | 전자 회로기판 | |
US20120247811A1 (en) | Composite circuit board with fracturable structure | |
JP4683381B2 (ja) | 回路基板 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
KR102095068B1 (ko) | 평탄화 커버층 구조를 가진 연성회로기판 | |
US20120267156A1 (en) | Multilayer stacked circuit arrangement with localized separation section | |
CN112885811A (zh) | 多层基板的垂直互连结构 | |
US9756721B2 (en) | Multilayer laminated substrate structure | |
JP2011023547A (ja) | 回路基板 | |
US9913369B2 (en) | Circuit board structure with selectively corresponding ground layers | |
US10980113B2 (en) | Circuit board structure incorporated with resin-based conductive adhesive layer | |
JP2012009573A (ja) | 回路基板 | |
US20220336230A1 (en) | Interposer, manufacturing method therefor, and circuit board assembly | |
TWI684245B (zh) | 差動訊號傳輸電路板 | |
CN111316434B (zh) | 具有差分同轴通孔的电子衬底 | |
KR102069623B1 (ko) | 임피던스 조절용 패드 및 그를 구비한 기판 | |
CN111447724A (zh) | 传输线 | |
CN111463537A (zh) | 传输线 | |
KR20050083544A (ko) | 다층 신호라우팅 디바이스에 전자소자를 수용하는 기술 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |