CN104394646A - 印刷电路板、球栅阵列封装体及印刷电路板的布线方法 - Google Patents

印刷电路板、球栅阵列封装体及印刷电路板的布线方法 Download PDF

Info

Publication number
CN104394646A
CN104394646A CN201410712072.9A CN201410712072A CN104394646A CN 104394646 A CN104394646 A CN 104394646A CN 201410712072 A CN201410712072 A CN 201410712072A CN 104394646 A CN104394646 A CN 104394646A
Authority
CN
China
Prior art keywords
via hole
pad
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410712072.9A
Other languages
English (en)
Inventor
吴月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410712072.9A priority Critical patent/CN104394646A/zh
Priority to US14/571,621 priority patent/US9629241B2/en
Publication of CN104394646A publication Critical patent/CN104394646A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种印刷电路板、球栅阵列封装体及印刷电路板的布线方法。该印刷电路板，包括：基板，该基板包括层叠的多个绝缘层以及设置在相邻绝缘层之间的导电层；多个焊盘，以二维矩阵的方式设置在该基板的一个表面上；以及多个过孔，对应于每个焊盘设置，贯穿所述基板以及相对应的焊盘。根据本发明实施例的球栅阵列封装体包括上述印刷电路板。

Description

印刷电路板、球栅阵列封装体及印刷电路板的布线方法
技术领域
根据本发明的实施例涉及一种印刷电路板、球栅阵列封装体及印刷电路板的布线方法。
背景技术
随着技术的进步，芯片集成度不断提高，I/O引脚数急剧增加，功耗也随之增大，对集成电路封装的要求也更加严格。为了满足发展的需要，球栅阵列(Ball Grid Array，简称BGA)封装开始被应用于生产。球栅阵列是一种将集成电路(IC)与基板相互连接的先进封装技术。在塑料或陶瓷基板上黏着集成电路。在BGA封装的情况下，与IC封装相连的球形焊球将被放置在附有一层助焊剂的印刷电路板(电路基板)的电气连接焊盘上。然后电路板将被加热到一定的温度以使焊剂和所有的焊球熔化并与下面印刷电路板上形成的导电焊盘相熔合。因此IC无需外部引线即可与印刷电路板相连。
在印刷电路板的版面设计(PCB Layout)阶段，BGA封装的形式规格和焊盘数目决定了必须在电路板中设置过孔(via hole)才能将走线引出焊盘位置，并连接到其他零件和电气焊盘上。
图1为现有球栅阵列结构的印刷电路板的一种示意结构图。如图1所示，印刷电路板100上设置有焊盘110、过孔120和导电线路130。从图1中可以看到，过孔120均是设置在多个焊盘110之间的空隙处。在这种情况下，成型图纸非常凌乱，印刷电路板的版面设计工程师需耗费很多时间来区分首先需要布线的焊盘。另外，对于这种高密度布局的印刷电路板所使用的球栅阵列，在布线时外围两排焊盘110出线也必须通过过孔来连接内层导电层，而不能直接走顶层(TOP层)出线。所以，留在TOP层的过孔并无实际意义。此外，在图1所示的现有球栅阵列结构的印刷电路板中，焊盘与印刷电路板的内层电路的连接必须通过连接线经由过孔进行连接，例如，图1中相邻的焊盘和过孔之间通过粗线和细线代表的连接线进行连接。
发明内容
根据本发明的一个实施例提供一种印刷电路板，包括：
基板，该基板包括层叠的多个绝缘层以及设置在层叠方向上相邻的绝缘层之间的多个电路层，该基板包括第一表面和位于所述第一表面相反侧的第二表面；
多个焊盘，以矩阵的方式设置在该基板的第一表面上；以及
多个过孔，对应于每个焊盘设置，并贯穿所述基板以及相对应的焊盘。
在一个示例中，所述过孔在平行于所述基板的平面上的正投影落入对应的所述焊盘在该平面的正投影的范围内。
在一个示例中，在平面图中看，所述过孔的中心与对应焊盘的中心重合。
在一个示例中，所述过孔的靠近所述基板的第二表面的部分填充有树脂材料。
在一个示例中，所述树脂材料未填充所述过孔的靠近所述基板的第一表面的一部分。
在一个示例中，所述过孔的未填充树脂材料的部分占所述过孔的整个深度的八分之一以下。
在一个示例中，所述过孔的内壁附着有导电层，所述多个焊盘中的至少一个焊盘通过对应的过孔内壁的导电层电连接到所述基板中相应的电路层。
在一个示例中，在所述基板的第一表面上，在所述焊盘之外的区域中设置有阻焊剂。
在一个示例中，所述印刷电路板用于球栅阵列封装，所述多个焊盘用于与球栅阵列封装中的焊料球相连接。
根据本发明的另一个实施例提供一种球栅阵列封装体，包括：
根据如上所述任一项的印刷电路板；以及
球栅阵列基板，该球栅阵列基板包括设置在其一侧的多个焊料球，所述多个焊料球以矩阵的形式布置在所述球栅阵列基板的表面上，
其中，所述球栅阵列基板上的所述多个焊料球和所述印刷电路板上的所述多个焊盘一一对应，所述球栅阵列基板通过所述多个焊料球焊接到所述印刷电路板上的所述焊盘上。
在一个示例中，所述焊料球的一部分伸入所述印刷电路板中所述过孔靠近所述印刷电路板的基板的第一表面的一部分中。
在一个示例中，所述过孔的填充有所述焊料球的部分占所述过孔的整个深度的八分之一以下。
根据本发明的再一个实施例提供一种用于球栅阵列封装的印刷电路板的布线方法，包括：
形成多个电路层，每个电路层夹设在相邻的绝缘层之间以形成层叠有多个电路层和多个绝缘层的电路基板；
在电路基板的一个表面上形成排列成矩阵的多个焊盘；以及
形成贯穿每个焊盘和印刷电路板的过孔，所述多个焊盘中的至少之一通过对应的过孔连接到相应的电路层。
在一个示例中，在所述过孔的内壁形成导电层，所述多个焊盘中的至少之一通过对应的过孔内壁的导电层电连接到相应的电路层。
在一个示例中，所述的布线方法还包括：
使用树脂材料填塞所述过孔，并且在所述过孔的靠近所述焊盘的部分留出未填塞所述过孔的部分。
在一个示例中，所述的布线方法还包括：
在每个焊盘处施加焊料，所述焊料的一部分流入所述过孔的未填塞树脂材料的部分。
在一个示例中，在使用树脂材料填塞所述过孔的步骤中，所述过孔的未填塞树脂材料的部分占所述过孔的整个深度的八分之一以下。
在一个示例中，所述过孔在平行于所述电路基板的平面上的正投影落入对应的所述焊盘在该平面的正投影的范围内。
在一个示例中，在平面图中看，所述过孔的中心与对应焊盘的中心重合。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为现有球栅阵列结构的印刷电路板的一种示意结构图；
图2为根据本发明实施例的球栅阵列结构的印刷电路板的局部平面示意图；
图3为根据本发明实施例的球栅阵列结构的印刷电路板的局部截面示意图；
图4为形成有BGA焊盘的印刷电路板上形成过孔的示意图；
图5为标出需要布线的焊盘和不需要布线的焊盘的示意图；
图6为对外围两排焊盘进行布线的设计示意图；
图7为对内部焊盘进行布线的设计示意图；
图8为表示预刷锡膏的结构示意图；
图9表示施加焊料球并进行加热焊接之后的结构示意图；
图10为使用根据本发明实施例的印刷电路板的BGA封装体的简化示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的实施例提供一种球栅阵列结构的印刷电路板及其布线方法。根据本发明实施例的球栅阵列结构的印刷电路板，将过孔直接贯穿BGA焊盘(例如，可以设置在焊盘的中心)，从而使印刷电路板的布线规范、美观。这为后期BGA布线大大降低了布线的复杂性，而且更加直观简洁的将需要走线和不需要走线的焊盘明显区分开。根据本发明实施例的印刷电路板以及布线方法，可以节省版面设计的时间，简化BGA布线难度。
此外，过孔形成为贯穿BGA焊盘，在制造印刷电路板的过程中，可以将这些过孔采用树脂塞孔处理，在顶面留有一段孔的深度(即未填塞树脂的部分)。对于此处理方法，首先避免了BGA焊接时候的漏锡现象。其次，可以增加BGA焊接的稳固性。
下面，将结合具体的示例更加详细地说明根据本发明实施例的球栅阵列结构的印刷电路板及其布线方法。
印刷电路板
图2为根据本发明实施例的球栅阵列结构的印刷电路板的局部平面示意图。图3为根据本发明实施例的球栅阵列结构的印刷电路板的局部截面示意图。如图2和图3所示，该印刷电路板包括基板200、设置在基板200上的焊盘210以及形成在焊盘210中心的过孔220。如图3所示，该基板可以具有顶面(TOP)和底面(BOT)，例如，可以分别称为位于基板两侧的第一表面和第二表面。例如，该基板可以为环氧玻璃布层压板，包括多个层叠的绝缘层层(PP)以及夹设在层叠方向上相邻的绝缘层之间的多个导电层(电路层)。导电层例如包括但不限于接地层(GND、GND1、GND2)，输入层(IN1、IN2)、电源层(VCC)等。导电层例如由铜线或铜片形成。例如，每个导电层形成为预定的电路图案。不同的导电层具有不同的电气属性，例如其连接到接地端、用于输入信号或连接到电源等。例如，该基板的材料可以采用环氧板(FR-4)。此外，本发明实施例中的印刷电路板的基板也可以采用其他的材料、层数以及各层的电气属性配置，本发明对此无具体限制。
需要注意的是，虽然图中以及以上的描述中以过孔220设置在焊盘210的中心为例进行了描述，然而，根据本发明的实施例并不严格限制过孔220必须在焊盘210的中心。例如，过孔220在平行于基板200的平面上的正投影落入对应的焊盘210在该平面的正投影的范围内。
如图2所示，焊盘210以矩阵的形式布置在基板200的TOP面上。焊盘之间的间距以及焊盘的尺寸可以根据需要而设定，本发明对此没有具体地限制。图2的下部部分为一个焊盘附近的平面放大图。焊盘210用于通过焊球(一般为锡焊料)与将要被封装的晶片(die)电连接。如图3所示，过孔240沿基板200的厚度方向贯穿基板200以及焊盘210。由于焊盘210在球栅阵列封装的过程中与焊料球相连接，因此，可以将其称为球栅阵列焊盘(BGA焊盘)。
例如，TOP面的BGA焊盘是与BGA封装时使用的锡球相焊接。BOT面过孔没有焊接作用，例如用于与PCB各个层面的走线相连。
如图3所示，在TOP面，BGA焊盘210的周围覆盖有阻焊剂260(例如，阻焊绿漆)。也就是说，在TOP侧的表面上，在BGA焊盘之外的区域设置有阻焊剂260。在BOT面，过孔的周围用阻焊剂250覆盖。位于印刷电路板的TOP面的阻焊剂可以防止BGA焊盘的周围发生焊接，并防止相邻焊盘之间的短路。
例如，焊盘的平面形状可以为圆形形状，在过孔贯穿BGA焊盘时，更具体而言，BGA焊盘则为环形形状。然而，本发明实施例对BGA焊盘的具体形状没有具体限制，可以选择任何合适的形状。
例如，过孔220基本上设置在每个BGA焊盘210的中心，穿过每个BGA焊盘210以及基板200。对于过孔的尺寸选择，其尺寸(直径)应该小于BGA焊盘的尺寸(直径)。然而，该过孔的直径需要满足走线宽度。例如，过孔220的直径可以为BGA焊盘的直径的二分之一。在一个示例中，例如从图2的平面图中可以看到，过孔220的中心与BGA焊盘210的中心重合。
如图3所示，例如，过孔220的一部分用绝缘材料例如树脂材料240填塞。树脂材料240用于填充过孔220的底部(过孔220靠近基板的BOT面的部分)。在贯穿基板200的过孔220中，塞孔的深度(填充有树脂材料的深度)大于等于过孔220的整个深度的八分之七。
在一个示例中，过孔220的在TOP面一侧的部分留出不填塞树脂的部分。例如，过孔220的不填塞树脂材料的部分占过孔220的整个孔深度的八分之一以下。在用树脂材料填塞过孔220时，优选填塞过孔220的大部分深度，仅留出一小部分未填塞树脂。这样能控制锡膏尽可能少地漏进孔内，避免因锡膏漏入过孔的量太多而使得用于BGA焊接的锡膏过少，因此，能够防止焊接不良现象的发生。这在后面对印刷电路板的布线方法的描述中将会更加详细的描述。
在BGA封装的过程中，会将晶片或者包括晶片的BGA基板通过锡球焊接到印刷电路板上。锡球通过BGA焊盘与印刷电路板的内层导电层相连，从而晶片的各个部分能够与印刷电路板中的具有各种电气属性的导电层相连，以完成所需的电路结构。在球栅阵列封装工艺过程中，锡膏(锡球)280可以形成在印刷电路板的TOP面，且对应地位于每个BGA焊盘210上(如图9所示)。该锡膏280的一部分填入过孔220的未被树脂材料填塞的部分。在BGA封装过程中，加热焊接后的锡膏，锡膏会流入过孔220中，填满过孔220内未进行树脂塞孔的部分。如以上描述可知，填塞过孔220的大部分深度，仅留出一小部分未填塞树脂。例如，过孔220的不填塞树脂材料的部分小于过孔220的整个孔深度的八分之一。因此，在BGA焊接时，加热时仅有极少量的锡膏流入过孔中。在这种情况下，不会造成漏锡。而且，在加热焊接之后进行冷却后，还会将流入过孔220内的锡膏与焊接表面(BOT面)的锡膏整体连接，使得锡膏280不易从印刷电路板上脱落，从而加大了BGA焊接的稳固性。BGA焊接后，锡膏280不只是贴于印刷电路板表面的焊盘，而且，有一部分是固定在过孔的内壁。例如，锡膏280可以形成为一个T字型结构，这样的结构增强了球栅阵列封装的表面安装技术(SMT)的效果。
对于过孔220而言，每个过孔220的电气属性与其所在BGA焊盘210相同，这意味着在什么类型的BGA焊盘上面打孔，这个过孔就自然会具备这个BGA焊盘的电气性能。例如，所述多个焊盘210中的至少之一通过对应过孔连接到基板内部的电路层。在一个示例中，在过孔220的内壁形成有导电层。该导电层例如由金属铜形成。BGA焊盘220可以通过过孔220的内壁的导电层与基板内部的相应导电层电连接。例如，接地焊盘可以通过相应的过孔内壁导电层与基板内部的接地层(GND、GND1、GND2)电连接，输入焊盘可以通过相应的过孔内壁导电层与基板内部的输入层(IN1、IN2)电连接，电源焊盘可以通过相应的过孔内壁导电层与基板内部的电源层(VCC)电连接，而虚设(DUMMY)焊盘则不与基板内部的任何导电层电连接。
根据本发明实施例的印刷电路板，各BGA焊盘不再需要通过连接线与位于该BGA焊盘周围的过孔连接才能电连接到基板内部的导电层，而可以直接通过过孔内壁的导电层与基板内部的相应导电层电连接。因此，能够大大简化工艺。此外，根据本发明的印刷电路板结构能够使得印刷电路板的布线规范、美观，能够更加直观简洁的将需要走线和不需要走线的焊盘明显区分开，为后期BGA布线大大简化了布线复杂性并节省了版面设计的时间。
印刷电路板的布线方法
通过以上的描述可知，根据本发明实施例的印刷电路板可以简化BGA后期布线的复杂性，下面就结合一个具体示例更详细的描述根据本发明实施例的一个球栅阵列结构的印刷电路板的布线方法。
在印刷电路板中形成过孔
如以上关于印刷电路板的结构所述，对应于每个BGA焊盘的中心形成过孔。具体而言，在每个BGA焊盘的中心形成穿透多层布线板以及BGA焊盘的过孔。此步骤中，需要对全部BGA焊盘进行打孔。根据本发明实施例的布线方法对于过孔的具体形成方式没有特殊限制，可以采用任何合适的打孔方法。图4示出了形成有BGA焊盘的印刷电路板上形成过孔的平面示意图。BGA焊盘210以矩阵的形式分布在印刷电路板的表面，每个BGA焊盘210的中心对应形成有过孔，更详细的图示请参考上述的图2和图3，这里不再详细示出。另外需要说明的是，图4所示的示例中示出了26×26的二维矩阵，也就是包括A-AF的26行和1-16的26列。然而，根据本发明实施例的印刷电路板的BGA焊盘的数量并不限制于此，而是可以根据需要设计成任意个数的矩阵形式。
对于过孔的尺寸选择，其尺寸(直径)应该小于BGA焊盘的尺寸(直径)。然而，该过孔的直径需要满足走线宽度。例如，过孔220的直径可以为BGA焊盘的直径的二分之一。在一个示例中，过孔220的中心与BGA焊盘的中心重合。
该步骤打孔后，过孔的电气属性自动与所在焊盘相同。例如，形成过孔时会在过孔的内壁形成导电层。该导电层例如由金属铜形成。每个过孔220的电气属性与其所在BGA焊盘210相同，这意味着在什么类型的BGA焊盘上面打孔，这个过孔就自然会具备这个BGA焊盘的电气性能。BGA焊盘220可以通过过孔220的内壁的导电层与基板内部的相应导电层电连接。例如，接地焊盘可以通过相应的过孔内壁导电层与基板内部的接地层(GND、GND1、GND2)电连接，输入焊盘可以通过相应的过孔内壁导电层与基板内部的输入层(IN1、IN2)电连接，电源焊盘可以通过相应的过孔内壁导电层与基板内部的电源层(VCC)电连接，而虚设(DUMMY)焊盘则不与基板内部的任何导电层电连接。
标出各种类型的BGA焊盘
例如，BGA焊盘可以包括需要进行布线的焊盘和不需要布线的焊盘。焊盘可以包括电源焊盘，接地焊盘，虚设(DUMMY)焊盘等。图5为标出需要布线的焊盘和不需要布线的焊盘的示意图。如图5所示，在不需要布线的焊盘下方以短横线标出，将不需要布线的焊盘以标号“211”示出，而其余的焊盘可以用于布线并以“212”示出。需要注意的是，这里用“短横线”标出并不表示在版面设计的过程中必须用短横线标出不需要布线的焊盘，而仅仅是为了说明的方便在图中以短横线标示。在实际的版面设计过程中，可以采用任何合适的方法来标出需要布线的焊盘和不需要布线的焊盘。
此步骤，需要明确标出所有不需要布线的焊盘(例如，虚设焊盘)。虚设焊盘没有任何电气属性，不需要布线。电源焊盘和接地焊盘可以通过位于其上的过孔连接到的内层的电源层和接地层。这在布线工程师自己设计的时候就会做出相应简化的考量。找出这些不需要布线的焊盘，标识出来，将其与其他后续需要布线的焊盘明显区分。
进行布线
在这个步骤中，可以包括外围两排焊盘布线，以及内部焊盘布线的布线。在该步骤中将需要布线的焊盘通过上述的过孔连接到对应的电路基板内对应的布线层(电路层)。
图6为对外围两排焊盘进行布线的设计示意图；图7为对内部焊盘进行布线的设计示意图。从图6和图7可以看到，对需要布线的焊盘212进行布线以连接到相应的导电线路230，而焊盘211不需要进行布线。
选择一层导电层(电路层)，用来进行BGA前两排的出线。导电层为基板内部的一层导电层，其夹设在相邻绝缘层之间。导电层根据需要而形成预定的电路图案，以满足各种信号传输的需要。在导电层之间的绝缘层则起到对不同导电层之间的绝缘作用。
如图1，现有技术中过孔是形成在焊盘之间的空隙处，这样的成型图纸非常凌乱。使印刷电路板的版面设计工程师耗费时间来区分首先需要布线的焊盘。并且，对于这种高密度布局的印刷电路板所使用的球栅阵列，布线时，外围两排焊盘出线也必须通过过孔连接到内层的导电层，不能直接从TOP层出线。所以，留在TOP层的过孔并无实际意义。
根据本发明实施例的印刷电路板，各BGA焊盘不再需要通过连接线与位于该BGA焊盘周围的过孔连接才能电连接到基板内部的导电层，而可以直接通过过孔内壁的导电层与基板内部的相应导电层电连接。因此，能够大大简化工艺。此外，根据本发明的印刷电路板结构能够使得印刷电路板的布线规范、美观，能够更加直观简洁的将需要走线和不需要走线的焊盘明显区分开，为后期BGA布线大大简化了布线复杂性并节省了版面设计的时间。
如图7所示，其为BGA内部焊盘布线的设计示意图。如图7可见，即使BGA所有可布线的焊盘皆完成向外引线，BGA的布线，电源焊盘的概况仍然一目了然，大大简化了布线的复杂性。
塞孔处理
对于上述步骤中形成的过孔，可以用树脂材料进行填塞。本发明实施例的布线方法中对树脂材料没有具体的限制，可以选用任何合适的树脂材料来填塞过孔。该工艺步骤的图示可以参考图3。
如图3所示，用树脂材料将过孔位于印刷电路板BOT面一侧的部分进行填塞。在贯穿基板200的过孔220中，塞孔的深度(填充有树脂材料的深度)大于等于过孔220的整个深度的八分之七。
在一个示例中，过孔220的在TOP面一侧的部分留出不填塞树脂的部分。例如，过孔220的不填塞树脂材料的部分占过孔220的整个孔深度的八分之一以下。在用树脂材料填塞过孔220时，优选填塞过孔220的大部分深度，仅留出一小部分未填塞树脂。这样能控制锡膏尽可能的少漏进孔内，避免因锡膏漏入过孔的量太多而使得用于BGA焊接的锡膏过少，因此，能够防止焊接不良现象的发生。
施加焊料
在该步骤中，焊料被施加到对应于每个BGA焊盘的位置处，以用于在进行封装焊接时被封装的晶片与BGA焊盘之间的电连接。例如，这里的焊料可以使用锡膏。如图8和9所示，锡膏可以流入过孔中未被树脂材料填充的部分。
在加热焊接之后进行冷却后，流入过孔220内的锡膏与焊接表面(BOT面)的锡膏整体连接，使得锡膏280不易从印刷电路板上脱落，从而加大了BGA焊接的稳固性。BGA焊接后，锡膏280不只是贴于印刷电路板表面的焊盘，而且，有一部分是固定在过孔的内壁。例如，锡膏280可以形成为一个T字型结构，这样的结构增强了球栅阵列封装的表面安装技术(SMT)的效果。
在该步骤中，可以分为预刷锡膏和施加焊料球两个步骤来进行。图8为表示预刷锡膏的结构示意图，而图9表示施加焊料球并进行加热焊接之后的结构示意图。在焊接前期，先在印刷电路板上预刷锡膏270，锡膏270也会流入孔内一部分。如果是人工手动刷锡膏，为保证锡膏用量，工程师会重复手动刷两到三次，由此，可以确保锡膏在预刷时，即可流入孔内一部分，以保证表面锡膏的用量不会减少。如果是自动机械刷锡膏，可以调整锡膏用量及刷锡膏次数，也会保证锡膏量充足。因此，流入孔内的锡膏对于表面焊接的BGA所用的锡膏，几乎可不计算损耗。
在预刷锡膏后，进行焊接时可以施加焊料球。预刷锡膏与BGA封装表面的锡球加热后相结合，融为一个整体(锡膏)280，即完成BGA焊接。因此，最终的锡膏量(锡膏280)可以为预刷的锡膏量(锡膏270)和BGA封装锡球量之和。本发明实施例对锡膏的成分没有具体限制，可以采用任何合适的用于焊接的锡膏。
需要说明的是，根据本发明实施例的印刷电路板的布线方法并不限于以上所述的步骤顺序，在实际的生产制造中可以根据需要而任意调整。根据本发明实施例的布线方法的重点之一在于贯穿印刷电路板的焊盘的过孔，这使得印刷电路板的版面设计和布线方法大大简化。因此，根据本发明实施例的印刷电路板布线方法例如可以包含以下步骤：形成多个电路层，每个电路层夹设在相邻的绝缘层之间以形成层叠有多个电路层和多个绝缘层的电路基板；在电路基板的一个表面上形成排列成矩阵的多个焊盘；以及形成贯穿每个焊盘和印刷电路板的过孔，所述多个焊盘中的至少之一通过对应的过孔连接到相应的电路层。例如，在所述过孔的内壁形成导电层，所述多个焊盘中的至少之一通过对应的过孔内壁的导电层电连接到相应的电路层。当然，该布线方法还可以包括以上所述的其他任何步骤，比如填塞过孔等步骤。
球栅阵列封装结构
以上描述了根据本发明实施例的球栅阵列结构的印刷电路板及其布线方法的具体示例。根据本发明的实施例还提供一种使用上述印刷电路板的球栅阵列结构的封装体。图10为使用根据本发明实施例的印刷电路板的BGA封装体的简化示意图。
如图10所示，该封装体包括印刷电路板30。该印刷电路板上布置有布置成矩阵形式的BGA焊盘。该印刷电路板30采用如上所述根据本发明任何实施例的印刷电路板，因此，该印刷电路板也具有贯穿BGA焊盘的过孔等结构，这里不再详细描述且在图10中仅仅示出了基板以及BGA焊盘31。
该封装体还包括球栅阵列基板(BGA基板)40，该BGA基板40的下表面上布置有成矩阵形式排列的焊料球(焊料凸块)41。BGA基板40上的焊料球41与印刷电路板上的BGA焊盘一一对应，也就是说，在将BGA基板和印刷电路板焊接在一起时，每个BGA焊盘31对应一个焊料球41。
在焊接的过程中，焊料设置在BGA基板40和印刷电路板之前。如上所述，在加热焊接的过程中，焊料流入印刷电路板上的过孔未被树脂材料填塞的部分。例如，过孔的填充有所述焊料球的部分占所述过孔的整个深度的八分之一以下。因此，流入过孔内的焊料与焊接表面的焊料整体连接，使得焊料41不易从印刷电路板上脱落，从而加大了BGA焊接的稳固性。BGA焊接后，焊料41不只是贴于印刷电路板表面的焊盘，而且，有一部分是固定在过孔的内壁。例如，焊料41可以形成为一个T字型结构，这样的结构增强了球栅阵列封装的表面安装技术(SMT)的效果。例如，这里的焊料可以为锡膏。
在一个示例中，BGA基板40可以包括基底基板设置于基底基板上的晶片或裸芯(bare chip)。裸芯和焊料球41分别设置在基底基板的两侧。在将BGA基板40与印刷电路板30进行焊接之后，BGA基板40上的裸芯也可以电连接到印刷电路板的BGA焊盘上，从而能够与印刷电路板的内部的相应导电层进行电连接。
此外，该封装体还可以包括设置在印刷电路板上设置有BGA基板一侧的盖层，该盖层将焊接后的BGA基板完全覆盖以对其进行保护。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (19)

1.一种印刷电路板，包括：
基板，该基板包括层叠的多个绝缘层以及设置在层叠方向上相邻的绝缘层之间的多个电路层，该基板包括第一表面和位于所述第一表面相反侧的第二表面；
多个焊盘，以矩阵的方式设置在该基板的第一表面上；以及
多个过孔，对应于每个焊盘设置，并贯穿所述基板以及相对应的焊盘。
2.根据权利要求1所述的印刷电路板，其中：
所述过孔在平行于所述基板的平面上的正投影落入对应的所述焊盘在该平面的正投影的范围内。
3.根据权利要求1或2所述的印刷电路板，其中：
在平面图中看，所述过孔的中心与对应焊盘的中心重合。
4.根据权利要求1或2所述的印刷电路板，其中：
所述过孔的靠近所述基板的第二表面的部分填充有树脂材料。
5.根据权利要求4所述的印刷电路板，其中：
所述树脂材料未填充所述过孔的靠近所述基板的第一表面的一部分。
6.根据权利要求5所述的印刷电路板，其中：
所述过孔的未填充树脂材料的部分占所述过孔的整个深度的八分之一以下。
7.根据权利要求1或2所述的印刷电路板，其中：
所述过孔的内壁附着有导电层，所述多个焊盘中的至少一个焊盘通过对应的过孔内壁的导电层电连接到所述基板中相应的电路层。
8.根据权利要求1或2所述的印刷电路板，其中：
在所述基板的第一表面上，在所述焊盘之外的区域中设置有阻焊剂。
9.根据权利要求1或2所述的印刷电路板，其中：
所述印刷电路板用于球栅阵列封装，所述多个焊盘用于与球栅阵列封装中的焊料球相连接。
10.一种球栅阵列封装体，包括：
根据权利要求1至9任一项的印刷电路板；以及
球栅阵列基板，该球栅阵列基板包括设置在其一侧的多个焊料球，所述多个焊料球以矩阵的形式布置在所述球栅阵列基板的表面上，
其中，所述球栅阵列基板上的所述多个焊料球和所述印刷电路板上的所述多个焊盘一一对应，所述球栅阵列基板通过所述多个焊料球焊接到所述印刷电路板上的所述焊盘上。
11.根据权利要求10所述的球栅阵列封装体，其中：
所述焊料球的一部分伸入所述过孔靠近所述印刷电路板的基板的第一表面的一部分中。
12.根据权利要求11所述的球栅阵列封装体，其中：
所述过孔的填充有所述焊料球的部分占所述过孔的整个深度的八分之一以下。
13.一种用于球栅阵列封装的印刷电路板的布线方法，包括：
形成多个电路层，每个电路层夹设在相邻的绝缘层之间以形成层叠有多个电路层和多个绝缘层的电路基板；
在电路基板的一个表面上形成排列成矩阵的多个焊盘；以及
形成贯穿每个焊盘和印刷电路板的过孔，所述多个焊盘中的至少之一通过对应的过孔连接到相应的电路层。
14.根据权利要求13所述的布线方法，其中：
在所述过孔的内壁形成导电层，所述多个焊盘中的至少之一通过对应的过孔内壁的导电层电连接到相应的电路层。
15.根据权利要求13或14所述的布线方法，还包括：
使用树脂材料填塞所述过孔，并且在所述过孔的靠近所述焊盘的部分留出未填塞所述过孔的部分。
16.根据权利要求15所述的布线方法，还包括：
在每个焊盘处施加焊料，所述焊料的一部分流入所述过孔的未填塞树脂材料的部分。
17.根据权利要求15所述的布线方法，其中：
在使用树脂材料填塞所述过孔的步骤中，所述过孔的未填塞树脂材料的部分占所述过孔的整个深度的八分之一以下。
18.根据权利要求13或14所述的布线方法，其中：
所述过孔在平行于所述电路基板的平面上的正投影落入对应的所述焊盘在该平面的正投影的范围内。
19.根据权利要求13或14所述的布线方法，其中：
在平面图中看，所述过孔的中心与对应焊盘的中心重合。
CN201410712072.9A 2014-11-28 2014-11-28 印刷电路板、球栅阵列封装体及印刷电路板的布线方法 Pending CN104394646A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410712072.9A CN104394646A (zh) 2014-11-28 2014-11-28 印刷电路板、球栅阵列封装体及印刷电路板的布线方法
US14/571,621 US9629241B2 (en) 2014-11-28 2014-12-16 Printed circuit board, ball grid array package and wiring method of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410712072.9A CN104394646A (zh) 2014-11-28 2014-11-28 印刷电路板、球栅阵列封装体及印刷电路板的布线方法

Publications (1)

Publication Number Publication Date
CN104394646A true CN104394646A (zh) 2015-03-04

Family

ID=52612460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410712072.9A Pending CN104394646A (zh) 2014-11-28 2014-11-28 印刷电路板、球栅阵列封装体及印刷电路板的布线方法

Country Status (2)

Country Link
US (1) US9629241B2 (zh)
CN (1) CN104394646A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633172A (zh) * 2018-08-23 2018-10-09 合肥鑫晟光电科技有限公司 印刷电路板和显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
KR102482155B1 (ko) * 2017-10-17 2022-12-29 에이치엘만도 주식회사 퓨즈용 패드, 그를 포함하는 인쇄 회로 기판 및 그 제조 방법
US20200227374A1 (en) * 2019-01-14 2020-07-16 Shih-Chi Chen Fowbcsp chip module with packaging structure and manufacturing method of the same
CN112243318A (zh) * 2019-07-16 2021-01-19 东莞新能德科技有限公司 电路板的表面贴装方法、单轨阴阳贴片的生产线
CN113993272A (zh) * 2021-11-30 2022-01-28 京东方科技集团股份有限公司 柔性电路板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2518245Y (zh) * 2002-01-23 2002-10-23 威盛电子股份有限公司 集成电路插座与电路板的组合装置
US20030064546A1 (en) * 2001-09-28 2003-04-03 Mccormick Carolyn R. Vented vias for via in pad technology yield improvements
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法
US20050136646A1 (en) * 2003-12-18 2005-06-23 Endicott Interconnect Technologies, Inc. Method of providing printed circuit board with conductive holes and board resulting therefrom
US20100078211A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd. Memory module and topology of circuit board
CN103153001A (zh) * 2013-02-05 2013-06-12 浙江宇视科技有限公司 一种pcb板及加工方法
CN204180382U (zh) * 2014-11-28 2015-02-25 京东方科技集团股份有限公司 印刷电路板和球栅阵列封装体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US6076726A (en) * 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique
US6429383B1 (en) * 1999-04-14 2002-08-06 Intel Corporation Apparatus and method for improving circuit board solder
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484934A (zh) * 2000-12-29 2004-03-24 ض� 具有偏离中心的几何形状的焊盘中通孔及制造方法
US20030064546A1 (en) * 2001-09-28 2003-04-03 Mccormick Carolyn R. Vented vias for via in pad technology yield improvements
CN2518245Y (zh) * 2002-01-23 2002-10-23 威盛电子股份有限公司 集成电路插座与电路板的组合装置
US20050136646A1 (en) * 2003-12-18 2005-06-23 Endicott Interconnect Technologies, Inc. Method of providing printed circuit board with conductive holes and board resulting therefrom
US20100078211A1 (en) * 2008-10-01 2010-04-01 Samsung Electronics Co., Ltd. Memory module and topology of circuit board
CN103153001A (zh) * 2013-02-05 2013-06-12 浙江宇视科技有限公司 一种pcb板及加工方法
CN204180382U (zh) * 2014-11-28 2015-02-25 京东方科技集团股份有限公司 印刷电路板和球栅阵列封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633172A (zh) * 2018-08-23 2018-10-09 合肥鑫晟光电科技有限公司 印刷电路板和显示装置
US10743405B2 (en) 2018-08-23 2020-08-11 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Printed circuit board and display apparatus

Also Published As

Publication number Publication date
US9629241B2 (en) 2017-04-18
US20160157346A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
CN104394646A (zh) 印刷电路板、球栅阵列封装体及印刷电路板的布线方法
CN104916645B (zh) 半导体装置及半导体装置的制造方法
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
CN103208487B (zh) 用于较薄堆叠封装件结构的方法和装置
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
CN204696098U (zh) 多芯片模块及半导体封装件
CN104716114A (zh) 半导体装置
CN105609479A (zh) 具有电源/接地球垫阵列的印刷电路板
CN106469705A (zh) 封装模块及其基板结构
CN105762131A (zh) 封装结构及其制法
CN105280624A (zh) 电子装置模块及其制造方法
CN100385655C (zh) 集成电路封装
CN101883472A (zh) 表面贴片电容的pcb封装及其方法、印刷电路板和设备
CN103681358B (zh) 芯片封装基板和结构及其制作方法
CN204180382U (zh) 印刷电路板和球栅阵列封装体
KR20140144487A (ko) 패키지 기판 및 제조 방법
CN104881701A (zh) 一种智能卡及其制造方法
CN105304583A (zh) 封装结构及其制法
JP4825529B2 (ja) 半導体装置
CN107946282A (zh) 三维扇出型封装结构及其制造方法
CN104124180B (zh) 芯片封装结构的制作方法
CN103855099A (zh) 具有元件设置区的基板结构及其制作工艺
CN106531644A (zh) 一种芯片的封装工艺和封装结构
CN104051284B (zh) 电子封装结构以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150304

RJ01 Rejection of invention patent application after publication