CN103681358B - 芯片封装基板和结构及其制作方法 - Google Patents
芯片封装基板和结构及其制作方法 Download PDFInfo
- Publication number
- CN103681358B CN103681358B CN201210317419.0A CN201210317419A CN103681358B CN 103681358 B CN103681358 B CN 103681358B CN 201210317419 A CN201210317419 A CN 201210317419A CN 103681358 B CN103681358 B CN 103681358B
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit pattern
- conductive circuit
- electric contact
- resisting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000003466 welding Methods 0.000 claims abstract description 144
- 229910000679 solder Inorganic materials 0.000 claims abstract description 111
- 238000004806 packaging method and process Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000000084 colloidal system Substances 0.000 claims description 15
- 238000012856 packing Methods 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 5
- 238000005253 cladding Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 109
- 239000000463 material Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- -1 PI) Polymers 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 125000005487 naphthalate group Chemical group 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
一种芯片封装基板，包括基底层、形成于基底层表面的导电线路图形、形成于导电线路图形上的防焊层、干膜型防焊层及多个第二焊料凸块。部分导电线路图形从该防焊层露出，构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置。该多个第一电性接触垫上均形成有第一焊料凸块。该干膜型防焊层具有镂空部及多个开孔，该镂空部完全暴露出该多个第一焊料凸块，该多个开孔分别露出该多个第二电性接触垫。该多个第二焊料凸块分别形成于该多个第二电性接触垫上。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装基板和芯片封装结构及该芯片封装基板和芯片封装结构的制作方法。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化之目的。
该芯片封装基板包括绝缘基底、设置于绝缘基底表面的导电线路图形，及覆盖从该导电线路露出的基底表面及部分导电线路图形的表面的覆盖膜，从该覆盖膜露出的多个电性连接垫。采用覆晶封装对芯片进行封装时，该芯片的多个接触凸块与芯片封装基板上对应的电性连接垫相焊接，然后在芯片与芯片封装基板之间的空隙设置底部填充剂。然而，当对多个芯片进行多层堆叠式封装（package on package），在进行某一芯片的覆晶封装时，芯片封装基板与该芯片相邻的区域会设置有多个电性连接垫，在设置底部填充剂时，该芯片周围的电性连接垫可能会受到该底部填充剂的污染，从而使芯片封装结构的质量下降。
发明内容
因此，有必要提供一种可有效提高芯片封装质量的芯片封装基板和结构及其制作方法。
一种芯片封装基板的制作方法，包括步骤：提供线路板，包括基底层、设置于基底层表面的第一导电线路图形及形成于该第一导电线路图形上并部分覆盖该第一导电线路图形的第一防焊层，该第一导电线路图形从该第一防焊层露出的部分构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置；在该多个第一电性接触垫上分别形成第一焊料凸块，该多个第一焊料凸块分别与对应的第一电性接触垫电性连接；在该第一防焊层上形成干膜型防焊层，该干膜型防焊层具有一镂空部，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，该干膜型防焊层完全覆盖该多个第二电性接触垫；在该干膜型防焊层上形成多个开孔以露出该多个第二电性接触垫；及在该多个第二电性接触垫上分别形成第二焊料凸块，该多个第二焊料凸块分别与对应的第二电性接触垫电性连接，且该多个第二焊料凸块凸出于该干膜型防焊层的表面，从而形成芯片封装基板。
一种芯片封装基板，包括第一基底层、形成于该第一基底层表面的第一导电线路图形、形成于该第一导电线路图形上的第一防焊层、干膜型防焊层及多个第二焊料凸块。该第一防焊层部分覆盖该第一导电线路图形，从该第一防焊层露出的第一导电线路图形构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置。该多个第一电性接触垫上均形成有第一焊料凸块。该干膜型防焊层具有一镂空部及多个开孔，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，该多个开孔分别露出该多个第二电性接触垫。该多个第二焊料凸块分别形成于该多个第二电性接触垫上。
一种芯片封装结构的制作方法，包括步骤：提供一如上所述的芯片封装基板，作为第一芯片封装基板；提供一第一芯片，该第一芯片具有与该多个第一焊料凸块一一对应的多个接触凸块；使该多个接触凸块分别与对应的第一焊料凸块相连接并电导通；及将底部填充剂填充于该第一芯片与该第一芯片封装基板之间，以将该第一芯片固定于该第一芯片封装基板，从而形成第一芯片封装结构。
一种芯片封装结构，包括第一芯片封装基板及第一芯片。该第一芯片封装基板包括第一基底层、形成于该第一基底层表面的第一导电线路图形、形成于该第一导电线路图形上的第一防焊层、形成于该第一防焊层上的干膜型防焊层及多个第二焊料凸块。该第一防焊层部分覆盖该第一导电线路图形，从该第一防焊层露出的第一导电线路图形构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置。该多个第一电性接触垫上均形成有第一焊料凸块。该干膜型防焊层具有一镂空部及多个开孔，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，该多个开孔分别露出该多个第二电性接触垫。该多个第二焊料凸块分别形成于该多个第二电性接触垫上。该第一芯片具有与该多个第一焊料凸块一一对应的接触凸块，该多个接触凸块分别与对应的第一焊料凸块相连接并电导通，该第一芯片与该第一防焊层之间填充有底部填充剂以固定该第一芯片。
所述的芯片封装基板具有干膜型防焊层，该干膜型防焊层可有效阻挡底部填充剂在填充于该第一芯片与第一芯片封装基板之间时污染该第二电性接触垫，从而提升芯片封装基板和芯片封装结构的质量。
附图说明
图1是本发明第一实施例提供的第一线路板的剖视图。
图2是图1中的第一线路板的俯视图。
图3是在图1中第一线路板上形成第一焊料凸块后的剖视图。
图4是在图3中第一线路板上形成干膜型防焊层后的剖视图。
图5是对图4中第一线路板的干膜型防焊层进行选择性蚀刻露出多个第二电性接触垫表面的剖视图。
图6是在图5中第一线路板上从干膜型防焊层露出的第二电性接触垫表面形成第二焊料凸块后形成的第一芯片封装基板的剖视图。
图7是将第一芯片放置于图6的第一芯片封装基板上后的剖视图。
图8是在图7中的第一芯片与第一芯片封装基板之间填充底部填充剂后的剖视图。
图9是本发明第一实施例提供的第二线路板的剖视图。
图10是图9中的第二线路板的俯视图。
图11是在图10中的第二线路板上沉积表面处理层后形成的第二芯片封装基板的剖视图。
图12是在图11的第二芯片封装基板上连接第二芯片后的剖视图。
图13是将封装胶体包覆图12中的第二芯片和第二芯片封装基板后的剖视图。
图14是在图13中的第二芯片封装基板上形成多个第一焊球后形成的第二芯片封装结构的剖视图。
图15是将图14中的第二芯片封装结构固定连接于图11中的第一芯片封装结构后的剖视图。
图16是在图15中的第一芯片封装结构上形成多个第二焊球后形成的芯片堆叠封装结构的剖视图。
图17是本发明第二实施例提供的芯片堆叠封装结构的剖视图。
主要元件符号说明
| 第一线路板 | 10 |
| 第一基底层 | 11 |
| 第一导电线路图形 | 12 |
| 第二导电线路图形 | 13 |
| 第一防焊层 | 14 |
| 第二防焊层 | 15 |
| 第一表面 | 111 |
| 第二表面 | 112 |
| 第一电性接触垫 | 121 |
| 第二电性接触垫 | 122 |
| 第三电性接触垫 | 131 |
| 第一焊料凸块 | 124 |
| 干膜型防焊层 | 17 |
| 镂空部 | 171 |
| 开孔 | 172 |
| 第二焊料凸块 | 125 |
| 第一芯片封装基板 | 20 |
| 第一芯片 | 30 |
| 第一芯片封装结构 | 40 |
| 第二芯片封装结构 | 70 |
| 芯片堆叠封装结构 | 80，90 |
| 接触凸块 | 31 |
| 底部填充剂 | 32 |
| 焊球 | 34 |
| 第二线路板 | 51 |
| 第二基底层 | 52 |
| 第三导电线路图形 | 53 |
| 第四导电线路图形 | 54 |
| 第三防焊层 | 55 |
| 第四防焊层 | 56 |
| 第三表面 | 521 |
| 第四表面 | 522 |
| 导电孔 | 57 |
| 第四电性接触垫 | 531，531a |
| 芯片固定区 | 551 |
| 第五电性接触垫 | 541 |
| 表面处理层 | 58 |
| 第二芯片封装基板 | 60，60a |
| 第二芯片 | 50，50a |
| 键合导线 | 501 |
| 粘胶层 | 502 |
| 封装胶体 | 59，59a |
| 第一焊球 | 542 |
| 第二焊球 | 132 |
| 焊球 | 91a |
| 第二底部填充剂 | 92a |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至17，本发明第一实施例提供一种芯片封装结构的制作方法，包括如下步骤：
第一步，请参阅图1和图2，提供第一线路板10，该第一线路板10包括第一基底层11、分别设置于该第一基底层11相对的两个表面的第一导电线路图形12和第二导电线路图形13、以及分别形成于该第一导电线路图形12和第二导电线路图形13上的第一防焊层14和第二防焊层15。
该第一基底层11为多层基板，包括交替排列的多个层树脂层与多个层导电线路图形（图未示）。该第一基底层11包括相对的第一表面111及第二表面112，该第一导电线路图形12设置于该第一基底层11的第一表面111上，该第二导电线路图形13设置于该第一基底层11的第二表面112上。该第一基底层11的多个层导电线路图形之间及该第一基底层11的多个层导电线路图形与该第一导电线路图形12和第二导电线路图形13分别通过导电孔（图未示）电连接。
该第一防焊层14覆盖部分该第一导电线路图形12及从该第一导电线路图形12露出的第一表面111，使部分该第一导电线路图形12从该第一防焊层14露出，构成多个第一电性接触垫121及多个第二电性接触垫122。该第一电性接触垫121呈阵列式排布，该多个第二电性接触垫122围绕该多个第一电性接触垫121设置，如图2所示，虚线框内部的电性接触垫为第一电性接触垫121，虚线框外侧的电性接触垫为第二电性接触垫122，该多个第二电性接触垫122设置于该多个第一电性接触垫121的四周。
该第二防焊层15覆盖部分该第二导电线路图形13及从该第二导电线路图形13露出的第二表面112，使部分该第二导电线路图形13从该第二防焊层15露出，构成多个第三电性接触垫131，该第三电性接触垫131呈阵列式排布。该多个第一电性接触垫121和多个第二电性接触垫122通过第一导电线路图形12、第二导电线路图形13的导电线路及第一基底层11内的导电线路图形及导电孔与该多个第三电性接触垫131电连接。
该第一导电线路图形12和第二导电线路图形13可以采用选择性蚀刻铜层的方法制成。本实施例中，该第一线路板10为双面线路板，当然，需要说明的是，该第一线路板10可以为硬性线路板，也可以为柔性线路板，当该第一线路板10为柔性线路板时，该第一线路板10的第二导电线路图形13一侧还可以进一步设置一加强片，以在后续制程中支撑该第一线路板10，当芯片封装完毕后将该加强片去除。
第二步，请参阅图3，在该多个第一电性接触垫121的表面分别形成第一焊料凸块124。
本实施例中，可通过电镀或印刷的方式将多个第一焊料凸块124分别形成于该多个第一电性接触垫121的表面，且该多个第一焊料凸块124凸出于该第一防焊层14的表面。该第一焊料凸块124可以为柱状、球状等，本实施例中为柱状，其材料一般主要包括锡。
第三步，请参阅图4，在该第一防焊层14表面形成干膜型防焊层17，该干膜型防焊层17对应于多个第一焊料凸块124的区域镂空，形成镂空部171。该干膜型防焊层17覆盖该多个第一焊料凸块124所在区域的四周的部分第一防焊层14的表面，并完全覆盖该多个第二电性接触垫122的表面。该镂空部171完全暴露出该多个第一焊料凸块124及围绕该多个第一焊料凸块124四周并与该多个第一焊料凸块124相邻的部分第一防焊层14，该镂空部171的边缘围绕该多个第一焊料凸块124的四周。
该干膜型防焊层17在覆盖于第一防焊层14之前，通过机械切割或激光切割的方式形成该镂空部171，然后通过压合的方式形成于该第一防焊层14表面。本实施例中，该干膜型防焊层17的厚度大于该第一焊料凸块124凸出于该第一防焊层14的高度。
第四步，请参阅图5，在该干膜型防焊层17上形成分别对应于该多个第二电性接触垫的多个开孔172，该多个第二电性接触垫122的表面分别从该多个开孔172露出于该干膜型防焊层17。形成该多个开孔172的方法可以为选择性蚀刻、曝光显影或激光蚀孔。
第五步，请参阅图6，在该多个第二电性接触垫122的表面分别形成第二焊料凸块125，从而形成第一芯片封装基板20。
本实施例中，可通过电镀或印刷的方式将多个第二焊料凸块125分别形成于该多个第二电性接触垫122的表面，且该多个第二焊料凸块125凸出于该干膜型防焊层17的表面。该第二焊料凸块125可以为柱状、球状等，本实施例中为柱状，其材料一般主要为锡。
该第一芯片封装基板20包括第一基底层11、第一导电线路图形12、第二导电线路图形13、第一防焊层14、第二防焊层15及干膜型防焊层17。该第一基底层11包括相对的第一表面111及第二表面112，该第一导电线路图形12设置于该第一基底层11的第一表面111上，该第二导电线路图形13设置于该第一基底层11的第二表面112上，该第一导电线路图形12和第二导电线路图形13通过第一基底层11内的导电线路图形和导电孔实现相互电导通。
该第一防焊层14覆盖部分该第一导电线路图形12及从该第一导电线路图形12露出的第一表面111，使部分该第一导电线路图形12从该第一防焊层14露出，构成多个第一电性接触垫121及多个第二电性接触垫122。该第一电性接触垫121呈阵列式排布，该多个第二电性接触垫122围绕该多个第一电性接触垫121设置。该第二防焊层15覆盖部分该第二导电线路图形13及从该第二导电线路图形13露出的第二表面112，使部分该第二导电线路图形13从该第二防焊层15露出，构成多个第三电性接触垫131，该第三电性接触垫131呈阵列式排布。该多个第一电性接触垫121和多个第二电性接触垫122通过第一导电线路图形12和第二导电线路图形13的导电线路及第一基底层11内的导电线路图形和导电孔与该多个第三电性接触垫131电连接。
该多个第一电性接触垫121的表面分别形成有第一焊料凸块124，该多个第一焊料凸块124凸出于该第一防焊层14的表面。该第一焊料凸块124可以为柱状、球状等，本实施例中为柱状，其材料一般主要包括锡。
该干膜型防焊层17覆盖第一防焊层14的部分表面，该干膜型防焊层17对应于该多个第一焊料凸块124所在的区域具有一镂空部171，该镂空部171完全暴露出该多个第一焊料凸块124及围绕该多个第一焊料凸块124四周并与该多个第一焊料凸块124相邻的部分第一防焊层14。该多个第二电性接触垫122表面均露出于该干膜型防焊层17，多个第二焊料凸块125分别形成于该多个第二电性接触垫122表面上，且该多个第二焊料凸块125凸出于该干膜型防焊层17的表面。
该第一芯片封装基板20可进一步通过后续步骤将第一芯片30封装于其上，形成第一芯片封装结构40，并将第二芯片封装结构70封装于该第一芯片封装结构40上，形成芯片堆叠封装结构80。当然，该第一芯片封装基板20也可以被包装后运送至芯片封装工厂进行后续的芯片封装。具体的芯片封装步骤如第六步至第十四步所述。
第六步，请参阅图7，提供第一芯片30，该第一芯片30为覆晶封装（flip-chip）芯片，该第一芯片30具有分别与该多个第一电性接触垫121一一对应的多个接触凸块31，并使该多个接触凸块31分别与对应的第一焊料凸块124相连接并电导通。
该接触凸块31一般也由焊料制成，其材料主要为锡。该多个接触凸块31与对应的第一焊料凸块124的连接可采用如下方法：首先，将第一芯片30设置于第一芯片封装基板20上，并使该多个接触凸块31分别与对应的第一焊料凸块124相接触；然后，将该第一芯片30和第一芯片封装基板20一起经过回焊炉，使接触凸块31和第一焊料凸块124熔融结合后冷却固化，从而使接触凸块31和第一焊料凸块124相互连接并电导通。如图8所示，该接触凸块31和第一焊料凸块124熔融结合后形成焊球34。
第七步，请参阅图8，将底部填充剂32填充于该第一芯片30与第一芯片封装基板20之间的缝隙内，从而将该第一芯片30与第一芯片封装基板20封装固定。底部填充剂32粘结第一芯片30的表面以及第一防焊层14的表面，并包围由接触凸块31和第一焊料凸块124熔融结合后形成的焊球34，从而形成第一芯片封装结构40。
该底部填充剂32的填充是通过毛细作用，将液态的底部填充剂32的材料从第一芯片30的边缘渗透至该第一芯片30与第一芯片封装基板20之间的内部区域。该底部填充剂32一般采用环氧树脂，如底部填充剂材料Loctite 3536。
本实施例的第一芯片封装结构40中的第一芯片封装基板20具有干膜型防焊层17，该干膜型防焊层17可有效阻挡底部填充剂32在填充于该第一芯片30与第一芯片封装基板20之间时污染该第二电性接触垫122。
第八步，请参阅图9及图10，提供第二线路板51，该第二线路板51包括第二基底层52、分别设置于该第二基底层52相对的两个表面的第三导电线路图形53和第四导电线路图形54、以及分别形成于该第三导电线路图形53和第四导电线路图形54上的第三防焊层55和第四防焊层56。
本实施例中，该第二基底层52可以为柔性树脂层，如聚酰亚胺(Polyimide, PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯（Polythylene Naphthalate, PEN），也可以为硬性树脂层，如环氧树脂、玻纤布等。该第二基底层52括相对的第三表面521及第四表面522，该第三导电线路图形53设置于该第二基底层52的第三表面521上，该第四导电线路图形54设置于该第二基底层52的第四表面522上。该第三导电线路图形53与该第四导电线路图形54通过多个导电孔57电导通。
该第三防焊层55覆盖部分该第三导电线路图形53及从该第三导电线路图形53露出的第三表面521，使部分该第三导电线路图形53从该第三防焊层55露出，构成多个第四电性接触垫531。该第三防焊层55的表面具有芯片固定区551，如图10所示，虚线框所围成的区域即为芯片固定区551，该芯片固定区551用于使芯片固定于其上。该多个第四电性接触垫531围绕该芯片固定区551设置。
该第四防焊层56覆盖部分该第四导电线路图形54及从该第四导电线路图形54露出的第二基底层52的第四表面522，使部分该第四导电线路图形54从该第四防焊层56露出，构成多个第五电性接触垫541，该多个第五电性接触垫541与该多个第二焊料凸块125一一对应。该多个第四电性接触垫531通过第三导电线路图形53和第四导电线路图形54的导电线路及导电孔57与该多个第五电性接触垫541电导通。
该第三导电线路图形53和第四导电线路图形54可以采用选择性蚀刻铜层的方法制成。本实施例中，该第二线路板51为双面线路板，当然，该第二线路板51也可以为导电线路图形多于两层的多层板，即第二基底层52可以为多层基板，包括交替排列的多层树脂层与多层导电线路图形。
第九步，请参阅图11，在该多个第四电性接触垫531的表面镀金，形成多个表面处理层58，以保护该多个第四电性接触垫531防止其氧化并利于后续导线键合，从而形成第二芯片封装基板60。
第十步，请参阅图12，提供第二芯片50，该第二芯片50为导线键合（wire bonding,WB）芯片，并将第二芯片50与第四电性接触垫531电性连接。具体的，第二芯片50具有多个键合接点以及自多个键合接点延伸的多个条键合导线501，键合导线501与第四电性接触垫531一一对应。多个条键合导线501的一端电性连接该第二芯片50，另一端分别电性连接该多个第四电性接触垫531表面的表面处理层58，从而使第二芯片50与第三导电线路图形53电连接。
优选的，该第二芯片50通过一粘胶层502固定于该第三防焊层55表面的芯片固定区551，该键合导线501可通过焊接的方式连接于对应的表面处理层58。该键合导线501的材料一般为金。
第十一步，请参阅图13，进行模压封装制程，采用封装胶体59将键合导线501、第二芯片50及第二芯片封装基板60外露的第三防焊层55和第四电性接触垫531表面的表面处理层58进行包覆封装。该键合导线501、第二芯片50均完全包覆于该封装胶体59内。本实施例中，该封装胶体59为黑胶，当然，该封装胶体59也可以其它封装胶体材料，并不以本实施例为限。
第十二步，请参阅图14，在该多个第五电性接触垫541表面上分别植焊球，形成多个第一焊球542，形成第二芯片封装结构70。
该第一焊球542的材料一般主要包括锡，该第一焊球542可以通过模板植球的方法制作，具体包括步骤：先在该多个第五电性接触垫541表面上印刷或涂覆助焊剂；然后通过模板将焊球设置在相应的第五电性接触垫541上。当然，该第一焊球542也可通过其它植球方法形成，如喷印焊膏植球、激光植球等，并不以本实施例为限。
该第二芯片封装结构70包括第二芯片封装基板60、第二芯片50、封装胶体59及多个第一焊球542。该第二芯片50通过粘胶层502固定于该第三防焊层55表面的芯片固定区551，第二芯片50具有多个键合接点以及自多个键合接点延伸的多个条键合导线501，键合导线501与第四电性接触垫531一一对应。多个条键合导线501的一端电性连接该第二芯片50，另一端分别电性连接该多个第四电性接触垫531表面的表面处理层58，从而实现该第二芯片50与第三导电线路图形53电连接。该键合导线501、第二芯片50及第二芯片封装基板60外露的第三防焊层55和第四电性接触垫531表面的表面处理层58均包覆封装于该封装胶体59内。该多个第一焊球542与该多个第五电性接触垫541一一对应，分别形成在对应的第五电性接触垫541上，且该第一焊球542凸出于该第四防焊层56的表面。
第十三步，请参阅图15，将该第二芯片封装结构70连接固定于该第一芯片封装结构40，该多个第一焊球542分别与对应的第二焊料凸块125物理连接并电导通。
该多个第一焊球542分别与对应的第二焊料凸块125物理连接并电导通可以通过以下方式实现：先将该第二芯片封装结构70放置于该第一芯片封装结构40上，并使每个第一焊球542分别与对应的第二焊料凸块125相接触；然后将第二芯片封装结构70和第一芯片封装结构40整体通过回焊炉，使每个第一焊球542分别与对应的第二焊料凸块125熔融结合后冷却固化，从而达到该第二芯片封装结构70与第一芯片封装结构40的连接固定。
第十四步，请参阅图16，在该多个第三电性接触垫131表面上分别植焊球，形成多个第二焊球132，从而形成芯片堆叠（Package on Package, PoP）封装结构80。该第二焊球132的材料一般主要包括锡，其形成方法与第一焊球542的形成方法类似。该第二焊球132凸出于该第二防焊层15的表面，用于与其它电子器件如计算机主板电连接。
该芯片堆叠封装结构80包括该第一芯片封装结构40、第二芯片封装结构70及多个第二焊球132。该第一芯片封装结构40与第二芯片封装结构70通过该多个第一焊球542与多个第二焊料凸块125熔融结合达到相互连接固定和电性连接。该多个第二焊球132分别形成于该多个第三电性接触垫131表面上，并凸出于该第二防焊层15的表面，用于与其它电子器件如计算机主板电连接。该第一芯片30依次通过第一电性接触垫121、第一基底层11内的导电线路图形和导电孔及第三电性接触垫131电连接于该第二焊球132。该第二芯片50依次通过第四电性接触垫531、导电孔57、第二电性接触垫122、第一基底层11内的导电线路图形和导电孔及第三电性接触垫131电连接于该第二焊球132。
相对于现有技术，本实施例的第一芯片封装结构40在第一电性接触垫121的表面具有干膜型防焊层17，部分第二焊料凸块125埋设于该干膜型防焊层17内，当该第二焊料凸块125设定为预定高度时，该干膜型防焊层17使该第二焊料凸块125暴露于该第一芯片封装基板20外的高度变小，在液态第二焊料凸块125材料的表面张力相同的情况下，可使形成的第二焊料凸块125的横截面变小，如此可使该第二焊料凸块125在该第一芯片封装基板20上的排布密度更大，更有利于具有高密度引脚的芯片的封装，使芯片的设计更具弹性。
请参阅图17，本发明第二实施例提供一种芯片堆叠封装结构90，该芯片堆叠封装结构90与第一实施例的芯片堆叠封装结构80结构相似，不同之处在于，该芯片堆叠封装结构90的第二芯片50a为覆晶封装芯片，该第二芯片50a与该芯片堆叠封装结构90的第二芯片封装基板60a的封装方式为覆晶封装。该第二芯片封装基板60a的第四电性接触垫531a呈阵列式分布，该多个第四电性接触垫531a表面与该第二芯片50a间具有多个焊球91a，该多个焊球91a将该多个第四电性接触垫531a与该第二芯片50a连接并电导通。第二底部填充剂92a填充于该第二芯片50a与该第二芯片封装基板60a之间，该第二底部填充剂92a粘结第二芯片50a的表面以及第二芯片封装基板60a的表面，并包围接触该多个焊球91a。封装胶体59a将该第二芯片50a及该第二芯片封装基板60a外露的表面完全包覆。可以理解，本实施例中，由于第二底部填充剂92a已将该第二芯片固定封装，故该封装胶体59a也可省略。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (14)
1.一种芯片封装基板的制作方法，包括步骤：
提供线路板，包括基底层、设置于基底层表面的第一导电线路图形及形成于该第一导电线路图形上并部分覆盖该第一导电线路图形的第一防焊层，该第一导电线路图形从该第一防焊层露出的部分构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置；
在该多个第一电性接触垫上分别形成第一焊料凸块，该多个第一焊料凸块分别与对应的第一电性接触垫电性连接；
在该第一防焊层上形成干膜型防焊层，该干膜型防焊层具有一镂空部，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，所述第一焊料凸块突出于所述第一防焊层以承载芯片，该干膜型防焊层完全覆盖该多个第二电性接触垫；在该干膜型防焊层上形成多个开孔以露出该多个第二电性接触垫；及
在该多个第二电性接触垫上分别形成第二焊料凸块，该多个第二焊料凸块分别与对应的第二电性接触垫电性连接，且该多个第二焊料凸块凸出于该干膜型防焊层的表面，从而形成芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其中，该线路板进一步包括一第二导电线路图形及第二防焊层，该第二导电线路图形形成于该基底层远离该第一导电线路图形的表面，该第二防焊层形成于该第二导电线路图形上，该第二防焊层部分覆盖该第二导电线路图形，该第二导电线路图形从该第二防焊层露出的部分构成多个第三电性接触垫，该第一导电线路图形与该第二导电线路图形电连接。
3.一种芯片封装基板，包括第一基底层、形成于该第一基底层表面的第一导电线路图形以及形成于该第一导电线路图形上的第一防焊层，该第一防焊层部分覆盖该第一导电线路图形，从该第一防焊层露出的第一导电线路图形构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置，该多个第一电性接触垫上均形成有第一焊料凸块，其特征在于，该芯片封装基板进一步包括干膜型防焊层及多个第二焊料凸块，该干膜型防焊层具有一镂空部及多个开孔，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，所述第一焊料凸块突出于所述第一防焊层以承载芯片，该多个开孔分别露出该多个第二电性接触垫，该多个第二焊料凸块分别形成于该多个第二电性接触垫上。
4.如权利要求3所述的芯片封装基板，其中，該芯片封裝基板进一步包括一第二导电线路图形及第二防焊层，该第二导电线路图形形成于该第一基底层远离该第一导电线路图形的表面，该第二防焊层形成于该第二导电线路图形上，该第二防焊层部分覆盖该第二导电线路图形，该第二导电线路图形从该第二防焊层露出的部分构成多个第三电性接触垫，该第一导电线路图形与该第二导电线路图形电连接。
5.一种芯片封装结构的制作方法，包括步骤：
提供一如权利要求3所述的芯片封装基板，作为第一芯片封装基板；
提供一第一芯片，该第一芯片具有与该多个第一焊料凸块一一对应的多个接触凸块；
使该多个接触凸块分别与对应的第一焊料凸块相连接并电导通，连接该多个接触凸块和第一焊料凸块时，使接触凸块和第一焊料凸块熔融结合后冷却固化，该接触凸块和第一焊料凸块熔融后稳定结合并电性导通；及
将底部填充剂填充于该第一芯片与该第一芯片封装基板之间，以将该第一芯片固定于该第一芯片封装基板，从而形成第一芯片封装结构。
6.如权利要求5所述的芯片封装结构的制作方法，其中，进一步包括步骤：提供第二芯片封装结构，包括第二芯片封装基板及封装于该第二芯片封装基板上的第二芯片，该第二芯片封装基板包括第二基底层、分别形成于该第二基底层相对两表面的第三导电线路图形和第四导电线路图形以及分别形成于该第三导电线路图形和第四导电线路图形上的第三防焊层和第四防焊层，该第三导电线路图形电连接于该第四导电线路图形，该第三防焊层部分覆盖该第三导电线路图形，该第三导电线路图形从该第三防焊层露出的部分构成多个第四电性接触垫，该第四防焊层部分覆盖该第四导电线路图形，该第四导电线路图形从该第四防焊层露出的部分构成多个第五电性接触垫，该第二芯片封装于该第二芯片封装基板的第三防焊层一侧并与该多个第四电性接触垫电连接，该第五电性接触垫与该第二焊料凸块一一对应；
在该多个第五电性接触垫表面上分别植焊球，形成多个第一焊球；及
将该多个第一焊球分别与对应的第二焊料凸块物理连接并电导通，从而将该第二芯片封装结构连接固定于该第一芯片封装结构。
7.如权利要求6所述的芯片封装结构的制作方法，其中，该第一芯片封装基板进一步包括一第二导电线路图形及第二防焊层，该第二导电线路图形形成于该第一基底层远离该第一导电线路图形的表面，该第二防焊层形成于该第二导电线路图形上，该第二防焊层部分覆盖该第二导电线路图形，该第二导电线路图形从该第二防焊层露出的部分构成多个第三电性接触垫，该第一导电线路图形与该第二导电线路图形电连接。
8.如权利要求7所述的芯片封装结构的制作方法，其中，进一步包括步骤：在该多个第三电性接触垫上分别植焊球，形成多个第二焊球。
9.如权利要求6所述的芯片封装结构的制作方法，其中，该第二芯片为导线键合芯片，该第二芯片与该多个第四电性接触垫通过与该多个第四电性接触垫一一对应的多个键合导线电连接，该第二芯片封装结构进一步包括封装胶体，该封装胶体将键合导线、第二芯片及第二芯片封装基板外露的第三防焊层和第四电性接触垫包覆封装。
10.如权利要求6所述的芯片封装结构的制作方法，其中，该第二芯片通过覆晶封装的方式封装于该第二芯片封装基板上。
11.一种芯片封装结构，包括：
第一芯片封装基板，包括第一基底层、形成于该第一基底层表面的第一导电线路图形、形成于该第一导电线路图形上的第一防焊层、形成于该第一防焊层上的干膜型防焊层及多个第二焊料凸块，该第一防焊层部分覆盖该第一导电线路图形，从该第一防焊层露出的第一导电线路图形构成多个第一电性接触垫和多个第二电性接触垫，该多个第二电性接触垫围绕该多个第一电性接触垫设置，该多个第一电性接触垫上均形成有第一焊料凸块，该干膜型防焊层具有一镂空部及多个开孔，该镂空部完全暴露出该多个第一焊料凸块及围绕该多个第一焊料凸块四周并与该多个第一焊料凸块相邻的部分第一防焊层，该多个开孔分别露出该多个第二电性接触垫，该多个第二焊料凸块分别形成于该多个第二电性接触垫上；及
第一芯片，该第一芯片具有与该多个第一焊料凸块一一对应的接触凸块，该多个接触凸块分别与对应的第一焊料凸块相连接并电导通，连接该多个接触凸块和第一焊料凸块时，使接触凸块和第一焊料凸块熔融结合后冷却固化，该接触凸块和第一焊料凸块熔融后稳定結合并电性导通，该第一芯片与该第一防焊层之间填充有底部填充剂以固定该第一芯片。
12.如权利要求11所述的芯片封装结构，其中，该芯片封装结构进一步包括第二芯片封装基板及封装于该第二芯片封装基板上的第二芯片，该第二芯片封装基板包括第二基底层、分别形成于该第二基底层相对两表面的第三导电线路图形和第四导电线路图形以及分别形成于该第三导电线路图形和第四导电线路图形上的第三防焊层和第四防焊层，该第三导电线路图形与该第四导电线路图形电连接，该第三防焊层部分覆盖该第三导电线路图形，该第三导电线路图形从该第三防焊层露出的部分构成多个第四电性接触垫，该第四防焊层部分覆盖该第四导电线路图形，该第四导电线路图形从该第四防焊层露出的部分构成多个第五电性接触垫，该第二芯片封装于该第二芯片封装基板的第三防焊层一侧并与该多个第四电性接触垫电连接，该第五电性接触垫与该第二焊料凸块一一对应，每个第五电性接触垫的表面均形成有第一焊球，该第一焊球分别与对应的第二焊料凸块物理连接并电导通。
13.如权利要求12所述的芯片封装结构，其中，该第二芯片为导线键合芯片，该第二芯片与该多个第四电性接触垫通过与该多个第四电性接触垫一一对应的多个键合导线电连接，该第二芯片封裝基板进一步包括封装胶体，该封装胶体将键合导线、第二芯片及第二芯片封装基板外露的第三防焊层和第四电性接触垫包覆封装。
14.如权利要求12所述的芯片封装结构，其中，该第二芯片通过覆晶封装的方式封装于该第二芯片封装基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210317419.0A CN103681358B (zh) | 2012-08-31 | 2012-08-31 | 芯片封装基板和结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210317419.0A CN103681358B (zh) | 2012-08-31 | 2012-08-31 | 芯片封装基板和结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681358A CN103681358A (zh) | 2014-03-26 |
| CN103681358B true CN103681358B (zh) | 2017-06-06 |
Family
ID=50318539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210317419.0A Active CN103681358B (zh) | 2012-08-31 | 2012-08-31 | 芯片封装基板和结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681358B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097764B (zh) * | 2015-06-30 | 2018-01-30 | 通富微电子股份有限公司 | 封装结构 |
| CN108242407A (zh) * | 2016-12-23 | 2018-07-03 | 碁鼎科技秦皇岛有限公司 | 封装基板、封装结构及其制作方法 |
| CN111524465B (zh) * | 2020-06-11 | 2022-06-21 | 厦门通富微电子有限公司 | 一种显示装置的制备方法 |
| CN111524466B (zh) * | 2020-06-11 | 2022-06-21 | 厦门通富微电子有限公司 | 一种显示装置的制备方法 |
| CN111564107B (zh) * | 2020-06-11 | 2022-06-21 | 厦门通富微电子有限公司 | 一种显示装置的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2512114Y (zh) * | 2001-10-31 | 2002-09-18 | 威盛电子股份有限公司 | 可重复堆叠的倒装片焊球阵列封装体 |
| CN101789383A (zh) * | 2009-01-23 | 2010-07-28 | 欣兴电子股份有限公司 | 具有凹穴结构的封装基板的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5185885B2 (ja) * | 2009-05-21 | 2013-04-17 | 新光電気工業株式会社 | 配線基板および半導体装置 |
| JP5587123B2 (ja) * | 2010-09-30 | 2014-09-10 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-08-31 CN CN201210317419.0A patent/CN103681358B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2512114Y (zh) * | 2001-10-31 | 2002-09-18 | 威盛电子股份有限公司 | 可重复堆叠的倒装片焊球阵列封装体 |
| CN101789383A (zh) * | 2009-01-23 | 2010-07-28 | 欣兴电子股份有限公司 | 具有凹穴结构的封装基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681358A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9252125B2 (en) | Stacked semiconductor device and fabrication method for same | |
| KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5993248B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| CN103681365B (zh) | 层叠封装结构及其制作方法 | |
| CN100527394C (zh) | 芯片内置基板和芯片内置基板的制造方法 | |
| CN103681358B (zh) | 芯片封装基板和结构及其制作方法 | |
| CN102376678B (zh) | 芯片尺寸封装件的制法 | |
| TWI506758B (zh) | 層疊封裝結構及其製作方法 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| TWI461126B (zh) | 晶片封裝基板和結構及其製作方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| KR20080051658A (ko) | 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법 | |
| CN101350335B (zh) | 开窗型球栅阵列半导体封装件及其应用的网板结构 | |
| KR100752648B1 (ko) | 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법 | |
| TWI492358B (zh) | 半導體封裝件及其製法 | |
| JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 | |
| JP4117480B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2016086088A (ja) | 積層基板およびその製造方法 | |
| JPH08274215A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161201 Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220714 Address after: Area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240223 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105 Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |