CN103681365B - 层叠封装结构及其制作方法 - Google Patents

层叠封装结构及其制作方法 Download PDF

Info

Publication number
CN103681365B
CN103681365B CN201210317993.6A CN201210317993A CN103681365B CN 103681365 B CN103681365 B CN 103681365B CN 201210317993 A CN201210317993 A CN 201210317993A CN 103681365 B CN103681365 B CN 103681365B
Authority
CN
China
Prior art keywords
pad
circuit board
conductive pole
conductive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210317993.6A
Other languages
English (en)
Other versions
CN103681365A (zh
Inventor
李泰求
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding semiconductor technology (Shenzhen) Co.,Ltd.
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210317993.6A priority Critical patent/CN103681365B/zh
Priority to TW101133218A priority patent/TWI512926B/zh
Priority to US13/756,543 priority patent/US20140061951A1/en
Publication of CN103681365A publication Critical patent/CN103681365A/zh
Application granted granted Critical
Publication of CN103681365B publication Critical patent/CN103681365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

本发明提供一种层叠封装结构的制作方法，包括步骤：提供封装体，所述封装体包括第一封装器件及压合于该第一封装器件的连接基板，该连接基板设有多根第一导电柱，每根第一导电柱远离该第一封装器件的端面印刷有锡膏；在所述连接基板远离该第一封装器件的一侧设置第二封装器件，从而构成一个堆叠结构；固化每根第一导电柱上的锡膏，使得第二封装器件焊接在所述连接基板远离该第一封装器件的一侧，形成一个层叠封装结构。本发明还涉及一种采用上述方法形成的层叠封装结构。

Description

层叠封装结构及其制作方法
技术领域
本发明涉及一种半导体封装技术，特别涉及一种层叠封装（package-on-package, POP）结构及其制作方法。
背景技术
随着半导体器件尺寸的不断减小，具有半导体器件的层叠封装结构也逐渐地备受关注。层叠封装结构一般通过层叠制作方法制成。在传统的层叠制作方法中，为了实现高密度集成及小面积安装，通常通过焊球将上下两个封装器件电连接。然而，焊球容易产生裂纹，因此，降低了层叠封装结构的成品率及可靠性。
发明内容
本发明提供一种可靠性较高的层叠封装结构及其制作方法。
一种层叠封装结构的制作方法，包括步骤：提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱均贯穿所述第一表面及第二表面，每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏；以及固化每根第一导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
一种层叠封装结构的制作方法，包括步骤：提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第三半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏，多根第二导电柱与多个第三焊盘一一对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每根第二导电柱靠近该第二表面的端面上均印刷有锡膏；在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏，所述多个第四焊盘与多根第二导电柱一一对应，且每个第四焊盘均靠近与其对应的第二导电柱上的锡膏；以及固化所述多根第一导电柱及多根第二导电柱中的每根导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，每个第四焊盘通过固化的锡膏焊接在与其对应的第二导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
一种层叠封装结构包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱。所述基板本体具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱均贯穿所述第一表面及第二表面。每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每根第一导电柱靠近该第二表面的端面上均印刷有锡膏。所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片。所述第二电路载板具有多个第二焊盘。所述多个第二焊盘也与所述多根第一导电柱一一对应，且每个第二焊盘均通过相应的第一导电柱上的锡膏焊接在与其对应的一个第一导电柱靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
一种层叠封装结构，其包括封装体及第二封装器件。所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板。所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片。所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘。所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘。所述多个第一焊盘与所述第一半导体芯片电性相连。所述多个第三焊盘与所述第三半导体芯片电性相连。所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱。所述基板本体具有相对的第一表面及第二表面。所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体。所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面。多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接。每根第一导电柱靠近该第二表面的端面上均印刷有锡膏。多根第二导电柱与多个第三焊盘一一对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接。每根第二导电柱靠近该第二表面的端面上均印刷有锡膏。所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片。所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘。多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧。所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均通过相应的第一导电柱上的锡膏焊接在与其对应的一根第一导电柱靠近所述第二表面的一端。所述多个第四焊盘与多根第二导电柱一一对应，且每个第四焊盘均通过相应的第二导电柱上的锡膏焊接在与其对应的一根第二导电柱靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧。
采用上述方法形成的层叠封装结构中，第一封装器件与所述第二封装器件通过所述连接基板连接为一体。所述连接基板压合于所述第一封装器件。所述连接基板与第二封装器件之间通过设于连接基板内的第一导电柱及第二导电柱上的锡膏相连，并未通过焊球相连，从而，提高了层叠封装结构的成品率及可靠性。
附图说明
图1为本技术方案实施例提供的第一电路基板的剖面示意图。
图2为在图1所示的第一电路基板上形成一层光致抗蚀剂层后的剖面示意图。
图3为对图2中的光致抗蚀剂层进行选择性曝光及显影工序，形成图案化的光致抗蚀剂层后的剖面示意图。
图4为通过电镀工艺在图3中从所述图案化的光致抗蚀剂层暴露出的每个第一焊盘上形成一个第一导电柱，每个第二焊盘上形成一个第二导电柱后的剖面示意图。
图5为去除图4中的图案化的光致抗蚀剂层后的剖面示意图。
图6为在图5所示的第一电路载板上形成一个环氧模塑料层后的示意图。
图7为将图6所示的环氧模塑料层研磨后形成一个基板本体后的示意图。
图8为在从图7所示的基板本体暴露出的多根第一导电柱及多根第二导电柱的端面形成锡膏后的剖面示意图。
图9为在图8所示的第一电路载板远离所述基板本体的表面构装第一半导体芯片及第三半导体芯片，并设置第一封装胶体后所形成的具有第一封装器件的封装体的剖面示意图。
图10为在图9所示的封装体远离所述第一电路载板一侧设置一个第二封装器件后所形成的堆叠结构的剖面示意图。
图11为对图10所示的堆叠结构进行回焊处理后所获得的层叠封装结构的剖面示意图。
主要元件符号说明
封装体 10
第一封装器件 11
连接基板 13
第一电路载板 14
第一半导体芯片 15
第三半导体芯片 16
第一封装胶体 17
基板本体 131
第一导电柱 133
第二导电柱 135
第一基底 141
第一导电图形 143
第二导电图形 145
第一防焊层 147
第二防焊层 149
上侧表面 141a、311a
下侧表面 141b、311b
第一导电孔 142
第二导电孔 144
第一焊盘 1431
第三焊盘 1432
导电线路 1433
第一电性接触垫 1451
第二电性接触垫 1453
光致抗蚀剂层 130
环氧模塑料层 13a
第一表面 131a
第二表面 131b、131c
收容通孔 1311
锡膏 137
第三电性接触垫 151
第一导线 153
第一绝缘胶 18
第二绝缘胶 19
第四电性接触垫 161
第二导线 163
间隔片 12
第二封装器件 30
第二电路载板 31
第二半导体芯片 33
第二封装胶体 35
第二基底 311
第三导电图形 312
第四导电图形 313
第三防焊层 314
第四防焊层 315
第一绝缘层 3111
第一导电图形层 3112
第二绝缘层 3113
第二导电图形层 3114
第三绝缘层 3115
第三导电孔 317
第四导电孔 318
第二焊盘 3121
第四焊盘 3122
第五焊盘 3123
焊球 331
第七导电孔 319
第六焊盘 3131
焊球 37
第三绝缘胶 38
堆叠结构 40
层叠封装结构 100
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例，对本技术方案提供的层叠封装结构及其制作方法作进一步的详细说明。
本技术方案实施方式提供的层叠封装结构的制作方法包括以下步骤：
第一步：请一并参阅图1至图9，提供一个封装体10。所述封装体10包括第一封装器件11及设置于该第一封装器件11一侧的连接基板13。
所述第一封装器件11包括一个第一电路载板14、构装在该第一电路载板14上的第一半导体芯片15和第三半导体芯片16及设于第一电路载板14且覆盖所述第一半导体芯片15及第三半导体芯片16的第一封装胶体17。
所述连接基板13包括一个基板本体131及设于该基板本体131中的多根第一导电柱133和多根第二导电柱135。多根第一导电柱133和多根第二导电柱135中每根导电柱的长度均相等。
本实施例中，该封装体10可以通过以下步骤形成：
首先，提供如图1所述的第一电路载板14。第一电路载板14可以为形成有导电线路的单面电路板、双面电路板或者多层电路板其包括第一基底141、第一导电图形143、第二导电图形145、第一防焊层147及第二防焊层149。本实施例中，第一电路载板14为双面板。具体地，第一基底141具有相对的上侧表面141a及下侧表面141b。第一导电图形143及第二导电图形145分别设置于上侧表面141a及下侧表面141b，且第一导电图形143与第二导电图形145通过第一基底141中的多个第一导电孔142及多个第二导电孔144电性相连。
第一导电图形143包括多个第一焊盘1431、多个第三焊盘1432及多条导电线路1433。每个第一焊盘1431均位于所述多个第三焊盘1432之间。即，多个第三焊盘1432围绕多个第一焊盘1431设置。多个第一焊盘1431与多根第一导电柱133一一对应，多个第三焊盘1432与多根第二导电柱135一一对应。
第二导电图形145包括多个第一电性接触垫1451、多个第二电性接触垫1453及多条导电线路（图未示）。每个第一电性接触垫1451均位于多个第二电性接触垫1453之间。即，多个第二电性接触垫1453围绕多个第一电性接触垫1451设置。多个第一电性接触垫1451用于与第一半导体芯片15电性相连。也就是说，第一半导体芯片15通过打线结合技术（Wire bonding）、表面贴装技术（Surface Mounted Technology）或者覆晶封装技术(Flip Chip Technology)构装于第一电路载板14上，并与多个第一电性接触垫1451电性相连，从而与第一电路载板14电性相连。多个第一电性接触垫1451与多个第一焊盘1431一一对应，且每个第一电性接触垫1451通过一个第一导电孔142与与其相对应的第一焊盘1431电导通。多个第二电性接触垫1453用于与第三半导体芯片16电性相连。也就是说，第三半导体芯片16通过打线结合技术、表面贴装技术或者覆晶封装技术构装于第一电路载板14上，并与多个第二电性接触垫1453电性相连，从而与第一电路载板14电性相连。多个第二电性接触垫1453与多个第三焊盘1432一一对应，且每个第二电性接触垫1453通过一个第二导电孔144与与其相对应的第三焊盘1432电导通。本实施例中，第一半导体芯片15通过打线结合技术与第一电路载板14电性相连，第三半导体芯片16通过打线结合技术与第一电路载板14电性相连。
所述第一防焊层147覆盖于至少部分第一导电图形143以及从第一导电图形143暴露出的上侧表面141a。所述第一防焊层147用于覆盖保护第一导电图形143中的多条导电线路1433。多个第一焊盘1431及多个第三焊盘1432中每一个焊盘均从所述第一防焊层147中至少暴露出部分。所述第二防焊层149覆盖至少部分第二导电图形145以及从第二导电图形145暴露出的下侧表面141b。所述第二防焊层149用于覆盖保护第二导电图形145中的多条导电线路。多个第一电性接触垫1451及多个第二电性接触垫1453中的每一个电性接触垫均从所述第二防焊层149至少暴露出部分。
本实施例中，所述第一电路载板14可以通过以下方法制得：首先，提供一个双面覆铜基板，所述双面覆铜基板包括所述第一基底141及分别贴合在所述第一基底两侧的上侧铜箔及下侧铜箔，所述第一基底141具有所述上侧表面141a及所述下侧表面141b，所述上侧铜箔贴于所述下侧表面141b上，所述下侧铜箔贴于所述上侧表面141a；其次，通过钻孔技术及电镀填孔技术在双面覆铜基板中形成所述多个第一导电孔142及所述多个第二导电孔144，每个第一导电孔142及第二导电孔144均贯穿所述第一基底141、上侧铜箔及下侧铜箔；再次，将下侧铜箔经由选择性蚀刻制成所述第一导电图形143，将上侧铜箔经由选择性蚀刻制成所述第二导电图形145，且每个第一电性接触垫1451通过一个第一导电孔142与一个第一焊盘1431电导通，每个第二电性接触垫1453通过一个第二导电孔144与一个第三焊盘1432电导通；然后，通过印刷、贴合或者喷涂的方式在至少部分所述第一导电图形143及从所述第一导电图形143暴露出的上侧表面141a上形成第一防焊层147，且多个第一焊盘1431及多个第三焊盘1432中的每一个焊盘均从所述第一防焊层147至少部分露出，通过印刷、贴合或者喷涂的方式在至少部分所述第二导电图形145及从所述第二导电图形145暴露出的所述第一基底141的下侧表面141b上形成第二防焊层149，且多个第一电性接触垫1451及多个第二电性接触垫1453中的每一个焊盘均从所述第二防焊层149至少部分露出，从而形成所述第一电路载板14。
其次，请一并参阅图2至图5，在每个第一焊盘1431上形成一根垂直于相应的第一焊盘1431的第一导电柱133，在每个第三焊盘1432上形成一根垂直于相应的第三焊盘1432的第二导电柱135，从而获得所述多根第一导电柱133及多根第二导电柱135。每根第一导电柱133均与相应的第一焊盘1431相接触且电连接。每根第二导电柱135均与相应的第三焊盘1432相接触且电连接。
本实施例中，所述第一导电柱133及第二导电柱135可以通过以下步骤形成：
第一，如图2所示，在所述第一电路载板14的多个第一焊盘1431一侧（即上侧表面141a一侧）表面上形成一个光致抗蚀剂层130。所述光致抗蚀剂层130覆盖所述多个第一焊盘1431、多个第三焊盘1432及从所述多个第一焊盘1431和多个第三焊盘1432露出的第一电路载板14的表面，且所述光致抗蚀剂层130与该多个第一焊盘1431和多个第三焊盘1432对应处的厚度等于该第一导电柱133的长度。
第二，如图3所示，对所述光致抗蚀剂层130进行选择性曝光及显影工序，形成图案化的光致抗蚀剂层130，从而暴露出该多个第一焊盘1431及多个第三焊盘1432。
第三，如图4所示，通过电镀工艺在每个第一焊盘1431上形成所述第一导电柱133，通过电镀工艺在每个第三焊盘1432上形成所述第二导电柱135。
第四，如图5所示，去除图案化的光致抗蚀剂层130。如此，即获得多根第一导电柱133及多根第二导电柱135。
本领域技术人员可以理解，多根第一导电柱133及多根第二导电柱135中的每根导电柱也可以通过导电胶粘结于相应的焊盘上。
然后，如图6所示，在所述第一电路载板14的多个第一焊盘1431一侧（即上侧表面141a一侧）压合一个环氧模塑料层13a。所述环氧模塑料层13a覆盖所述多根第一导电柱133、多根第二导电柱135及从所述多根第一导电柱133及第二导电柱135暴露出的所述第一电路载板14表面。具体地，所述环氧模塑料层13a具有相对的第一表面131a及第二表面131b。压合后，所述第一表面131aa与所述第一电路载板14的多个第一焊盘1431一侧表面粘结为一体。本实施例中，所述环氧模塑料层13a还开设有一个收容通孔1311。所述收容通孔1311贯穿所述环氧模塑料层13a的第一表面131a及第二表面131b。所述多根第一导电柱133围绕所述收容通孔1311。所述多根第二导电柱135围绕所述多根第一导电柱133。
接着，如图7所示，采用研磨工艺自所述环氧模塑料层13a的第二表面131b(即所述环氧模塑料层13a远离所述第一电路载板14的表面)向靠近所述第一电路载板的方向研磨所述环氧模塑料层13a，使得所述多根第一导电柱133及多根第二导电柱135中每根导电柱远离所述第一电路载板14的端面均从研磨后的所述环氧模塑料层13a暴露出，且与所述研磨后的环氧模塑料层13a远离所述第一电路载板14的表面平齐。所述研磨后的环氧模塑料层13a为所述基板本体131。所述环氧模塑料层13a的第一表面131a即为所述基板本体131的第一表面。所述研磨后的环氧模塑料层13a远离所述第一电路载板14的表面即为所述基板本体131的第二表面131c。所述收容通孔1311即为所述基板本体131的收容通孔。所述基板本体131、多根第一导电柱133及多根第二导电柱135共同构成所述连接基板13。
再者，如图8所示，通过印刷方法在多根第一导电柱133及多根第二导电柱135中每根导电柱远离所述第一电路载板14的端面印刷锡膏137。
最后，如图9所示，通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片15及第三半导体芯片16构装于所述第一电路载板14远离所述连接基板13一侧，且使得所述第一半导体芯片15位于所述第一电路载板14及第三半导体芯片16之间。第一半导体芯片15可以包括存储器芯片、逻辑芯片或者数字芯片。本实施例中，第一半导体芯片15为通过打线技术构装在第一电路载板14上的逻辑芯片。所述第一半导体芯片15通过第一绝缘胶18粘结在所述第一电路载板14的第二防焊层149远离所述第一基底141的表面。第一半导体芯片15具有与多个第一电性接触垫1451一一对应的多个第三电性接触垫151。每个第三电性接触垫151通过一条第一导线153（例如金线）与一个对应的第一电性接触垫1451电性相连。第三半导体芯片16可以为存储器芯片、逻辑芯片或者数字芯片等芯片。本实施方例中，第三半导体芯片16为通过打线技术构装在第一电路载板14上的存储器芯片。所述第三半导体芯片16通过第二绝缘胶19粘结在所述第一半导体芯片15的远离所述第一电路载板14的表面。第三半导体芯片16具有与多个第二电性接触垫1453一一对应的多个第四电性接触垫161，每个第四电性接触垫161通过一条第二导线163（例如金线）与一个对应的第二电性接触垫1453电性相连。优选地，为了防止第一半导体芯片15与第三半导体芯片16之间产生信号干扰，所述第一半导体芯片15与第三半导体芯片16之间还设有一个间隔片12，即，在第二绝缘胶19内设置一个间隔片12。本领域技术人员可以理解，间隔片12并不是本技术方案的必要技术特征，即使省略不要间隔片12，也可以实现将第三半导体芯片16设于所述第一半导体芯片15上的目的。接着，通过模制（molding）技术在所述第一电路载板14远离所述连接基板13一侧设置所述第一封装胶体17，以获得所述封装体10。所述第一电路载板14、第一半导体芯片15、第三半导体芯片16及第一封装胶体17共同构成所述第一封装器件11。所述第一封装胶体17覆盖所述第一半导体芯片15、第三半导体芯片16及从所述第一半导体芯片15和第三半导体芯片16露出的第一电路载板14的表面，以保护所述第一半导体芯片15及第三半导体芯片16免受损害。所述第一封装胶体17的材料为环氧模塑料（epoxy molding compound）。本实施例中，所述第一封装胶体17的横截面积与所述第一电路载板14的横截面积相同。
第二步，如图10所示，在所述封装体10的第二表面131c一侧设置一个第二封装器件30，从而构成一个堆叠结构40。
所述第二封装器件30包括第二电路载板31、安装于所述第二电路载板31上的第二半导体芯片33及设于第二电路载板31且覆盖所述第二半导体芯片33的第二封装胶体35。
第二电路载板31可以为形成有导电图形的单面电路板、双面电路板或者多层电路板，其包括第二基底311、第三导电图形312、第四导电图形313、第三防焊层314及第四防焊层315。第二基底311具有相对的上侧表面311a及下侧表面311b。本实施例中，第二电路载板31为四层电路板，所述第二基底311内具有两层导电图形层。
第二基底311包括第一绝缘层3111、第一导电图形层3112、第二绝缘层3113、第二导电图形层3114及第三绝缘层3115。所述第一导电图形层3112和第二导电图形层3114位于第二绝缘层3113的相对两个表面，且通过设置在第二绝缘层3113内的第三导电孔317电性相连。所述第一绝缘层3111覆盖第一导电图形层3112。所述第一绝缘层3111远离所述第二绝缘层3113的表面即为所述第二基底311的上侧表面311a。所述第三绝缘层3115覆盖第二导电图形层3114。所述第三绝缘层3115远离所述第二导电图形层3114的表面即为所述第二基底311的下侧表面311b。
所述第三导电图形312设置于所述第一绝缘层3111远离所述第二绝缘层3113的表面（即所述第二基底311的上侧表面311a），且通过设置在所述第一绝缘层3111内的第四导电孔318与第一导电图形层3112电性相连。第三导电图形312包括多个第二焊盘3121、多个第四焊盘3122、多个第五焊盘3123及多条导电线路(图未示)。每个第二焊盘3121均位于多个第四焊盘3122之间。也就是说，多个第四焊盘3122围绕多个第二焊盘3121。每个第五焊盘3123均位于多第二焊盘3121之间。也就是说，多个第二焊盘3121围绕多个第五焊盘3123。多个第二焊盘3121与多根第一导电柱133一一对应，且每个第二焊盘3121均靠近与其对应的第一导电柱133上的锡膏137，以通过多根第一导电柱133及多根第一导电柱133上的锡膏137电导通第一半导体芯片15与所述第二电路载板31。多个第四焊盘3122与多根第二导电柱135一一对应，且每个第二焊盘3121均靠近与其对应的第二导电柱135上的锡膏137，以通过多根第二导电柱135及多根第二导电柱135上的锡膏137电导通第三半导体芯片16与所述第二电路载板31。多个第五焊盘3123与第二半导体芯片33通过多个焊球331电性相连。所述第二半导体芯片33通过打线结合技术、表面贴装技术或者覆晶封装技术构装于第二电路载板31。所述第三防焊层314覆盖于至少部分所述第三导电图形312的多条导电线路及从所述第三导电图形312暴露出的上侧表面311a，并暴露出所述多个第二焊盘3121、多个第四焊盘3122及多个第五焊盘3123。所述第三防焊层314用于覆盖保护第三导电图形312中的多条导电线路3124。
所述第四导电图形313设置在所述第三绝缘层3115远离所述第二绝缘层3113的表面(即所述第二基底311的下侧表面311b)，且通过设置在所述第三绝缘层3115内的第七导电孔319与所述第二导电图形层3114电性相连。所述第四导电图形313包括多个第六焊盘3131。所述第四防焊层315覆盖于至少部分所述第四导电图形313及从所述第四导电图形313暴露出的下侧表面311b，并暴露出所述多个第六焊盘3131。从所述第四防焊层315暴露出的多个第六焊盘3131表面设置有多个焊球37，用于将所述第二电路载板31与其他电路板或者电子元件电性相连。
第二半导体芯片33可以为存储器芯片、逻辑芯片或者数字芯片。本实施方式中，第二半导体芯片33为逻辑芯片。所述第二半导体芯片33通过第三绝缘胶38粘结在所述第二电路载板31的第三防焊层314表面，且通过覆晶封装技术、表面贴装技术或者打线结合技术与多个第五焊盘3123电性相连。在本实施例中，所述第二半导体芯片33通过覆晶封装技术构装于所述第二电路载板31上。第二半导体芯片33通过所述多个焊球331与多个第五焊盘3123电性相连。
所述第二封装胶体35设于第二电路载板31的第三防焊层314表面，且覆盖所述第二半导体芯片33，以保护所述第二半导体芯片33免受损害。所述第二封装胶体35可以通过印刷或者模制方式形成于所述第二电路载板31上，且所述第二封装胶体35的横截面积大于所述第二半导体芯片33的横截面积，小于所述第二电路载板31的横截面积，且小于或者等于所述收容通孔1311的横截面积，从而使得覆盖有所述第二封装胶体35的第二半导体芯片33可以收容于所述收容通孔1311中。所述第二封装胶体35材料为环氧模塑料。
所述第二封装器件30可以通过以下方法制得：首先，提供一个双面线路板，所述双面线路板包括所述第二绝缘层3113、第一导电图形层3112及第二导电图形层3114，所述第一导电图形层3112及第二导电图形层3114位于所述第二绝缘层3113相对的两个表面，所述第一导电图形层3112与所述第二导电图形层3114通过设于所述第二绝缘层3113内的第三导电孔317相互电导通；其次，在所述第一导电图形层3112上压合一个上侧单面覆铜基板，所述上侧单面覆铜基板包括所述第一绝缘层3111及贴合于所述第一绝缘层3111的上侧铜箔，并使所述第一绝缘层3111位于所述第一导电图形层3112及所述上侧铜箔之间，在所述第二导电图形层3114上压合一个下侧单面覆铜基板，所述下侧单面覆铜基板包括所述第三绝缘层3115及贴合于所述第三绝缘层3115的下侧铜箔，并使所述第三绝缘层3115位于所述第二导电图形层3114及所述下侧铜箔之间；再次，将上侧铜箔选择性蚀刻制成所述第三导电图形312，将下侧铜箔选择性蚀刻制成所述第四导电图形313，且所述第三导电图形312通过第四导电孔318与所述第一导电图形层3112电性相连，所述第四导电图形313通过第七导电孔319与所述第二导电图形层3114电性相连，如此，即实现所述第三导电图形312与所述第四导电图形313之间的电连接；然后，通过印刷、贴合或者喷涂的方式在至少部分第三导电图形312及从所述第三导电图形312暴露出的第一绝缘层3111的上侧表面311a上形成第三防焊层314，且多个第二焊盘3121、多个第四焊盘3122、多个第五焊盘3123中每一个焊盘均从所述第三防焊层314至少部分露出，通过印刷、贴合或者喷涂的方式在至少部分第四导电图形313及从所述第四导电图形313暴露出的第三绝缘层3115的下侧表面311b上形成所述第四防焊层315，且多个第六焊盘3131中的每一个焊盘均从所述第四防焊层315至少部分露出，如此即可获得所述第二电路载板31；接着，通过通过打线技术、表面贴装技术或者覆晶技术将所述第二半导体芯片33电连接于多个第五焊盘3123上；最后，采用印刷或者模制的方式在所述第二电路载板31的第三防焊层314远离所述第二基底311的表面形成覆盖所述第二半导体芯片33的第二封装胶体35，从而获得所述第二封装器件30。
第三步，请参阅图11，对所述堆叠结构40进行回焊处理，以融熔并固化相邻的连接基板13及第二封装器件30之间的锡膏137，从而将所述连接基板13的多根第一导电柱133印刷有锡膏137的一端与所述第二封装器件30的多个第二焊盘3121通过锡膏一一对应地焊接为一体，将所述连接基板13的多根第二导电柱135印刷有锡膏137的一端与所述第二封装器件30的多个第四焊盘3122通过锡膏一一对应地焊接一体。如此，即获得一个层叠封装结构100。
所述层叠封装结构100包括所述连接基板13及位于所述连接基板13两侧的所述第一封装器件11及第二封装器件30。所述连接基板13、第一封装器件11、及第二封装器件30的结构如前所述。具体地，所述第一封装器件11包括第一电路载板14及构装于所述第一电路载板14上的第一半导体芯片15和第三半导体芯片16。所述第一电路载板14具有多个第一焊盘1431和多个第三焊盘1432。所述多个第一焊盘1431和多个第三焊盘1432暴露在所述第一电路载板14的同一侧。所述多个第一焊盘1431与第一半导体芯片15电性相连。所述多个第三焊盘1432与所述第三半导体芯片16电性相连。所述连接基板13具有一个基板本体131及设于所述基板本体131中的多根第一导电柱133和多根第二导电柱135。所述基板本体131具有相对的第一表面131a及第二表面131c。所述第一表面131a与所述第一电路载板14的多个第一焊盘1431一侧表面粘结为一体。所述多根第二导电柱135围绕多根第一导电柱133，且所述多根第一导电柱133及多根第二导电柱135中的每根导电柱均贯穿所述第一表面131a及第二表面131c。多根第一导电柱133与多个第一焊盘1431一一对应，且每根第一导电柱133靠近该第一表面131a的一端均和相应的第一焊盘1431相接触且电连接。每根第一导电柱133靠近该第二表面131c的端面上均印刷有锡膏137。多根第二导电柱135与多个第三焊盘1432一一对应，且每根第二导电柱135靠近该第一表面131a的一端均和相应的第三焊盘1432相接触且电连接。每根第二导电柱135靠近该第二表面131c的端面上均印刷有锡膏137。所述第二封装器件30包括第二电路载板31及构装在所述第二电路载板31上的第二半导体芯片33。所述第二电路载板31具有暴露出的多个第二焊盘3121及多个第四焊盘3122。多个第二焊盘3121及多个第四焊盘3122暴露于所述第二电路载板31的同一侧。所述多个第二焊盘3121与多根第一导电柱133一一对应，且每个第二焊盘3121均通过相应的第一导电柱133上的锡膏137焊接在与其对应的一根第一导电柱133靠近所述第二表面131c的一端。所述多个第四焊盘3122与多根第二导电柱135一一对应，且每个第四焊盘3122均通过相应的第二导电柱135上的锡膏137焊接在与其对应的一根第二导电柱135靠近所述第二表面131c的一端，从而使得第二封装器件30焊接在连接基板13的第二表面131c一侧。
所述层叠封装结构100中，第一封装器件11与所述第二封装器件30通过所述连接基板13连接为一体，所述连接基板13压合于所述第一封装器件，所述连接基板13与第二封装器件30之间通过设于连接基板13内的第一导电柱133及第二导电柱135上的锡膏137相连，并未通过焊球相连，从而，提高了层叠封装结构100的成品率及可靠性。本领域技术人员可以理解，所述第一封装胶体17远离所述连接基板13的表面还可以再封装一个封装器件，所述第二封装器件30远离所述连接基板13的表面也可以再封装一个封装器件，从而形成具有三个、四个或这个更多个封装器件的层叠封装结构。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (18)

1.一种层叠封装结构的制作方法，包括步骤：
提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱均贯穿所述第一表面及第二表面，每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏；
在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘，所述多个第二焊盘也与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏；以及
固化每根第一导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
2.如权利要求1所述的层叠封装结构的制作方法，其特征在于，该第一半导体芯片和所述多个第一焊盘位于所述第一电路载板的相对两侧，所述封装体的形成方法包括步骤：
提供所述第一电路载板；
在每个第一焊盘上形成一根垂直于相应的第一焊盘的第一导电柱，从而获得所述多根第一导电柱，每根第一导电柱均与相应的第一焊盘相接触且电连接；
在所述第一电路载板的多个第一焊盘一侧压合一个环氧模塑料层，所述环氧模塑料层覆盖所述多个根导电柱及从所述多根导电柱暴露出的所述第一电路载板表面；
采用研磨工艺自所述环氧模塑料层远离所述第一电路载板的表面向靠近所述第一电路载板的方向研磨所述环氧模塑料层，使得每根第一导电柱远离所述第一电路载板的端面均从研磨后的所述环氧模塑料层暴露出，且与所述研磨后的所述环氧模塑料层远离所述第一电路载板的表面平齐，所述研磨后的环氧模塑料层为所述基板本体，所述基板本体及多根第一导电柱共同构成所述连接基板；
通过印刷工艺在每根第一导电柱远离所述第一电路载板的端面印刷锡膏，以获得封装体半成品；以及
通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧，以获得具有所述第一封装器件的封装体。
3.如权利要求2所述的层叠封装结构的制作方法，其特征在于，在每个第一焊盘上形成一根垂直于相应的第一焊盘的第一导电柱时，每根第一导电柱通过导电胶粘结于相应的第一焊盘上。
4.如权利要求2所述的层叠封装结构的制作方法，其特征在于，在每个第一焊盘上均形成一根垂直于相应的第一焊盘的第一导电柱包括步骤：
在所述第一电路载板的多个第一焊盘一侧表面上形成一个光致抗蚀剂层，所述光致抗蚀剂层覆盖所述多个第一焊盘及从所述多个焊盘露出的第一电路载板的表面；
对该光致抗蚀剂层进行选择性曝光及显影工序，形成图案化的光致抗蚀剂层，从而暴露出该多个第一焊盘；
通过电镀工艺在每个第一焊盘上形成所述第一导电柱；以及
去除图案化的光致抗蚀剂层。
5.如权利要求2所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片及多个第一焊盘分别位于所述第一电路载板的相对两侧；所述第一电路载板还具有暴露出的多个第一电性接触垫，多个第一电性接触垫与多个第一焊盘分别位于所述第一电路载板的相对两侧，且多个第一电性接触垫围绕所述第一半导体芯片，多个第一电性接触垫与多个第一焊盘一一对应，每个第一电性接触垫通过一个第一导电孔与相应的第一焊盘电性相连，所述第一半导体芯片构装于所述第一电路载板时，所述第一半导体芯片通过多个第一电性接触垫与所述第一电路载板电性相连。
6.如权利要求2所述的层叠封装结构的制作方法，其特征在于，将所述第一半导体芯片构装于所述第一电路载板远离所述连接基板一侧之后，还在所述第一电路载板上形成覆盖所述第一半导体芯片的第一封装胶体，以保护第一半导体芯片。
7.如权利要求1所述的层叠封装结构的制作方法，其特征在于，所述基板本体还开设有一个收容通孔，所述收容通孔贯穿所述基板本体的第一表面及第二表面，所述多根第一导电柱围绕所述收容通孔；所述第二半导体芯片和所述多个第二焊盘位于所述第二电路载板的同一侧，且所述多个第二焊盘围绕所述第二半导体芯片，在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
8.一种层叠封装结构的制作方法，包括步骤：
提供一个封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，所述多个第一焊盘与所述第一半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏，多根第二导电柱与多个第三焊盘一一对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每根第二导电柱靠近该第二表面的端面上均印刷有锡膏；
在所述连接基板的第二表面一侧设置一个第二封装器件，从而构成一个堆叠结构，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均靠近与其对应的第一导电柱上的锡膏，所述多个第四焊盘与多根第二导电柱一一对应，且每个第四焊盘均靠近与其对应的第二导电柱上的锡膏；以及
固化所述多根第一导电柱及多根第二导电柱中的每根导电柱上的锡膏，使得每个第二焊盘通过固化的锡膏焊接在与其对应的一个第一导电柱的一端，每个第四焊盘通过固化的锡膏焊接在与其对应的第二导电柱的一端，从而使得第二封装器件焊接在所述连接基板远离该第一电路载板一侧，形成一个层叠封装结构。
9.如权利要求8所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧，所述多个第二焊盘围绕所述多个第一焊盘；所述基板本体还开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多根第一导电柱围绕所述收容通孔，所述多根第二导电柱围绕所述多根第一导电柱；所述第二半导体芯片、所述多个第二焊盘及所述多个第四焊盘位于第二电路载板的同一侧，且所述多个第二焊盘、所述多个第四焊盘均围绕所述第二半导体芯片，所述多个第四焊盘围绕所述多个第二焊盘；在所述连接基板的第二表面一侧设置所述第二封装器件从而构成所述堆叠结构时，使得所述第二半导体芯片收容于所述收容通孔中。
10.如权利要求8所述的层叠封装结构的制作方法，其特征在于，所述第一半导体芯片和所述多个第一焊盘位于所述第一电路载板的相对两侧，所述第一半导体芯片位于所述第三半导体芯片和所述第一电路载板之间，所述封装体的形成方法包括步骤：
提供所述第一电路载板；
在每个第一焊盘上形成一根垂直于相应的第一焊盘的第一导电柱，在每个第三焊盘上形成一根垂直于相应的第三焊盘的第二导电柱，从而获得所述多根第一导电柱及多根第二导电柱，每根第一导电柱均与相应的第一焊盘相接触且电连接，每根第二导电柱均与相应的第三焊盘相接触且电连接；
在所述第一电路载板的多个第一焊盘一侧压合一个环氧模塑料层，所述环氧模塑料层覆盖所述多根第一导电柱、多根第二导电柱及从所述多根第一导电柱及第二导电柱暴露出的所述第一电路载板表面；
采用研磨工艺自所述环氧模塑料层远离所述第一电路载板的表面向靠近所述第一电路载板的方向研磨所述环氧模塑料层，使得所述多根第一导电柱及多根第二导电柱中每根导电柱远离所述第一电路载板的端面均从研磨后的所述环氧模塑料层暴露出，且与所述研磨后的所述环氧模塑料层远离所述第一电路载板的表面平齐，所述研磨后的环氧模塑料层为所述基板本体，所述基板本体、多根第一导电柱及多根第二导电柱共同构成所述连接基板；
通过印刷方法在多根第一导电柱及多根第二导电柱中每根导电柱远离所述第一电路载板的端面印刷锡膏，以获得封装体半成品；以及
通过打线结合技术、表面贴装技术或者覆晶封装技术将所述第一半导体芯片及第三半导体芯片构装于所述第一电路载板远离所述连接基板一侧，且使得所述第一半导体芯片位于所述第一电路载板及第三半导体芯片之间，以获得具有所述第一封装器件的封装体。
11.如权利要求10所述的层叠封装结构的制作方法，其特征在于，在每个第一焊盘上形成一根垂直于相应的第一焊盘的第一导电柱时，每根第一导电柱通过导电胶粘结于相应的第一焊盘上；在每个第三焊盘上形成一根垂直于相应的第三焊盘的第二导电柱时，每根第二导电柱通过导电胶粘结于相应的第三焊盘上。
12.如权利要求10所述的层叠封装结构的制作方法，其特征在于，在每个第一焊盘上均形成一根第一导电柱，在每个第三焊盘上形成一根第二导电柱时，包括步骤：
在所述第一电路载板的多个第一焊盘一侧表面上形成一个光致抗蚀剂层，所述光致抗蚀剂层覆盖所述多个第一焊盘、多个第三焊盘及从所述多个第一焊盘及多个第三焊盘露出的第一电路载板的表面；
对该光致抗蚀剂层进行选择性曝光及显影工序，形成图案化的光致抗蚀剂层，从而暴露出该多个第一焊盘及多个第三焊盘；
通过电镀工艺在每个第一焊盘上形成所述第一导电柱，通过电镀工艺在每个第三焊盘上形成所述第二导电柱；以及
去除图案化的光致抗蚀剂层。
13.一种层叠封装结构，其包括：
封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱均贯穿所述第一表面及第二表面，每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏，所述基板本体内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多根第一导电柱围绕所述收容通孔；以及
第二封装器件，所述第二封装器件包括第二电路载板及构装在第二电路载板上的第二半导体芯片，所述第二电路载板具有多个第二焊盘，所述多个第二焊盘也与所述多根第一导电柱一一对应，且每个第二焊盘均通过相应的第一导电柱上的锡膏焊接在与其对应的一个第一导电柱靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧，所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
14.如权利要求13所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
15.如权利要求13所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
16.一种层叠封装结构，其包括：
封装体，所述封装体包括第一封装器件及设置于该第一封装器件一侧的连接基板，所述第一封装器件包括一个第一电路载板及构装在该第一电路载板上的第一半导体芯片和第三半导体芯片，所述第一电路载板具有暴露出的多个第一焊盘及多个第三焊盘，所述多个第一焊盘及多个第三焊盘暴露于所述第一电路载板的同一侧，且多个第三焊盘围绕多个第一焊盘，所述多个第一焊盘与所述第一半导体芯片电性相连，所述多个第三焊盘与所述第三半导体芯片电性相连，所述连接基板包括一个基板本体及设于该基板本体中的多根第一导电柱和多根第二导电柱，所述基板本体具有相对的第一表面及第二表面，所述第一表面与第一电路载板的多个第一焊盘一侧表面粘结为一体，所述多根第二导电柱围绕多根第一导电柱，且所述多根第一导电柱及多根第二导电柱中的每根导电柱均贯穿所述第一表面及第二表面，多根第一导电柱与多个第一焊盘一一对应，且每根第一导电柱靠近该第一表面的一端均和相应的第一焊盘相接触且电连接，每根第一导电柱靠近该第二表面的端面上均印刷有锡膏，多根第二导电柱与多个第三焊盘一一对应，且每根第二导电柱靠近该第一表面的一端均和相应的第三焊盘相接触且电连接，每根第二导电柱靠近该第二表面的端面上均印刷有锡膏，所述基板本体内开设有一个收容通孔，所述收容通孔贯穿所述第一表面及第二表面，所述多根第一导电柱围绕所述收容通孔；以及
第二封装器件，所述第二封装器件包括第二电路载板及构装在所述第二电路载板上的第二半导体芯片，所述第二电路载板具有暴露出的多个第二焊盘及多个第四焊盘，多个第二焊盘及多个第四焊盘暴露于所述第二电路载板的同一侧，所述多个第二焊盘与多根第一导电柱一一对应，且每个第二焊盘均通过相应的第一导电柱上的锡膏焊接在与其对应的一根第一导电柱靠近所述第二表面的一端，所述多个第四焊盘与多根第二导电柱一一对应，且每个第四焊盘均通过相应的第二导电柱上的锡膏焊接在与其对应的一根第二导电柱靠近所述第二表面的一端，从而使得第二封装器件焊接在连接基板的第二表面一侧，所述第二半导体芯片和所述多个第二焊盘位于第二电路载板的同一侧，所述第二半导体芯片收容于所述收容通孔中，所述多个第二焊盘围绕所述第二半导体芯片。
17.如权利要求16所述的层叠封装结构，其特征在于，所述第二封装器件还包括覆盖所述第二半导体芯片的第二封装胶体，所述第二封装胶体的横截面积大于第二半导体芯片的横截面积，小于所述第二电路载板的横截面积，且小于或者等于所述收容通孔的横截面积。
18.如权利要求16所述的层叠封装结构，其特征在于，所述第一封装器件还包括覆盖所述第一半导体芯片的第一封装胶体，所述第一封装胶体的横截面积与第一电路载板的横截面积相同，所述第一半导体芯片和所述多个第一焊盘位于第一电路载板的相对两侧。
CN201210317993.6A 2012-08-31 2012-08-31 层叠封装结构及其制作方法 Active CN103681365B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210317993.6A CN103681365B (zh) 2012-08-31 2012-08-31 层叠封装结构及其制作方法
TW101133218A TWI512926B (zh) 2012-08-31 2012-09-12 電路板層疊封裝結構及其製作方法
US13/756,543 US20140061951A1 (en) 2012-08-31 2013-02-01 Package on package structure and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210317993.6A CN103681365B (zh) 2012-08-31 2012-08-31 层叠封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103681365A CN103681365A (zh) 2014-03-26
CN103681365B true CN103681365B (zh) 2016-08-10

Family

ID=50186373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210317993.6A Active CN103681365B (zh) 2012-08-31 2012-08-31 层叠封装结构及其制作方法

Country Status (3)

Country Link
US (1) US20140061951A1 (zh)
CN (1) CN103681365B (zh)
TW (1) TWI512926B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
CN102915984A (zh) * 2012-09-20 2013-02-06 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
KR20140094752A (ko) * 2013-01-22 2014-07-31 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
TWI556379B (zh) 2014-01-02 2016-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9263302B2 (en) 2014-02-21 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure for packaging and a method of forming
CN105097757B (zh) * 2014-04-21 2018-01-16 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及制作方法
TWI558288B (zh) * 2014-09-10 2016-11-11 恆勁科技股份有限公司 中介基板及其製法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
CN106098676A (zh) * 2016-08-15 2016-11-09 黄卫东 多通道堆叠封装结构及封装方法
CN106783796B (zh) * 2016-12-07 2019-04-26 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN214043658U (zh) * 2019-10-28 2021-08-24 天芯互联科技有限公司 封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625805A (zh) * 2002-02-06 2005-06-08 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
US8779570B2 (en) * 2008-03-19 2014-07-15 Stats Chippac Ltd. Stackable integrated circuit package system
US7951643B2 (en) * 2008-11-29 2011-05-31 Stats Chippac Ltd. Integrated circuit packaging system with lead frame and method of manufacture thereof
KR20120007839A (ko) * 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1625805A (zh) * 2002-02-06 2005-06-08 揖斐电株式会社 半导体芯片安装用基板及其制造方法和半导体模块
TW200601516A (en) * 2004-06-25 2006-01-01 Advanced Semiconductor Eng Stacked multi-package module

Also Published As

Publication number Publication date
TW201409640A (zh) 2014-03-01
TWI512926B (zh) 2015-12-11
US20140061951A1 (en) 2014-03-06
CN103681365A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681365B (zh) 层叠封装结构及其制作方法
CN103632988B (zh) 层叠封装结构及其制作方法
CN100562991C (zh) 半导体封装结构及其形成方法
US7968991B2 (en) Stacked package module and board having exposed ends
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
TWI461124B (zh) 層疊封裝結構及其製作方法
US20080230892A1 (en) Chip package module
CN105321888A (zh) 封装结构及其制法
JP4420908B2 (ja) 電子素子搭載構造
US20080230886A1 (en) Stacked package module
CN103715152B (zh) 连接基板及层叠封装结构
TWI506758B (zh) 層疊封裝結構及其製作方法
CN103681358B (zh) 芯片封装基板和结构及其制作方法
CN105514053A (zh) 半导体封装件及其制法
CN103779290A (zh) 连接基板及层叠封装结构
CN101241868B (zh) 内埋半导体组件的封装工艺及封装结构
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
CN103681359A (zh) 层叠封装结构及其制作方法
CN105789161A (zh) 封装结构及其制法
CN101866889A (zh) 无基板芯片封装及其制造方法
TW201423945A (zh) 使用無電鍍之ｚ型連接
CN103715164B (zh) 柔性电路板及芯片封装结构
CN202940236U (zh) 封装基板构造
CN101959374B (zh) 一种多层印制电路板的制造方法
CN101677069A (zh) 具消耗性金属基核心载体的半导体芯片制造组装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20161220

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Patentee after: Acer Qinhuangdao Ding Technology Co. Ltd.

Patentee after: Zhen Ding Tech. Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Patentee before: Hongqisheng Precision Electronic (Qinhuangdao) Co., Ltd.

Patentee before: Zhen Ding Tech. Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210708

Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.