CN105097757B - 芯片封装基板、芯片封装结构及制作方法 - Google Patents
芯片封装基板、芯片封装结构及制作方法 Download PDFInfo
- Publication number
- CN105097757B CN105097757B CN201410159128.2A CN201410159128A CN105097757B CN 105097757 B CN105097757 B CN 105097757B CN 201410159128 A CN201410159128 A CN 201410159128A CN 105097757 B CN105097757 B CN 105097757B
- Authority
- CN
- China
- Prior art keywords
- copper layer
- native copper
- conductive pole
- chip
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 118
- 229910052802 copper Inorganic materials 0.000 claims abstract description 118
- 239000010949 copper Substances 0.000 claims abstract description 118
- 239000000084 colloidal system Substances 0.000 claims abstract description 64
- 238000012856 packing Methods 0.000 claims abstract description 59
- 239000011248 coating agent Substances 0.000 claims abstract description 29
- 238000000576 coating method Methods 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 238000007747 plating Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000003466 welding Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 238000011068 loading method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种芯片封装基板包括导电线路、导电柱及封装胶体。所述导电线路包括原铜层及电镀层。所述导电柱由所述原铜层向远离电镀层方向凸设。所述导电柱包括电镀部和焊料部。所述电镀部位于所述原铜层与焊料部之间。所述封装胶体形成在所述原铜层及所述导电柱表面。所述封装胶体覆盖所述原铜层，并裹覆所述导电柱。所述导电柱从所述封装胶体露出。本发明还涉及具有该芯片封装基板的芯片封装结构及其制作方法。
Description
技术领域
本发明涉及一种芯片封装基板、芯片封装结构及制造方法。
背景技术
随着电子产品轻薄化发展，芯片封装基板也日益轻薄化。现有技术中，在制作薄型芯片封装基板时，通常会预先提供一个电性载板及在电性载板上形成电镀导电层，最后将部分电性载板及电镀导电层移除掉。虽然可使制成的芯片封装基板厚度减小，但导致芯片封装基板的制程冗长，成本增加。
发明内容
有鉴于此，有必要提供一种克服上述问题的芯片封装基板、芯片封装结构及制作方法。
一种芯片封装基板包括导电线路、导电柱及封装胶体。所述导电线路包括原铜层及电镀层。所述导电柱由所述原铜层向远离电镀层方向凸设。所述导电柱包括电镀部和焊料部。所述电镀部位于所述原铜层与焊料部之间。所述封装胶体形成在所述原铜层及所述导电柱表面。所述封装胶体覆盖所述原铜层，并裹覆所述导电柱。所述导电柱从所述封装胶体露出。
一种芯片封装结构包括芯片封装基板及芯片。所述芯片封装基板包括导电线路、导电柱及封装胶体。所述导电线路包括原铜层及电镀层。所述导电柱由所述原铜层向远离电镀层方向凸设。所述导电柱包括电镀部和焊料部。所述电镀部位于所述原铜层与焊料部之间。所述封装胶体形成在所述原铜层及所述导电柱表面。所述封装胶体覆盖所述原铜层，并裹覆所述导电柱。所述导电柱从所述封装胶体露出。所述芯片安装在所述封装胶体上。所述芯片包括多个电极垫。所述电极垫与所述导电柱一一对应电性连接。
一种芯片封装基板制作方法，包括步骤：提供一个基板，包括承载板及位于所述承载板相对两侧的第一原铜层及第二原铜层；在两个原铜层表面形成导电柱，所述导电柱包括电镀部及焊料部；在所述两个原铜层表面形成封装胶体，所述封装胶体包覆所述导电柱；研磨所述封装胶体，以露出所述导电柱；拆板使所述第一分离铜层与第一原铜层分离，露出所述第一原铜层；在所述第一原铜层上选择性形成电镀层；及蚀刻从所述电镀层露出的第一原铜层，形成第一导电线路。
一种芯片封装结构制作方法，包括步骤：提供一个芯片封装基板，包括包括导电线路、导电柱及封装胶体，所述导电线路包括原铜层及电镀层，所述导电柱由所述原铜层向远离电镀层方向凸设，所述导电柱包括电镀部和焊料部，所述电镀部位于所述原铜层与焊料部之间，所述封装胶体形成在所述原铜层及所述导电柱表面，所述封装胶体覆盖所述原铜层，并裹覆所述导电柱，所述导电柱从所述封装胶体露出；在所述封装胶体上安装一个芯片，所述芯片包括多个电极垫，所述多个电极垫与所述导电柱一一对应电性连接；及在所述芯片与所述封装胶体之间填充灌封胶体。
相较于现有技术，本技术方案提供的芯片封装基板由于采用封装胶体作为承载主体，可使所述芯片封装基板变得更薄。本技术方案提供的芯片封装结构的制作方法未采用电性载板，因此无需增加后续的移除步骤，精简了芯片封装结构的制程，节省了成本。
附图说明
图1是本发明第一实施方式所提供的基板的俯视图。
图2是图1中的一个基板单元的剖面示意图。
图3是图2中的第一原铜层上形成第一电镀阻挡层和第一导电柱及第二原铜层上形成第二电镀阻挡层和第二导电柱后的剖面示意图。
图4是图3中的第一电镀阻挡层及第二电镀阻挡层移除后的剖面示意图。
图5是图4中的第一原铜层上形成第一封装胶体及第二原铜层上形成第二封装胶体后的剖面图。
图6是图5中的第一封装胶体研磨后露出第一导电柱及第二封装胶体研磨后露出第二导电柱后的剖面示意图。
图7是沿图1中Y轴方向对图6中的基板单元进行拆板得到第一分离板及第二分离板后的剖面示意图。
图8是图7中的第一分离板的第一原铜层制作形成第一导电线路后的剖面示意图。
图9是图8中的第一导电线路表面形成第一防焊层并沿图1中X轴方向对基板单元进行分离得到多个芯片封装基板后的剖面示意图。
图10是图9中的芯片封装基板上安装一个芯片后的剖面示意图。
主要元件符号说明
| 芯片封装结构 | 100 |
| 芯片封装基板 | 10 |
| 基板 | 11 |
| 承载板 | 111 |
| 第一胶层 | 112 |
| 第二胶层 | 113 |
| 第一分离铜层 | 114 |
| 第二分离铜层 | 115 |
| 第一原铜层 | 116 |
| 第二原铜层 | 117 |
| 第一导电柱 | 12 |
| 第二导电柱 | 13 |
| 第一电镀部 | 121 |
| 第二电镀部 | 131 |
| 第一焊料部 | 122 |
| 第二焊料部 | 132 |
| 第一电镀阻挡层 | 123 |
| 第二电镀阻挡层 | 133 |
| 第一开孔 | 1231 |
| 第二开孔 | 1331 |
| 第一封装胶体 | 14 |
| 第二封装胶体 | 15 |
| 第一分离板 | 16 |
| 第二分离板 | 17 |
| 第一导电线路 | 18 |
| 电镀层 | 181 |
| 第一防焊层 | 19 |
| 开口 | 191 |
| 第一电性接触垫 | 192 |
| 芯片 | 20 |
| 电极垫 | 21 |
| 灌封胶体 | 22 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施方式对本技术方案提供的芯片封装基板10及具有该芯片封装基板的芯片封装结构100的制作方法作进一步的详细说明。
本技术方案第一实施方式提供的芯片封装结构100的制作方法，包括步骤：
第一步,请参阅图1及图2,提供一个基板11。
所述基板11水平方向包括多个基板单元110。所述基板单元110呈阵列分布。
所述基板11厚度方向包括承载板111、第一胶层112、第二胶层113、第一分离铜层114、第二分离铜层115、第一原铜层116及第二原铜层117。所述第一胶层112、第二胶层113分别位于所述承载板111的相对两侧。所述第一分离铜层114内嵌在所述第一胶层112中且呈阵列分布。所述第二分离铜层115内嵌在所述第二胶层113中且呈阵列分布。每一基板单元110均与一个第一分离铜层114及一个第二分离铜层115对应。所述第一原铜层116覆盖在所述第一胶层112及第一分离铜层114表面。所述第二原铜层117覆盖在所述第二胶层及第二分离铜层115表面。
为便于描述，以下步骤及对应图式均针对一个基板单元110进行说明。
第二步，请参阅图3及图4，在所述第一原铜层116表面形成多个第一导电柱12，在所述第二原铜层117表面形成多个第二导电柱13。
所述第一导电柱12包括第一电镀部121及第一焊料部122。所述第一电镀部121位于所述第一原铜层116与所述第一焊料部122之间。所述第二导电柱13与所述第一导电柱12结构相同，包括第二电镀部131及第二焊料部132。
形成所述第一导电柱12及第二导电柱13包括步骤：
首先，分别在所述第一原铜层116及第二原铜层117表面形成第一电镀阻挡层123及第二电镀阻挡层133。所述第一电镀阻挡层123开设有多个第一开孔1231，露出部分第一原铜层116。所述第二电镀阻挡层133开设有多个第二开孔1331，露出部分第二原铜层117。
其次，在从所述第一开孔1231露出的第一原铜层116上电镀形成多个第一电镀部121及在所述第一电镀部121上形成第一焊料部122；在从所述第二开孔1331露出的第二原铜层上形成第二电镀部131及在所述第二电镀部131上形成第二焊料部132。可以理解的是，所述第一焊料部122与第二焊料部132在后续焊接芯片时，可作为预焊材。
最后，移除所述第一电镀阻挡层123及第二电镀阻挡层133。
第三步，请参阅图5及图6，在所述第一原铜层116上形成第一封装胶体14，所述第一封装胶体14包覆所述第一导电柱12，研磨所述第一封装胶体14，使所述第一封装胶体14远离所述第一原铜层116的表面与所述第一导电柱12远离第一原铜层116的表面位于同一平面内，以露出所述第一导电柱12；在所述第二原铜层117上形成第二封装胶体15，所述第二封装胶体15包覆所述第二导电柱13，研磨所述第二封装胶体15，使所述第二封装胶体15远离所述第二原铜层117的表面与所述第二导电柱13远离所述第二原铜层117的表面位于同一平面内，以露出所述第二导电柱13。
第四步，请参阅图1及图7，拆板，使所述第一原铜层116与第一分离铜层114分离，得到第一分离板16，及使所述第二原铜层117原第二分离铜层115分离，得到第二分离板17。
拆板可通过激光切割或捞形的方式完成。
以下步骤对第一分离板16及第二分离板17同样适用，在此仅以第一分离板16为例进行说明。
第五步，请参阅图8，通过影像转移和电镀蚀刻的方式将第一原铜层116制作形成第一导电线路18，所述第一导电线路18包括部分第一原铜层116及电镀层181。本实施方式中，所述电镀层181为电镀铜层。所述第一导电线路18形成在所述第一封装胶体14表面。
首先，在所述第一原铜层116表面形成第二电镀阻挡层（图未示），所述第二电镀阻挡层具有与所述第一导电线路18互补的图案化结构，以露出部分所述第一原铜层116；
然后，在所述第一原铜层116上形成电镀层181；
接着，移除所述第二电镀阻挡层；
最后，蚀刻移除从电镀层露出的所述第一原铜层116，露出部分第一封装胶体14。
第六步，请参阅图9，在所述第一导电线路18表面形成第一防焊层19，所述第一防焊层19覆盖所述第一导电线路18及从所述第一导电线路18露出部分所述第一封装胶体14。所述第一防焊层19开设有多个第三开口191，露出部分所述第一导电线路18形成第一电性接触垫192。
第七步，请参阅图1及图9，分割形成多个芯片封装基板10。
第八步，请参阅图10，在所述芯片封装基板10上安装一个芯片20，形成一种晶圆级芯片封装结构100。
所述芯片20包括多个电极垫21。所述电极垫21与所述第一导电柱12一一对应电性连接。所述电极垫21与所述第一封装胶体14之间的填充有灌封胶体22，以使所述芯片20固接在所述芯片封装基板10上。
可以理解的是，由于所述基板11的第一原铜层116及第二原铜层117来料时的厚度相对较厚，为增加原铜层与导电柱及封装胶体之间的结合力，在所述第一原铜层116表面形成多个第一导电柱12，及在所述第二原铜层117表面形成多个第二导电柱13之前，还包括对所述第一原铜层116及第二原铜层117进行薄化处理的步骤。因而，后续电镀形成第一导电线路18时，所述电镀层181的厚度大于所述第一原铜层116的厚度。
可以理解的是，为实现芯片20与芯片封装基板10精准对位，所述芯片20的安装也可在分割形成多个芯片封装基板10之前进行。
其他实施方式中，所述基板11可仅包括承载板111、第一胶层112、第二胶层113、第一原铜层116及第二原铜层117。所述第一胶层112位于所述承载板111与所述第一原铜层116之间。所述第二胶层113位于所述承载板111与所述第二原铜层117之间。此时，所述第一胶层112及第二胶层113均为热塑性胶层。在后续拆板时，仅需加热至第一胶层及第二胶层113的熔点，便可实现拆板，使所述第一原铜层116与第一胶层112分离得到第一分离板16，及使所述第二原铜层117与第二胶层113分离得到第二分离板17。
请再次参阅图10，本技术方案还提供一种通过上述方法制得的芯片封装结构100，包括芯片封装基板10及芯片20。
所述芯片封装基板10包括第一导电线路18、第一导电柱12、第一封装胶体14及第一防焊层19。
所述第一导电线路18包括第一原铜层116及形成在其上的电镀层181。所述第一原铜层116的厚度小于所述电镀层181的厚度。所述第一原铜层116的厚度小于0.3微米。
所述第一导电柱12形成在所述第一导电线路18上。具体地，所述第一导电柱12自所述第一原铜层116向远离所述电镀层181的方向凸设。所述第一导电柱12包括第一电镀部121和第一焊料部122。所述第一电镀部121位于所述第一原铜层116与所述第一焊料部122之间。所述第一焊料部122覆盖所述第一电镀部121，以防止所述第一电镀部121与空气接触的表面发生氧化。
所述第一封装胶体14形成在所述第一原铜层116上。所述第一封装胶体14覆盖所述第一原铜层116，并裹覆所述第一导电柱12。所述第一导电柱12远离所述第一原铜层116的端面与所述第一封装胶体14远离所述第一原铜层116的端面位于同一平面内。所述第一导电柱12的第一焊料部122从所述第一封装胶体14露出。
所述第一防焊层19形成在所述电镀层181上。所述第一防焊层19覆盖部分所述电镀层181及从所述第一导电线路18露出的第一封装胶体14。所述第一防焊层19开设有多个开口191，露出部分所述电镀层181形成第一电性接触垫192。
所述芯片20的一端面包括多个电极垫21。所述电极垫21与所述第一导电柱12一一对应电性连接。所述芯片20与所述第一封装胶体14之间填充有灌封胶体22，以使所述芯片20固接在所述芯片封装基板10上。
相较于现有技术，本技术方案提供的芯片封装基板由于采用封装胶体作为承载主体，可使所述芯片封装基板变得更薄。本技术方案提供的芯片封装结构的制作方法未采用电性载板，因此无需增加后续的移除步骤，精简了芯片封装结构的制程，节省了成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。
Claims (9)
1.一种芯片封装基板，包括导电线路、导电柱及封装胶体，所述导电线路包括原铜层及电镀层，所述导电柱由所述原铜层向远离电镀层方向凸设，所述导电柱包括电镀部和焊料部，所述电镀部位于所述原铜层与焊料部之间，所述封装胶体形成在所述原铜层及所述导电柱表面，所述封装胶体覆盖所述原铜层，并裹覆所述导电柱，所述导电柱从所述封装胶体露出，所述焊料部远离所述原铜层的端面与所述封装胶体远离所述原铜层的端面位于同一平面内。
2.如权利要求1所述的芯片封装基板，其特征在于，所述芯片封装基板还包括防焊层，所述防焊层覆盖所述电镀层，所述防焊层开设有多个开口，露出部分所述导电线路形成电性连接垫。
3.如权利要求1所述的芯片封装基板，其特征在于，所述电镀层为电镀铜层。
4.如权利要求1所述的芯片封装基板，其特征在于所述原铜层的厚度小于所述电镀层的厚度。
5.一种芯片封装结构，包括如权利要求1-4中任一项所述芯片封装基板及芯片，所述芯片安装在所述芯片封装基板的封装胶体上，所述芯片包括多个电极垫，所述电极垫与所述导电柱一一对应电性连接。
6.一种芯片封装基板制作方法，包括步骤：
提供一个基板，包括承载板及位于所述承载板相对两侧的第一原铜层及第二原铜层；
在两个原铜层表面形成导电柱，所述导电柱包括电镀部及焊料部；
在所述两个原铜层表面形成封装胶体，所述封装胶体包覆所述导电柱并覆盖所述两个原铜层；
研磨所述封装胶体，以露出所述导电柱；
拆板，以露出所述第一原铜层；
在所述第一原铜层上选择性形成电镀层；及
蚀刻从所述电镀层露出的第一原铜层，形成第一导电线路。
7.如权利要求6所述的芯片封装基板制作方法，其特征在于，所述芯片封装基板制作方法还包括在所述第一导电线路上形成第一防焊层，所述第一防焊层开设有多个开口，露出部分所述第一导电线路以形成第一电性连接垫。
8.如权利要求7所述的芯片封装基板制作方法，其特征在于，形成所述第一导电柱包括步骤：在所述第一原铜层表面形成电镀阻挡层，所述电镀阻挡层开设有多个第一开孔；在所述第一原铜层从所述开口露出的表面电镀形成电镀部，所述电镀部厚度小于所述电镀阻挡层；在所述电镀部表面形成焊料部；及移除所述电镀阻挡层。
9.一种芯片封装结构制作方法，包括步骤：
提供一个如权利要求1-4中任一项所述芯片封装基板；
在芯片封装基板上安装一个芯片，所述芯片位于所述封装胶体上，所述芯片包括多个电极垫，所述多个电极垫与所述导电柱一一对应电性连接；及
在所述芯片与所述封装胶体之间填充灌封胶体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410159128.2A CN105097757B (zh) | 2014-04-21 | 2014-04-21 | 芯片封装基板、芯片封装结构及制作方法 |
| TW103122935A TWI579990B (zh) | 2014-04-21 | 2014-07-03 | 晶片封裝基板、晶片封裝結構及製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410159128.2A CN105097757B (zh) | 2014-04-21 | 2014-04-21 | 芯片封装基板、芯片封装结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105097757A CN105097757A (zh) | 2015-11-25 |
| CN105097757B true CN105097757B (zh) | 2018-01-16 |
Family
ID=54577855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410159128.2A Active CN105097757B (zh) | 2014-04-21 | 2014-04-21 | 芯片封装基板、芯片封装结构及制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105097757B (zh) |
| TW (1) | TWI579990B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106847778B (zh) | 2015-12-04 | 2021-06-29 | 恒劲科技股份有限公司 | 半导体封装载板及其制造方法 |
| TWI594349B (zh) * | 2015-12-04 | 2017-08-01 | 恆勁科技股份有限公司 | 半導體封裝載板及其製造方法 |
| CN111627867A (zh) * | 2019-02-28 | 2020-09-04 | 富泰华工业（深圳）有限公司 | 芯片封装结构及其制作方法 |
| CN112349599A (zh) * | 2020-11-10 | 2021-02-09 | 南方电网科学研究院有限责任公司 | 一种芯片基板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102132404A (zh) * | 2008-11-07 | 2011-07-20 | 先进封装技术私人有限公司 | 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法 |
| CN102598324A (zh) * | 2009-11-12 | 2012-07-18 | 电气化学工业株式会社 | 发光元件搭载用基板及其制造方法 |
| CN103681365A (zh) * | 2012-08-31 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
| CN103681384A (zh) * | 2012-09-17 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047725A (ja) * | 2002-07-11 | 2004-02-12 | Sumitomo Bakelite Co Ltd | 半導体装置及び製造方法 |
| JP2005209861A (ja) * | 2004-01-22 | 2005-08-04 | Nippon Steel Corp | ウェハレベルパッケージ及びその製造方法 |
| TWI401755B (zh) * | 2010-08-10 | 2013-07-11 | Adl Engineering Inc | 四邊扁平無接腳封裝方法 |
| TWI490986B (zh) * | 2010-10-22 | 2015-07-01 | Advanced Semiconductor Eng | 半導體封裝結構及其製作方法 |
| CN103579128B (zh) * | 2012-07-26 | 2016-12-21 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板、芯片封装结构及其制作方法 |
| CN103632979B (zh) * | 2012-08-27 | 2017-04-19 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板和结构及其制作方法 |
| CN103632988B (zh) * | 2012-08-28 | 2016-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
| TWI461126B (zh) * | 2012-08-30 | 2014-11-11 | Zhen Ding Technology Co Ltd | 晶片封裝基板和結構及其製作方法 |
-
2014
- 2014-04-21 CN CN201410159128.2A patent/CN105097757B/zh active Active
- 2014-07-03 TW TW103122935A patent/TWI579990B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102132404A (zh) * | 2008-11-07 | 2011-07-20 | 先进封装技术私人有限公司 | 半导体封装件以及具有提高的布线设计灵活性的走线基板及其制造方法 |
| CN102598324A (zh) * | 2009-11-12 | 2012-07-18 | 电气化学工业株式会社 | 发光元件搭载用基板及其制造方法 |
| CN103681365A (zh) * | 2012-08-31 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
| CN103681384A (zh) * | 2012-09-17 | 2014-03-26 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201541587A (zh) | 2015-11-01 |
| CN105097757A (zh) | 2015-11-25 |
| TWI579990B (zh) | 2017-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103906372B (zh) | 具有内埋元件的电路板及其制作方法 | |
| CN101785106B (zh) | 包括半导体组件的半导体装置及其制造方法 | |
| CN103824836B (zh) | 半导体承载元件及半导体封装件 | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| CN105097757B (zh) | 芯片封装基板、芯片封装结构及制作方法 | |
| CN104465544B (zh) | 半导体装置及其制造方法 | |
| CN102170745B (zh) | 多层布线板及其制造方法 | |
| US20150041976A1 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
| CN103167727A (zh) | 电路板及其制造方法 | |
| CN101351087A (zh) | 内埋式线路结构及其工艺 | |
| CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
| CN105762131B (zh) | 封装结构及其制法 | |
| CN105632949B (zh) | 基板适配器生产方法、基板适配器和半导体元件接触方法 | |
| CN104602446A (zh) | 基板结构及其制作方法 | |
| TW511401B (en) | Method for manufacturing circuit device | |
| CN104299919B (zh) | 无芯层封装结构及其制造方法 | |
| CN107305848B (zh) | 封装基板、封装结构及其制作方法 | |
| CN102569242A (zh) | 整合屏蔽膜的半导体封装件及其制造方法 | |
| CN104377187B (zh) | Ic载板、具有该ic载板的半导体器件及制作方法 | |
| CN105980865A (zh) | 集成的电流传感器系统以及用于制造集成的电流传感器系统的方法 | |
| CN105448883B (zh) | 芯片封装基板及、芯片封装结构及二者之制作方法 | |
| JP2017011075A5 (zh) | ||
| CN107768256A (zh) | 制造半导体器件的方法和半导体器件 | |
| CN103857204B (zh) | 承载板及其制作方法 | |
| CN103430639B (zh) | 树脂多层基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161226 Address after: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1 Applicant before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220721 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240226 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105 Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |
|
| TR01 | Transfer of patent right |