CN103167727A - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN103167727A
CN103167727A CN2012105465519A CN201210546551A CN103167727A CN 103167727 A CN103167727 A CN 103167727A CN 2012105465519 A CN2012105465519 A CN 2012105465519A CN 201210546551 A CN201210546551 A CN 201210546551A CN 103167727 A CN103167727 A CN 103167727A
Authority
CN
China
Prior art keywords
circuit board
mentioned
pad
multilayer circuit
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105465519A
Other languages
English (en)
Other versions
CN103167727B (zh
Inventor
高桥通昌
石原辉幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103167727A publication Critical patent/CN103167727A/zh
Application granted granted Critical
Publication of CN103167727B publication Critical patent/CN103167727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种电路板及其制造方法。第一多层电路板与第二多层电路板通过粘接片粘接而构成电路板。第一多层电路板与第二多层电路板是分别是通过通路连接多个导体层而构成的。第一多层电路板和第二多层电路板的形成于第一多层电路板的一个端面的第一焊盘和形成于第二多层电路板的一个端面的第二焊盘相互相对，通过粘接片粘接。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法。
背景技术
例如在专利文献1中公开了以下一种多层电路板：具有第一电路板以及导体层比第一电路板的导体层多的第二电路板，在第一电路板(母板)的凹部中嵌入第二电路板(载板)，由此局部导体层多。
专利文献1：日本特开平11-317582号公报
发明内容
近年来，在便携式通信设备中，随着高功能化，有时分别设计负责各功能的布线块。在该情况下，假设各个布线块所需的设计、导电层的层数不同。为了有效地利用便携式通信设备内的有限的空间，要求通过三维地优化的配置将分别设计的多个布线块相连接。针对这种问题，在专利文献1所记载的电路板中，基底基板的结构复杂，因此难以将分别优化设计的布线块相连接。
本发明是在上述情形下完成的，目的在于能够将分别优化设计的布线块相连接。另外，本发明的目的在于提供一种不使用焊锡-焊锡连接等的部件安装技术而能够实现基板间的连接并且连接可靠性、散热性良好的电路板。
本发明所涉及的电路板具备：第一多层电路板，其具有多个第一导体层，该第一多层电路板的一面形成有第一焊盘；第二多层电路板，其具有多个第二导体层，该第二多层电路板的一面形成有第二焊盘；以及粘接片，其以使上述第一焊盘与上述第二焊盘相对的方式将上述第一多层电路板和上述第二多层电路板粘接。
本发明所涉及的电路板的制造方法包括以下步骤：准备第一多层电路板和第二多层电路板，其中，该第一多层电路板具有多个第一导体层，在该第一多层电路板的一面形成有第一焊盘，该第二多层电路板具有多个第二导体层，在该第二多层电路板的一面形成有第二焊盘；准备粘接片；以及使上述第一焊盘与上述第二焊盘相对，使用上述粘接片将上述第一多层电路板和上述第二多层电路板粘接。
此外，“准备”除了购买材料、部件来自己制造以外，还包括购买成品来使用。
附图说明
图1是本发明的实施方式1所涉及的电路板的截面图。
图2A是表示图1示出的第一、第二多层电路板的焊盘的截面图。
图2B是表示图1示出的第一、第二多层电路板的焊盘的其它例的截面图。
图3是表示在本发明的其它实施方式中第一、第二多层电路板的相互接近的绝缘层与粘接片层起到芯的作用的例子的图。
图4是用于说明本发明的实施方式1所涉及的电路板的制造方法的图。
图5是用于说明在本发明的实施方式1所涉及的电路板的制造方法中准备第一、第二多层电路板的工序的图。
图6是在本发明的实施方式1所涉及的第一多层电路板上配置了粘接片时的俯视图。
图7A是表示图6示出的粘接片的贯通孔周围的放大图。
图7B是表示图6示出的粘接片的贯通孔的其它例的放大图。
图7C是表示图6示出的粘接片的贯通孔的其它例的放大图。
图8是用于说明在本发明的实施方式1所涉及的电路板的制造方法中对电路板加压时的工序的图。
图9A是用于说明在本发明的实施方式1所涉及的电路板的制造方法中将第一多层电路板与第二多层电路板或者第三多层电路板连接的第一工序的图。
图9B是用于说明图9A的工序的后续的第二工序的图。
图9C是用于说明图9B的工序的后续的第三工序的图。
图9D是用于说明图9C的工序的后续的第四工序的图。
图10是表示在本发明的其它实施方式中在第一多层电路板的两面连接多层电路板的例子的图。
图11是表示在本发明的其它实施方式中在第一多层电路板的两面连接多层电路板而构成的电路板的例子的图。
图12是本发明的实施方式2所涉及的电路板的截面图。
图13是挠性电路板的截面图。
图14是表示图12示出的第二多层电路板的截面图。
图15是表示图12示出的第三多层电路板的截面图。
图16是用于说明本发明的实施方式2所涉及的电路板的制造方法的图。
图17A是用于说明芯基板的制造方法的第一工序的图。
图17B是用于说明图17A的工序的后续的第二工序的图。
图17C是用于说明图17B的工序的后续的第三工序的图。
图17D是用于说明图17C的工序的后续的第四工序的图。
图18是用于说明对层间绝缘层进行加工的方法的第一工序的图。
图19是用于说明图18的工序的后续的第二工序的图。
图20A是用于说明挠性电路板的制造方法的第一工序的图。
图20B是用于说明图20A的工序的后续的第二工序的图。
图20C是用于说明图20B的工序的后续的第三工序的图。
图21是用于说明图20C的工序的后续的第四工序的图。
图22是用于说明图21的工序的后续的第五工序的图。
图23是用于说明在基板上层叠绝缘层的第一工序的图。
图24是用于说明图23的工序的后续的第二工序的图。
图25是用于说明图24的工序的后续的第三工序的图。
图26A是用于说明在绝缘层上层叠导体层的第一工序的图。
图26B是用于说明图26A的工序的后续的第二工序的图。
图27是用于说明图26B的工序的后续的第三工序的图。
图28是在本发明的实施方式2所涉及的第一多层电路板上配置了粘接片时的俯视图。
图29是用于说明在本发明的实施方式所涉及的电路板的制造方法中对电路板加压时的工序的图。
图30是用于说明图29的工序的后续的第二工序的图。
图31是表示在本发明的其它实施方式中第一和第二多层电路板通过多个粘接片层进行连接的例子的图。
图32是表示在本发明的其它实施方式中在电路板上表面安装电子部件的例子的图。
图33是表示在本发明的其它实施方式中在第一多层电路板的一侧安装第二和第三多层电路板的例子的图。
图34是表示在本发明的其它实施方式中在第一多层电路板的一侧安装层数不同的第二和第三多层电路板的例子的图。
图35是表示在图33示出的例子中在第二多层电路板与第三多层电路板之间安装电子部件的例子的图。
图36是表示在本发明的其它实施方式中在第一多层电路板的一面层叠具有开口部、切口的第二多层电路板的例子的图。
图37是表示在本发明的其它实施方式中第一多层电路板的一面与第二多层电路板连接而第一多层电路板的另一面与第三多层电路板连接的例子的图。
图38是表示在本发明的其它实施方式中在多个第一多层电路板上共通地安装第二多层电路板和第三多层电路板中的一方的例子的图。
图39是表示在本发明的其它实施方式中仅在芯基板的一侧具有导体层的例子的图。
图40是表示在本发明的其它实施方式中第一多层电路板内置金属板的例子的图。
图41是表示在本发明的其它实施方式中将第二多层电路板连接到内置电子部件的第一多层电路板的例子的图。
图42是表示在本发明的其它实施方式中在第一多层电路板上安装三个以上的多层电路板的例子的图。
图43是表示在本发明的其它实施方式中将另一方的焊盘形成得比一方的焊盘小的例子的图。
图44是表示在本发明的其它实施方式中将另一方的焊盘形成得比一方的焊盘大的例子的图。
附图标记说明
1、2：电路板；10~70：电路板；10A~10C：电路板；40A、40B：电路板；50A：电路板；31、32：刚性部；33：挠性电路板；19：树脂；21a：电路板；21b：框；21c：桥；41、42：接合层；43、44：粘接片层；45、46：粘接片；45a、46a：贯通孔；47、48：粘接片层；49：树脂；51、61：导体层；52、62：覆盖层；100：基板；100a：金属板；100b：通路导体；101、102：绝缘层；110a、110b：导体层；111、112：导体层；120~122：通路导体；140：阻焊层；200：基板；201、202：绝缘层；210a、210b：导体层；211、212：导体层；220~222：通路导体；240：阻焊层；300：基板；301、302：绝缘层；310a、310b：导体层；311、312：导体层；320~322：通路导体；331：挠性基板；331a：孔；331b：填充导体；331c：通孔；331d：导体；331e：导体；331f：树脂；332：导体层；333：导体层；334、335：内侧覆盖层；335a：孔；335b：填充导体；336、337：屏蔽层；338、339：外侧覆盖层；340：阻焊层；400a：金属板；400b：通路导体；401、402：绝缘层；410a、410b：导体层；411、412：导体层；420~422：通路导体；440：阻焊层；500a：金属板；500b：通路导体；501、502：绝缘层；510a、510b：导体层；511、512：导体层；520~522：通路导体；520c：通孔导体；540：阻焊层；4000面板；4001：电池；4002：电子部件；P1、P2、P3、P4、P5：焊盘；P31、P32：焊盘；I：夹具；S：辅助板；P：销；St：堆叠导体。
具体实施方式
下面，参照附图详细说明本发明的实施方式。此外，在附图中，箭头Z1、Z2分别指与电路板的主面(表面和背面)的法线方向相当的电路板的层叠方向(或者电路板的厚度方向)。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(或者各层的侧方)。电路板的主面成为X-Y平面。另外，电路板的侧面成为X-Z平面或者Y-Z平面。正上方和正下方是指Z方向(Z 1侧或者Z2侧)。
在本实施方式中，在层叠方向上，将接近芯(基板100、200、300、400、500)一侧称为下层，将远离芯一侧称为上层。
导体层是由一个至多个导体图案构成的层。导体层包括构成电路的导体图案、例如布线(还包括接地线)、焊盘或者连接盘等，还包括不构成电路的面状的导体图案等。
开口部除了包括孔、槽以外，还包括切口、缝隙等。孔并不限定于贯通孔，还将非贯通的孔称为孔。
将形成于开口部内的导体中的、形成于开口部的内面(壁面或者底面)的导体膜称为保形导体，将填充开口部的导体称为填充导体。另外，将形成于通路孔内(壁面或者底面)的导体称为通路导体，将形成于通孔内(壁面)的导体称为通孔导体。堆叠导体是指两层以上的填充导体堆叠而成的集合体。
镀处理是指使导体(例如金属)层状地沉积在金属、树脂等的表面上，镀膜是指沉积得到的导体层(例如金属层)。镀处理除了电解镀等湿式镀以外，还包含PVD(Physical VaporDeposition：物理气相沉积)和CVD(Chemical Vapor Deposition：化学气相沉积)等干式镀。
关于孔或者柱体(突起)的“宽度”，如果没有特别进行指定，则在圆的情况下是指直径，在圆以外的情况下是指
Figure BDA00002592433300071
在孔或者柱体(突起)呈锥形的情况下，能够将对应位置的值、平均值或者最大值等进行比较，来判断两个以上的孔或者突起的“宽度”的一致或者不一致。
(实施方式1)
实施方式1的电路板1具有电路板10(第一多层电路板)和电路板20(第二多层电路板)。电路板10、20分别是刚性电路板。
如图1所示，电路板10具有基板100(电路板10的芯基板)、导体层110a、110b、111、112、绝缘层101、102以及阻焊层140，其中，该基板100(电路板10的芯基板)具有绝缘性。本实施方式的电路板10具有四层的导体层110a、110b、111、112。
在基板100的一侧依次层叠了导体层110a、绝缘层101以及导体层111，并且，通路导体121将导体层110a和111之间电连接。在基板100的另一侧依次层叠了导体层110b、绝缘层102以及导体层112，并且通路导体122将导体层110b和112之间电连接。导体层110a与导体层110b通过通路导体120相互电连接。
在基板100上形成通路孔，通路孔内例如填充铜镀膜，由此成为通路导体120(填充导体)。另外，在绝缘层101、102中分别形成通路孔，在各通路孔内例如填充铜镀膜，由此成为通路导体121、122(分别为填充导体)。
在电路板10的第一面(绝缘层101和导体层111上)形成阻焊层140。在阻焊层140中以使最外导体层(导体层111)作为焊盘(外部连接端子)而与开口部面对的方式形成开口部。另外，在电路板10的第二面形成用于与电路板20连接的焊盘P1。
在电路板10的第一面通过粘接片层43连接电路板20。电路板10、20和粘接片层43的平面形状(X-Y平面)分别例如为大致矩形形状。但是并不限定于此，各电路板的形状和尺寸是任意的。
如图1所示，电路板20具有基板200(电路板20的芯基板)、导体层210a、210b、211、212、绝缘层201、202以及阻焊层240，其中，该基板200(电路板20的芯基板)具有绝缘性。本实施方式的电路板20具有四层的导体层210a、210b、211、212。电路板20在导体层的所有层间具有通路导体。
在基板200的一侧依次层叠了导体层210a、绝缘层201以及导体层211，并且通路导体221将导体层210a和211电连接。在基板200的另一侧依次层叠了导体层210b、绝缘层202以及导体层212，并且通路导体222将导体层210b和212电连接。导体层210a与导体层210b通过通路导体220相互电连接。
在基板200中形成通路孔，在该通路孔内例如填充铜镀膜，由此成为通路导体220(填充导体)。并且，在绝缘层201、202中分别形成通路孔，在各通路孔中例如填充铜镀膜，由此成为通路导体221、222(分别为填充导体)。在本实施方式的电路板20中形成了堆叠所有层的通路导体220~222的堆叠导体St(垂直布线部)。但是，堆叠通路导体220~222并不是必须的结构。
在电路板20的第三面形成有用于与电路板10连接的焊盘(外部连接端子)P2。另外，在电路板20的第四面(绝缘层202和导体层212上)形成阻焊层240。在阻焊层240中以使最外导体层(导体层212)作为接合焊盘而与开口部面对的方式形成开口部。
基板100、200分别由例如使玻璃纤维布(芯材)浸渍到环氧树脂而得到的树脂(以下，称为玻璃环氧树脂)构成。芯材是热膨胀率小于主材料(在本实施方式中是环氧树脂)的材料。作为芯材，考虑优选例如玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)或者二氧化硅填料等无机材料。但是，基板100、200的材料基本上是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、聚酰胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各基板也可以由含有异种材料的多个层构成。
在芯基板(基板100、200)上层叠的各绝缘层例如由玻璃环氧树脂构成。但是并不限定于此，绝缘层的材料基本上是任意的。例如也可以代替环氧树脂而使用聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、聚酰胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等。各绝缘层也可以由含有异种材料的多个层构成。
在芯基板上或者层叠于芯基板上的各绝缘层上形成的各导体层例如由铜箔(下层)和铜镀膜(上层)构成。这些导体层具有例如构成电路的布线(层内布线)、连接盘或者用于提高电路板的强度的满图案等。
连接各导体层(之间)的通路导体例如由铜镀膜构成。通路导体的形状例如是锥形圆柱(圆锥台)。形成于积层部的通路导体例如以越远离芯基板则越扩径的方式呈锥形。但是并不限定于此，通路导体的形状是任意的。另外，也可以代替通路导体或者除了通路导体以外，在芯基板、绝缘层中形成通孔，在该通孔的壁面上例如形成铜的镀膜，由此形成通孔导体(保形导体)。在通孔导体的内侧填充绝缘体。通孔导体例如由铜镀膜构成，通孔例如形成为圆柱状。但是并不限定于此，通孔导体的形状是任意的。
此外，关于各导体层、各通路导体的材料，如果是导体则是任意的，可以是金属也可以是非金属。各导体层、各通路导体以及各通孔导体也可以由含有异种材料的多个层构成。
各阻焊层例如由使用了丙烯-环氧类树脂的感光性树脂构成。但是并不限定于此，各阻焊层的材料也可以是以环氧树脂为主体的热固性树脂或者紫外线固化型树脂等。
在本实施方式中，电路板10和20通过粘接片层43进行连接。详细地说，如图1所示，以电路板10的焊盘P1与电路板20的焊盘P2相对的方式配置电路板10、20，通过具有导电性的接合层41电连接焊盘P1和P2。电路板10与电路板20通过形成于接合层41周围的粘接片层43而被粘接。
焊盘P1直接形成于电路板10的绝缘层102中的通路导体122上。通路导体122朝向电路板10的外层(电路板20侧)而扩径，焊盘P1形成为与通路导体122的扩径一侧的面接触。另外，焊盘P2直接形成于电路板20的绝缘层201中的通路导体221上。通路导体221朝向电路板20的外层(电路板10侧)而扩径，焊盘P2形成为与通路导体221的扩径一侧的面接触。
例如图2A所示，各焊盘P1和P2由铜层51构成。铜导电性良好，因此适合用作布线材料。但是并不限定于此，例如图2B所示，也可以在铜层51上分别形成覆盖层52。覆盖层52例如由Ni(下层)-Au(上层)构成。通过在铜的表面形成Ni-Au，能够抑制铜的腐蚀。
用于电连接焊盘之间的接合层41例如由锡(Sn)构成。锡连接性良好，因此通过在焊盘的表面形成锡来提高焊盘的连接可靠性。但是并不限定于此，作为接合层41的材料，也可以代替锡而例如使用焊锡(锡与铅的合金)、ACF(AnisotropicConductive Film：异方性导电胶膜)。接合层41优选由融点为200℃~250℃的金属材料构成。如果是这种金属材料，则能够通过加热或者冷却来容易地进行熔融和固化。另外，在使用焊锡作为接合层41的材料的情况下，作为其组份，例如能够使用Sn-Ag-Cu、Sn-Cu-Ni、Sn-Bi等。并且，为了防止构成焊盘的铜扩散至锡侧而形成空隙等，也可以在焊盘的表面形成势垒金属(例如，Ni)或者使焊锡的成分含有同样的成分(例如，Ni)。
焊盘P1包含于导体层112，焊盘P2包含于导体层211。在本实施方式中，在电路板10的导体层112中形成焊盘P1和其它布线，在电路板20的导体层211中仅形成焊盘P2。而且，在仅形成了焊盘P2的导体层211的焊盘P2上设置接合层41，在形成了焊盘P1以及其它布线的导体层112的上侧(与焊盘P2相对一侧)形成粗糙面。可以在形成导体层112时形成粗糙面，也可以在形成导体层112之后，例如使用化学药品等使其表面粗糙化而形成粗糙面。
将电路板彼此粘接的粘接片层43由固化的粘接片45构成。作为粘接片45，使用例如使玻璃纤维或者芳族聚酰胺纤维等的基材浸渍到环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、聚酰胺树脂(聚酰亚胺)、酚醛树脂、或者烯丙基化苯醚树脂(A-PPE树脂)等树脂而得到的预浸料、RCF(Resin Coatedcopper Foil：涂树脂铜箔)。
在本实施方式的电路板1中，以电路板10的焊盘P1与电路板20的焊盘P2面对的方式进行配置，电路板10与电路板20通过粘接片层43进行连接，因此容易将具有不同的层数、厚度的电路板相连接。其结果是，能够将分别最佳设计的电路板相连接，能够提高电路板的设计自由度。另外，不使用焊锡-焊锡连接等的部件安装技术就能够实现电路板间的连接，并且能够提高连接可靠性。
另外，在本实施方式的电路板1中，例如图3所示，包括焊盘P1、P2的最外面的导体层112、211、通路导体122、221被设为仅与一个内侧的导体层110a和导体层210b连接的结构，由此导体层110a与导体层210b之间的绝缘层101、202、粘接剂层43能够起到相当于芯的作用。这样，能够设置厚度厚的(绝缘层101、202与粘接剂层43的厚度相加而得到的厚度的)电介质层1000，能够使阻抗匹配良好。
另外，在本实施方式的电路板1中，如图1所示，在沿着电路板的层叠方向观察时，连接导体层的通路的朝向反转两次以上。
下面，说明本实施方式的电路板1的制造方法。
首先，如图4所示，分别准备电路板10和20。例如将双面覆铜层叠板作为初始材料，在交替地层叠绝缘层和导体层的同时通过通路导体连接导体层(之间)，由此分别得到电路板10和20。此时，也可以在电路板10和20的最外层形成覆盖层。覆盖层例如能够通过选择性的镀处理来形成。
绝缘层例如能够通过使用了热固性预浸料的真空层压形成。但是并不限定于此，例如也可以使用热可塑性树脂或者RCF(Resin Coated copper Foil)，还可以通过加压进行粘接。
能够例如通过版面镀法、图案镀法、全添加法、半添加(SAP)法、减去法以及压凹法中的任一个或者任意地组合这些方法中的两个以上而得到的方法来形成导体层。
能够例如使用激光在绝缘层中形成孔，通过用于在绝缘层上形成导体层的镀处理也在该孔内填充导体，由此形成通路导体(例如填充导体)。
也可以从多个电路板的集合体分离出单片来得到各电路板10和20。例如图5所示，也可以准备由多个电路板21a(例如电路板10、20中的任一个)、框21b以及桥21c构成的面板4000(多个电路板的集合体)，通过桥21c来分离框21b与电路板21a以取出电路板21a的单片。在面板4000中，多个电路板21a分别通过桥21c与共通的框21b相连接，由此一体化。例如通过刳刨机切断桥21c来分离框21b与电路板21a。
接着，在电路板20的焊盘P2上形成具有导电性的接合层41。能够例如对形成了焊盘P2的面施加抗镀层，通过蚀刻在抗镀层中形成孔，在该孔内填充锡的镀膜之后剥离抗镀层，由此来形成接合层41。这样形成的接合层41从绝缘层201突出。但是，并不限定于此，接合层41的形成方法可以是基于印刷的方法，也可以将片状的接合层41粘贴到电路板，还可以浸渍至熔融焊锡(焊锡浴)。
接着，准备用于粘接电路板10、20的粘接片45。粘接片45具有与电路板10和20大致相同的大小，如图6所示，在与焊盘对应的位置处形成孔径大于焊盘的多个贯通孔45a。例如图7A所示，粘接片45的贯通孔45a形成为相对于焊盘的外缘具有500μm等间隙(尺寸差)。另外，关于贯通孔45a，例如在焊盘的导电层彼此接近时，也可以如图7B所示，以使多个焊盘位于其中的方式连接地形成贯通孔45a。此时，也可以如图7C所示，贯通孔45a的缘形成为平滑的形状。例如能够使大的一片的粘接片与电路板10和20的形状一致且与电路板10和20分离，在与电路板10、20的焊盘P1、P2对应的位置处形成多个贯通孔45a，由此得到这种粘接片45。
接着，使用准备的粘接片45来连接电路板10与电路板20。具体地说，以电路板10的焊盘P1和电路板20的焊盘P2位于粘接片45的贯通孔45a的方式配置电路板10和20以及粘接片45(参照图6)。如上所述，粘接片45的贯通孔45a形成为大于焊盘。因此，即使电路板10、20具有制造公差或者电路板10、20与粘接片45的位置偏离一些，也能够容易地使焊盘位于粘接片45的贯通孔45a，能够容易地进行电路板10、20与粘接片45、46的定位。此外，在该阶段，粘接片45处于未固化的状态。
接着，如图8所示，向使电路板10与电路板20接近的方向施加压力。该加压例如是热加压。在进行该加压时，例如图8所示，优选利用通过销P进行了定位的加压用夹具I来夹持上述配置的部件(加压的对象)，相对于主面大致垂直地进行加压。
如图9A和图9B所示，通过加压处理，电路板20的焊盘P2接近电路板10的焊盘P1。然后，通过对粘接片45施加压力，由此如图9C所示那样树脂49从粘接片45渗出。树脂填充到粘接片45与焊盘P1、P2的间隙。另外，在对粘接片45施加压力的同时，形成于焊盘P2的接合层41与焊盘P1接触而被压缩。由此，接合层41中的金属颗粒凝缩，从而导电性提高。其结果是，电路板20的焊盘P2通过接合层41与电路板10的焊盘P1电连接。然后，通过加压和加热，粘接片45固化，如图9D所示，形成粘接片层43而部件彼此附着。在本实施方式中，焊盘P1的表面被粗糙化，因此焊盘P1与接合层41的紧密接合性提高。此外，加压和加热处理也可以分多次进行。另外，加热处理和加压也可以分开进行。通过该连接，电路板10的焊盘P1与电路板20的焊盘P2相对来连接电路板10和20，完成电路板1(图1)。
此外，在对电路板10和电路板20实施加压处理时，从粘接片45渗出的树脂49优选在焊盘P1与焊盘P2接触之前不进入焊盘P1、P2之间的间隙。因此，作为粘接片45，也可以使用具有低流动特性的树脂。
另外，可以在粘接电路板10和20之前分别形成阻焊层140、240，也可以在粘接电路板10和20之后形成阻焊层140、240。
本实施方式的制造方法适用于电路板1的制造。根据这种制造方法，得到低成本且良好的电路板1。另外，通过这种制造方法，能够在分别形成电路板10和20后制造电路板1。由此，例如还能够以电路板10、20的集合体那样形成上述图5示出的面板4000，并且通过分离面板4000来同时准备电路板10、20，使用粘接片45连接电路板10和20。在形成具有图1示出的八层的导体层的电路板1的情况下，当在芯基板上交替地层叠导体层和绝缘层来形成时，需要在芯基板上交替地层叠八层的导体层和六层的绝缘层。与此相对，在分离面板4000准备电路板10和20来形成电路板1的情况下，在芯基板的两面形成各一层总计两层的绝缘层来准备面板4000，将面板4000分离成电路板10、20，使用粘接片45来粘接电路板10和20即可，因此能够在短时间内制造出由多层构成的电路板1。
如图10所示，关于本实施方式的制造方法，分别准备具有遵照电路板10和20的结构的三个电路板10A、20A、20B，通过粘接片45分别进行连接，由此还能够应用于制造图11示出的电路板1A的情况。在该情况下，例如，能够在分离面板4000来准备电路板10A、20A、20B等分别制造电路板10A、20A、20B之后制造电路板1A，能够在短时间内制造多层电路板1A。此外，可以一次粘接三个电路板10A、20A、20B，也可以例如在粘接电路板10A和20A之后粘接电路板20B等分步骤地进行粘接。
这样构成的电路板1A是各导体层通过通路导体(填充导体)相连接的电路板10A、20A、20B进行层叠而构成的，在层叠方向上周期地配置芯基板与绝缘层，因此还能够减小各导体层的布线的密度差。
(实施方式2)
实施方式2的电路板2具有电路板30(第一多层电路板)、电路板40(第二多层电路板)以及电路板50(第三多层电路板)。电路板30~50分别是多层印刷电路板。在本实施方式中，电路板30是具有刚性部31和32以及挠性电路板33的刚挠性电路板，电路板40和50分别是刚性电路板。
如图12所示，电路板30是具有刚性部31和32以及挠性电路板33的印刷电路板。刚性部31与刚性部32通过挠性电路板33相互连接。即，刚性部31与刚性部32隔着挠性电路板33而相对。具体地说，挠性电路板33的两端部进入到刚性部31和32。而且，通过进入的该部分，刚性部31和32与挠性电路板33相互连接。在图中，边界面F1是相当于刚性部31与挠性部R33的边界的面，边界面F2是相当于刚性部32与挠性部R33的边界的面。另外，挠性部R33是被刚性部31和刚性部32夹持的具有挠性的部分，即，是边界面F1与边界面F2之间露出的挠性电路板33的一部分。
如图14和图15所示，刚性部31和32具有基板300(电路板30的芯基板)、导体层310a、310b、311、312、绝缘层301、302以及阻焊层340，该基板300(电路板30的芯基板)具有绝缘性。
基板300被配置于挠性电路板33的侧方(X方向)。在基板300与挠性电路板33之间可以形成间隙，也可以不形成间隙。其中，不形成间隙容易进行定位。另外，在存在间隙的情况下，也可以使用树脂来填充该间隙。
在基板300的一侧层叠了导体层310a，并且，在基板300的一侧和挠性电路板33的端部依次层叠了绝缘层301和导体层311。在基板300的另一侧层叠了导体层310b，并且，在基板300的另一侧和挠性电路板33的端部依次层叠了绝缘层302和导体层312。导体层311与导体层310a通过通路导体321电连接，导体层312与导体层310b通过通路导体322电连接。另外，导体层310a与导体层310b通过通路导体320电连接。
在电路板30的第一面(绝缘层301和导体层311上)形成有阻焊层340。在阻焊层340中以使最外导体层(导体层311)作为焊盘(外部连接端子)而与开口部面对的方式形成有开口部。另外，在电路板30的第二面形成用于连接电路板40、50的焊盘P31、P32。
例如图12所示，挠性电路板33具有挠性基板331(挠性电路板33的芯基板)、导体层332和333、内侧覆盖层334和335、屏蔽层336和337以及外侧覆盖层338和339。
导体层332形成于挠性基板331的第一面，导体层333形成于挠性基板331的第二面。导体层332和333例如包括与刚性部31的布线和刚性部32的布线相互连接的条纹状的布线。导体层332与导体层333通过通路导体331b相互电连接。
内侧覆盖层334和335形成于挠性基板331上。内侧覆盖层334、335分别覆盖导体层332、333，使这些导体层332、333与外部绝缘。
屏蔽层336、337分别形成于内侧覆盖层334、335上。屏蔽层336和337对从外部向导体层332和333的电磁噪声以及从导体层332、333向外部的电磁噪声进行屏蔽。屏蔽层336和337例如由导电性糊剂构成。屏蔽层337通过通路导体335b与导体层333电连接。此外，也可以仅在一面设置屏蔽层336或者337。
外侧覆盖层338、339分别形成在内侧覆盖层334、335上。外侧覆盖层338、339分别覆盖屏蔽层336、337，使挠性电路板33整体与外部绝缘并且保护挠性电路板33整体。
如图14和图15所示，挠性电路板33被配置于基板300的侧方(X方向)。基板300的厚度与挠性电路板33的厚度大致相同。
在电路板30的刚性部31的第二面上通过粘接片层43配置电路板40，在电路板30的刚性部32的第二面上通过粘接片层44配置电路板50。刚性部31、32、电路板40、50以及粘接片层43、44的平面形状(X-Y平面)分别例如大致呈矩形形状。但是，并不限定于此，各电路板的形状和尺寸是任意的。另外，在本实施方式中，如图12所示，以刚性部31、32的边缘与电路板40和50的边缘一致的方式将电路板40及50配置在电路板30上。但是，并不限定于此，电路板40、50中的至少一个被配置为与刚性部31、32的外缘相比靠内侧，或者与刚性部31、32的外缘相比向外侧延伸地配置等，各电路板的配置是任意的。
如图14所示，电路板40具有基板400(电路板40的芯基板)、导体层410a、410b、411~414、绝缘层401~404以及阻焊层240，该基板400(电路板40的芯基板)具有绝缘性。本实施方式的电路板40具有六层的导体层410a、410b、411、412、413、414。电路板40在导体层的所有层间具有填充导体。
在基板400的一侧依次层叠了导体层410a、绝缘层401、导体层411、绝缘层403以及导体层413，并且，通路导体421、423将各导体层电连接。在基板400的另一侧依次层叠了导体层410b、绝缘层402、导体层412、绝缘层404以及导体层414，并且，通路导体422、424将各导体层电连接。导体层410a与导体层410b通过通路导体420相互电连接。
在电路板40的一侧形成用于与电路板30连接的焊盘P4。在电路板40的另一侧(绝缘层404和导体层414上)形成阻焊层440。在阻焊层440中以使最外导体层(导体层414)作为接合焊盘(外部连接端子)而与开口部面对的方式形成开口部。
如图15所示，电路板50具有基板500(电路板50的芯基板)、导体层510a、510b、511、512、绝缘层501、502以及阻焊层540，该基板500(电路板50的芯基板)具有绝缘性。本实施方式的电路板50具有四层的导体层510a、510b、511、512。电路板50在导体层的所有层间具有通路导体或者通孔导体。
在基板500的一侧依次层叠了导体层510a、绝缘层501以及导体层511，并且，通路导体521将导体层510a和511电连接。在基板500的另一侧依次层叠了导体层510b、绝缘层502以及导体层512，并且，通路导体522将导体层510b和512(之间)电连接。导体层510a与导体层510b通过通孔导体520c相互电连接。
在电路板50的一侧形成用于与电路板30连接的焊盘P5。在电路板50的另一侧(绝缘层502和导体层512上)形成阻焊层540。在阻焊层540中以使最外导体层(导体层512)作为接合焊盘(外部连接端子)而与开口部面对的方式形成开口部。
电路板30~50的各基板、各绝缘层、各导体层、各通路导体、各阻焊层以及各焊盘例如能够以与实施方式1的电路板10、20相同的材料、形状形成。
挠性基板331例如由绝缘性的聚酰亚胺或者液晶聚合物构成，覆盖层(内侧覆盖层334、335、外侧覆盖层338、339)例如由聚酰亚胺构成。另外，屏蔽层336和337的导电性糊剂例如包含银的微颗粒。导电性糊剂优选包含银、金、铜、碳中的至少一种。特别是银的电导率高，因此在降低噪声方面有效。但是，并不限定于这些，挠性基板331、覆盖层以及屏蔽层的材料是任意的。
如图14和图15所示，在本实施方式中，电路板40(第二多层电路板)的导体层的层数与电路板50(第三多层电路板)的导体层的层数相互不同，电路板40(参照图14)的导体层的层数多于电路板50(参照图15)的导体层的层数。
在本实施方式中，电路板30的刚性部31的焊盘P31与电路板40的焊盘P4通过具有导电性的接合层41电连接，电路板30的刚性部的焊盘P32与电路板50的焊盘P5通过具有导电性的接合层42电连接。在本实施方式中，电路板40和50通过分开的粘接片层43和44分别与电路板30的刚性部31和刚性部32相连接。接合层41、42、粘接片层43和44例如以与实施方式1的接合层41、粘接片层43相同的材料等形成。
在本实施方式中，在电路板30的导体层312上形成焊盘P31、P32以及其它布线(例如，用于连接刚性部31、32与挠性电路板33的布线)，在电路板40、50的导体层413、511上仅形成有焊盘P4、P5。而且，在仅形成有焊盘P4、P5的导体层413、511的焊盘P4、P5上设置接合层41、42，在形成了焊盘P31、P32以及其它布线的导体层312的上侧(与焊盘P4、P5相对一侧)形成了粗糙面。
在实施方式2的电路板2中，以电路板30的焊盘P31、P32与电路板40、50的焊盘P4、P5面对的方式进行配置，电路板30~50通过粘接片层43、44相连接，因此与实施方式1的电路板1同样地，能够将分别最佳设计的电路板连接，能够提高电路板的设计自由度。作为搭载于电路板30上的电路板40、50的具体用途，考虑将导体层多的电路板40用作主电路而将导体层少的电路板50用作副电路等。
下面，说明本实施方式的电路板2的制造方法。
首先，如图16所示，分别准备电路板30~50。
在准备作为刚挠性电路板的电路板30时，如图17A所示，首先准备双面覆铜层叠板2000(初始材料)。双面覆铜层叠板2000构成为在基板300(绝缘层)的第一面和第二面形成铜箔2000a、2000b。
接着，如图17B所示，例如使用激光，在基板300中形成孔320h。孔320h贯通铜箔2000b和基板300，但是不贯通铜箔2000a。之后，根据需要，进行去沾污、软蚀刻。
接着，通过铜的版面镀(孔320h的镀膜和整面镀膜)，对孔320h内填充镀膜(例如无电解镀膜和电解镀膜)而形成通路导体320。并且，通过光刻技术，对基板300上的铜的版面镀膜进行图案形成，在基板300的第一面形成导体层310a，在基板300的第二面形成导体层310b。之后，根据需要，对导体层310a、310b实施水平粗糙化处理。然后，如图17C所示，使用模具1001对基板300进行冲压加工。由此，如图17D所示，将基板300分离为刚性部31和刚性部32。
图18和图19示出对绝缘层301、302进行加工的方法。首先，如图18所示，准备加工前的绝缘层301、302。在该阶段，绝缘层301、302为预浸料(半固化状态的粘接片)。该预浸料特别优选为低流动性预浸料。但是，也能够代替预浸料而使用RCF(Resin Coated copper Foil)等。
接着，使用模具2002对绝缘层301进行冲压加工，使用模具2003对绝缘层302进行冲压加工。由此，如图19所示，将各绝缘层301、302分离为刚性部31和刚性部32。
图20A~图22示出挠性电路板33的制造方法。此外，在本实施方式中，在一个制造面板上同时制造多个挠性电路板33，通过图22的工序分离出其中一个。但是，并不限定于此，也可以在一个制造面板上形成一个挠性电路板33。
首先，如图20A所示，准备双面覆铜层叠板(初始材料)。该双面覆铜层叠板构成为在挠性基板331的第一面形成铜箔3001，在挠性基板331的第二面形成铜箔3002。
接着，如图20B所示，形成导体层332、333以及通路导体331b。
具体地说，首先，例如使用激光，在挠性基板331中形成孔331a。孔331a贯通挠性基板331而到达铜箔3001。之后，根据需要进行去沾污、软蚀刻。
接着，通过铜的版面镀(孔331a的镀膜和整面镀膜)，对孔331a填充镀膜(例如无电解镀膜和电解镀膜)。由此，形成通路导体331b。
接着，通过光刻技术，对挠性基板331的两面的导体层进行图案形成。由此，在挠性基板331的第一面形成导体层332，在挠性基板331的第二面形成导体层333。并且，之后根据需要进行水平粗糙化处理。
接着，如图20C所示，例如通过加压，在挠性基板331的第一面侧安装内侧覆盖层334，在挠性基板331的第二面侧安装内侧覆盖层335。由此，导体层332、333分别被内侧覆盖层334、335覆盖。其结果是，制造出多个挠性电路板33。之后，根据需要进行夹具孔的形成、电解镀膜的形成。
接着，如图21所示，例如通过印刷，在内侧覆盖层334的第一面侧形成带状掩模2004，在内侧覆盖层335的第二面侧形成带状掩模2005。
接着，如图22所示，例如使用模具抽出一个挠性电路板33。这样，得到之前的图13示出的挠性电路板33。此外，分离挠性电路板33的方法并不限定于模具而是任意的。例如也可以使用激光、钻头等来分离挠性电路板33。
接着，形成加工得到的基板300(芯基板)、绝缘层301、302以及挠性电路板33的层叠体。
具体地说，首先，对加工得到的基板300(图17D)、绝缘层301、302(图19)以及挠性电路板33(图22)进行定位，例如图23示出那样进行配置。然后，将绝缘层301、302临时焊接到基板300。
基板300被配置于挠性电路板33的侧方(X方向)。绝缘层301被配置于带状掩模2004的侧方(X方向)，绝缘层302被配置于带状掩模2005的侧方(X方向)。挠性电路板33的两端部被绝缘层301、302夹持。此时，由于存在带状掩模2004、2005(隔板)，因此第一面、第二面的高低差变小。
接着，例如图24所示，使用加压用的夹具2006和2007来夹持上述定位后的部件，一并进行加热加压。即，同时进行加压和加热处理。此时，用销2008对夹具2006和2007进行定位。由此，大致相对于主面垂直地进行加压。
如图25所示，通过上述加压，从周围的绝缘层(绝缘层301、302)挤出树脂19，树脂19填充到基板300与挠性电路板33之间的空隙。另外，通过上述加热，预浸料(绝缘层301、302)固化而基板300与绝缘层301、302附着。另外，绝缘层301和302与挠性电路板33也接合。此外，也可以分多次进行上述加压和加热处理。另外，也可以分开进行加热处理和加压，但是同时进行效率更高。也可以在加热加压之后另外进行用于一体化的加热处理。
接着，如图26A所示，例如使用激光，在绝缘层301、302中形成孔321h、322h。孔321h、322h贯通绝缘层301、302而到达导体层310a、310b。之后，根据需要进行去沾污、软蚀刻。
接着，通过铜的版面镀(孔321h、322h的镀膜和整面镀膜)，对孔321h、322h填充镀膜(例如无电解镀膜和电解镀膜)。由此，如图26B所示，形成通路导体321、322。
接着，如图27所示，通过光刻技术，对绝缘层301、302上的铜的版面镀膜进行图案形成。在绝缘层301的第一面形成导体层311，在绝缘层302的第二面形成导体层312。并且，之后，对导体层311、312实施水平粗糙化处理来使表面粗糙化。通过上述工序准备电路板30(图16)。此外，在本实施方式的制造方法中，在对电路板30安装电路板40和50之前，保持在电路板30中配置带状掩模2004、2005的状态。
与实施方式1的电路板10和20同样地，例如以双面覆铜层叠板为初始材料，交替地层叠绝缘层与导体层并且使用通路导体、通孔导体连接导体层(之间)，由此得到作为刚性电路板的各电路板40和50。与实施方式1的电路板20同样地，在电路板40、50的焊盘P4、P5上形成具有导电性的接合层41。此外，能够如下这样形成通孔导体(例如保形导体)：例如使用激光在芯基板中形成孔，通过用于在芯基板上形成导体层的镀处理在该孔的壁面也形成导体膜来形成通孔导体。
接着，准备用于粘接电路板30~50的粘接片45和46。粘接片45和46具有大致与电路板40和50相同的大小，如图28所示，在与焊盘对应的位置处形成孔径大于焊盘的多个贯通孔45a、46a。贯通孔45a、46a与实施方式1的粘接片45的贯通孔45a同样地形成即可(参照图7A~图7C)。
接着，使用粘接片45将电路板40连接到电路板30的刚性部31，使用粘接片46将电路板50连接到电路板30的刚性部32。在本实施方式中，同时进行电路板30与电路板40的连接以及电路板30与电路板50的连接。
具体地说，以使电路板30的焊盘P31和电路板40的焊盘P4位于粘接片45的贯通孔45a的方式配置电路板30和40以及粘接片45(参照图28)，以电路板30的焊盘P32和电路板50的焊盘P5位于粘接片46的贯通孔46a的方式配置电路板30和50以及粘接片46(参照图28)。此外，在该阶段，粘接片45、46处于未固化的状态。
接着，如图29所示，将厚度DS相当于电路板40的厚度D4与电路板50的厚度D5之差的辅助板S载置在电路板30的上侧，向使电路板30与电路板40、50接近的方向施加压力。该加压与实施方式1同样地，例如是热加压。
在本实施方式中，电路板50的厚度D5小于电路板40的厚度D4。而且，将厚度DS相当于该厚度之差的辅助板S载置于电路板50来进行加压。因此，在上述加压过程中，容易对电路板40和50施加均匀的压力。其结果是，容易提高电路板30与电路板40、50之间的连接可靠性。
如图30所示，通过上述连接，电路板30的焊盘P31与电路板40的焊盘P4相对而电路板30和40连接，电路板30的焊盘P32与电路板50的焊盘P5相对而电路板30和50连接。
然后，使配置了带状掩模2004、2005的部分与电路板30分离。由此，挠性电路板33的中央部露出，在挠性电路板33的表面和背面(绝缘层的层叠方向)形成用于使挠性电路板33弯曲(winding)的空间。其结果是，完成电路板2(图12)。这样，在本实施方式中，在配置了带状掩模2004、2005的状态下将电路板30与电路板40、50粘接，因此不使挠性电路板33弯曲而能够容易地将电路板40、50安装到电路板30。
在本实施方式的电路板2中，将电路板40、50通过粘接片层43、44连接到具有挠性电路板33的电路板30，因此与在电路板30上层叠多个绝缘层和导体层之后去除与挠性电路板33对应的部位的情况不同，不需要去除电路板40、50之间的间隙的区域，因此能够以较少材料来制造电路板2，并且能够在短时间内制造出电路板2。
在实施方式2的电路板2中，设为电路板30的刚性部31与电路板40连接，电路板30的刚性部32与电路板50连接，但是也可以仅电路板30的一个刚性部(例如，仅刚性部31)与电路板40或者50或者其两者连接。
本发明并不限定于上述实施方式。例如还能够以下那样变形来实施。
如图31所示，电路板10与电路板20也可以通过多个粘接片层43、44连接。在图31的例子中，在两个粘接片层43、44之间具有间隙。
在电路板1和2的第一面能够安装其它电路板或者电子部件等。例如图32所示，也可以在电路板1的第一面安装电子部件4002。电子部件4002的种类是任意的。例如除了IC电路等有源部件以外，还能够采用电容器、电阻、线圈等无源部件等任意的电子部件。
如图33所示，也可以将遵照电路板20的结构的多个电路板20B、20C通过粘接片层43、44连接到电路板10的一侧。在该情况下，也可以如图34所示，与电路板10连接的电路板20B和电路板40A具有不同的层数。此外，电路板40A例如也可以具有遵照电路板40的结构。这样，通过将多个电路板20B、20C、40A连接到电路板10，例如在电路板1的布线密度差大的情况下，仅将布线密的部分制造为电路板20B、20C、40A并安装到电路板10，能够在短时间内制造电路板1。另外，与在电路板1的不需要布线的部分也形成绝缘层相比，能够以较少材料来制造电路板1。另外，如图35所示，也可以在连接到电路板10的电路板的间隙(电路板20B与电路板20C的间隙)安装电子部件4002。
如图36所示，将具有开口60a、切口60b、60c的电路板60和电路板10以未图示的焊盘相对的方式进行配置，通过未图示的粘接片层来进行连接也能够得到电路板。此时，在电路板10的与电路板60的开口60a、切口60b、60c对应的位置处例如设置用于与电子部件4002连接的连接端子，由此能够容易地制造具有用于安装电子部件4002等的空腔的电路板。
如图37所示，也可以将遵照电路板40的结构的电路板40A连接到电路板10的一面侧，将遵照电路板50的结构的电路板50A连接到电路板10的另一面侧。能够适当地决定电路板40A和50A与电路板10之间的安装位置。
如图38所示，也可以将一个电路板(例如具有遵照电路板50的结构的电路板50A)共通地安装到具有遵照图1示出的电路板10的结构的两个电路板10B和10C。在图38的例子中，电路板50A的一侧的焊盘P51与电路板10B的焊盘P12B相对，电路板50A的另一侧的焊盘P52与电路板10C的焊盘P11C相对。在图38的例子中，电路板50A被电路板10B和10C夹持。
详细地说，电路板40A、电路板50A分别与电路板10B的第二面连接。电路板10B与电路板40A以电路板10B的焊盘P11B与电路板40A的焊盘P4A相对的方式进行配置，通过粘接片层43进行粘接。另外，电路板10B与电路板50A以电路板10B的焊盘P12B与电路板50A的焊盘P51相对的方式进行配置，通过粘接片层44进行粘接。
另外，电路板50A和电路板40B分别与电路板10C的第一面连接。电路板10C和电路板50A以电路板10C的焊盘P11C与电路板50A的焊盘P52相对的方式进行配置，通过粘接片层47进行粘接。另外，电路板10C和电路板40B以电路板10C的焊盘P12C与电路板40B的焊盘P4B相对的方式进行配置，通过粘接片层48进行粘接。
在上述实施方式中，将电路板10(第一多层电路板)设为在基板100(芯基板)的两侧具有导体层的双面电路板，但是并不限定于此。例如图39所示，也可以是仅在基板100(芯基板)的一侧具有导体层的单面电路板。
在上述实施方式中，电路板10的导体层的层数与电路板20的导体层的层数相同，但是，例如图39所示，导体层的层数可以不同，电路板10、20的导体层的层数是任意的。另外，同样地，电路板30~50的导体层的层数也是任意的。
如图40所示，电路板10(第一多层电路板)的基板100(芯基板)也可以内置有金属板100a(例如铜箔)。在这种基板100中，由于金属板100a而散热性提高。在图40的例子中，基板100中形成到达金属板100a的通路导体100b，金属板100a与接地线(导体层110b中包含的导体图案)通过通路导体100b相互电连接。金属板100a的平面形状是任意的，例如可以是四边形，例如也可以是圆。
如图41所示，内置电子部件4002的电路板10E(第一多层电路板)与其它电路板20、70(第二多层电路板)也可以通过粘接片层43、44进行连接。电子部件4002的种类是任意的。例如除了IC电路等有源部件以外，也能够采用电容器、电阻、线圈等无源部件等任意的电子部件。在图41的例子中，在电路板10E的基板中内置了电子部件4002。通路122与电子部件4002电连接，在该通路122上形成有焊盘P12。而且，电路板10E与电路板70以焊盘P12与电路板70的未图示的焊盘相对的方式进行配置，通过粘接片层44进行连接。在图41的例子中，电路板70是通过粘接剂将两个半导体芯片4003连接而构成的。通过这种结构，能够缩短用于连接电路板70的半导体芯片4003与电路板10E的电子部件4002的布线长度。
如图42所示，也可以在电路板10上安装三个以上的电路板(例如电路板20~70)。在此，各电路板的安装方式例如与上述实施方式相同。电路板20~70例如导体层的层数相互不同。
关于其它点，电路板10~70、10A~10C、40A、40B、50A的结构以及其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等在不脱离本发明的宗旨的范围内能够任意地变更。
在不脱离本发明的宗旨的范围内能够任意地变更上述实施方式的制造方法的内容和顺序。另外，根据用途等，还可以省略不需要的工序。例如，代替在电路板20的焊盘P2、电路板40、50的焊盘P4、P5上形成接合层41、42，也可以在电路板10的焊盘P1、电路板30的焊盘P31、P32上形成接合层41、42。另外，也可以代替对电路板10的导体层112、电路板30的导体层312的表面实施粗糙化处理或者除了对电路板10的导体层112、电路板30的导体层312的表面实施粗糙化处理以外，对电路板20的导体层211、电路板40、50的导体层413、511的表面实施粗糙化处理。
也可以如图43所示，与仅形成焊盘的导体层的焊盘相比，将形成焊盘以及其它布线的导体层的焊盘的面积形成得小。在图43的例子中，与仅形成焊盘的电路板20的焊盘P2相比，将形成焊盘以及其它布线的电路板10的焊盘P1的面积形成得小。在该情况下，例如，期望焊盘P1的直径D1相对于焊盘P2的直径D2满足式0.5<(D1/D2)<0.9的关系。如果这样，则能够使电路板10的导体层112的布线图案密集来形成焊盘P1以及其它布线。
另外，也可以如图44所示，与仅形成焊盘的导体层的焊盘相比，将形成焊盘以及其它布线的导体层的焊盘的面积形成得大。在图44的例子中，与仅形成焊盘的电路板20的焊盘P2相比，将形成焊盘以及其它布线的电路板10的焊盘P1的面积形成得大。在该情况下，例如，期望焊盘P1的直径D1相对于焊盘P2的直径D2满足式0.5<(D2/D1)<0.9的关系。如果这样，则能够容易地进行形成于焊盘P2的接合层41与焊盘P1的定位。另外，也抑制了实施加压处理时接合层41向焊盘P2外侧渗出。
在上述实施方式中，设为在电路板10的导体层112中形成焊盘P1和其它布线，在电路板20的导体层211中仅形成焊盘P2，但是电路板10的导体层112与电路板20的导体层211也可以被设计成仅焊盘P1和P2相对，除了焊盘P1和P2以外的布线彼此不相对。如果这样，则能够抑制导体层112、211的错误连接。
以上，说明了本发明的实施方式，但是应该理解为设计上的方便、其它原因所需要的各种修改、组合包括在与“权利要求”所记载的发明、“具体实施方式”所记载的具体例对应的发明的范围内。

Claims (24)

1.一种电路板，具备：
第一多层电路板，其具有多个第一导体层，该第一多层电路板的一面形成有第一焊盘；
第二多层电路板，其具有多个第二导体层，该第二多层电路板的一面形成有第二焊盘；以及
粘接片，其以使上述第一焊盘与上述第二焊盘相对的方式将上述第一多层电路板和上述第二多层电路板粘接。
2.根据权利要求1所述的电路板，其特征在于，
在上述粘接片的与上述焊盘对应的部位形成有孔径大于上述焊盘的直径的贯通孔。
3.根据权利要求2所述的电路板，其特征在于，
在上述焊盘与上述贯通孔之间填充有树脂。
4.根据权利要求1~3中的任一项所述的电路板，其特征在于，
在上述粘接片中形成有使多个上述焊盘进入的开口。
5.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板的多个第一导体层与上述第二多层电路板的多个第二导体层中的相互相对的导体层除了上述焊盘以外的布线彼此不相互相对。
6.根据权利要求1~3中的任一项所述的电路板，其特征在于，
在上述第一多层电路板的多个第一导体层中的与上述第二多层电路板相对的导体层中形成有上述第一焊盘和其它布线，
在上述第二多层电路板的多个第二导体层中的与上述第一多层电路板相对的导体层中仅形成有上述第二焊盘，
与上述第二焊盘相比，以小面积形成上述第一焊盘。
7.根据权利要求1~3中的任一项所述的电路板，其特征在于，
在上述第一多层电路板的多个第一导体层中的与上述第二多层电路板相对的导体层中形成有上述第一焊盘和其它布线，
在上述第二多层电路板的多个第二导体层中的与上述第一多层电路板相对的导体层中仅形成有上述第二焊盘，
与上述第二焊盘相比，以大面积形成上述第一焊盘。
8.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板和上述第二多层电路板中的至少一方具有被填充镀而连接多个导体层的通路。
9.根据权利要求8所述的电路板，其特征在于，
上述第一焊盘和上述第二焊盘中的至少一方形成为与上述通路接触。
10.根据权利要求8所述的电路板，其特征在于，
上述通路形成为沿着多层电路板的层叠方向呈锥形的截锥状，
上述第一焊盘和上述第二焊盘中的至少一方形成为与上述通路的扩径一侧的面接触。
11.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板和上述第二多层电路板中的至少一方具有连接多个导体层的通路，
上述通路的朝向反转两次以上。
12.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一焊盘和上述第二焊盘中的至少一方的表面形成有锡镀层。
13.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第二多层电路板和上述粘接片的尺寸大致相同。
14.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板具有第一芯基板以及与上述多个第一导体层一起层叠在上述第一芯基板上的第一绝缘层，
上述第二多层电路板具有第二芯基板以及与上述多个第二导体层一起层叠在上述第二芯基板上的第二绝缘层，
上述粘接片的材料与上述第一绝缘层和上述第二绝缘层的材料相同。
15.根据权利要求1~3中的任一项所述的电路板，其特征在于，还具备：
第三多层电路板，其具有多个第三导体层，该第三多层电路板的一面形成有第三焊盘；以及
粘接片，其以使上述第一焊盘与上述第三焊盘相对的方式将上述第一多层电路板和上述第三多层电路板粘接。
16.根据权利要求15所述的电路板，其特征在于，
上述第二多层电路板和上述第三多层电路板的导体层的层数不同。
17.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板、上述第二多层电路板分别是刚性电路板。
18.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板是多个刚性电路板通过挠性电路板相连接而成的刚挠性电路板。
19.根据权利要求1~3中的任一项所述的电路板，其特征在于，
上述第一多层电路板内置有金属板。
20.一种电路板的制造方法，包括以下步骤：
准备第一多层电路板和第二多层电路板，其中，该第一多层电路板具有多个第一导体层，在该第一多层电路板的一面形成有第一焊盘，该第二多层电路板具有多个第二导体层，在该第二多层电路板的一面形成有第二焊盘；
准备粘接片；以及
使上述第一焊盘与上述第二焊盘相对，使用上述粘接片将上述第一多层电路板和上述第二多层电路板粘接。
21.根据权利要求20所述的电路板的制造方法，其特征在于，
在上述粘接片的与上述焊盘对应的部位处形成有孔径大于上述焊盘的直径的贯通孔。
22.根据权利要求20或者21所述的电路板的制造方法，其特征在于，
上述第一多层电路板和上述第二多层电路板中的至少一方具有用于连接多个导体层的被填充镀的通路，该通路为沿着多层电路板的层叠方向呈锥形的截锥状，
上述第一焊盘和上述第二焊盘中的至少一方形成为与上述通路的扩径一侧的面接触。
23.根据权利要求20或者21所述的电路板的制造方法，其特征在于，还包括以下步骤：
准备第三多层电路板，该第三多层电路板具有多个第三导体层，在该第三多层电路板的一面形成有第三焊盘；
准备粘接片，该粘接片用于将上述第一多层电路板和上述第三多层电路板粘接；以及
使上述第一焊盘与上述第三焊盘相对，使用上述粘接片将上述第一多层电路板和上述第三多层电路板粘接。
24.根据权利要求23所述的电路板的制造方法，其特征在于，
上述第二多层电路板与上述第三多层电路板的导体层的层数不同。
CN201210546551.9A 2011-12-14 2012-12-14 电路板及其制造方法 Expired - Fee Related CN103167727B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161570505P 2011-12-14 2011-12-14
US61/570,505 2011-12-14

Publications (2)

Publication Number Publication Date
CN103167727A true CN103167727A (zh) 2013-06-19
CN103167727B CN103167727B (zh) 2015-11-25

Family

ID=48590365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210546551.9A Expired - Fee Related CN103167727B (zh) 2011-12-14 2012-12-14 电路板及其制造方法

Country Status (3)

Country Link
US (2) US9040837B2 (zh)
KR (1) KR101969174B1 (zh)
CN (1) CN103167727B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN105575923A (zh) * 2014-09-12 2016-05-11 矽品精密工业股份有限公司 基板结构及其制法
CN107632255A (zh) * 2017-10-16 2018-01-26 广东欧珀移动通信有限公司 测试治具板
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结
CN110958787A (zh) * 2020-01-07 2020-04-03 珠海元盛电子科技股份有限公司 一种多层互联fpc预设锡膏的焊接方法
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
WO2021036379A1 (zh) * 2019-08-31 2021-03-04 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法、电路板组件的制造方法
CN112672545A (zh) * 2020-12-01 2021-04-16 景旺电子科技(珠海)有限公司 一种多层电路板的制作方法
CN112714558A (zh) * 2020-12-01 2021-04-27 景旺电子科技(珠海)有限公司 一种多层电路板的制作方法
CN114025477A (zh) * 2021-11-17 2022-02-08 广州朗国电子科技股份有限公司 多层板及电子设备

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053175A (ko) * 2011-08-11 2014-05-07 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치 및 배선 형성용 지그
US9699897B2 (en) * 2012-09-28 2017-07-04 Taiwan Semiconductor Manufacturing Company Limited Pad structure
US20140216804A1 (en) * 2013-02-04 2014-08-07 Nanchang O-Film Tech. Co., Ltd. Transparent Conductive Film
CN203206586U (zh) * 2013-02-27 2013-09-18 奥特斯(中国)有限公司 用于生产印制电路板的半成品
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP5900664B2 (ja) * 2013-07-30 2016-04-06 株式会社村田製作所 多層基板および多層基板の製造方法
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US9829915B2 (en) * 2014-06-18 2017-11-28 Intel Corporation Modular printed circuit board
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20160050146A (ko) * 2014-10-28 2016-05-11 삼성디스플레이 주식회사 표시 장치
US9859632B2 (en) * 2014-12-12 2018-01-02 Taiyo Yuden Co., Ltd. Composite substrate and rigid substrate
KR102356811B1 (ko) * 2015-01-09 2022-01-28 삼성전기주식회사 인쇄회로기판, 패키지 및 그 제조방법
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10886250B2 (en) * 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板
US9967975B2 (en) * 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
TWI822659B (zh) * 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10340677B1 (en) 2016-12-14 2019-07-02 NDI Engineering Company Flexible electrical contact module
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP6835971B2 (ja) * 2017-08-04 2021-02-24 株式会社フジクラ 多層プリント配線板の製造方法及び多層プリント配線板
KR20200091060A (ko) * 2019-01-21 2020-07-30 삼성디스플레이 주식회사 표시 장치
US11419213B2 (en) * 2019-03-26 2022-08-16 Western Digital Technologies, Inc. Multilayer flex circuit with non-plated outer metal layer
CN111787690B (zh) * 2019-04-03 2023-10-27 鸿富锦精密工业(武汉)有限公司 电路板
WO2021236140A1 (en) 2020-05-18 2021-11-25 Davis Bruce Roland Modular and hygienic rfid t-zone training sleeve to prevent fomite transmissions of pathogens to humans
TWI736421B (zh) * 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
KR20230098877A (ko) * 2021-02-25 2023-07-04 창신 메모리 테크놀로지즈 아이엔씨 반도체 구조 및 반도체 구조의 제조 방법
JP2022188326A (ja) * 2021-06-09 2022-12-21 Ｆｉｃｔ株式会社 積層基板及び積層基板の製造方法
KR20230067265A (ko) * 2021-11-09 2023-05-16 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
CN1568570A (zh) * 2002-07-31 2005-01-19 株式会社村田制作所 压电元件及其制造方法
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0284820A3 (en) * 1987-03-04 1989-03-08 Canon Kabushiki Kaisha Electrically connecting member, and electric circuit member and electric circuit device with the connecting member
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
JPH11317582A (ja) 1998-02-16 1999-11-16 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
US6724638B1 (en) * 1999-09-02 2004-04-20 Ibiden Co., Ltd. Printed wiring board and method of producing the same
JP3205548B2 (ja) * 1999-10-01 2001-09-04 ソニーケミカル株式会社 多層フレキシブル配線板
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
US6894360B2 (en) * 2002-07-30 2005-05-17 Agilent Technologies, Inc. Electrostatic discharge protection of thin-film resonators
JP2004129222A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US7317165B2 (en) * 2003-06-24 2008-01-08 Ngk Spark Plug Co., Ltd. Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
EP1659840A4 (en) * 2004-06-11 2010-03-03 Ibiden Co Ltd STARR BENDED PCB AND MANUFACTURING METHOD THEREFOR
JP2007013113A (ja) * 2005-05-30 2007-01-18 Hitachi Chem Co Ltd 多層配線板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007081157A (ja) * 2005-09-14 2007-03-29 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
US7960214B2 (en) * 2005-09-22 2011-06-14 Chipmos Technologies Inc. Chip package
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR100753528B1 (ko) * 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
US7870663B2 (en) * 2006-02-09 2011-01-18 Hitachi Chemical Company, Ltd. Method for manufacturing multilayer wiring board
TWI307132B (en) * 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
KR100754407B1 (ko) * 2006-06-08 2007-08-31 삼성전자주식회사 서브마운트 및 이를 구비하는 멀티 빔 레이저 다이오드모듈
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US7982135B2 (en) * 2006-10-30 2011-07-19 Ibiden Co., Ltd. Flex-rigid wiring board and method of manufacturing the same
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
US7595220B2 (en) * 2007-06-29 2009-09-29 Visera Technologies Company Limited Image sensor package and fabrication method thereof
KR20110036733A (ko) * 2008-07-11 2011-04-08 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 이방성 도전 필름
US20100155109A1 (en) * 2008-12-24 2010-06-24 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8275223B2 (en) * 2009-02-02 2012-09-25 Ibiden Co., Ltd. Opto-electrical hybrid wiring board and method for manufacturing the same
JP5514560B2 (ja) * 2010-01-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置
US8404978B2 (en) * 2010-02-12 2013-03-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011222555A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板の製造方法
JP5593863B2 (ja) * 2010-06-09 2014-09-24 富士通株式会社 積層回路基板および基板製造方法
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
KR101275792B1 (ko) * 2010-07-28 2013-06-18 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101804554B1 (ko) * 2010-11-01 2017-12-05 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
KR101839954B1 (ko) * 2010-12-17 2018-03-20 삼성디스플레이 주식회사 표시 장치 및 유기 발광 표시 장치
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012221998A (ja) * 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法
TW201301412A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合方法
TW201301413A (zh) * 2011-06-20 2013-01-01 Walsin Lihwa Corp 晶片結合設備

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020046880A1 (en) * 1997-06-03 2002-04-25 Kabushiki Kaisha Toshiba Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
CN1568570A (zh) * 2002-07-31 2005-01-19 株式会社村田制作所 压电元件及其制造方法
CN102281712A (zh) * 2010-06-10 2011-12-14 富士通株式会社 叠层电路基板、粘结片及它们的制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254213A (zh) * 2013-06-27 2014-12-31 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN105575923A (zh) * 2014-09-12 2016-05-11 矽品精密工业股份有限公司 基板结构及其制法
CN109891583A (zh) * 2016-10-26 2019-06-14 伊文萨思公司 层压体与电互连件的粘结
CN109891583B (zh) * 2016-10-26 2020-06-23 伊文萨思公司 层压体与电互连件的粘结
CN107632255A (zh) * 2017-10-16 2018-01-26 广东欧珀移动通信有限公司 测试治具板
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
US11324125B2 (en) 2018-12-29 2022-05-03 Shennan Circuits Co., Ltd. Diversified assembly printed circuit board and method for making the same
WO2021036379A1 (zh) * 2019-08-31 2021-03-04 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法、电路板组件的制造方法
CN110958787A (zh) * 2020-01-07 2020-04-03 珠海元盛电子科技股份有限公司 一种多层互联fpc预设锡膏的焊接方法
CN112672545A (zh) * 2020-12-01 2021-04-16 景旺电子科技(珠海)有限公司 一种多层电路板的制作方法
CN112714558A (zh) * 2020-12-01 2021-04-27 景旺电子科技(珠海)有限公司 一种多层电路板的制作方法
CN114025477A (zh) * 2021-11-17 2022-02-08 广州朗国电子科技股份有限公司 多层板及电子设备

Also Published As

Publication number Publication date
US20130153269A1 (en) 2013-06-20
KR101969174B1 (ko) 2019-04-15
CN103167727B (zh) 2015-11-25
US9040837B2 (en) 2015-05-26
KR20130069469A (ko) 2013-06-26
US20150245474A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN103167727B (zh) 电路板及其制造方法
US8677612B2 (en) Method for manufacturing flex-rigid wiring board
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP4079699B2 (ja) 多層配線回路基板
CN103458628B (zh) 多层电路板及其制作方法
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
CN102026480A (zh) 刚挠性电路板及其制造方法
CN101128091A (zh) 元件嵌入式多层印刷线路板及其制造方法
TWI448223B (zh) 多層電路板及其製作方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
US10477704B2 (en) Multilayer board and electronic device
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
CN102598886A (zh) 电路板及其制造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP4398626B2 (ja) 積層回路
WO2006079097A1 (en) Structure and method of making interconnect element having metal traces embedded in suface of dielectric
CN101299905B (zh) 电路板及其制作方法
US8590144B2 (en) Method of manufacturing printed circuit board
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
KR102199413B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR20140145769A (ko) 인쇄회로기판 및 그의 제조방법
CN110730573A (zh) 电路板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20181214