JP4842167B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4842167B2
JP4842167B2 JP2007028521A JP2007028521A JP4842167B2 JP 4842167 B2 JP4842167 B2 JP 4842167B2 JP 2007028521 A JP2007028521 A JP 2007028521A JP 2007028521 A JP2007028521 A JP 2007028521A JP 4842167 B2 JP4842167 B2 JP 4842167B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007028521A
Other languages
English (en)
Other versions
JP2008192999A (ja
Inventor
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007028521A priority Critical patent/JP4842167B2/ja
Priority to TW097102849A priority patent/TW200845862A/zh
Priority to KR1020080010539A priority patent/KR20080074030A/ko
Priority to US12/068,270 priority patent/US7624501B2/en
Priority to DE602008003985T priority patent/DE602008003985D1/de
Priority to EP08101304A priority patent/EP1956878B1/en
Priority to CNA2008100095453A priority patent/CN101242714A/zh
Publication of JP2008192999A publication Critical patent/JP2008192999A/ja
Application granted granted Critical
Publication of JP4842167B2 publication Critical patent/JP4842167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子等のチップ部品を搭載するのに供される配線基板を製造する技術に係り、特に、高密度化及び高機能化に適応された多層構造を有する多層配線基板(「半導体パッケージ」ともいう。)の製造方法に関する。
多層配線基板を製造する技術として、従来より、ビルドアップ工法が広く用いられている。このビルドアップ工法を用いた多層配線基板は、層間絶縁層の材料(代表的には、樹脂)とビアホール形成プロセスの組合せにより多種類のものが作製可能であり、その典型的な製造プロセスは、ベース基材としてのコア基板を中心としてその両側(上下)に、それぞれ樹脂層(絶縁層)の形成、樹脂層におけるビアホールの形成、ビアホールの内部を含めた導体パターン(配線層)の形成を順次繰り返して積み上げていくものである。
かかる従来技術に関連する技術としては、例えば、特許文献1に記載されるように、多層配線板の製造方法において、層間接続体が形設されるべき層体の面上に層間接続体を仮止するための仮止剤を選択的に付着し、付着された仮止剤の上に、あらかじめ成形された層間接続体を仮止し、仮止剤を介して層間接続体が仮止された層体と、導電体層、配線板又はプリプレグのうちの一つ以上のものとを積層処理するようにしたものがある。
特開2004−47816号公報
上述したように従来のビルドアップ工法を用いた典型的な配線形成技術では、内側(コア基板側)から順番に樹脂層(ビアホールの形成を含む)及び導体層を交互に積み重ねていく手法をとっているため、相当の時間を要するといった不都合があった。特に、積み上げる層数が多くなればなるほど、それに応じて工数も増えるため、製造に要する期間が長期化するといった問題があった。
また、各層を順番に形成して多層配線構造としているため、その歩留りも全工程を通しての歩留りとなり、例えば、その全工程中の1つの工程で不具合が生じた場合、あるいは全ての工程で不具合が生じた場合のいずれの場合でも、最終的に得られる多層配線基板は出荷できない「不良品」となる。つまり、ビルドアップ工法のように各層を順次1層ずつ積み上げる方法では、製品(多層配線基板)としての歩留りの低下をきたすといった問題があった。
また、従来のビルドアップ工法を用いた多層配線形成技術では、ビアホールの形成をレーザ等による穴開け加工により行い、そのビアホールの開口部周辺に相応の大きさのランド(「受けパッド」ともいう。)を必要としていたため、微小径形成及び狭ピッチ化に対応することができなかった。このような受けパッドは、基板上の配線ピッチが狭くなってきている昨今の状況の中で、高密度配線を行う上でのネックとなっている。特に、配線密度が高くなればなるほど、受けパッドの占める率も高くなる(面積的に大きくなるとともに、その設置個数も多くなる) ため、高密度配線において不利となる。
また、受けパッドは積層時の位置ずれ等を考慮して相応の大きさに形成されてはいるものの、現状の位置ずれ等の精度に鑑み、その「相応の大きさ」として設計し得るサイズにも限度があるため、位置ずれ等の程度によっては必ずしも受けパッドを介して各基板(配線パターン)間の電気的な接続を行うことができないといった課題もあった。
本発明は、上述した従来技術における課題に鑑み創作されたもので、製造期間の短縮化及び歩留りの向上を図り、高密度配線を可能とする一方で、積層時の位置ずれを防止することができる多層配線基板の製造方法を提供することを目的とする。
上述した従来技術の課題を解決するため、本発明によれば、絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に導電性ポストが形成されると共に、該導電性ポストの周囲の所要の箇所に、積層時に生じ得る面方向の位置ずれを抑制するような特定の形状を有した第1のストッパー層が形成されてなる第1の配線基板を作製する工程と、絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、前記導電性ポストを挿通させるためのスルーホールを有し、一方の面の配線層上に接続端子が形成されると共に、積層時に前記第1のストッパー層と係合して面方向の位置ずれを抑制するよう機能する第2のストッパー層が形成されてなる第2の配線基板を作製する工程と、絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に接続端子が形成されてなる第3の配線基板を作製する工程と、前記第1、第2、第3の各配線基板を、前記導電性ポスト及び前記各接続端子を介して各配線基板の配線層が相互に接続されるように位置合わせして積層し、各配線基板間を電気的に接続する工程と、積層された各配線基板間に樹脂を充填する工程とを含むことを特徴とする多層配線基板の製造方法が提供される。
本発明に係る多層配線基板の製造方法によれば、第1、第2、第3の各配線基板をそれぞれ別工程で作製し、最後に各基板を重ね合わせ基板間接続を行い、各基板間に樹脂を充填して多層配線構造としているので、従来のビルドアップ工法を用いた多層配線形成技術と比べて、製造に要する期間を大幅に短縮化することができる。
また、従来のビルドアップ工法を用いた製造方法では、全工程中の1つの工程で不具合が生じた場合でも最終的に得られる多層配線基板は出荷できない「不良品」となるため、製品(多層配線基板)としての歩留りの低下をきたすといった問題があった。これに対し本発明では、いずれか1つの工程で不具合が生じた場合には、その不具合が生じているパーツ(この場合、第1、第2、第3のいずれかの配線基板)のみを廃棄して、それと同じ機能を有する良品を代用すればよいので、従来の場合と比べて、歩留りの大幅な向上を図ることができる。
また、従来のビルドアップ工法を用いた多層配線形成技術では、ビアホールの形成をレーザによる穴開け加工により行い、そのビアホールの開口部周辺に相応の大きさのランドを設ける必要があったため、微小径形成もしくは狭ピッチ化の阻害要因となり、高密度配線を行う上でのネックとなっていた。これに対し本発明では、基板間接続端子として導電性ポスト(例えば、銅(Cu)ポスト)を用いているので、微小径形成及び狭ピッチ化に対応することができ、高密度配線の実現に寄与することができる。
また、第1の配線基板の導電性ポストの周囲の所要の箇所に特定の形状を有した第1のストッパー層を形成し、かつ、当該導電性ポストを挿通させるスルーホールを有した第2の配線基板にも第2のストッパー層を形成しているので、両基板を積み重ねたときに両ストッパー層が係合することで、面方向の位置ずれを抑制することができる。これにより、第2の配線基板においてスルーホールの内壁に露出している各配線層が導電性ポストの側壁部に電気的に接触するのを防止することができる。
本発明に係る多層配線基板の製造方法の他のプロセス上の特徴及びそれに基づく有利な利点等については、後述する発明の実施の形態を参照しながら詳細に説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1は本発明の一実施形態に係る多層配線基板の製造方法を用いて製造された多層配線基板の一構成例を断面図の形態で示したものである。
本実施形態に係る多層配線基板50は、図示のように上下に積層された3枚の配線基板10,20及び30と、各配線基板10,20,30間を充填するように形成された樹脂層(絶縁層)40とを備えている。積層された各配線基板のうち最下層に配置される配線基板10を、以下の記述では便宜上、「下基板」ともいい、同様に、内側に配置される配線基板20、最上層に配置される配線基板30を、それぞれ「中基板」、「上基板」ともいう。
下基板10は、ベース基材としての樹脂基板11の両面にそれぞれ所要の形状にパターニング形成された配線層12,13と、樹脂基板11及び各配線層12,13上にそれぞれ所要の形状にパターニング形成された永久レジスト層(絶縁層)14,15とを有している。各配線層12,13にはそれぞれ所定の箇所にパッド部が画定されており、各絶縁層14,15は、各配線層12,13のそれぞれ当該パッド部を除いて全面を覆うように形成されている。各絶縁層のうち外部に露出している絶縁層15は、本基板50の保護膜としての機能も果たす。また、下基板10の内側(中基板20と対向する側)の面の配線層12上の所定の箇所には、基板間接続端子として機能する導電性ポスト(本実施形態では、銅(Cu)ポスト17)が形成されており、さらに、Cuポスト17が形成されている側の面の絶縁層14上の所要の箇所には、本発明を特徴付ける「ダム部16」が形成されている。ダム部16は、魚のひれ(フィン)に似た形状を有して積層方向に起立し、後述する図6に明示されるように複数の箇所(図示の例では、8箇所)に形成され、少なくとも、Cuポスト17の周囲の領域に形成されている。このダム部16は、後述するように中基板20に設けられる対応するダム部と係合して、基板の積層時に生じ得る面方向の位置ずれを抑制する機能、すなわち、位置ずれ防止用のストッパー層として機能する。
中基板20は、下基板10と同様に、ベース基材としての樹脂基板21の両面にそれぞれ所要の形状にパターニング形成された配線層22,23と、樹脂基板21及び各配線層22,23上にそれぞれ所要の形状にパターニング形成された永久レジスト層(絶縁層)24,25とを有している。同様に各絶縁層24,25は、各配線層22,23のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように形成されている。また、中基板20の所定の箇所には、下基板10に設けたCuポスト17を挿通させるためのスルーホール(図6において、THで示される部分)が形成され、中基板20の下側(下基板10と対向する側)の面の配線層23上の所要の箇所には、基板間接続端子として機能する導電性ボールもしくは導電性バンプ(本実施形態では、Cuコアはんだボール27)が形成されており、さらに、Cuコアはんだボール27が形成されている側の面の絶縁層25上の所要の箇所には、本発明を特徴付ける「ダム部26」が形成されている。同様にこのダム部26も、魚のひれ(フィン)に似た形状を有して積層方向に起立し、後述する図6に明示されるように複数の箇所(図示の例では、7箇所)に形成されており、位置ずれ防止用のストッパー層として機能する。
中基板20に設けられるダム部26と下基板10に設けられるダム部16は、それぞれ平面的に見ると、図4(a)に一例として模式的に示すように「細長い形状」を呈しており、図示の例では、一方のストッパー層(ダム部16)を挟んでその両側にほぼ平行に2本のストッパー層(ダム部26)が配置されるような位置関係をもって形成されている。かかる配置構成とすることにより、両基板10,20を積み重ねたときに各ダム部16,26が係合し、積層時に生じ得る面方向(図示の例では、X方向)の位置ずれを生じさせないよう機能する。
上基板30は、下基板10、中基板20と同様に、ベース基材としての樹脂基板31の両面にそれぞれ所要の形状にパターニング形成された配線層32,33と、樹脂基板31及び各配線層32,33上にそれぞれ所要の形状にパターニング形成された永久レジスト層(絶縁層)34,35とを有している。同様に各絶縁層34,35は、各配線層32,33のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように形成されている。また、各絶縁層のうち外部に露出している絶縁層34は、本基板50の保護膜としての機能も果たす。さらに、上基板30の下側(中基板20と対向する側)の面の配線層33上の所要の箇所には、基板間接続端子として機能する導電性ボールもしくは導電性バンプ(本実施形態では、Cuコアはんだボール36)が形成されている。
下基板10の内側の配線層12と中基板20の下側の配線層23は、中基板20に設けたCuコアはんだボール27を介して電気的に接続され、下基板10の内側の配線層12と上基板30の下側の配線層33は、下基板10に設けたCuポスト17及び上基板30に設けたCuコアはんだボール36(図示の例では、内側の2個の端子)を介して電気的に接続され、中基板20の上側の配線層22と上基板30の下側の配線層33は、上基板30に設けたCuコアはんだボール36(図示の例では、外側の2個の端子)を介して電気的に接続されている。
また、各配線基板10,20,30のベース基材を構成する樹脂基板11,21,31の形態としては、少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。各樹脂基板11,21,31の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので特に図示はしないが、樹脂基板の内部に配線層が形成されている形態の場合、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ工法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板の内部に配線層が形成されていない形態の場合、この樹脂基板の所要箇所に適宜形成されたスルーホールを介して最表層の各導体層が電気的に接続されている。この形態の基板としては、例えば、上記のビルドアップ工法による多層配線基板のベース基材に相当するコア基板がある。
なお、本基板50の上側の絶縁層34から露出するパッド部には、本基板50に搭載される半導体素子等のチップ部品の電極端子がはんだバンプ等を介して接続され、下側の絶縁層15から露出するパッド部には、本基板50をマザーボード等に実装する際に使用される外部接続端子として機能する金属バンプ(ボール)や金属ピン等がはんだ等を介して接合されるようになっている。
本実施形態に係る多層配線基板50は、後述するように各配線基板10,20,30をそれぞれ別工程で作製しておき、作製した各配線基板10,20,30を積層するにあたり、下基板10と中基板20の電気的な接続を接続端子27を介して行い、下基板10と上基板30の電気的な接続をCuポスト17及び接続端子36を介して行い、中基板20と上基板30の電気的な接続を接続端子36を介して行うようにしたことを特徴とする。さらに、Cuポスト17を有した下基板10の絶縁層14上の所要の箇所にダム部16を形成すると共に、そのCuポスト17を挿通させるスルーホールTHを有した中基板20の絶縁層25上の所要の箇所(図4(a)に例示する位置関係となるような箇所)にもダム部26を形成し、両基板10,20を積み重ねたときに各ダム部16,26が係合することで積層の際の面方向(図示の例では、X方向)の位置ずれを防止するようにしたことを特徴とする。
本実施形態の多層配線基板50を構成する各構成部材の材料や大きさ等については、以下に記述するプロセスに関連させて具体的に説明する。
以下、本実施形態に係る多層配線基板50を製造する方法について、その製造工程を示す図2〜図6を参照しながら説明する。
(下基板10の作製…図2、図3参照)
最初の工程では(図2(a)参照)、ベース基材としての樹脂基板11の両面に所要の形状に配線層12,13がパターニング形成された構造体を作製する。樹脂基板11の形態としては、上述したように少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。当該構造体は、ビルドアップ工法による多層配線基板において一般的に使用されているコア基板を利用して、例えば、以下のプロセスにより作製することができる。
先ず、プリプレグ(補強材のガラス布にエポキシ樹脂、ポリイミド樹脂、ビスマレイミド・トリアジン(BT)樹脂、ポリフェニレンエーテル(PPE)樹脂等の熱硬化性樹脂を含浸させ、半硬化のBステージ状態にした接着シート)を所要枚数重ね(例えば、60μm程度の厚さ)、そのプリプレグの両面に銅箔(例えば、2〜3μm程度の厚さ)を載せて加熱・加圧することで、樹脂基板11を用意する。この場合、プリプレグの両面に形成された銅箔が「導体層」に相当し、この導体層は電解めっきを行う際の給電層(シード層)として利用される。次に、樹脂基板11の所要の箇所(図示の例では、2箇所)にスルーホールを形成する。このスルーホールは、例えば、CO2 レーザ、YAGレーザ、エキシマレーザ等による穴開け加工、機械ドリルによる穴開け加工などにより形成することができる。さらに、上記の導体層(銅箔)を給電層として電解銅めっきを施し、樹脂基板11に形成されたスルーホールを埋め込むようにしてその両面に更なる導体層(配線層12,13となるべき導体層)を形成する。
次に、両面に形成された各導体層上に、それぞれパターニング材料を使用してエッチング用レジストを形成し、各レジストの所定の部分を開口する。この開口する部分は、形成すべき所要の配線層12,13の形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。例えば、ドライフィルムを使用する場合には、先ず各導体層の表面を洗浄した後、各導体層上にドライフィルム(厚さ25μm程度)を熱圧着により貼り付け、各ドライフィルムに対し、所要の配線パターンの形状にパターニングされたマスク(図示せず)を用いて紫外線(UV)照射による露光を施して硬化させ、更に所定の現像液(ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液)を用いて当該部分をエッチング除去し、所要の配線パターンの形状に応じたレジスト層(図示せず)を形成する。液状のフォトレジストを用いた場合も同様に、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層を形成することができる。
そして、このパターニングされたレジスト層をマスクにして、銅(Cu)に対してのみ可溶性の薬液を用いたウエットエッチングにより、露出している部分の導体層(Cu)を除去する。この後、両面の各レジスト層を、例えば、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。これによって、図2(a)に示すように樹脂基板11の両面に所要形状の配線層12,13が露出する。
次の工程では(図2(b)参照)、前の工程で得られた構造体の両面に、それぞれ所要の形状で永久レジスト層(絶縁層)14,15をパターニング形成する。永久レジスト層の材料としては、感光性のソルダレジスト(ドライフィルムもしくは液状のフォトレジスト)を用いることができる。例えば、樹脂基板11及び各配線層12,13上に感光性のドライフィルムレジストをラミネートし、当該レジストを所要の形状(各配線層12,13の所定の箇所に画定されたパッド部を除いた形状)にパターニングすることで、永久レジスト層(絶縁層)14,15を形成することができる。
次の工程では(図2(c)参照)、前の工程で得られた構造体の一方の面(図示の例では、上側)の絶縁層14上の所定の複数箇所に、それぞれ位置ずれ防止用のストッパー層として機能するダム部16をパターニング形成する。各ダム部16は「フィン」の形状を有して積層方向に起立し、図中下側の上面図に模式的に示すように、その断面が「細長い形状」で形成されている。図示の例では、4つのダム部16によって囲まれた配線層12の丸い部分(パッド部)がレジスト層14から露出しており、この丸い部分(パッド部)に後述するCuポストが形成されるようになっている。形成すべきダム部16の高さは20〜40μm程度に選定され、その長さ(平面的に見たときの「細長い形状」のパターンの長さ)は、基板の積層時の位置ずれや加工ずれ等を考慮した適当な長さに選定されている。パターニング材料としては、上記の永久レジスト層(絶縁層)14,15と同じ材料(感光性のソルダレジスト)を使用する。また、レジストのパターニングは、図2(b)の工程で行った処理と同様にして行うことができる。すなわち、フォトリソグラフィ技術を用いてレジストの当該部分をエッチング除去することで、所要の形状に応じたダム部16(永久レジスト層)を形成することができる。
次の工程では(図3(a)参照)、前の工程で得られた構造体の一方の面(ダム部16が形成されている側の面)に、パターニング材料を使用してめっき用レジストを形成し、該レジストの所定の部分を開口する(開口部OPの形成)。この開口部OPは、形成すべき所要の銅(Cu)ポストの形状に従ってパターニング形成される。例えば、感光性のドライフィルム(厚さ100μm程度)を片面に熱圧着により貼り付けた後、該ドライフィルムに対し、次の工程で形成されるCuポストの形状に従うようにパターニングされたマスク(図示せず)を用いて露光及び現像(ドライフィルムのパターニング)を行い、当該部分をエッチング除去して(開口部OPの形成)レジスト層PRを形成する。
次の工程では(図3(b)参照)、配線層12,13を給電層として開口部OPから露出している配線層12の表面に電解銅(Cu)めっきを施し、パターニングされたレジスト層PRをマスクにして、高さ100μm程度のCuポスト17を形成する。
次の工程では(図3(c)参照)、めっきレジスト層PR(図3(b)参照)を、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去する。
以上の工程により、樹脂基板11の両面にそれぞれ所要の形状にパターニング形成された配線層12,13を有し、各配線層12,13のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)14,15が形成され、一方の面の配線層12上にCuポスト17が形成されると共に、Cuポスト17の周囲の絶縁層14上の所要の箇所にダム部16が形成された構造体(下基板10)が作製されたことになる。
(中基板20の作製…図4参照)
最初の工程では(図4(a)参照)、上述した図2(a)〜図2(c)の工程で行った処理と同様にして、樹脂基板21の両面にそれぞれ所要の形状にパターニング形成された配線層22,23を有し、各配線層22,23のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)24,25が形成されると共に、一方の面(図示の例では、下側)の絶縁層25上の所要の複数箇所にそれぞれダム部26が形成された構造体を作製する。ダム部26は、下基板10に設けたダム部16と同じ高さを有し、「フィン」の形状を有して積層方向に起立し、図中下側の上面図に模式的に示すように、その断面が「細長い形状」で形成されている。図示の例では、ダム部26は、下基板10に設けたダム部16(破線で表示)を挟んでその両側にほぼ平行に2本形成されている。かかる配置形態により、両基板10,20を積み重ねたときに各ダム部16,26が係合して、X方向の位置ずれを防止することができる。
次の工程では(図4(b)参照)、前の工程で作製された構造体の所定の箇所(図示の例では、2箇所)に、下基板10に設けたCuポスト17を挿通させるためのスルーホールTHを形成する。このスルーホールTHは、例えば、CO2 レーザ、YAGレーザ、エキシマレーザ等による穴開け加工、機械ドリルによる穴開け加工などにより形成することができる。
次の工程では(図4(c)参照)、前の工程で作製された構造体の一方の面(ダム部26が形成されている側の面)の配線層23上の所要の箇所(図示の例では、2箇所のパッド部)に、基板間接続端子として機能するCuコアはんだボール27を接合する。なお、Cuコアはんだボールとは、銅をコアとし、その周囲をはんだで覆った複合構造のボールをいう。
以上の工程により、樹脂基板21の両面にそれぞれ所要の形状にパターニング形成された配線層22,23を有し、各配線層22,23のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)24,25が形成され、所定の箇所にスルーホールTHが形成されると共に、一方の面の配線層23上の所要の箇所に接続端子(Cuコアはんだボール)27が形成され、接続端子27が形成されている側の面の絶縁層25上の所要の箇所にダム部26が形成された構造体(中基板20)が作製されたことになる。
上述した作製方法では、樹脂基板21に配線層22,23、絶縁層(永久レジスト層)24,25及びダム部26を形成した後にスルーホールTHを形成しているが、他の作製方法として、スルーホールTHを最初の段階で形成するようにしてもよい。特に図示はしないが、その場合の作製方法を説明すると以下の通りである。
先ず、プリプレグ(例えば、60μm程度の厚さ)の両面に銅箔(例えば、2〜3μm程度の厚さ)を載せて加熱・加圧することで、両面銅張積層板(樹脂基板21に相当)を用意する。次に、この樹脂基板21の所定の箇所に、下基板10に設けたCuポスト17を挿通させるためのスルーホールTHを形成する。スルーホールTHは、CO2 レーザ、YAGレーザ等による穴開け加工、機械ドリルによる穴開け加工などにより形成することができる。次に、上記の銅箔を給電層として電解銅めっきを施し、樹脂基板21に形成されたスルーホールTHを埋め込むようにしてその両面に更なる導体層(配線層22,23となるべき導体層)を形成する。次に、両面に形成された各導体層上に、それぞれパターニング材料(感光性のドライフィルム又は液状のフォトレジスト)を使用してエッチング用レジストを形成し、各レジストの所定の部分を開口する。この開口する部分は、形成すべき所要の配線層22,23の形状に従ってパターニング形成される。そして、このパターニングされたレジスト層をマスクにして、ウエットエッチングにより、露出している部分の導体層(Cu)を除去し、さらに両面の各レジスト層を除去する。これによって、樹脂基板21の両面に所要形状の配線層22,23が露出する。
次に、配線層22,23が露出した樹脂基板21の両面に、それぞれ所要の形状で永久レジスト層(絶縁層)24,25をパターニング形成する。永久レジスト層の材料としては、感光性のソルダレジストを用いることができる。例えば、感光性のドライフィルムレジストを両面にラミネートし、当該レジストを所要の形状(各配線層22,23の所定の箇所に画定されたパッド部を除いた形状)にパターニングすることで、絶縁層24,25を形成することができる。そして、一方の面の絶縁層25上の所要の複数箇所にそれぞれ所定の位置関係をもってダム部26を形成し、このダム部26が形成されている側の面の配線層23上の所要の箇所に基板間接続端子(Cuコアはんだボール27)を接合して、中基板20を完成する。
この作製方法によれば、スルーホールTHの形成を容易に行うことができ、しかも、その位置精度が高いというメリットがある。
(上基板30の作製…図5参照)
最初の工程では(図5(a)参照)、上述した図2(a)〜図2(c)の工程で行った処理と同様にして、樹脂基板31の両面にそれぞれ所要の形状にパターニング形成された配線層32,33を有し、各配線層32,33のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)34,35が形成された構造体を作製する。
次の工程では(図5(b)参照)、上述した図4(c)の工程で行った処理と同様にして、前の工程で作製された構造体の一方の面(積層時に中基板20と対向する側の面)の配線層33上の所要の箇所(図示の例では、4箇所のパッド部)に、基板間接続端子として機能するCuコアはんだボール36を接合する。
以上の工程により、樹脂基板31の両面にそれぞれ所要の形状にパターニング形成された配線層32,33を有し、各配線層32,33のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)34,35が形成され、一方の面の配線層33上の所要の箇所に接続端子(Cuコアはんだボール)36が形成された構造体(上基板30)が作製されたことになる。
(各配線基板10,20,30の積層及び樹脂充填…図6参照)
最初の工程では(図6(a)参照)、上記の工程を経てそれぞれ別個に作製された各配線基板(下基板10、中基板20、上基板30)を重ね合わせて、各基板間を電気的に接続する。
先ず、各配線基板10,20,30を、下基板10の配線層12(パッド部)と中基板20の配線層23(パッド部)上に接合された接続端子27とが対応し、かつ、下基板10の配線層12(パッド部)上に形成されたCuポスト17の頂部と上基板30の配線層33(パッド部)上に接合された接続端子36とが対応し、かつ、中基板20の配線層22(パッド部)と上基板30の配線層33(パッド部)上に接合された接続端子36とが対応するように位置合わせして、積層する。このとき、下基板10に設けたダム部16と中基板20に設けたダム部26は、平面的に見たときに(図4(a)参照)、前者が後者の間に挟まれるような態様で位置合わせされている。各配線基板10,20,30の積層の際には「ピンラミネーション」を利用する。これは、各基板の周辺部分の所要箇所にあらかじめ設けられた位置合わせ用の基準穴にガイドピンを通して各基板間の相対位置関係を固定化する方法である。これにより、3枚の配線基板10,20,30がそれぞれ対応する基板間接続端子(Cuポスト17、Cuコアはんだボール27,36)を介して相互に電気的に接続されたことになる。
さらに、必要に応じて、リフロー炉及びベーキングを併用してCuコアはんだボール27,36の外側のはんだを溶融し、Cuポスト17及び配線層(パッド部)12,22との接続を強固にする。
次の工程では(図6(b)参照)、前の工程で積層され基板間接続された各配線基板10,20,30間に樹脂を充填する。樹脂の充填は、各配線基板10,20,30間の絶縁性を確保し、かつ多層構造の基板に強度をもたせて反りを防ぐために行う。
充填する樹脂の材料としては、モールド樹脂として一般に使用されている熱可塑性エポキシ樹脂や、アンダーフィル樹脂として一般に使用されている液状エポキシ樹脂などが用いられる。熱可塑性エポキシ樹脂の場合は、弾性率が15〜30GPa、熱膨張係数(CTE)が5〜15ppm/℃であり、さらに、樹脂の弾性率やCTE等を調整するためにフィラー(シリカ、アルミナ、ケイ酸カルシウム等の無機物の微粒子)が70〜90%程度添加されている。液状エポキシ樹脂の場合は、弾性率が5〜15GPa、CTEが20〜40ppm/℃であり、フィラーが60〜80%程度添加されている。また、樹脂を充填する方法としては、好適にはトランスファモールドを用いることができる。トランスファモールド以外に、インジェクションモールド、アンダーフィルフロー等の方法を用いてもよい。
以上の工程により、下基板10と中基板20と上基板30が電気的に接続されて積層され、積層された各基板10,20,30間を充填するように樹脂層(図1の絶縁層40)が形成された構造体(図1の多層配線基板50)が製造されたことになる。
以上説明したように、本実施形態に係る多層配線基板の製造方法によれば(図2〜図6参照)、多層配線基板を構成する各配線基板(下基板10、中基板20、上基板30)を別々に作製し、これら基板を適宜重ね合わせ電気的に接続して多層配線構造(図1の多層配線基板50)としているので、従来のビルドアップ工法を用いた多層配線形成方法と比べて、製造に要する期間を大幅に短縮化することができる。
また、従来のビルドアップ工法を用いた製造方法では、全工程中の1つの工程で不具合が生じた場合でも最終的に得られる多層配線基板は出荷できない「不良品」となるため、製品(多層配線基板)としての歩留りの低下をきたすといった問題があった。これに対し本実施形態に係る製造方法では、いずれか1つの工程で不具合が生じた場合には、その不具合が生じているパーツ(この場合、下基板10、中基板20、又は上基板30)のみを廃棄して、それと同じ機能を有する良品を代用すればよいので、従来の場合と比べて、歩留りの大幅な向上を図ることができる。
また、Cuポスト17を基板間接続端子として用いているので、微小径形成及び狭ピッチ化に対応することができる。すなわち、従来のビルドアップ工法を用いた多層配線形成技術では、ビアホールの形成をレーザによる穴開け加工により行い、そのビアホールの開口部周辺に相応の大きさのランド(受けパッド)を設ける必要があったため、微小径形成もしくは狭ピッチ化の阻害要因となっていたが、本実施形態では、上記のようにめっき工法によりCuポスト17を微小径の面積で形成することができる。これにより、当該Cuポストの直ぐ隣に配線パターンを通すことが可能となり、高密度配線の実現に寄与することができる。
また、Cuポスト17を有した下基板10の絶縁層14上の所要の箇所と、このCuポスト17を挿通させるスルーホールTHを有した中基板20の、下基板10に対向する側の面の絶縁層25上の所要の箇所(図4(a)参照)にそれぞれ所定形状のダム部16,26を形成しているので、両基板10,20を積み重ねたときに面方向(図示の例では、X方向)の位置ずれを効果的に防止することができる。これにより、スルーホールTHの内壁に露出している中基板20の配線層22,23がCuポスト17の側壁部に電気的に接触するのを防止することができる(Cuポスト17による配線ショートの防止)。
また、下基板10に形成される各Cuポスト17の高さは必ずしも同一レベルにあるとは限らず、そのような場合(Cuポスト17の高さにばらつきがあった場合)に、上基板30に設けられた、当該Cuポスト17の頂部に接合される銅コアはんだボール36が、そのばらつきを吸収する部材として機能し得るというメリットがある。
上述した実施形態では、Cuポスト17を有した下基板10と、Cuポスト17を挿通させるためのスルーホールTH及び基板間接続端子(Cuコアはんだボール27)を有した中基板20と、基板間接続端子(Cuコアはんだボール36)を有した上基板30の3枚の配線基板を一組として半導体パッケージ(多層配線基板50)を構成する場合を例にとって説明したが、本発明の要旨からも明らかなように、当該パッケージを構成する配線基板の枚数が3枚に限定されないことはもちろんである。半導体パッケージに要求される機能に応じて、配線基板の枚数を上記の組単位で3枚、6枚、……、と適宜積み重ねることも可能である。この場合には、図2〜図6の工程を経て作製された多層配線基板50を所要枚数用意し、隣合う多層配線基板の一方の基板から露出しているパッド部(配線層13又は32)上にはんだボール等の導電性材料を被着させ、この導電性材料を介して他方の基板の対応するパッド部(配線層32又は13)との電気的な接続を行った後、各基板間に樹脂を充填して多層構造とする。
また、上述した実施形態では、中基板20、上基板30にそれぞれ基板間接続端子としてCuコアはんだボール27,36を接合した場合を例にとって説明したが、基板間接続端子の形態がこれに限定されないことはもちろんである。例えば、金(Au)バンプやはんだバンプ等を導電性バンプ、樹脂コアボール(樹脂をコアとし、その周囲を金属(主として、はんだ又はニッケル/金)で覆った複合構造のボール)等の導電性ボールを適宜使用することも可能である。
また、上述した実施形態では、Cuポスト17を有した下基板10に形成すべきダム部16と、そのCuポスト17を挿通させるスルーホールTHを有した中基板20に形成すべきダム部26とを、図4(a)に例示したようにX方向で前者が後者の間に挟まれるような位置関係となるように形成した場合を例にとって説明したが、各ダム部16,26の形態がこれに限定されないことはもちろんである。要は、一方の基板側に設けられるダム部と他方の基板側に設けられるダム部とが、両基板の積層時に生じ得る特定方向の位置ずれを抑制するストッパー層として機能し得るような位置関係をもって係合していれば十分であり、各ダム部を形成する位置やその形状、設置個数等については、適宜選定することが可能である。
なお、上述した実施形態では、積層する各配線基板10,20,30間に樹脂層(絶縁層40)のみを介在させた場合を例にとって説明したが、必要に応じて、各配線基板間に半導体(シリコン)デバイスやチップ部品等を埋め込んでもよい。
本発明の一実施形態に係る多層配線基板の製造方法を用いて製造された多層配線基板の一構成例を示す断面図である。 図1の多層配線基板の製造方法(下基板に係る部分の製造工程)を示す断面図(一部は上面図)である。 図2の工程に続く製造工程を示す断面図である。 図1の多層配線基板の製造方法(中基板に係る部分の製造工程)を示す断面図(一部は上面図)である。 図1の多層配線基板の製造方法(上基板に係る部分の製造工程)を示す断面図である。 図1の多層配線基板の製造方法(各基板の積層及び樹脂充填に係る部分の製造工程)を示す断面図である。
符号の説明
10,20,30…配線基板、
11,21,31…樹脂基板(ベース基材/絶縁性基材)、
12,13,22,23,32,33…配線層、
14,15,24,25,34,35…永久レジスト層(保護膜/絶縁層)、
16,26…ダム部(ストッパー層)、
17…Cuポスト(導電性ポスト/基板間接続端子)、
27,36…Cuコアはんだボール(基板間接続端子)、
40…樹脂層(絶縁層)、
50…多層配線基板(半導体パッケージ)、
PR…レジスト層。

Claims (6)

  1. 絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に導電性ポストが形成されると共に、該導電性ポストの周囲の所要の箇所に、積層時に生じ得る面方向の位置ずれを抑制するような特定の形状を有した第1のストッパー層が形成されてなる第1の配線基板を作製する工程と、
    絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、前記導電性ポストを挿通させるためのスルーホールを有し、一方の面の配線層上に接続端子が形成されると共に、積層時に前記第1のストッパー層と係合して面方向の位置ずれを抑制するよう機能する第2のストッパー層が形成されてなる第2の配線基板を作製する工程と、
    絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に接続端子が形成されてなる第3の配線基板を作製する工程と、
    前記第1、第2、第3の各配線基板を、前記導電性ポスト及び前記各接続端子を介して各配線基板の配線層が相互に接続されるように位置合わせして積層し、各配線基板間を電気的に接続する工程と、
    積層された各配線基板間に樹脂を充填する工程とを含むことを特徴とする多層配線基板の製造方法。
  2. 前記第1の配線基板を作製する工程は、
    前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
    前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
    積層時に前記第2の配線基板と対向する側の前記絶縁層上に、前記第1のストッパー層を形成する工程と、
    前記第1のストッパー層が形成されている側の前記配線層の、該第1のストッパー層によって囲まれている領域上に、前記導電性ポストを形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記第2の配線基板を作製する工程は、
    前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
    前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
    積層時に前記第1の配線基板と対向する側の前記絶縁層上に、前記第2のストッパー層を形成する工程と、
    以上の工程により作製された構造体の所要の箇所に、前記導電性ポストを挿通させるためのスルーホールを形成する工程と、
    前記第2のストッパー層が形成されている側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
  4. 前記第2の配線基板を作製する工程は、
    前記絶縁性基材の所要の箇所に、前記導電性ポストを挿通させるためのスルーホールを形成する工程と、
    前記スルーホールが形成された絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
    前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
    積層時に前記第1の配線基板と対向する側の前記絶縁層上に、前記第2のストッパー層を形成する工程と、
    前記第2のストッパー層が形成されている側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
  5. 前記第3の配線基板を作製する工程は、
    前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
    前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
    積層時に前記第2の配線基板と対向する側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。
  6. 前記第1のストッパー層及び第2のストッパー層は、一方が、積層時に生じ得る位置ずれの方向と直交する方向に細長い形状を有して形成され、他方が、積層時に前記細長い形状を挟んでその両側にほぼ平行に延びる2本の細長い形状を有して形成されていることを特徴とする請求項1に記載の多層配線基板の製造方法。
JP2007028521A 2007-02-07 2007-02-07 多層配線基板の製造方法 Expired - Fee Related JP4842167B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007028521A JP4842167B2 (ja) 2007-02-07 2007-02-07 多層配線基板の製造方法
TW097102849A TW200845862A (en) 2007-02-07 2008-01-25 Method of manufacturing multilayer wiring board
KR1020080010539A KR20080074030A (ko) 2007-02-07 2008-02-01 다층 배선 기판의 제조 방법
US12/068,270 US7624501B2 (en) 2007-02-07 2008-02-05 Method of manufacturing multilayer wiring board
DE602008003985T DE602008003985D1 (de) 2007-02-07 2008-02-06 Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
EP08101304A EP1956878B1 (en) 2007-02-07 2008-02-06 Method of manufacturing multilayer wiring board
CNA2008100095453A CN101242714A (zh) 2007-02-07 2008-02-06 制造多层布线板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007028521A JP4842167B2 (ja) 2007-02-07 2007-02-07 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008192999A JP2008192999A (ja) 2008-08-21
JP4842167B2 true JP4842167B2 (ja) 2011-12-21

Family

ID=39432845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007028521A Expired - Fee Related JP4842167B2 (ja) 2007-02-07 2007-02-07 多層配線基板の製造方法

Country Status (7)

Country Link
US (1) US7624501B2 (ja)
EP (1) EP1956878B1 (ja)
JP (1) JP4842167B2 (ja)
KR (1) KR20080074030A (ja)
CN (1) CN101242714A (ja)
DE (1) DE602008003985D1 (ja)
TW (1) TW200845862A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
JP5157455B2 (ja) * 2006-01-16 2013-03-06 日本電気株式会社 半導体装置
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009099624A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd 配線基板およびその製造方法
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP2009206154A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 配線基板、及びその製造方法
JP5172590B2 (ja) * 2008-10-14 2013-03-27 新光電気工業株式会社 積層配線基板の樹脂封止方法及び樹脂封止装置
JP2010186848A (ja) * 2009-02-12 2010-08-26 Fujitsu Ltd 電子部品ユニットの製造方法
US8829355B2 (en) * 2009-03-27 2014-09-09 Ibiden Co., Ltd. Multilayer printed wiring board
WO2010128656A1 (ja) 2009-05-08 2010-11-11 Ueno Yasuo 垂直軸風車装置
JP5206630B2 (ja) * 2009-08-27 2013-06-12 日立電線株式会社 フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法
TWI442530B (zh) * 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
JP5718342B2 (ja) * 2009-10-16 2015-05-13 エンパイア テクノロジー ディベロップメント エルエルシー 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法
KR101128559B1 (ko) * 2010-09-13 2012-03-23 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
JP5715835B2 (ja) * 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130256885A1 (en) * 2012-04-03 2013-10-03 Conexant Systems, Inc. Copper Sphere Array Package
US20140008110A1 (en) * 2012-07-03 2014-01-09 Apple Incl Pcb manufacturing process and structure
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
JP6166265B2 (ja) * 2012-09-10 2017-07-19 株式会社メイコー 部品内蔵基板及びその製造方法
TWI563606B (en) * 2014-01-29 2016-12-21 Siliconware Precision Industries Co Ltd Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof
JP6570924B2 (ja) * 2015-08-31 2019-09-04 新光電気工業株式会社 電子部品装置及びその製造方法
BR112020003728A2 (pt) 2017-08-23 2020-09-01 United Color Manufacturing, Inc. composições de marcadores com compostos de nitrogênio e métodos para fabricar e usar as mesmas
CN109661125B (zh) * 2017-10-12 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN117577589A (zh) 2017-12-27 2024-02-20 株式会社村田制作所 半导体复合装置及其所使用的封装基板
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN111240518B (zh) * 2020-01-13 2023-09-29 合肥维信诺科技有限公司 显示面板及显示装置
CN114727516A (zh) * 2021-01-05 2022-07-08 庆鼎精密电子(淮安)有限公司 多层电路板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146674A (en) * 1991-07-01 1992-09-15 International Business Machines Corporation Manufacturing process of a high density substrate design
EP0526133B1 (en) * 1991-07-26 1997-03-19 Nec Corporation Polyimide multilayer wiring substrate and method for manufacturing the same
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5523628A (en) * 1994-08-05 1996-06-04 Hughes Aircraft Company Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips
US6545226B2 (en) * 2001-05-31 2003-04-08 International Business Machines Corporation Printed wiring board interposer sub-assembly
US6573460B2 (en) * 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
JP2003318545A (ja) * 2002-04-22 2003-11-07 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP4004880B2 (ja) 2002-07-12 2007-11-07 大日本印刷株式会社 多層配線板の製造方法
JP2004172473A (ja) * 2002-11-21 2004-06-17 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2004221335A (ja) * 2003-01-15 2004-08-05 Fujikura Ltd 多層配線基板及びその製造方法
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2006210766A (ja) * 2005-01-31 2006-08-10 Sumitomo Electric Ind Ltd 多層プリント配線板の製造方法及び多層プリント配線板
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
US7624501B2 (en) 2009-12-01
US20080184555A1 (en) 2008-08-07
JP2008192999A (ja) 2008-08-21
EP1956878A3 (en) 2009-11-04
DE602008003985D1 (de) 2011-02-03
CN101242714A (zh) 2008-08-13
EP1956878A2 (en) 2008-08-13
KR20080074030A (ko) 2008-08-12
TW200845862A (en) 2008-11-16
EP1956878B1 (en) 2010-12-22

Similar Documents

Publication Publication Date Title
JP4842167B2 (ja) 多層配線基板の製造方法
JP5711472B2 (ja) 配線基板及びその製造方法並びに半導体装置
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5026400B2 (ja) 配線基板及びその製造方法
JP4073945B1 (ja) 多層配線基板の製造方法
JP5339928B2 (ja) 配線基板及びその製造方法
JP5210839B2 (ja) 配線基板及びその製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP6394136B2 (ja) パッケージ基板およびその製造方法
TWI543676B (zh) 印刷電路板及其製造方法
JP2009135162A (ja) 配線基板及び電子部品装置
JP5355380B2 (ja) 多層配線基板
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2017152536A (ja) プリント配線板及びその製造方法
US20090288872A1 (en) Printed circuit board including outmost fine circuit pattern and method of manufacturing the same
JP2017084997A (ja) プリント配線板及びその製造方法
JP2001274324A (ja) 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
JP2008270633A (ja) 半導体素子内蔵基板
US20120193780A1 (en) Semiconductor mounting device and method for manufacturing semiconductor mounting device
JP5653144B2 (ja) 半導体パッケージの製造方法
JP4655917B2 (ja) 半導体パッケージ用多層基板及びその製造方法
JP2017120836A (ja) プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4842167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees