JP4842167B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4842167B2 JP4842167B2 JP2007028521A JP2007028521A JP4842167B2 JP 4842167 B2 JP4842167 B2 JP 4842167B2 JP 2007028521 A JP2007028521 A JP 2007028521A JP 2007028521 A JP2007028521 A JP 2007028521A JP 4842167 B2 JP4842167 B2 JP 4842167B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring board
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10234—Metallic balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1327—Moulding over PCB locally or completely
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
最初の工程では(図2(a)参照)、ベース基材としての樹脂基板11の両面に所要の形状に配線層12,13がパターニング形成された構造体を作製する。樹脂基板11の形態としては、上述したように少なくとも最表層に導体層が形成された基板であって、各導体層が基板内部を通して電気的に接続されている形態のものであれば十分である。当該構造体は、ビルドアップ工法による多層配線基板において一般的に使用されているコア基板を利用して、例えば、以下のプロセスにより作製することができる。
最初の工程では(図4(a)参照)、上述した図2(a)〜図2(c)の工程で行った処理と同様にして、樹脂基板21の両面にそれぞれ所要の形状にパターニング形成された配線層22,23を有し、各配線層22,23のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)24,25が形成されると共に、一方の面(図示の例では、下側)の絶縁層25上の所要の複数箇所にそれぞれダム部26が形成された構造体を作製する。ダム部26は、下基板10に設けたダム部16と同じ高さを有し、「フィン」の形状を有して積層方向に起立し、図中下側の上面図に模式的に示すように、その断面が「細長い形状」で形成されている。図示の例では、ダム部26は、下基板10に設けたダム部16(破線で表示)を挟んでその両側にほぼ平行に2本形成されている。かかる配置形態により、両基板10,20を積み重ねたときに各ダム部16,26が係合して、X方向の位置ずれを防止することができる。
最初の工程では(図5(a)参照)、上述した図2(a)〜図2(c)の工程で行った処理と同様にして、樹脂基板31の両面にそれぞれ所要の形状にパターニング形成された配線層32,33を有し、各配線層32,33のそれぞれ所定の箇所に画定されたパッド部を除いて全面を覆うように絶縁層(永久レジスト層)34,35が形成された構造体を作製する。
最初の工程では(図6(a)参照)、上記の工程を経てそれぞれ別個に作製された各配線基板(下基板10、中基板20、上基板30)を重ね合わせて、各基板間を電気的に接続する。
11,21,31…樹脂基板(ベース基材/絶縁性基材)、
12,13,22,23,32,33…配線層、
14,15,24,25,34,35…永久レジスト層(保護膜/絶縁層)、
16,26…ダム部(ストッパー層)、
17…Cuポスト(導電性ポスト/基板間接続端子)、
27,36…Cuコアはんだボール(基板間接続端子)、
40…樹脂層(絶縁層)、
50…多層配線基板(半導体パッケージ)、
PR…レジスト層。
Claims (6)
- 絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に導電性ポストが形成されると共に、該導電性ポストの周囲の所要の箇所に、積層時に生じ得る面方向の位置ずれを抑制するような特定の形状を有した第1のストッパー層が形成されてなる第1の配線基板を作製する工程と、
絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、前記導電性ポストを挿通させるためのスルーホールを有し、一方の面の配線層上に接続端子が形成されると共に、積層時に前記第1のストッパー層と係合して面方向の位置ずれを抑制するよう機能する第2のストッパー層が形成されてなる第2の配線基板を作製する工程と、
絶縁性基材の両面にそれぞれ所要の形状に配線層が形成され、一方の面の配線層上に接続端子が形成されてなる第3の配線基板を作製する工程と、
前記第1、第2、第3の各配線基板を、前記導電性ポスト及び前記各接続端子を介して各配線基板の配線層が相互に接続されるように位置合わせして積層し、各配線基板間を電気的に接続する工程と、
積層された各配線基板間に樹脂を充填する工程とを含むことを特徴とする多層配線基板の製造方法。 - 前記第1の配線基板を作製する工程は、
前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
積層時に前記第2の配線基板と対向する側の前記絶縁層上に、前記第1のストッパー層を形成する工程と、
前記第1のストッパー層が形成されている側の前記配線層の、該第1のストッパー層によって囲まれている領域上に、前記導電性ポストを形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。 - 前記第2の配線基板を作製する工程は、
前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
積層時に前記第1の配線基板と対向する側の前記絶縁層上に、前記第2のストッパー層を形成する工程と、
以上の工程により作製された構造体の所要の箇所に、前記導電性ポストを挿通させるためのスルーホールを形成する工程と、
前記第2のストッパー層が形成されている側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。 - 前記第2の配線基板を作製する工程は、
前記絶縁性基材の所要の箇所に、前記導電性ポストを挿通させるためのスルーホールを形成する工程と、
前記スルーホールが形成された絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
積層時に前記第1の配線基板と対向する側の前記絶縁層上に、前記第2のストッパー層を形成する工程と、
前記第2のストッパー層が形成されている側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。 - 前記第3の配線基板を作製する工程は、
前記絶縁性基材の両面にそれぞれ導体層を形成し、当該導体層をそれぞれ所要の形状にパターニングして前記配線層を形成する工程と、
前記絶縁性基材及び両面の各配線層上にそれぞれ永久レジストを形成し、当該レジストをそれぞれ各配線層の所定の箇所に画定されたパッド部を除いた形状にパターニングして絶縁層を形成する工程と、
積層時に前記第2の配線基板と対向する側の前記配線層上に、前記接続端子を形成する工程とを含むことを特徴とする請求項1に記載の多層配線基板の製造方法。 - 前記第1のストッパー層及び第2のストッパー層は、一方が、積層時に生じ得る位置ずれの方向と直交する方向に細長い形状を有して形成され、他方が、積層時に前記細長い形状を挟んでその両側にほぼ平行に延びる2本の細長い形状を有して形成されていることを特徴とする請求項1に記載の多層配線基板の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007028521A JP4842167B2 (ja) | 2007-02-07 | 2007-02-07 | 多層配線基板の製造方法 |
TW097102849A TW200845862A (en) | 2007-02-07 | 2008-01-25 | Method of manufacturing multilayer wiring board |
KR1020080010539A KR20080074030A (ko) | 2007-02-07 | 2008-02-01 | 다층 배선 기판의 제조 방법 |
US12/068,270 US7624501B2 (en) | 2007-02-07 | 2008-02-05 | Method of manufacturing multilayer wiring board |
DE602008003985T DE602008003985D1 (de) | 2007-02-07 | 2008-02-06 | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte |
EP08101304A EP1956878B1 (en) | 2007-02-07 | 2008-02-06 | Method of manufacturing multilayer wiring board |
CNA2008100095453A CN101242714A (zh) | 2007-02-07 | 2008-02-06 | 制造多层布线板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007028521A JP4842167B2 (ja) | 2007-02-07 | 2007-02-07 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192999A JP2008192999A (ja) | 2008-08-21 |
JP4842167B2 true JP4842167B2 (ja) | 2011-12-21 |
Family
ID=39432845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007028521A Expired - Fee Related JP4842167B2 (ja) | 2007-02-07 | 2007-02-07 | 多層配線基板の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7624501B2 (ja) |
EP (1) | EP1956878B1 (ja) |
JP (1) | JP4842167B2 (ja) |
KR (1) | KR20080074030A (ja) |
CN (1) | CN101242714A (ja) |
DE (1) | DE602008003985D1 (ja) |
TW (1) | TW200845862A (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602062B1 (en) * | 2005-08-10 | 2009-10-13 | Altera Corporation | Package substrate with dual material build-up layers |
JP5157455B2 (ja) * | 2006-01-16 | 2013-03-06 | 日本電気株式会社 | 半導体装置 |
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP2009099624A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 配線基板およびその製造方法 |
US8030752B2 (en) * | 2007-12-18 | 2011-10-04 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing semiconductor package and semiconductor plastic package using the same |
JP2009206154A (ja) * | 2008-02-26 | 2009-09-10 | Nec Electronics Corp | 配線基板、及びその製造方法 |
JP5172590B2 (ja) * | 2008-10-14 | 2013-03-27 | 新光電気工業株式会社 | 積層配線基板の樹脂封止方法及び樹脂封止装置 |
JP2010186848A (ja) * | 2009-02-12 | 2010-08-26 | Fujitsu Ltd | 電子部品ユニットの製造方法 |
US8829355B2 (en) * | 2009-03-27 | 2014-09-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
WO2010128656A1 (ja) | 2009-05-08 | 2010-11-11 | Ueno Yasuo | 垂直軸風車装置 |
JP5206630B2 (ja) * | 2009-08-27 | 2013-06-12 | 日立電線株式会社 | フレキシブルハーネスを用いた電気的接続部品及び電気的接続方法 |
TWI442530B (zh) * | 2009-10-14 | 2014-06-21 | Advanced Semiconductor Eng | 封裝載板、封裝結構以及封裝載板製程 |
JP5718342B2 (ja) * | 2009-10-16 | 2015-05-13 | エンパイア テクノロジー ディベロップメント エルエルシー | 半導体ウェーハにフィルムを付加する装置および方法ならびに半導体ウェーハを処理する方法 |
KR101128559B1 (ko) * | 2010-09-13 | 2012-03-23 | 삼성전기주식회사 | 인쇄회로기판의 비아홀 형성방법 |
US9059187B2 (en) * | 2010-09-30 | 2015-06-16 | Ibiden Co., Ltd. | Electronic component having encapsulated wiring board and method for manufacturing the same |
JP5715835B2 (ja) * | 2011-01-25 | 2015-05-13 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
US8780576B2 (en) | 2011-09-14 | 2014-07-15 | Invensas Corporation | Low CTE interposer |
US9040837B2 (en) * | 2011-12-14 | 2015-05-26 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
US20130256885A1 (en) * | 2012-04-03 | 2013-10-03 | Conexant Systems, Inc. | Copper Sphere Array Package |
US20140008110A1 (en) * | 2012-07-03 | 2014-01-09 | Apple Incl | Pcb manufacturing process and structure |
US8969730B2 (en) * | 2012-08-16 | 2015-03-03 | Apple Inc. | Printed circuit solder connections |
JP6166265B2 (ja) * | 2012-09-10 | 2017-07-19 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
TWI563606B (en) * | 2014-01-29 | 2016-12-21 | Siliconware Precision Industries Co Ltd | Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof |
JP6570924B2 (ja) * | 2015-08-31 | 2019-09-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
BR112020003728A2 (pt) | 2017-08-23 | 2020-09-01 | United Color Manufacturing, Inc. | composições de marcadores com compostos de nitrogênio e métodos para fabricar e usar as mesmas |
CN109661125B (zh) * | 2017-10-12 | 2021-11-16 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN117577589A (zh) | 2017-12-27 | 2024-02-20 | 株式会社村田制作所 | 半导体复合装置及其所使用的封装基板 |
JP7251951B2 (ja) * | 2018-11-13 | 2023-04-04 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
CN111240518B (zh) * | 2020-01-13 | 2023-09-29 | 合肥维信诺科技有限公司 | 显示面板及显示装置 |
CN114727516A (zh) * | 2021-01-05 | 2022-07-08 | 庆鼎精密电子(淮安)有限公司 | 多层电路板及其制作方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146674A (en) * | 1991-07-01 | 1992-09-15 | International Business Machines Corporation | Manufacturing process of a high density substrate design |
EP0526133B1 (en) * | 1991-07-26 | 1997-03-19 | Nec Corporation | Polyimide multilayer wiring substrate and method for manufacturing the same |
JP3198796B2 (ja) * | 1993-06-25 | 2001-08-13 | 富士電機株式会社 | モールドモジュール |
US5523628A (en) * | 1994-08-05 | 1996-06-04 | Hughes Aircraft Company | Apparatus and method for protecting metal bumped integrated circuit chips during processing and for providing mechanical support to interconnected chips |
US6545226B2 (en) * | 2001-05-31 | 2003-04-08 | International Business Machines Corporation | Printed wiring board interposer sub-assembly |
US6573460B2 (en) * | 2001-09-20 | 2003-06-03 | Dpac Technologies Corp | Post in ring interconnect using for 3-D stacking |
JP2003318545A (ja) * | 2002-04-22 | 2003-11-07 | Sony Corp | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
JP4004880B2 (ja) | 2002-07-12 | 2007-11-07 | 大日本印刷株式会社 | 多層配線板の製造方法 |
JP2004172473A (ja) * | 2002-11-21 | 2004-06-17 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2004221335A (ja) * | 2003-01-15 | 2004-08-05 | Fujikura Ltd | 多層配線基板及びその製造方法 |
KR100834591B1 (ko) * | 2003-05-19 | 2008-06-02 | 다이니폰 인사츠 가부시키가이샤 | 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판 |
JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
JP2006210766A (ja) * | 2005-01-31 | 2006-08-10 | Sumitomo Electric Ind Ltd | 多層プリント配線板の製造方法及び多層プリント配線板 |
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
-
2007
- 2007-02-07 JP JP2007028521A patent/JP4842167B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-25 TW TW097102849A patent/TW200845862A/zh unknown
- 2008-02-01 KR KR1020080010539A patent/KR20080074030A/ko not_active Application Discontinuation
- 2008-02-05 US US12/068,270 patent/US7624501B2/en not_active Expired - Fee Related
- 2008-02-06 DE DE602008003985T patent/DE602008003985D1/de active Active
- 2008-02-06 CN CNA2008100095453A patent/CN101242714A/zh active Pending
- 2008-02-06 EP EP08101304A patent/EP1956878B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7624501B2 (en) | 2009-12-01 |
US20080184555A1 (en) | 2008-08-07 |
JP2008192999A (ja) | 2008-08-21 |
EP1956878A3 (en) | 2009-11-04 |
DE602008003985D1 (de) | 2011-02-03 |
CN101242714A (zh) | 2008-08-13 |
EP1956878A2 (en) | 2008-08-13 |
KR20080074030A (ko) | 2008-08-12 |
TW200845862A (en) | 2008-11-16 |
EP1956878B1 (en) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842167B2 (ja) | 多層配線基板の製造方法 | |
JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP5210839B2 (ja) | 配線基板及びその製造方法 | |
JP5113114B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP6394136B2 (ja) | パッケージ基板およびその製造方法 | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
US20090288872A1 (en) | Printed circuit board including outmost fine circuit pattern and method of manufacturing the same | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
US8026448B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2008270633A (ja) | 半導体素子内蔵基板 | |
US20120193780A1 (en) | Semiconductor mounting device and method for manufacturing semiconductor mounting device | |
JP5653144B2 (ja) | 半導体パッケージの製造方法 | |
JP4655917B2 (ja) | 半導体パッケージ用多層基板及びその製造方法 | |
JP2017120836A (ja) | プリント配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4842167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |