JP5172590B2 - 積層配線基板の樹脂封止方法及び樹脂封止装置 - Google Patents

積層配線基板の樹脂封止方法及び樹脂封止装置 Download PDF

Info

Publication number
JP5172590B2
JP5172590B2 JP2008265235A JP2008265235A JP5172590B2 JP 5172590 B2 JP5172590 B2 JP 5172590B2 JP 2008265235 A JP2008265235 A JP 2008265235A JP 2008265235 A JP2008265235 A JP 2008265235A JP 5172590 B2 JP5172590 B2 JP 5172590B2
Authority
JP
Japan
Prior art keywords
wiring board
resin
protective film
recess
upper mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008265235A
Other languages
English (en)
Other versions
JP2010097991A5 (ja
JP2010097991A (ja
Inventor
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008265235A priority Critical patent/JP5172590B2/ja
Priority to US12/573,293 priority patent/US8062571B2/en
Publication of JP2010097991A publication Critical patent/JP2010097991A/ja
Publication of JP2010097991A5 publication Critical patent/JP2010097991A5/ja
Application granted granted Critical
Publication of JP5172590B2 publication Critical patent/JP5172590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/56—Coatings, e.g. enameled or galvanised; Releasing, lubricating or separating agents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14836—Preventing damage of inserts during injection, e.g. collapse of hollow inserts, breakage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、接続バンプを介して積層された配線基板の間に樹脂を封止する積層配線基板の樹脂封止方法及び樹脂封止装置に関する。
従来、樹脂封止型の各種の半導体装置がある。特許文献１には、基板上に搭載した半導体チップを片面樹脂モールドする装置において、上型あるいは下型の一方に基板をエア吸引して吸着支持する吸着手段を設け、上型あるいは下型の他方に樹脂の剥離を容易にするためのリリースフィルムを吸着支持する吸着支持手段を設けることが記載されている。
また、特許文献２には、半導体チップが搭載された第１配線基板の上にはんだボールを介して第２配線基板を積層して接続し、それを金型に設置し、金型の開口部から第１、第２配線基板の間にモールド樹脂を充填することが記載されている。
特開平８−１４２１０６号公報 ＷＯ ２００７／０６９６０６ Ａ１
後述する関連技術の欄で説明するように、接続バンプを介して積層された配線基板の間に、モールド型を使用するトランスファーモールド工法によって樹脂を充填する場合、樹脂の流入によって上側の配線基板が押し上げられることにより配線基板間の接続不良を引き起こすことがある。
本発明は以上の課題を鑑みて創作されたものであり、接続バンプを介して積層された配線基板の間に、不具合が発生することなく樹脂を信頼性よく充填できる積層配線基板の樹脂封止方法及び樹脂封止装置を提供することを目的とする。
上記課題を解決するため、本発明は積層配線基板の樹脂封止方法に係り、下型と、前記下型の上に配置されて、下面側に凹部が設けられ、前記凹部の底面周縁部に該凹部の開口部側に突出して部分的に底上げする突起部が設けられた上型と、前記上型の下面側に設けられ、吸引吸着によって前記凹部の凹面に沿って密着する保護フィルムとを含む樹脂封止装置と、接続バンプを介して複数の配線基板が積層された積層配線基板とを用意する工程と、前記下型と前記上型の凹部との間に前記積層配線基板を配置して挟んだ状態で、樹脂供給部から前記複数の配線基板の間を含むキャビティに溶融した樹脂を流入させて樹脂封止する工程とを有し、前記樹脂封止する工程で、前記凹部の底面と前記突起部とにより前記保護フィルムが最上の前記配線基板の上面に押圧され、前記保護フィルムが前記最上の配線基板の上面全体に接触することを特徴とする。
本発明の樹脂封止方法では、下型と上型の凹部との間に積層配線基板が挟まれて配置され、積層配線基板の間を含むキャビティに溶融した樹脂が充填される。上型の凹部の底面周縁部には、凹部の開口部側に突出して部分的に底上げする突起部が設けられている。そして、上型の下面側には凹部の凹面に沿って保護フィルムが吸引吸着されている。
吸引吸着される保護フィルムは凹部の底面周縁部で強く吸引される傾向があり、その部分で厚みが薄くなりやすい。このため、積層配線基板の最上の配線基板の周縁部上に隙間が生じることから、樹脂を流入させる際にその押し上げ力によって配線基板が上側に反るので、積層配線基板の間で接続不良が発生しやすい。
本発明では、吸引吸着される保護フィルムが薄くなりやすい上型の凹部の底面周縁部に突起部を設けて底上げしているので、上型の凹部の底面周縁部での保護フィルムの沈み込みを防止することができる。従って、積層配線基板の最上の配線基板は、その上面全体が保護フィルムに当接して下型及び上型によって保持されるので、流入される樹脂による押し上げ力に耐えることができる。
これにより、積層配線基板の間に樹脂を充填する際に、積層配線基板間の接続不良の発生が防止される。
本発明の好適な態様では、上型の凹部の底面周縁部に設けられる突起部の高さは、保護フィルムが上型の下面に吸引吸着される際に、上型の凹部の底面中央部と底面周縁部において、保護フィルムの下面が同一の高さになるように設定される。
また、積層配線基板の下側の配線基板の上に半導体チップが実装され、半導体チップと上側の前記配線基板との間に樹脂が充填されるようにしてもよい。
以上説明したように、本発明では、接続バンプを介して積層された配線基板の間に、不具合が発生することなく樹脂を信頼性よく充填することができる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
本発明の実施形態の積層配線基板の樹脂封止方法を説明する前に、本発明に関連する関連技術の問題点について説明する。図１及び図２は関連技術の積層配線基板の樹脂封止方法を示す断面図である。
関連技術の樹脂封止方法では、図１に示すように、まず、下型１２０及び上型１４０から構成されるモールド型１００を用意する。上型１４０の下面側には、樹脂が充填されるキャビティを構成するための凹部１４０ａが設けられている。さらに、上型１４０の下面には凹部１４０ａの凹面に沿って保護フィルム２００が設けられている。保護フィルム２００は、樹脂を流入する際に上型１４０への樹脂の付着を防止するために設けられる。
そして、下型１２０と上型１４０の凹部１４０ａとの間に、第１配線基板３２０の上にはんだバンプ３６０を介して第２配線基板３４０が積層された積層配線基板３００が配置される。積層配線基板３００では、第１配線基板３２０の上面側の接続パッドＰ１がはんだバンプ３６０を介して第２配線基板３４０の下面側の接続パッドＰ２に電気接続されている。
積層配線基板３００が下型１２０と上型１４０によって挟まれることにより、上型１４０（保護フィルム２００）と第２配線基板３４０と第１配線基板３２０とにより樹脂が流入されるキャビティＣが構成される。キャビティＣの横近傍の保護フィルム２００の下面と第１配線基板３２０と上面とには隙間が設けられており、そこがキャビティＣに繋がる樹脂供給部Ｂ（モールドゲート）となっている。
上型１４０には保護フィルム２００を吸引吸着するための多数の吸引口１４０ｘが設けられている。吸引口１４０ｘから真空ポンプでエアを吸引することにより、保護フィルム２００が上型１４０の凹部１４０ａの凹面に沿って吸着される。保護フィルム２００は弱い弾性を有するテフロン（登録商標）などから形成される。
このとき、上型１４０の凹部１４０ａの底面周縁部Ａは凹部１４０ａの底面と側面が交差する部分であるため、保護フィルム２００が吸引口１４０ｘ側に局所的に吸い込まれやすい。このため、上型１４０の凹部１４０ａの底面周縁部Ａに配置された保護フィルム２００はその部分だけ局所的に薄くなってしまう。従って、積層配線基板３００の上側の第２配線基板３４０の周縁部上では、保護フィルム２００が第２配線基板３４０に密着せずに、そこに隙間Ｈが生じた状態となる。
次いで、図２に示すように、溶融した樹脂を樹脂供給部ＢからキャビティＣ側に流入させて、キャビティＣ内に樹脂２２０を充填する。
このとき、図３の部分拡大図を加えて参照すると、積層配線基板３００の上側の第２配線基板３４０の周縁部上には隙間Ｈが生じているので、その部分はモールド型１００での保持力が緩くなっている。つまり、第２配線基板３４０の周縁部上には、第２配線基板３４０が上側に押し上げられるスペースが生じてしまう。
従って、特に積層配線基板３００が薄型基板からなる場合、溶融した樹脂２２０がキャビティＣに流入する際に、第２配線基板３４０は樹脂２２０の流入による上側に押し上げる力に耐えることができず、第２配線基板３４０の端部が上側に反ってしまう。
このため、第２配線基板３４０の樹脂流入部Ｂ側の端部では、はんだバンプ３６０の接合不良が発生しやすく、第１配線基板３２０と第２配線基板３４０との間で接続不良を引き起こすことがある。四角状の第２配線基板３４０の樹脂流入部Ｂ側の一辺の縁部について説明したが、他の辺の縁部においても同様な接続不良が発生するおそれがある。
以下に説明する本実施形態の積層配線基板の樹脂封止方法は、前述した不具合を解消することができる。
（実施の形態）
最初に、本実施形態で使用される積層配線基板について説明する。図４及び図５は本発明の実施形態の積層配線基板の樹脂封止方法で使用される積層配線基板を示す断面図である。
図４に示すように、本実施形態で使用される積層配線基板３０は、第１配線基板３２の上にはんだバンプ３６を介して第２配線基板３４が積層されて構成される。
第１配線基板３２では、厚み方向の中央部にガラスエポキシ樹脂などの絶縁性のコア基板４０が配置され、コア基板４０にはスルーホールＴＨが設けられている。コア基板４０の両面側にはスルーホールＴＨ内に充填された貫通電極４２を介して相互接続された第１配線層５０がそれぞれ形成されている。
あるいは、コア基板４０のスルーホールＴＨの内壁に設けられたスルーホールめっき層（貫通電極）を介して両面側の第１配線層５０が相互接続され、スルーホールＴＨの孔が樹脂で充填されていてもよい。
コア基板４０の両面側には第１配線層５０を被覆する層間絶縁層６０がそれぞれ形成されている。層間絶縁層６０は、エポキシ樹脂やポリイミド樹脂などの絶縁樹脂からなり、樹脂フィルムを貼着するなどして形成される。また、コア基板４０の両面側の層間絶縁層６０には第１配線層５０に到達するビアホールＶＨがそれぞれ設けられている。
コア基板４０の両面側の層間絶縁層６０の上には、ビアホールＶＨ（ビア導体）を介して第１配線層５０に接続される第２配線層５２がそれぞれ形成されている。コア基板４０の両面側において、第２配線層５２として各接続パッドＰ１，Ｐ２がそれぞれ示されている。
さらに、コア基板４０の両面側には、各接続パッドＰ１，Ｐ２上に開口部６２ａが設けられたソルダレジスト６２がそれぞれ形成されている。コア基板４０の両面側の各接続パッドＰ１，Ｐ２の表面には、下から順に、ニッケル層／金めっき層が形成されてコンタクト部（不図示）がそれぞれ設けられている。
また、第２配線基板３４では、コア基板４０にスルーホールＴＨが設けられており、コア基板４０の両面側にはスルーホールＴＨ内に充填された貫通電極４２を介して相互接続された配線層５０がそれぞれ設けられている。コア基板４０の両面側において、配線層５０として各接続パッドＰ１，Ｐ２がそれぞれ示されている。
コア基板４０の両面側には、各接続パッドＰ１，Ｐ２上に開口部６２ａが設けられたソルダレジスト６２がそれぞれ形成されている。コア基板４０の両面側の各接続パッドＰ１，Ｐ２の表面には、下から順に、ニッケル層／金めっき層が形成されてコンタクト部（不図示）がそれぞれ設けられている。
そして、第１配線基板３２の上面側の接続パッドＰ２と第２配線基板３４の下面側の接続パッドＰ１との間にはんだバンプ３６が配置され、はんだバンプ３６によって第１配線基板３２と第２配線基板３４とが相互接続されている。
第１配線基板３２の上にはんだボールを介して第２配線基板３４を配置し、リフロー加熱することにより、第１配線基板３２と第２配線基板３４とがはんだバンプ３６によって電気接続される。積層配線基板３０を接続する接続バンプ（接続端子）としてはんだバンプ３６を例示するが、金バンプなどの各種の導電性バンプを使用することができる。
第１配線基板３２と第２配線基板３４との間にははんだバンプ３６の高さに相当するギャップｄが設けられており、後述する本実施形態の樹脂封止装置によってそのギャップｄに樹脂が充填される。第１、第２配線基板３２，３４は薄型化されており、各厚みは例えば１００〜３００μｍである。また、はんだバンプ３６の高さ（第１、第２配線基板３２，３４間のギャップｄ）は例えば１５０μｍである。
なお、第１、第２配線基板３２，３４において、コア基板４０の両面側に形成される配線層の積層数は任意に設定することができる。また、コア基板４０をもたないコアレス配線基板を使用してもよい。
また、図４では２つの配線基板３２，３４が積層された例を示すが、配線基板の積層数は任意（２以上の整数）に設定することができる。そして、複数の配線基板の間の各ギャップに本実施形態の樹脂封止装置によって樹脂が一括して充填される。
図５には、半導体チップが内蔵された積層配線基板３０ａが示されている。上記した図４の第１配線基板３２の上面中央部の接続パッドＰ２に半導体チップ７０の接続バンプ７２がフリップチップ接続されている。さらに、半導体チップ７０と第１配線基板３２の間にアンダーフィル樹脂７４が充填されている。
そして、図４と同様に、第１配線基板３２の上面周縁側の接続パッドＰ２と第２配線基板３４の下面周縁側の接続パッドＰ１とがはんだバンプ３６を介して相互接続されている。はんだバンプ３６の高さは半導体チップ７０の厚みより高く設定され、半導体チップ７０が第２配線基板３４の下の収容部に配置される。そして、第１配線基板３２及び半導体チップ７０と第２配線基板３４との間のギャップｄ１，ｄ２に本実施形態の樹脂封止装置によって樹脂が充填される。
図５においても、配線基板の積層数は任意（２以上の整数）に設定することができ、任意の配線基板に半導体チップを実装することができる。半導体チップの他に、キャパシタなどの受動素子を実装してもよい。図５の他の要素は図４と同一であるので、同一符号を付してその説明を省略する。
次に、本実施形態の積層配線基板の樹脂封止方法について説明する。図６〜図８は本発明の実施形態の積層配線基板の樹脂封止方法を示す断面図である。
まず、本実施形態で使用される樹脂封止装置１について説明する。図６に示すように、本実施形態の樹脂封止装置１は、下型１２及び上型１４により基本構成されるモールド型１０を備える。モールド型１０はトランスファーモールド工法で使用される金型である。
下型１２の一端側には、開口部１２ａが設けられており、その中には上下移動するプランジャ（加圧棒）１６が挿入されている。また、下型１２のワークが配置される部分は、支持台１３の上に取り外し可能なステージ部材１５が配置されて構成される。厚みの異なるステージ部材１５に変更することにより、ワークの厚みに対応して下型１２と上型１４との間のギャップを調整することができる。
上型１４の下面側の中央主要部には、樹脂が流入されるキャビティＣを構成するための凹部１４ａが設けられている。さらに、上型１４の凹部１４ａの近傍には凹状のポット１４ｂが設けられている。
また、上型１４の下面側には、凹部１４ａ及びポット１４ｂの凹面に沿って保護フィルム２０が設けられている。ポット１４ｂ内には樹脂タブレット２２が挿入されている。樹脂タブレット２２の材料としては、エポキシ樹脂などの熱硬化性樹脂が使用される。
そして、ワークとして前述した積層配線基板３０が下型１２と上型１４の凹部１４ａ（保護フィルム２０）との間に挟まれて配置される。図６では図４の積層配線基板３０が簡略化されて描かれている。上型１４の凹部１４ａは積層配線基板３０の上側の第２配線基板３４の大きさに概ね対応しており、上型１４の凹部１４ａ内に第２配線基板３４が収容される。
上型１４の凹部１４ａ（保護フィルム２０）と積層配線基板３０とによって樹脂が充填されるキャビティＣが構成される。保護フィルム２０はキャビティＣに樹脂を充填する際に上型１４への樹脂付着を防止するために設けられる。保護フィルム２０としては、弱い弾性を有するテフロン（登録商標）などが使用される。
上型１４の凹部１４ａとポット１４ｂの間において、下型１２の上面と保護フィルム２０の下面とには隙間が設けられており、そこがキャビティＣに繋がる樹脂供給部Ｂ（モールドゲート）となっている。ポッド１４ｂ内で溶融され樹脂が樹脂供給部Ｂを通ってキャビティＣに流入する。
上型１４には多数の吸引口１４ｘが設けられており、吸引口１４ｘから真空ポンプでエアを吸引することにより、保護フィルム２０が上型１４の凹部１４ａ及びポット１４ｂの凹面に沿って吸着される。
上型１４の凹部１４ａの底面周縁部Ａには、凹部１４ａの開口部側（図６では下側）に突き出るリング状の突起部５が部分的に設けられている。つまり、上型１４の凹部１４ａの底面において、周縁部の面を中央部の面より凹部１４ａの開口部側に突出させて底上げしている。
図６の部分平面図を加えて参照すると、上型１４の凹部１４ａの底面において、その周縁部にリング状に突出部５（斜線部）が繋がって形成されている。
図６では、説明を容易にするため、上型１４の吸引口１４ｘからエアを吸引する前の状態を仮想的に示しており、保護フィルム２０は上型１４の突起部５を備えた凹部１４ａの面に沿ってその厚みが変化することなく配置される。つまり、保護フィルム２０が吸引吸着される前は、凹部１４ａの周縁部に配置された保護フィルム２０の面は、凹部１４ａの中央部に配置された保護フィルム２０面より突出部５の高さ分だけ突出して配置される。
前述した関連技術（図３）において、上型１４０の凹部１４０ａに保護フィルム２００を吸着させる際に、上型１４０の凹部１４０ａの底面周縁部の保護フィルム２００が中央部の保護フィルム２００より薄くなることを説明した。
本実施形態では、それを鑑み、突出部５の高さ（底上げ量）は、凹部１４ａの底面中央部の保護フィルムの厚みと底面周縁部の保護フィルムとの差分に相当するように設定される。これにより、上型１４の凹部１４ａの底面周縁部Ａに配置された保護フィルム２０が吸引される際の膜減り分を突起部５によって補充することができる。
次いで、図７に示すように、積層配線基板３０を下型１２と上型１４とで挟んだ状態で上型１４の吸引口１４ｘから真空ポンプによってエアを吸引する。本実施形態では、上型１４の凹部１４ａの底面周縁部Ａに保護フィルム２０が薄くなる分に対応する高さの突起部５を設けて底上げしている。
このため、上型１４の凹部１４ａの底面周縁部Ａの保護フィルム２０が薄くなるとしても、凹部１４ａの周縁部及び中央部において保護フィルム２０の面は全体にわたって略同一の高さとなり、第２配線基板３４の上面全体に保護フィルム２０が当接するようになる。
例えば、上側の第２配線基板３４の面積が６４×６４ｍｍの場合、上型１４の凹部１４ａの周縁部に設ける突起部５の幅（図６の部分平面図のＷ）は５ｍｍ程度に設定される。また、突起部５の高さ（底上げ量）は、上型１４の凹部１４ａの底面内で保護フィルム２０の下面全体が同一の高さになるように、その材料や厚みによって調整される。例えば、保護フィルム２０として、厚みが５０〜１００μｍのテフロン（登録商標）シートを使用する場合は、突起部５の高さ（底上げ量）は５〜１０μｍの間で調整される。
このようにして、積層配線基板３０を下型１２と上型１４とで挟むことにより、積層配線基板３０の間の領域と第２配線基板３４の側方領域に樹脂が流入するキャビティＣが構成される。
この状態で、プランジャ１６を上側に移動させて樹脂タブレット２２を加圧すると共に、加熱手段を有する上型１４によって樹脂タブレット２２を１７０〜１８０℃の温度で加熱して溶融させる。樹脂タブレット２２をプランジャ１６で加圧しながら溶融させることにより、樹脂内のボイドを無くすことができる。
ポット１４ｂで溶融された樹脂２４は樹脂供給部Ｂを通ってキャビティＣ側に流入していく。モールド型１０の樹脂供給部Ｂと反対側から真空ポンプによってキャビティＣ内が減圧されており、これにより溶融した樹脂２４がスムーズにキャビティＣ側に流入していく。
このようにして、図８に示すように、キャビティＣの全体に樹脂２４が充填されて樹脂封止される。さらに、キャビティＣ内の樹脂２４がゲル化するまで下型１２と上型１４を保持した状態とする。その後に、積層配線基板３０から上型１４及び下型１２を取り外し、樹脂供給部Ｂに形成されたゲート樹脂部を折り取ることにより充填された樹脂２４から分離する。
図９の部分拡大図を加えて参照すると、本実施形態では、上型１４の凹部１４ａの底面周縁部Ａに突起部５を設けて底上げすることにより、保護フィルム２０を上型１４の凹部１４ａに吸引吸着させる際に、保護フィルム２０の膜減り分を補充することができる。
これにより、第２配線基板３４の上面全体に保護フィルム２０が当接して下型１２及び上型１４によって第２配線基板３４の全体を保持することができる。従って、前述した関連技術と違って、第２配線基板３４の周縁部上に隙間が生じなくなるので、流入する樹脂によって第２配線基板を上側に押し上げる力がかかるとしても、第２配線基板３４はそれに耐えることができ、反りが発生するおそれがなくなる。
これにより、第１配線基板３２及び第２配線基板３４とはんだバンプ３６との接合が破壊されることが防止される。従って、特に積層配線基板３０の第１、第２配線基板３２，３４の厚みが１００〜３００μｍ程度に薄型化されて剛性が弱い場合であっても、第１、第２配線基板３２，３４の間に樹脂２４を充填する際に、それらの間に接続不良が発生することが防止され、製造歩留りを向上させることができる。
なお、前述した図６の部分平面図の例では、上型１４の凹部１４ａの底面周縁部Ａにリング状に突起部５を繋げて設けているが、上型１４の凹部１４ａの底面周縁部Ａのうち積層配線基板３０のはんだバンプ３６に対応する部分などに分割して突起部５を設けてもよい。
図１０には、前述した図４の積層配線基板３０の第１、第２配線基板３２，３４の間に樹脂２４が充填された様子が示されている。図１０の積層配線基板３０では、第２配線基板３４の上面側の接続パッドＰ２に半導体チップがフリップチップ接続され、第１配線基板３２の下面側の接続パッドＰ１に接続端子が設けられて半導体装置が構成される。
また、図１１には、前述した図５の半導体チップ７０が内蔵された積層配線基板３０ａの間に樹脂２４が充填されて構成される半導体装置３１が示されている。
図１１の半導体装置３１では、第１配線基板３２の上に実装された半導体チップ７０が第２配線基板３４の下の収容部に配置され、第１、第２配線基板３２，３４の間に充填された樹脂２４内に埋設されている。そして、第１配線基板３２の下面側の接続パッドＰ１に接続端子が設けられる。第２配線基板３４の上面側の接続パッドＰ２に半導体チップをさらに実装してもよい。
以上のように、本実施形態の樹脂封止方法では、積層された配線基板の間に信頼性よく樹脂封止できるので、電気接続の十分な信頼性を有する積層配線基板及び半導体装置が製造される。
図１は本発明に関連する関連技術の積層配線基板の樹脂封止方法を示す断面図（その１）である。 図２は本発明に関連する関連技術の積層配線基板の樹脂封止方法を示す断面図（その２）である。 図３は本発明に関連する関連技術の積層配線基板の樹脂封止方法の問題点を説明する断面図である。 図４は本発明の実施形態の積層配線基板の樹脂封止方法で使用される積層配線基板を示す断面図（その１）である。 図５は本発明の実施形態の積層配線基板の樹脂封止方法で使用される積層配線基板を示す断面図（その２）である。 図６は本発明の実施形態の積層配線基板の樹脂封止方法を示す断面図（その１）である。 図７は本発明の実施形態の積層配線基板の樹脂封止方法を示す断面図（その２）である。 図８は本発明の実施形態の積層配線基板の樹脂封止方法を示す断面図（その３）である。 図９は本発明の実施形態の積層配線基板の樹脂封止方法を示す断面図（その４）である。 図１０は本発明の実施形態に係る積層配線基板の間に樹脂を充填した様子を示す断面図である。 図１１は本発明の実施形態に係る半導体チップが内蔵された積層配線基板の間に樹脂を充填した様子を示す断面図である。
符号の説明
１…樹脂封止装置、５…突起部、１０…モールド型、１２…下型、１２ａ，６２ａ…開口部、１３…支持台、１４…上型、１４ａ…凹部、１４ｘ…吸引口、１５…ステージ部材、１６…プランジャ、２０…保護フィルム、２２…樹脂タブレット、２４…樹脂、３０，３０ａ…積層配線基板、３１…半導体装置、３２…第１配線基板、３４…第２配線基板、３６…はんだバンプ、４０…コア基板、４２…貫通電極、５０，５２…配線層、６０…層間絶縁層、６２…ソルダレジスト、Ａ…底面周縁部、Ｂ…樹脂供給部、Ｃ…キャビティ、ＴＨ…スルーホール、ＶＨ…ビアホール、ｄ，ｄ１，ｄ２…ギャップ、Ｐ１，Ｐ２…接続パッド。

Claims (9)

  1. 下型と、
    前記下型の上に配置されて、下面側に凹部が設けられ、前記凹部の底面周縁部に該凹部の開口部側に突出して部分的に底上げする突起部が設けられた上型と、
    前記上型の下面側に設けられ、吸引吸着によって前記凹部の凹面に沿って密着する保護フィルムとを
    含む樹脂封止装置と、
    接続バンプを介して複数の配線基板が積層された積層配線基板とを用意する工程と、
    前記下型と前記上型の凹部との間に前記積層配線基板を配置して挟んだ状態で、樹脂供給部から前記複数の配線基板の間を含むキャビティに溶融した樹脂を流入させて樹脂封止する工程とを有し、
    前記樹脂封止する工程で、前記凹部の底面と前記突起部とにより前記保護フィルムが最上の前記配線基板の上面に押圧され、前記保護フィルムが前記最上の配線基板の上面全体に接触することを特徴とする積層配線基板の樹脂封止方法。
  2. 前記突起部の高さは、前記保護フィルムが前記上型の下面に吸引吸着される際に、前記上型の前記凹部の底面中央部と底面周縁部において、前記保護フィルムの下面が同一の高さになるように設定されることを特徴とする請求項１に記載の積層配線基板の樹脂封止方法。
  3. 前記上型の凹部の底面周縁部に設けられた突起部は、リング状に繋がって形成されていることを特徴とする請求項１に記載の積層配線基板の樹脂封止方法。
  4. 前記保護フィルムはテフロン（登録商標）からなることを特徴とする請求項１乃至３のいずれか一項に記載の積層配線基板の樹脂封止方法。
  5. 前記積層配線基板の下側の配線基板の上に半導体チップが実装され、前記半導体チップと上側の前記配線基板との間に前記樹脂が充填されることを特徴とする請求項１乃至３のいずれか１項に記載の積層配線基板の樹脂封止方法。
  6. 下型と、
    前記下型の上に配置されて、下面側に凹部が設けられ、前記凹部の底面周縁部に該凹部の開口部側に突出して部分的に底上げする突起部が設けられた上型と、
    前記上型の下面側に設けられ、吸引吸着によって前記凹部の凹面に沿って密着する保護フィルムとを有し、
    接続バンプを介して複数の配線基板が積層された積層配線基板を、前記下型と前記上型の凹部との間に配置して挟んだ状態で、樹脂供給部から前記複数の配線基板の間を含むキャビティに溶融した樹脂を流入させて樹脂封止することを含み、
    前記樹脂封止する際に、前記凹部の底面と前記突起部とにより前記保護フィルムが最上の前記配線基板の上面に押圧され、前記保護フィルムが前記最上の配線基板の上面全体に接触することを特徴とする樹脂封止装置。
  7. 前記突起部の高さは、前記保護フィルムが前記上型の下面に吸引吸着される際に、前記上型の前記凹部の底面中央部と底面周縁部において、前記保護フィルムの下面が同一の高さになるように設定されることを特徴とする請求項６に記載の樹脂封止装置。
  8. 前記上型の凹部の底面周縁部に設けられた突起部は、リング状に繋がって形成されていることを特徴とする請求項６又は７に記載の樹脂封止装置。
  9. 前記保護フィルムはテフロン（登録商標）からなることを特徴とする請求項６又は７に記載の樹脂封止装置。
JP2008265235A 2008-10-14 2008-10-14 積層配線基板の樹脂封止方法及び樹脂封止装置 Active JP5172590B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008265235A JP5172590B2 (ja) 2008-10-14 2008-10-14 積層配線基板の樹脂封止方法及び樹脂封止装置
US12/573,293 US8062571B2 (en) 2008-10-14 2009-10-05 Resin sealing method in stacked wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008265235A JP5172590B2 (ja) 2008-10-14 2008-10-14 積層配線基板の樹脂封止方法及び樹脂封止装置

Publications (3)

Publication Number Publication Date
JP2010097991A JP2010097991A (ja) 2010-04-30
JP2010097991A5 JP2010097991A5 (ja) 2011-09-15
JP5172590B2 true JP5172590B2 (ja) 2013-03-27

Family

ID=42098142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008265235A Active JP5172590B2 (ja) 2008-10-14 2008-10-14 積層配線基板の樹脂封止方法及び樹脂封止装置

Country Status (2)

Country Link
US (1) US8062571B2 (ja)
JP (1) JP5172590B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
JP5708688B2 (ja) * 2012-08-27 2015-04-30 株式会社デンソー センサパッケージの製造方法
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5292927A (en) * 1992-02-26 1994-03-08 The United States Of America As Represented By The Secretary Of The Navy Fluorinated resins with low dielectric constant
US5674343A (en) * 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
JP3214788B2 (ja) 1994-11-21 2001-10-02 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
DE69501632T2 (de) * 1994-11-21 1998-07-23 Apic Yamada Corp Harzformmaschine mit Trennfolie
US5708300A (en) * 1995-09-05 1998-01-13 Woosley; Alan H. Semiconductor device having contoured package body profile
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JP2971834B2 (ja) * 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6770236B2 (en) * 2000-08-22 2004-08-03 Apic Yamada Corp. Method of resin molding
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
US20040245674A1 (en) * 2003-04-11 2004-12-09 Yew Chee Kiang Method for packaging small size memory cards
US7147447B1 (en) * 2005-07-27 2006-12-12 Texas Instruments Incorporated Plastic semiconductor package having improved control of dimensions
TW200738076A (en) * 2005-11-03 2007-10-01 Endicott Interconnect Tech Inc Dielectric composition for use in circuitized substrates and circuitized substrate including same
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP2008066696A (ja) * 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
JP2010097991A (ja) 2010-04-30
US20100090369A1 (en) 2010-04-15
US8062571B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
JP4504798B2 (ja) 多段構成半導体モジュール
JP4208631B2 (ja) 半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20110057327A1 (en) Semiconductor device and method of manufacturing the same
JP2008166373A (ja) 半導体装置およびその製造方法
TW201528460A (zh) 半導體封裝結構以及其製造方法
JP2012069903A (ja) 半導体装置及びその製造方法
TW201336039A (zh) 製造半導體裝置之方法
JP2010186847A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2009099697A (ja) 半導体装置及びその製造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
TW201620087A (zh) 封裝結構及其製法
JP2012212786A (ja) 半導体装置の製造方法
JP2014007228A (ja) 半導体装置及びその製造方法
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2012209449A (ja) 半導体装置の製造方法
TW201507098A (zh) 半導體裝置及其製造方法
JP2012146853A (ja) 半導体装置の製造方法
US10804190B2 (en) Multi-chip module and method for manufacturing same
JP5172590B2 (ja) 積層配線基板の樹脂封止方法及び樹脂封止装置
TW201417661A (zh) 具有電子元件之基板結構與製造具有電子元件之基板結構之方法
JP2009135391A (ja) 電子装置およびその製造方法
KR101374146B1 (ko) 반도체 패키지 제조 방법
JP2012015554A (ja) 半導体装置の製造方法、および積層型半導体装置の製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Ref document number: 5172590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150