JP2003318545A - 多層型プリント配線基板及び多層型プリント配線基板の製造方法 - Google Patents

多層型プリント配線基板及び多層型プリント配線基板の製造方法

Info

Publication number
JP2003318545A
JP2003318545A JP2002119657A JP2002119657A JP2003318545A JP 2003318545 A JP2003318545 A JP 2003318545A JP 2002119657 A JP2002119657 A JP 2002119657A JP 2002119657 A JP2002119657 A JP 2002119657A JP 2003318545 A JP2003318545 A JP 2003318545A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
multilayer printed
conductor pattern
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002119657A
Other languages
English (en)
Inventor
Kentaro Fujii
賢太郎 藤井
Yoshio Watanabe
喜夫 渡邉
Toru Takebe
徹 竹部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002119657A priority Critical patent/JP2003318545A/ja
Priority to TW092107995A priority patent/TWI228026B/zh
Priority to US10/410,434 priority patent/US8217276B2/en
Priority to CN03123217.5A priority patent/CN1230054C/zh
Publication of JP2003318545A publication Critical patent/JP2003318545A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 層間接続を低抵抗で且つ確実に行う。 【解決手段】 一方の面に導体パターン１１，１５，１
８が設けられ、他方の面側から導体パターン１１，１
５，１８を外部に臨ませる非貫通の接続孔１３，１７，
１９が設けられた第１の基板２，３，４と、第１の基板
２，３，４と対向する一方の面に導体パターン１１，１
６，２１が設けられると共にこの導体パターン１１，１
６，２１上に導電性のバンプ１２，１６，２５が一体的
に形成された第２の基板２，３，５と、基板間に形成さ
れた絶縁層６，７，８とを備え、第１の基板２，３，４
と第２の基板２，３，５とは、第２の基板２，３，５の
バンプ１２，１６，２５を第１の基板２，３，４の接続
孔１３，１７，１９に嵌合させ、バンプ１２，１６，２
５と接続孔１３，１７，１９より外部に臨まされた導体
パターン１１，１５，１８との間に導電性接合材１４を
介在させて一体化されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の導電層をバ
ンプによって電気的に接続した多層型プリント配線基板
及び多層型プリント配線基板の製造方法に関する。
【０００２】
【従来の技術】多層型プリント配線基板の製造方法に
は、先ず、内層基板に導体パターンを形成し、次いで、
導体パターンが形成された内層基板上に絶縁層を形成
し、次いで、この絶縁層上に更に導体パターンを形成
し、これを繰り返すことで、導電層を複数形成する、所
謂ビルドアップ法がある。しかしながら、このビルドア
ップ法は、製造途中で何れかの層に不良が発生すると、
全てが不良となってしまい、生産性が悪い。また、ビル
ドアップ法は、基板を積層するために熱加圧が繰り返さ
れるために、絶縁層等にクラック等が発生してしまい不
良が発生しやすい。そこで、導体パターンが形成された
基板を別々に複数製造し、各基板を、絶縁層を介して積
層し、これを一体化して多層型プリント配線基板を製造
する方法がある。この方法では、各基板の層間接続位置
に導体パターンに一体的な金属バンプを形成し、この金
属バンプの先端部に導電性ペーストを被着し、基板の一
体化と同時に、他の基板の導体パターンの層間接続位置
に、導電性ペーストが被着された金属バンプを圧接する
ことにより導電層の層間接続を行うようにしている。
【０００３】
【発明が解決しようとする課題】この導電性ペースト
は、例えば粒径が１０μｍ程度の銅粒子にバインダーと
なるエポキシ樹脂、硬化剤等が含有されてなるものであ
る。バンプが圧接された層間接続部では、銅粒子がバン
プの端面と導体パターンに点接触することにより導通が
図られている。このため、層間接続部では、抵抗値が不
安定となったり、また、高くなってしまう。
【０００４】また、層間の電気的接続を図る別の手段と
しては、錫鉛半田を一方の基板の接続部に被着する方法
がある。しかしながら、また、錫鉛半田は、融点が低い
ことから、電子部品を実装するためリフロー処理を行う
際、再溶融し膨張してしまい、断線が発生するおそれが
ある。
【０００５】本発明は、以上のような問題点に鑑みてな
されたものであり、その目的は、層間接続を低抵抗で且
つ確実に行うことができる多層型プリント配線基板及び
この多層型プリント配線基板の製造方法を提供すること
にある。
【０００６】また、本発明の目的は、接合時に、層間接
続部に用いる導電性接合材の流出を防いでマイグレーシ
ョンの発生を防止する多層型プリント配線基板及びこの
多層型プリント配線基板の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明に係る多層型プリ
ント配線基板は、上述した課題を解決すべく、一方の面
に導体パターンが設けられ、他方の面側から導体パター
ンを外部に臨ませる非貫通の接続孔が設けられた第１の
基板と、第１の基板の他方の面と対向する一方の面に導
体パターンが設けられると共にこの導体パターン上に導
電性のバンプが一体的に形成された第２の基板と、第１
の基板と第２の基板との間に形成された絶縁層とを備
え、第１の基板と第２の基板とは、第２の基板のバンプ
を第１の基板の接続孔に嵌合させ、バンプと接続孔より
外部に臨まされた導体パターンとの間に導電性接合材を
介在させて一体化されている。
【０００８】また、このプリント配線基板の製造方法
は、一方の面に導体パターンを形成すると共に他方の面
から導体パターンを外部に臨ませる非貫通の接続孔を形
成するステップと、第１の基板の他方の面と対向する一
方の面に導体パターンを形成すると共に、この導体パタ
ーン上に導電性のバンプを一体的に形成するステップ
と、バンプ及び／又は接続孔の底面に導電性接合材を被
着するステップと、絶縁層を介在させて第２の基板のバ
ンプを第１の基板の接続孔に嵌合させ第１の基板と第２
の基板とを一体化するステップとを有する。
【０００９】
【発明の実施の形態】以下、本発明が適用された多層型
プリント配線基板について図面を参照して説明する。
【００１０】図１に示すように、本発明が適用された多
層型プリント配線基板１は、内層基板２，３と、外層基
板４，５とを有する。各基板２，３，４，５は、絶縁層
６，７，８を介して積層され一体化されている。絶縁層
６，７，８は、隣接する基板２，３，４，５を接着する
ためのものである。ここで、絶縁層６，７，８を構成す
る接着剤には、内層基板２，３や外層基板４，５に用い
る樹脂と塑性が同じ若しくは近いものをもちいることが
好ましい。例えば、基板２，３，４，５にガラス繊維に
熱硬化型のエポキシ樹脂を含浸させたものを用いると
き、絶縁層６，７，８には、熱硬化型接着剤であるエポ
キシ系接着剤が用いられる。また、基板２，３，４，５
に熱可塑性樹脂を用いるとき、絶縁層６，７，８には、
熱可塑性接着剤が用いられる。勿論、基板２，３，４，
５に熱硬化型樹脂、熱可塑性樹脂の何れかを用い、絶縁
層６，７，８に何れか他方を用いるようにしてもよい。
【００１１】内層基板２，３と外層基板４，５は、例え
ばガラス繊維にエポキシ樹脂を含浸させて形成された絶
縁基板である。内層基板２には、一方の面に、銅箔をパ
ターニングして形成された内層の導体パターン１１が設
けられている。この導体パターン１１には、外層基板２
の導電層との層間接続を図るための複数の金属製のバン
プ１２が一体的に設けられている。また、内層基板２の
他方の面には、導電パターンは設けられておらず、内層
基板３と接着するための絶縁層７が設けられている。勿
論、内層基板２の他方の面にも導体パターンを設けるよ
うにしてもよい。また、内層基板２には、内層基板３に
設けられたバンプ１６が嵌合される接続孔１３が設けら
れている。この接続孔１３は、非貫通であり、その底面
に導体パターン１１の一部が外部に臨まされ、この底面
が内層基板３に設けられたバンプ１６が圧接されるラン
ド１１ａとなる。内層基板３に設けられたバンプ１６と
ランド１１ａとは、詳細は後述する導電性接合材１４を
介して接続されている。
【００１２】内層基板３には、一方の面に、銅箔をパタ
ーニングして形成された内層の導体パターン１５が設け
られている。この導体パターン１５には、内層基板２の
導体パターン１１との層間接続を図るための複数の金属
製のバンプ１６が一体的に設けられている。また、内層
基板３の他方の面には、導電パターンは設けられておら
ず、内層基板３と接着するための絶縁層８が設けられて
いる。勿論、内層基板３の他方の面にも導体パターンを
設けるようにしてもよい。また、内層基板３には、外層
基板５に設けられたバンプ２５が嵌合される接続孔１７
が設けられている。この接続孔１７は、非貫通であり、
その底面に導体パターン１５の一部が外部に臨まされ、
その底面が外層基板５に設けられたバンプ２５が圧接さ
れるランド１５ａとなる。外層基板５に設けられたバン
プ２５とランド１５ａとは、詳細は後述する導電性接合
材１４を介して接続されている。
【００１３】外層基板４には、一方の面に、銅箔をパタ
ーニングして形成された外層を構成する導体パターン１
８が設けられている。外層基板４の他方の面には、導電
パターンは設けられておらず、内層基板２と接着するた
めの絶縁層６が設けられている。勿論、外層基板４の他
方の面にも導体パターンを設けるようにしてもよい。ま
た、外層基板４には、内層基板２に設けられたバンプ１
２が嵌合される接続孔１９が設けられている。この接続
孔１９は、非貫通であり、その底面に導体パターン１８
の一部が外部に臨まされ、内層基板２に設けられたバン
プ１２が圧接されるランド１８ａとなる。内層基板２に
設けられたバンプ１２とランド１８ａとは、詳細は後述
する導電性接合材１４を介して接続されている。
【００１４】外層基板５には、一方の面に、銅箔をパタ
ーニングして形成された外層を構成する導体パターン２
１が設けられている。外層基板５の他方の面にも、導電
パターン２２が設けられている。導体パターン２１と導
体パターン２２とは、外層基板５に設けられた貫通孔２
３によって層間接続されている。具体的に、導体パター
ン２１と導体パターン２２とは、貫通孔２３に導電性ペ
ースト２４を充填することによって層間接続されてい
る。なお、この層間接続は、貫通孔２３の内周面に銅め
っき等で導電層を設け、内部を永久穴埋めすることによ
って行うようにしてもよく、また、貫通孔２３の全てを
銅めっき等で充填するようにしてもよい。また、導体パ
ターン２２には、内層基板３の導体パターン１５との層
間接続を図るための複数の金属製のバンプ２５が一体的
に設けられている。バンプ２５と内層基板３の導体パタ
ーン１５のランド１５ａとは、詳細は後述する導電性接
合材１４を介して接続されている。
【００１５】以上のような多層型プリント配線基板１で
は、層間接続を導体パターン１１，１５，１８，２２に
一体的に設けられた導電性のバンプ１２，１６，２５
を、基板２，３，４に設けられた接続孔１３，１７，１
９に嵌合圧接させることによって行っている。この多層
型プリント配線基板１は、各基板２，３，４，５を、バ
ンプ１２，１６，２５を接続孔１３，１７，１９に嵌合
させ位置決めした状態で積層し、一括して熱加圧するこ
とにより一体化される。したがって、多層型プリント配
線基板１は、各基板２，３，４，５が互いに位置ずれを
起こすこと無く積層される。また、多層型プリント配線
基板１は、接続孔１３，１７，１９内で導電性接合材１
４を介してバンプ１２，１６，２５とランド１１ａ，１
５ａ，１８ａとが接続されることから、導電性接合材１
４が広がることが防止され、更に、熱加圧も一度で済む
ことから、導電性接合材１４が広がって生じるマイグレ
ーション等が発生することを防止することができる。ま
た、バンプ１２，１６，２５とランド１１ａ，１５ａ，
１８ａとの接続は、導電性接合材１４を介して行われる
ことから、確実に層間接続される。更に、基板２，３，
４，５の接着は、絶縁層６，７，８を兼ねるエポキシ系
接着剤を用いることから、全体を薄くすることができ
る。
【００１６】次に、以上のような多層型プリント配線基
板１の製造方法について図面を参照して説明する。先
ず、バンプ１２と接続孔１３が形成される内層基板２の
製造方法について図面を参照して説明する。先ず、内層
基板２は、図２に示すように、両面に銅箔が貼り合わさ
れ、導電層３１，３２が設けられている。ここで、内層
基板２の一方の面側の導電層３１は、導体パターン１１
となるものであり、導電層３２は、後の工程で除去され
る。
【００１７】次に、図３に示すように、内層基板２は、
導体パターン１１と内層基板３の導体パターン１５との
層間接続位置に、接続孔１３がレーザ３３で形成され
る。この接続孔１３は、レーザ３３によって内層基板２
の一方の面側の導電層３１が臨むように形成される。接
続孔１３は、具体的に、形成する径に合わせて感光性絶
縁材料を用いて紫外光で露光したり、ＣＯ２レーザ、エ
キシマレーザ、Ｎｄ：ＹＡＧレーザ、プラズマ等を用い
て形成される。この後、内層基板２に対しては、デスミ
ア処理が施され、接続孔１３内にある樹脂残滓等が化学
的に除去される。
【００１８】次いで、図４に示すように、内層基板２の
導電層３１上には、バンプ１２を形成するため、感光性
めっきレジスト３３が設けられる。そして、感光性めっ
きレジスト３３は、露光フィルムを用いて露光された後
現像される。これにより、感光性めっきレジスト３３に
は、バンプ１２が形成される領域に、導電層３１を外部
に臨ませる開口部３４が形成される。次いで、無電解め
っきや電解めっき等により開口部３４内には、銅が析出
され、導電層３１と一体的にバンプ１２が形成される。
この後、図５に示すように、不要となった感光性めっき
レジスト３３は、内層基板３より剥離される。
【００１９】次いで、図６に示すように、バンプ１２が
形成された導電層３１には、導電層３１をパターニング
して導体パターン１１を形成するために、レジスト３５
が電着される。このレジスト３５は、導体パターン１１
を形成するためのフォトフィルムを用いて露光され、次
いで現像される。これによって、図７に示すように、導
体パターン１１の形成されない領域のレジスト３５が除
去される。次いで、図８に示すように、選択的に導電層
３１は、エッチングされる。すなわち、導電層３１は、
レジスト３５が除去された領域のみエッチングされる。
また、導電層３１からは、残留したレジスト３５が除去
される。更に、内層基板２の他方の面側の導電層３２も
エッチングにより除去される。これによって、内層基板
３には、導体パターン１１と一体的にバンプ１２が形成
される。
【００２０】なお、内層基板３も内層基板２と同様にバ
ンプ１６及び接続孔１７を形成するものであり、したが
って、その製造工程は、上記内層基板２と同様であり、
このため、詳細は省略する。また、外層基板４も、バン
プを形成しない他は内層基板２の場合と同様に製造する
ことができるためその製造工程の詳細は省略する。更
に、外層基板５は、図２に示すような銅張積層板にドリ
ル等で貫通孔２３を形成し、この貫通孔２３に導電性ペ
ースト２４を充填した後、図４乃至図７に示す方法によ
って導体パターン２１，２２やバンプ２５が形成され
る。
【００２１】以上のように導電層がパターニングされた
基板２，３，４，５は、図９に示すように積層される。
このとき、内層基板２の他方の面、内層基板３の他方の
面及び外層基板４の他方の面には、絶縁層ともなる熱可
塑性接着剤であるエポキシ系接着剤が被着される。そし
て、基板２，３，４，５は、内層基板２のバンプ１２を
外層基板４の接続孔１９に嵌合させ、内層基板３のバン
プ１６を内層基板２の接続孔１３に嵌合させ、外層基板
５のバンプ２５を内層基板３の接続孔１７に嵌合させる
ことによって、互いに位置決めがなされた状態で積層さ
れる。
【００２２】また、基板２，３，４，５を積層すると
き、図９に示すように、バンプ１２，１６，２５の先端
部には、導電性接合材１４が被着される。
【００２３】ここで、この導電性接合材１４としては、
例えば導電性のコロイド粒子を分散剤で均一に分散され
たものが用いられる。導電性のコロイド粒子は、数ｎｍ
〜数１００ｎｍ程度の導電性の粒子であり、例えばヘリ
ウムやアルゴン等の不活性ガス中で金属を蒸発させ、ガ
ス分子に金属原子を衝突させ急速に冷却し凝縮させるこ
とにより製造される。このようなコロイド粒子は、通
常、ナノ粒子であるため活性が高く、融点が低くなる。
例えば、銀は、融点が９６０．８℃であるが、コロイド
粒子であると、融点より低い温度、具体的に１００℃程
度で焼結する。したがって、導電性接合材１４によれ
ば、バンプ１２，１６，２５とランド１１ａ，１５ａ，
１８ａとの接合温度を下げることができる。
【００２４】このコロイド粒子としては、例えば酸化し
にくい銀が用いられる。銀のコロイド粒子は、分散剤に
より分散するように１０ｎｍ〜５０ｎｍのものが用いら
れる。これは、銀コロイド粒子を５０ｎｍより大きくす
ると、銀コロイド粒子が分散剤により分散しにくくなる
ためである。また、このコロイド粒子は、粒径が小さい
程良いが、ここでは、製造技術上１０ｎｍとされる。
【００２５】導電性接合材１４は、以上のようなコロイ
ド粒子に、分散剤となる樹脂が混合されている。この分
散剤としては、例えばアクリル系樹脂が用いられてい
る。この分散剤は、コロイド粒子を分散させるのに必要
な量として、乾燥後の重量で、コロイド粒子９４重量％
に対して６重量％程度混入される。すなわち、この導電
性接合材１４は、従来の導電性ペーストより樹脂含有量
が少なく、これによって、バンプ１２，１６，２５とラ
ンド１１ａ，１５ａ，１８ａとの接合部の抵抗値を下げ
ることができる。なお、この分散剤として用いる樹脂
は、分子量が１万程度である。
【００２６】なお、導電性接合材１４は、コロイド粒子
のみでバンプ１２，１６，２５とランド１１ａ，１５
ａ，１８ａとを接合するようにしてもよい。
【００２７】更に、導電性接合材１４には、コロイド粒
子より大きい粒子が混入される。この粒子は、バンプ１
２，１６，２５とランド１１ａ，１５ａ，１８ａとの密
着性を向上させるための錫銀合金である。なお、錫銀合
金の組成比は、銀が３．５で錫が９６．５である。この
ように、導電性接合材１４は、バンプ１２，１６，２５
の先端部に被着されることで、例えばランド１１ａ，１
５ａ，１８ａに施された錫銀半田や錫銀めっきとの相性
が良くなり、バンプ１２，１６，２５とランド１１ａ，
１５ａ，１８ａとの密着性を上げることができる。ま
た、この錫銀合金は、粒子径が１０μｍ程度で、コロイ
ド粒子より大きい粒子であり、コロイド粒子より大きい
錫銀合金が混入された導電性接合材１４は、バンプ１
２，１６，２５の高さのばらつきを無くし、ランド１１
ａ，１５ａ，１８ａとの接合を確実に行うことができる
ようにする。
【００２８】また、銀コロイド粒子に分散剤を混合し水
で調整した銀コロイド溶液と錫銀合金との組成比は、重
量で、１：１〜１０：１である。この組成比は、バンプ
１２，１６，２５とランド１１ａ，１５ａ，１８ａとの
密着性、バンプ１２，１６，２５の高さのばらつき等を
考慮して決められる。
【００２９】また、導電性接合材１４には、バンプ１
２，１６，２５とランド１１ａ，１５ａ，１８ａとの密
着性を向上させるための粒子として、上記錫銀合金に代
えて又は錫銀合金と共に、銅粒子に銀をコートした粒子
を混入するようにしてもよい。この銀コート粒子は、例
えば１０〜１００μｍである。これによって、導電性接
合材１４は、ランド１１ａ，１５ａ，１８ａに施された
錫銀半田、錫銀めっき等と、また、ランド１１ａ，１５
ａ，１８ａを構成する銅箔と馴染みやすくなり、バンプ
１２，１６，２５とランド１１ａ，１５ａ，１８ａとの
密着性を向上することができる。また、錫銀合金を混入
したときと同様に、バンプ１２，１６，２５の高さのば
らつきを抑えることができる。
【００３０】更に、導電性接合材１４には、基板２，
３，４，５を絶縁層６，７，８を介して加熱圧接して一
体化する際、バンプ１２，１６，２５とランド１１ａ，
１５ａ，１８ａとが確実に接合するように、１０〜１０
０μｍ程度の発熱性の物質の粒子が混入される。この発
熱性の物質の粒子としては、グラファイト、フェライ
ト、炭化珪素、チタン酸バリウム、アルミナ等が用いら
れる。これによって、基板２，３，４，５を加熱圧着し
て一体化する際に、確実に、バンプ１２，１６，２５と
ランド１１ａ，１５ａ，１８ａとを接合することができ
る。
【００３１】以上のように構成された導電性接合材１４
は、例えば２５重量％程度の水で１０Ｐ（ポイズ）程度
に調整される。そして、導電性接合材１４は、貯留部に
貯留された導電性接合材にバンプ１２，１６，２５の先
端部が浸漬され、この後、例えば１００℃で１分間乾燥
されることによって、バンプ１２，１６，２５の先端部
に被着される。なお、導電性接合材１４をバンプ１２，
１６，２５の先端部に被着する方法としては、この他
に、インクジェットを用いてバンプ１２，１６，２５の
先端部に被着する方法、印刷によってバンプ１２，１
６，２５の先端部に被着する方法、ディスペンサーを用
いてバンプ１２，１６，２５の先端部に被着する方法等
がある。
【００３２】なお、導電性接合材１４に用いるコロイド
粒子は、銀の他に金、銅等を用いるようにしてもよい。
また、導電性接合材１４としては、以上のようなコロイ
ド粒子を用いたものの他、既存の銅、銀、カーボン等の
粒子を用いる導電性ペーストを用いるようにしてもよ
い。また、この導電性接合材１４は、バンプ１２，１
６，２５の先端部と共にランド１１ａ，１５ａ，１８ａ
にも被着するようにしてもよく、また、後述するように
ランド１１ａ，１５ａ，１８ａのみに被着するようにし
てもよい。
【００３３】そして、バンプ１２，１６，２５の先端部
に導電性接合材１４が被着されて基板２，３，４，５を
積層が積層されると、これら重ね合わされた基板２，
３，４，５は、加圧装置に配設される。具体的に、この
加圧装置は、３０ｋｇ／ｃｍ２以上加圧可能で最大４０
０℃まで加熱可能な装置である。多層型プリント配線基
板１の製造方法では、コロイド粒子に銀を用いた場合を
例に取り説明すると、基板２，３，４，５が積層された
ものを、３０ｋｇ／ｃｍ２の圧力で加圧しながら、先
ず、１３０℃で３０分間加熱し、接着剤となる熱硬化性
樹脂であるエポキシ系の絶縁層６，７，８を軟化する。
次いで、同じ条件で加圧しながら、１８０℃で７０分加
熱し、熱硬化型樹脂であるエポキシ樹脂を硬化する。次
いで、同じ条件で加圧しながら、２６０℃で１０分間加
熱することによりバンプ１２，１６，２５とランド１１
ａ，１５ａ，１８ａとの接合部を溶融する。これによっ
て、図１に示すように、基板２，３，４，５を一体化し
多層型プリント配線基板１を製造することができる。な
お、この一体化は、同じ加圧条件で、９０℃まで昇温
し、９０℃〜２℃／分で１８０℃まで加熱し、４０分間
これを保持する方法で行うこともできる。
【００３４】また、高周波を使用するときには、３０ｋ
ｇ／ｃｍ２の圧力で加圧しながら、１３０℃で３０分間
加熱し、次いで、同じ条件で加圧しながら、１８０℃で
７０分加熱し、熱硬化型樹脂であるガラスエポキシ樹脂
を硬化する。このときの周波数は、２．４５ＧＨｚであ
り、出力は、５００Ｗであり、照射時間は、１〜２分で
ある。
【００３５】以上のような製造方法では、層間接続を、
導体パターン１１，１５，１８，２２に一体的に導電性
のバンプ１２，１６，２５を基板２，３，４に設けられ
た接続孔１３，１７，１９に嵌合させることによって行
うことから、各基板２，３，４，５を、位置決めした状
態で積層し、一括して熱加圧することにより多層型プリ
ント配線基板１を製造することができる。また、この製
造方法では、接続孔１３，１７，１９内で導電性接合材
１４を介してバンプ１２，１６，２５とランド１１ａ，
１５ａ，１８ａとが接続されることから、導電性接合材
１４が広がることが防止され、更に、熱加圧も一度で済
むことから、マイグレーション等が発生することを防止
することができる。また、バンプ１２，１６，２５とラ
ンド１１ａ，１５ａ，１８ａとの接続は、導電性接合材
を介して行われることから、確実に層間接続される。更
に、基板２，３，４，５の接着は、絶縁層６，７，８を
兼ねるエポキシ系接着剤を用いることから、全体を薄く
することができる。
【００３６】また、導電性接合材１４にコロイド粒子を
用いるときには、加熱加圧時の温度を下げることがで
き、製造効率を上げることができる。また、導電性接合
材１４は、従来の導電性ペーストに比べ樹脂含有量が少
ないことから、層間接続部の抵抗値を下げることができ
る。
【００３７】なお、以上、導電性接合材１４をバンプ１
２，１６，２５の先端部に被着した後に基板２，３，
４，５を積層する例を説明したが、本発明は、図１０に
示すように、導電性接合材１４を接続孔１３，１７，１
９の底面、すなわちランド１１ａ，１５ａ，１８ａに被
着させてから、基板２，３，４，５を積層するようにし
てもよい。ここで、接続孔１３，１７，１９の底面のラ
ンド１１ａ，１５ａ，１８ａに導電性接合材１４を被着
するための被着用治具を説明すると、図１１（Ａ）に示
すように、被着用治具４１は、接続孔１３，１７，１９
の底面のランド１１ａ，１５ａ，１８に導電性接合材１
４を被着するための被着部４２を有する。この被着部４
２は、少なくとも接続孔１３，１７，１９の深さより長
く形成されており、先端部にペースト状の導電性接合材
１４を保持できるようになっている。
【００３８】被着部４２にペースト状の導電性接合材１
４を保持させるとき、図示しない駆動機構によって被着
用治具４１は、ペースト状の導電性接合材１４が貯留さ
れた貯留部４３の方向に移動される。被着部４２が貯留
部４３に浸漬されると、被着部４２の先端部は、ペース
ト状の導電性接合材１４を保持する。次いで、図１１
（Ｂ）に示すように、駆動機構によって被着部４２で導
電性接合材１４を保持した被着用治具４１は、基板２，
３，４の接続孔１３，１７，１９の方向に移動される。
被着用治具４１が駆動機構によって基板２，３，４の接
続孔１３，１７，１９に近接する方向に移動することに
よって、被着部４２に保持されたペースト状の導電性接
合材１４は、接続孔１３，１７，１９の底面のランド１
１ａ，１５ａ，１８ａに転写される。
【００３９】また、接続孔１３，１７，１９の底面のラ
ンド１１ａ，１５ａ，１８ａに導電性接合材１４を転写
する方法としては、更に次のようなものがある。これを
図１２を用いて説明すると、先ず、図１２（Ａ）に示す
ように、基板２，３，４の接続孔１３，１７，１９の開
口側の面には、マスキングフィルム４６が貼り合わされ
る。そして、レーザ４５を用いて、接続孔１３，１７，
１９が設けられた領域のマスキングフィルム４６を除去
し開口部４９を形成する。そして、この例では、スクリ
ーン印刷技術を用いて接続孔１３，１７，１９の底面の
ランド１１ａ，１５ａ，１８ａに導電性接合材１４を印
刷する。
【００４０】すなわち、図１２（Ｂ）に示すように、先
ず、接続孔１３，１７，１９に対応したパターンが設け
られたスクリーン４７を基板２，３，４上に配設する。
そして、スクリーン４７上にペースト状の導電性接合材
１４を供給し、スキージ４８をスクリーン４７に沿って
移動させることによって、図１２（Ｃ）に示すように、
基板２，３，４上のマスキングフィルム４６上に導電性
接合材１４を印刷する。このとき、マスキングフィルム
４６には、接続孔１３，１７，１９が設けられた位置
に、開口部４９が設けられている。したがって、導電性
接合材１４は、マスキングフィルム４６上の他に、開口
部４９より外部に臨まされたランド１１ａ，１５ａ，１
８ａ上に印刷される。この後、図１２（Ｄ）に示すよう
に、マスキングフィルム４６は、基板２，３，４上から
除去される。これにより、接続孔１３，１７，１９内の
ランド１１ａ，１５ａ，１８ａには、導電性接合材１４
が印刷されることになる。
【００４１】以上のように、接続孔１３，１７，１９内
に導電性接合材１４を被着させてから基板２，３，４，
５の積層一体化を行う製造方法によれば、導電性接合材
１４が接続孔１３，１７，１９以外の領域に飛散してし
まうことを防止することができる。
【００４２】更に、本発明を適用した多層型プリント配
線基板は、図１３に示すようなものであってもよい。こ
のプリント配線基板５１は、上記外層基板５のように両
面に導体パターン２１，２２が設けられた絶縁基板を内
層基板に用いたものである。具体的に、図１３に示すよ
うに、この多層型プリント配線基板５１は、内層基板５
２，５３と、外層基板５４，５５とを有する。
【００４３】内層基板５２には、各面に、銅箔をパター
ニングして形成された内層を構成する導体パターン６
１，６２が設けられている。導体パターン６１と導体パ
ターン６２とは、内層基板５２に設けられた貫通孔６３
によって層間接続されている。具体的に、導体パターン
６１と導体パターン６２とは、貫通孔６３に導電性ペー
スト６４を充填することによって層間接続されている。
なお、この層間接続は、貫通孔６３の内周面に銅めっき
等で導電層を設け、内部を永久穴埋めすることによって
行うようにしてもよい。また、導体パターン６１には、
外層基板５４の導体パターン７１との層間接続を図るた
めの複数の金属製のバンプ６５が一体的に設けられ、導
体パターン６２には、内層基板５３の導体パターン６７
との層間接続を図るための複数の金属製のバンプ６６が
一体的に設けられている。そして、バンプ６５，６６の
先端部には、導電性接合材１４が被着されている。
【００４４】内層基板５３は、一方の面には導電パター
ンは設けられておらず、内層基板３と接着するための絶
縁層５６が設けられている。また、内層基板５３の他方
の面には、銅箔をパターニングして形成された内層の導
体パターン６７が設けられている。内層基板５３の一方
の面には、内層基板５２に設けられたバンプ６６が嵌合
される接続孔６８が設けられている。この接続孔６８
は、非貫通であり、その底面に導体パターン６７の一部
が外部に臨まされ、その底面が内層基板５２に設けられ
たバンプ６６が圧接されるランド６７ａとなる。このラ
ンド６７ａと内層基板５２のバンプ６６とは、詳細は後
述する導電性接合材１４を介して接続されている。更
に、導体パターン６７には、外層基板５５の導体パター
ン７３との層間接続を図るための複数の金属製のバンプ
６９が一体的に設けられている。
【００４５】外層基板５４には、一方の面に、銅箔をパ
ターニングして形成された外層を構成する導体パターン
７１が設けられている。外層基板５４の他方の面には、
導電パターンは設けられておらず、内層基板３と接着す
るための絶縁層５７が設けられている。勿論、外層基板
５４の他方の面にも導体パターンを設けるようにしても
よい。また、外層基板５４には、内層基板５２に設けら
れたバンプ６５が嵌合される接続孔７２が設けられてい
る。この接続孔７２は、非貫通であり、その底面に導体
パターン７１の一部が外部に臨まされ、内層基板５２に
設けられたバンプ６５が圧接されるランド７１ａとな
る。このランド７１ａと内層基板５２のバンプ６５と
は、詳細は後述する導電性接合材１４を介して接続され
ている。
【００４６】外層基板５５には、一方の面に、銅箔をパ
ターニングして形成された外層を構成する導体パターン
７３が設けられている。外層基板５５の他方の面には、
導電パターンは設けられておらず、内層基板５３と接着
するための絶縁層５８が設けられている。勿論、外層基
板５５の他方の面にも導体パターンを設けるようにして
もよい。また、外層基板５５には、内層基板５３に設け
られたバンプ６９が嵌合される接続孔７４が設けられて
いる。この接続孔７４は、非貫通であり、その底面に導
体パターン７２の一部が外部に臨まされ、内層基板５３
に設けられたバンプ６９が圧接されるランド７３ａとな
る。このランド７３ａと内層基板５３のバンプ６９と
は、導電性接合材１４を介して接続されている。
【００４７】以上のような多層型プリント配線基板５１
によっても、層間接続を導体パターン６１，６２，６７
に一体的に導電性のバンプ６５，６６，６９を基板５
３，５４，５５に設けられた接続孔６８，７２，７４に
嵌合させることによって行っている。この多層型プリン
ト配線基板１は、各基板５２，５３，５４，５５を、バ
ンプ６５，６６，６９を接続孔６８，７２，７４に嵌合
させ位置決めした状態で積層し、一括して熱加圧するこ
とにより一体化される。したがって、多層型プリント配
線基板５１は、各基板５２，５３，５４，５５が互いに
位置ずれを起こすこと無く積層される。また、多層型プ
リント配線基板５１は、接続孔６８，７２，７４内で導
電性接合材１４を介してバンプ６５，６６，６９とラン
ド６７ａ，７１ａ，７３ａとが接続されることから、導
電性接合材１４が広がることが防止され、更に、熱加圧
も一度で済むことから、マイグレーション等が発生する
ことを防止することができる。また、バンプ６５，６
６，６９とランド６７ａ，７１ａ，７３ａとの接続は、
導電性接合材１４を介して行われることから、確実に層
間接続される。更に、基板５２，５３，５４，５５の接
着は、絶縁層５６，５７，５８を兼ねるエポキシ系接着
剤を用いることから、全体を薄くすることができる。
【００４８】なお、以上導電層が５層の場合を例に取り
説明したが、導電層の数はこれに限定されるものではな
い。
【００４９】
【発明の効果】本発明によれば、層間接続を導体パター
ンに一体的に導電性のバンプを基板に設けられた接続孔
に嵌合させることによって行っている。したがって、各
基板を、バンプを接続孔に嵌合させ位置決めした状態で
積層し、一括して熱加圧することにより一体化され、各
基板が互いに位置ずれを起こすこと無く積層される。ま
た、接続孔内で導電性接合材を介してバンプとランドと
が接続されることから、導電性接合材が広がることが防
止され、更に、熱加圧も一度で済むことから、マイグレ
ーション等が発生することを防止することができる。ま
た、バンプとランドとの接続は、導電性接合材を介して
行われることから、確実に層間接続される。
【図面の簡単な説明】
【図１】本発明が適用された多層型プリント配線基板の
要部断面図である。
【図２】両面に導電層を構成する銅箔が貼り合わされた
内層基板の要部断面図である。
【図３】内層基板に接続孔か形成された状態を示す要部
断面図である。
【図４】内層基板の銅箔上に感光性めっきレジストを設
けバンプを形成した状態を示す要部断面図である。
【図５】内層基板にバンプが形成された状態を示す要部
断面図である。
【図６】内層基板に導体パターンを形成するため銅箔上
にレジストを形成した状態を示す断面図である。
【図７】レジストが導体パターンに合わせて選択的に除
去された状態を示す要部断面図である。
【図８】導体パターンが形成された内層基板の要部断面
図である。
【図９】各基板を積層する状態を示す要部断面図であ
る。
【図１０】導電性接合材を接続孔内に被着した状態を示
す要部断面図である。
【図１１】被着部材を用いて接続孔内にペースト状の導
電性接合材を転写する方法を説明する図である。
【図１２】スクリーン印刷技術を用いて接続孔内にペー
スト状の導電性接合材を転写する方法を説明する図であ
る。
【図１３】導電層が両面に設けられた基板を内層基板と
して用いる多層型プリント配線基板を説明する要部断面
図である。
【符号の説明】
１，５１ 多層型プリント配線基板、２，３，５２，５
３ 内層基板、４，５，５４，５５ 外層基板、１１
導体パターン、１１ａ ランド、１２ バンプ、１３
接続孔、１４ 導電性接合材、１５ 導体パターン、１
６ バンプ、１７接続孔、１８ 導体パターン、１８ａ
ランド、１９ 接続孔、２１ 導体パターン、２２
導体パターン、２３ 貫通孔、２４ 導電性ペースト、
２５ バンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹部 徹 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E346 AA22 AA42 BB16 CC05 CC09 CC32 CC41 DD02 DD32 EE15 FF04 FF07 GG15

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 一方の面に導体パターンが設けられ、他
    方の面側から上記導体パターンを外部に臨ませる非貫通
    の接続孔が設けられた第１の基板と、 上記第１の基板の他方の面と対向する一方の面に導体パ
    ターンが設けられると共にこの導体パターン上に導電性
    のバンプが一体的に形成された第２の基板と、 上記第１の基板と上記第２の基板との間に形成された絶
    縁層とを備え、 上記第１の基板と上記第２の基板とは、上記第２の基板
    のバンプを上記第１の基板の接続孔に嵌合させ、上記バ
    ンプと上記接続孔より外部に臨まされた導体パターンと
    の間に導電性接合材を介在させて一体化されている多層
    型プリント配線基板。
  2. 【請求項２】上記導電性接合材は、導電性のコロイド粒
    子からなる請求項１記載の多層型プリント配線基板。
  3. 【請求項３】 上記導電性接合材は、コロイドが銀であ
    る請求項２記載の多層型プリント配線基板。
  4. 【請求項４】 上記導電性接合材は、更に、上記バンプ
    と上記接続孔より外部に臨まされた導体パターンとの密
    着性を高めるための粒子が混合されている請求項２記載
    の多層型プリント配線基板。
  5. 【請求項５】 上記密着性を高めるための粒子は、平均
    粒径が１μｍ〜１００μｍである請求項４記載の多層型
    プリント配線基板。
  6. 【請求項６】 上記導電性接合材は、更に、加熱を促進
    をさせる粒子が混合されている請求項２記載の多層型プ
    リント配線基板。
  7. 【請求項７】 上記導電性接合材は、上記バンプの先端
    部及び／又は上記接続孔の底面に被着されている請求項
    １記載の多層型プリント配線基板。
  8. 【請求項８】 上記絶縁層は、熱可塑性の接着剤である
    請求項１記載の多層型プリント配線基板。
  9. 【請求項９】 一方の面に導体パターンを形成すると共
    に他方の面から上記導体パターンを外部に臨ませる非貫
    通の接続孔を形成するステップと、 上記第１の基板の他方の面と対向する一方の面に導体パ
    ターンを形成すると共に、この導体パターン上に導電性
    のバンプを一体的に形成するステップと、 上記バンプ及び／又は上記接続孔の底面に導電性接合材
    を被着するステップと、 絶縁層を介在させて上記第２の基板のバンプを上記第１
    の基板の接続孔に嵌合させ上記第１の基板と上記第２の
    基板とを一体化するステップとを有する多層型プリント
    配線基板の製造方法。
  10. 【請求項１０】 上記接続孔は、上記絶縁基板をレーザ
    加工することによって形成される請求項９記載の多層型
    プリント配線基板の製造方法。
  11. 【請求項１１】 上記接続孔が形成された後デスミアに
    よって残滓を除去する請求項１０記載の多層型プリント
    配線基板の製造方法。
  12. 【請求項１２】 上記バンプは、上記導体パターン上に
    感光性めっきレジストをし露光現像を行うことによって
    層間接続位置に開口部を形成し、この開口部に電気めっ
    きを行い、この後、上記感光性めっきレジストを剥離す
    ることによって形成される請求項９記載の多層型プリン
    ト配線基板の製造方法。
  13. 【請求項１３】上記導電性接合材は、導電性のコロイド
    粒子が分散剤で分散されてなる請求項９記載の多層型プ
    リント配線基板の製造方法。
  14. 【請求項１４】 上記導電性接合材は、コロイドが銀で
    ある請求項１３記載の多層型プリント配線基板の製造方
    法。
  15. 【請求項１５】 上記導電性接合材は、更に、上記バン
    プと上記接続孔より外部に臨まされた導体パターンとの
    密着性を高めるための粒子が混合されている請求項１３
    記載の多層型プリント配線基板の製造方法。
  16. 【請求項１６】 上記密着性を高めるための粒子は、平
    均粒径が１μｍ〜１００μｍである請求項１５記載の多
    層型プリント配線基板の製造方法。
  17. 【請求項１７】 上記導電性接合材は、更に、加熱を促
    進させる粒子が混合されている請求項１３記載の多層型
    プリント配線基板の製造方法。
JP2002119657A 2002-04-22 2002-04-22 多層型プリント配線基板及び多層型プリント配線基板の製造方法 Pending JP2003318545A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002119657A JP2003318545A (ja) 2002-04-22 2002-04-22 多層型プリント配線基板及び多層型プリント配線基板の製造方法
TW092107995A TWI228026B (en) 2002-04-22 2003-04-08 Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
US10/410,434 US8217276B2 (en) 2002-04-22 2003-04-10 Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
CN03123217.5A CN1230054C (zh) 2002-04-22 2003-04-22 多层印刷线路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119657A JP2003318545A (ja) 2002-04-22 2002-04-22 多層型プリント配線基板及び多層型プリント配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003318545A true JP2003318545A (ja) 2003-11-07

Family

ID=29207957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119657A Pending JP2003318545A (ja) 2002-04-22 2002-04-22 多層型プリント配線基板及び多層型プリント配線基板の製造方法

Country Status (4)

Country Link
US (1) US8217276B2 (ja)
JP (1) JP2003318545A (ja)
CN (1) CN1230054C (ja)
TW (1) TWI228026B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
US7757394B2 (en) 2004-08-31 2010-07-20 Sony Corporation Multilayer wiring board
JP2016152397A (ja) * 2015-02-19 2016-08-22 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
US11257779B2 (en) 2017-05-26 2022-02-22 Murata Manufacturing Co., Ltd. Multilayer wiring board, electronic device and method for producing multilayer wiring board
JP2022547951A (ja) * 2019-09-20 2022-11-16 レイセオン カンパニー アディティブ製造技術（ａｍｔ）反転パッドインタフェース

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735825B1 (ko) * 2006-03-03 2007-07-06 한국과학기술원 다층 패키지 구조물 및 그의 제조방법
KR100746361B1 (ko) * 2006-07-11 2007-08-06 삼성전기주식회사 인쇄회로기판 제조방법
US7582403B2 (en) * 2006-07-17 2009-09-01 E. I. Du Pont De Nemours And Company Metal compositions, thermal imaging donors and patterned multilayer compositions derived therefrom
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
CN102595778B (zh) * 2012-03-13 2015-12-16 华为技术有限公司 一种多层印制电路板及其制造方法
JP5489305B2 (ja) * 2012-06-27 2014-05-14 石原ケミカル株式会社 回路基板及び導電膜形成方法
JP5936570B2 (ja) 2013-03-21 2016-06-22 シャープ株式会社 構造体および無線通信装置
CN104851926B (zh) * 2015-04-02 2017-03-15 山东拜科通新材料科技有限公司 一种用于背接触太阳能组件的电路装置及其制备方法
CN105895710A (zh) * 2016-04-22 2016-08-24 山东拜科通新材料科技有限公司 一种用于铝基柔性导电背板的电流引出装置
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145603A (en) * 1980-04-14 1981-11-12 Matsushita Electric Ind Co Ltd Conductive composition
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法
JPH11112148A (ja) * 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板
JP2000086742A (ja) * 1998-09-16 2000-03-28 Hitachi Ltd エポキシ樹脂組成物及び導電性ペースト
JP2001077531A (ja) * 1999-09-01 2001-03-23 Sony Chem Corp 多層基板の製造方法
JP2001160686A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2001325831A (ja) * 2000-05-12 2001-11-22 Bando Chem Ind Ltd 金属コロイド液、導電性インク、導電性被膜及び導電性被膜形成用基底塗膜
JP2001352171A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd 接着シート、接着シートを用いた回路基板及びその製造方法
JP2001358465A (ja) * 2000-06-16 2001-12-26 Hitachi Chem Co Ltd 多層プリント配線板およびその製造方法
JP2001358436A (ja) * 2000-02-10 2001-12-26 Ngk Spark Plug Co Ltd プリント配線板の製造方法及びそれを用いた多層プリント配線板
JP2002111216A (ja) * 2000-09-29 2002-04-12 Ibiden Co Ltd 多層回路基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0784051B2 (ja) * 1987-09-25 1995-09-13 宮腰機械製作株式会社 交換胴型輪転印刷機における交換胴交換装置
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JP3378139B2 (ja) * 1996-03-19 2003-02-17 株式会社デンソー はんだ付け用のフラックス
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US6400018B2 (en) * 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP3753168B2 (ja) * 1999-08-20 2006-03-08 千住金属工業株式会社 微小チップ部品接合用ソルダペースト
US6800223B2 (en) * 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145603A (en) * 1980-04-14 1981-11-12 Matsushita Electric Ind Co Ltd Conductive composition
JPH05198946A (ja) * 1992-01-23 1993-08-06 Furukawa Electric Co Ltd:The 多層プリント回路基板の製造方法
JPH11112148A (ja) * 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板
JP2000086742A (ja) * 1998-09-16 2000-03-28 Hitachi Ltd エポキシ樹脂組成物及び導電性ペースト
JP2001077531A (ja) * 1999-09-01 2001-03-23 Sony Chem Corp 多層基板の製造方法
JP2001160686A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2001358436A (ja) * 2000-02-10 2001-12-26 Ngk Spark Plug Co Ltd プリント配線板の製造方法及びそれを用いた多層プリント配線板
JP2001325831A (ja) * 2000-05-12 2001-11-22 Bando Chem Ind Ltd 金属コロイド液、導電性インク、導電性被膜及び導電性被膜形成用基底塗膜
JP2001352171A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd 接着シート、接着シートを用いた回路基板及びその製造方法
JP2001358465A (ja) * 2000-06-16 2001-12-26 Hitachi Chem Co Ltd 多層プリント配線板およびその製造方法
JP2002111216A (ja) * 2000-09-29 2002-04-12 Ibiden Co Ltd 多層回路基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757394B2 (en) 2004-08-31 2010-07-20 Sony Corporation Multilayer wiring board
JP2007165680A (ja) * 2005-12-15 2007-06-28 Toppan Printing Co Ltd 積層用配線基板、多層配線基板およびそれらの製造方法、ならびに半導体装置
JP2016152397A (ja) * 2015-02-19 2016-08-22 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
US11257779B2 (en) 2017-05-26 2022-02-22 Murata Manufacturing Co., Ltd. Multilayer wiring board, electronic device and method for producing multilayer wiring board
JP2022547951A (ja) * 2019-09-20 2022-11-16 レイセオン カンパニー アディティブ製造技術（ａｍｔ）反転パッドインタフェース
JP7291292B2 (ja) 2019-09-20 2023-06-14 レイセオン カンパニー アディティブ製造技術（ａｍｔ）反転パッドインタフェース

Also Published As

Publication number Publication date
CN1454044A (zh) 2003-11-05
CN1230054C (zh) 2005-11-30
US8217276B2 (en) 2012-07-10
TWI228026B (en) 2005-02-11
US20030196833A1 (en) 2003-10-23
TW200306775A (en) 2003-11-16

Similar Documents

Publication Publication Date Title
JP3729092B2 (ja) 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2003318545A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
TWI288586B (en) Circuitized substrate assembly and method of making same
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP3906225B2 (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
WO2001005204A1 (fr) Procede de fabrication d'une carte de circuits imprimes
KR20020033522A (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP5536852B2 (ja) 多層プリント回路基板の製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JP2008263188A (ja) 回路基板の製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
JP2003086944A (ja) 多層配線回路基板の製造方法
JP2003007768A (ja) 層間接続材、その製造方法及び使用方法
JP2616572B2 (ja) 多層印刷配線板の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JP3786616B2 (ja) 多層回路基板及びその製造方法
JP2004103739A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2004214227A (ja) 層間接続部及び多層配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306