KR20020033522A - 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 - Google Patents

덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 Download PDF

Info

Publication number
KR20020033522A
KR20020033522A KR1020010065470A KR20010065470A KR20020033522A KR 20020033522 A KR20020033522 A KR 20020033522A KR 1020010065470 A KR1020010065470 A KR 1020010065470A KR 20010065470 A KR20010065470 A KR 20010065470A KR 20020033522 A KR20020033522 A KR 20020033522A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
interconnect assembly
adhesive
bonding
Prior art date
Application number
KR1020010065470A
Other languages
English (en)
Other versions
KR100466680B1 (ko
Inventor
도날드에스. 파큐하
레이몬드티. 가라스코
승권 강
마크디. 폴리크스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20020033522A publication Critical patent/KR20020033522A/ko
Application granted granted Critical
Publication of KR100466680B1 publication Critical patent/KR100466680B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

유리 세라믹 또는 유기 박판 기판에 부착되는 박막을 갖는 전자적 상호접속 어셈블리, 및 기판에 박막 배선 패키지를 부착시키기 위한 방법이 제공된다. 부품, 배선 패키지, 및 상호접속 결합부의 손상을 피하기 위해 상당한 저온에서 처리될 수 있는 접착제의 이용이 제공된다. 게다가, 소정의 특징에 따르면, 기판에 대한 박막의 결합은 덴드라이트를 이용하여 구현될 수 있다.

Description

덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착{THIN FILM ATTACHMENT TO LAMINATE USING A DENDRITIC INTERCONNECTION}
본 발명은, 캐리어 또는 유기 박판 기판에 박막을 접합하는 기술에 관한 것이며, 아울러, 박막 배선 패키지(thin film wiring package)를 기판에 부착시키기 위한 방법에 관한 것이다. 보다 구체적으로, 본 발명은 전자 부품이나 배선 패키지 및 배선 접합부를 손상시키지 않도록 가능한한 낮은 온도에서 처리될 수 있는 접착물과 같은 접합 물질의 이용에 관한 것이다. 또한, 본 발명의 특정한 특징에 따르면, 기판에 박막을 결합시키는 것은 덴드라이트(dendrite)의 신규하고도 고유한 이용을 통해 구현될 수 있다.
현재, 박막 배선 패키지를 서로 다른 종류의 기판들에 결합시키는 기술, 특히, 박막 전사 결합(thin film transfer joining)에 있어서 상당한 단점과 제한이 있다. 박막 배선층은, 유리 세라믹 모듈의 외곽층에 추가적인 배선 밀도를 제공하기 위한 수단으로서 잘 알려져 있다. 이것은 순차적 구축 프로세스(sequential build up process)로서, 90/10 Pb/Sn과 같은 고용융 땜납의 이용과 연관되어 있는 비교적 높은 온도에서의 처리와 호환되는 재료세트를 이용한다.
본 발명에 따르면, 이 기술은, 1) 병렬 처리, 및 2) 공융 땜납(63 Pb/37 Sn)과 연관된 비교적 저온에서의 처리와 호환되는 물질에 박막 배선층을 이용할 수 있도록 해주는 수단을 통해 개선된다. 따라서, 본 발명은 유기 배선 기판상에 박막 배선층을 병렬로(독립적으로) 부착시키는 것을 용이하게 해준다.
박막을 박판에 부착시키는 근본 이유는 이하에서 제시되는 몇가지 이유 때문이다.
a) 일반적으로 박막은 유기 박판 인쇄 회로 기판에 비해 보다 정교한 회로선과 보다 높은 품질의 패키징으로 생산될 수 있다. 우표를 붙이는 것과 같이 표면접착 방식으로 박막을 이용하여, 고밀도 배선 영역을 인쇄 회로 기판 상부에서 선택적으로 위치를 정하는 것은, 인쇄 회로 기판 전체를 값비싸고 보다 높은 밀도의 박막 제조 공정을 통해 처리할 필요가 없이, 국부화된 고밀도의 배선을 제공한다.
b) 박판과 박막을 (병렬로) 별도로 만드는 것이, (직렬로) 박판 상에 직접 박막을 만드는 것보다 선호된다. 이것은 제조 수율면에서 비용이 덜 들기 때문이다.
c) 인쇄 회로 기판은 널리 알려진 공정을 통해 생산될 수 있다. 박막은 공지된 임의 개수의 프로세스를 통해 생성될 수 있으며, 광범위한 패키징 밀도가 가능하다. 본 발명은 인쇄 회로 기판보다는 훨씬 더 조밀한 회로를 가능하게 해준다.
d) 유기 박판 인쇄 회로 기판에 적용되는 박막 결합 기술의 이용은, 유리 세라믹 기판에 적용되는 결합 기술과는 근본적으로 다르다. 이것은 허용가능한 최대의 처리 온도때문이다. 인쇄 배선 기판과 같은 유기 박판의 경우, 최대 온도는 전형적으로 짧은 시간동안 대략 190 내지 240℃ 정도이다. 이것은 널리 이용되는 공융 땜납(63 Pb/ 37 Sn)이 183℃에서 용융하므로 부품을 부착하기 위해서는 이 온도를 초과해야 하기 때문이다. 유리 세라믹 기판의 경우, 온도는 훨씬 더 높으며, 전형적으로 90 Pb/10 Sn과 같은 고용융점의 땜납을 이용하므로 이용 재료가 다르다.
서로 다른 종류의 기판들에 접착제 또는 박막을 부착시키는 다양한 방법 및 장치가 종래 기술에 공지되어 있다.
게이네스(Gaynes)등에 의한 미국특허 제5,910,641호는, 덴드라이트 입자를 포함하는 도전성 접착막을 이용한 전기 접속의 형성을 공개하고 있다. 이들 덴드라이트 입자들은, 막이 기판에 부착되는 모듈의 금속 패드상에 있는 산화물 코팅을 관통하는 날카로운 에지를 포함한다.
메리트(Merritt)등에 의한 미국특허 제5,805,426호는 나노단위 섬유 또는 모세관으로 채워지는 나노포(nanopores)를 포함하는 도전막을 공개하고 있다. 여기서, 막은 비등방성 전기 전도도 또는 z-축 전도도를 가진다.
맥도날드(MacDonald)등에 의한 미국특허 제5,905,638호는, 마이크로전자 장치의 상호접속을 제공하기 위해 응용되는 탄성 커넥터 시스템을 공개하고 있다. 탄성중합체는 일반적으로 실리콘 또는 불화실리콘 겔로 구성되며, 박막과 기판 사이에 덴드라이트 접속을 제공하는 본 발명의 구조 또는 방법과는 어떠한 유사점도 없다.
퀀(Kwon)등에 의한 미국특허 제5,187,020호는, 프로브 수단에 의한 전기 테스트용의 금속 접촉 패드를 제공하는 집적 회로용 구조를 공개한다. I/O 패드의 상부에 만들어지는 이 구조는, 도전 접착제와 금속 범프로 된 컴플라이언트 도전층으로 구성되며, 본 발명의 중요한 특징과는 다르다.
판워쓰(Farnworth)등에 의한 미국특허 제5,893,765호는 반도체 패키지용의 Z-탄성중합체 커넥터 시스템을 공개하고 있으며, 본 발명의 상호접속을 이용한 박판이나 기판에 박막을 부착시키는 것에 관한 것은 아니다.
페니시(Pennisi)등에 의한 미국특허 제5,136,365호는, 용제, 금속 입자, 열경화성 수지, 및 경화제를 구성된 접착 물질을 공개하고 있다. 여기서, 금속은 납, 주석, 인듐, 비스무스, 안티몬, 및 은으로 구성된 그룹으로부터 선택된다. 금속 입자는, 리플로 땜납 동안에 전기 부품과 기판 간에 야금학적 접합을 형성하기 위해 용융된다. 결합 동안에 야금학적 접합이 형성되는 점에서 본 발명의 개념과 유사한 점도 있지만, 본 발명은, 낮은 용융점의 금속 합금으로 코팅된 충전 재료 입자에 보다 밀접하게 관련되어 있으며, 새로운 도전성 접착 물질을 이용하므로 종래 기술에 비해 개선된 이점을 제공한다.
게다가, 1990년 3월자의 IBM 테크니컬 데이타 불리틴 제32권 10b호, 476페이지와, 1992년 8월자의 IBM 테크니컬 데이타 불리틴 제35권 제3호, 130페이지는, 박판에 박막을 부착시키기 위한 종래 기술을 주로 개시하고 있다는 점에서 본 발명에적용되지는 않는다.
따라서, 본 발명에 따라, 인쇄 회로 기판(Printed Wiring Board, PWB) 또는 적절한 기판에 박막을 결합시키기 위한 신규한 방법 및 구조가 제공된다. 본 발명의 특정한 특징에 따르면, 박막에는 합금의 영역과 용융 온도가 상당한 범위에 이를 수 있는 땜납볼이 각각의 접속부에서 제공되며, 인쇄 회로 기판에는 정합하는 구리 패드가 제공된다. 박막과 인쇄 회로 기판 사이에 필요한 전기 접속을 형성하기 위해 다양한 수단이 이용가능하다. 이와 같은 한 수단은 땜납 페이스트를 이용하는 것으로서, 이 땜납 페이스트는, 전기 접속부에 대응하는 개구를 포함하는 접착성 스페이서 물질과 연계하여 인쇄 회로 기판의 구리 패드상에 선택적으로 패터닝된다. 3가지 부재(박막, 스페이서 접착물, 및 인쇄 회로 기판)가 정렬되고, 후속해서 열과 압력을 가한 후에, 땜납 페이스트 및 스페이서 접착물에 의해 제공되는 기계적 강화에 의해 형성된 전기 접속에 의해 단일 구조가 형성된다.
상호접속을 형성하는 제2 방법은 땜납 페이스트를 사용하지 않는다. 대신에, Pd(팔라듐) 덴드라이트로 구성된 특별한 금속이 인쇄 회로 기판의 구리 패드상에 생성된다. 박막은 인쇄 회로 기판 및 접착층으로서 이용되는 미리 구멍이 뚫린 스페이서 물질의 상부에 위치할 것이다. 그 후, 한편으로는 박판과 박막 양쪽 모두에 스페이서 물질을 접착시킴과 동시에, 열(땜납의 용융점을 반드시 초과할 필요는 없음)과 압력을 인가하여 덴드라이트-도금된 구리 패드가 결합부를 관통하도록만듦으로써, 접속이 이루어진다. 이러한 특징은 박막을 세라믹 기판에 부착시키는데에도 용이하게 적용시킬 수 있다.
본 발명에 따르면, 스페이서 물질로서 포토리쏘그래핑된 접착 물질이 이용될 수 있다. 예를 들어, Shipley Ronel사의 제품인 상표명 Dyna Via 2000과 같은 포토이미징 유전층(photoimagable dielectric layer)이, 덴드라이트가 만들어진 후에 피착된 다음, 덴드라이트 위로부터 제거될 수 있다. 결과적으로, 유전층이 단지 부분적으로 큐어링되면(b-스테이지), 전기접속의 형성과 동시에 박막에 용이하게 라미네이트될 수 있다.
게다가, 본 발명의 다른 변형으로서, 스페이서 물질이 제거되며 박막이 박판 기판에 부착된 후에 대략 0.003 인치의 갭을 채운다.
본 발명의 또 다른 개념은, 통상 부품의 부착 이후에 재용융하여 접속이 형성되는 공융 땜납 접속(eutetic solder connection)의 이용을 피하는 것이다. 땜납의 이용은, 용융시에 표면 장력은 인쇄 회로 기판으로부터 부품쪽으로 접속 패드를 정렬하는 경향이 있다는 장점을 가진다. 따라서, 대개는 부품에 외력이 가해지지 않으며 땜납 결합부는 대개 자연적으로 자기-정렬한다. 그러나, 라미네이션 공정의 구현시에, 표면 장력에 기인하여 자기-정렬을 능가할 수 있는 상당한 양의 외력을 겪을 수 있어, 최종 제품에 신뢰할 수 없거나 결함있는 땜납 접속이 생성될수 있다.
상술한 제약사항들을 극복을 지향하는 본 발명에 따른 덴드라이트의 이용 이점은, 덴드라이트는 라미네이션 공정 동안에 박막의 미끄럼을 방지한다는 점이다. 이 문제는, 앞서 용융 땜납 볼을 이용하여 세라믹 기판에 박막을 부착하는 경우에 관찰되었다. 미끄럼 방지 때문에 결과적으로, 접속은 압력에만 영향을 받아 스페이서 물질을 충분히 가열하고 큐어링하기 이전에 박막 캐리어 플레이트가 제거될 수 있다는 또 다른 이점이 있다. 박막 캐리어를 유리로 구성하는 것은 선택사항이다. 나아가, 반드시 유리로 구성될 필요는 없으며, 박막 및 인쇄 회로 기판의 특성과 정합하는 적절한 열적 확장 및 경도를 갖는 물질이 선택될 수도 있다. 이것은 유리 캐리어와 인쇄 회로 기판간의 큰 열확장계수(CTE) 부정합 문제를 피할 수 있다. 나아가, 라미네이션을 영구적으로 형성하기 이전에 결합이 잠재적으로 검사될 수 있다는 이점도 있다.
본 발명에 따르면, 폴리이미드(PI) 박막(TF) 유기 배선 패키지를 유리 세라믹 또는 유기 박판 기판에 도전성 접합을 하는데 있어서 발생하는 문제가 해결된다. 이 작업은, 펀칭된 접착성의 코팅 폴리이미드 스페이서에 의해 분리된 금속과 혼합된 90/10 Pb/Sn 땜납된 Ni-도금된 금속물을 이용하여 구현된다. BGA(Ball Grid Arrays)의 땜납 리플로 공정은 부품에 손상을 줄 수 있는 (350℃에 이르는) 고온 처리를 포함하며 C4(Controlled Collapse Chip Connection) 결합에 악영향을준다.
덴드라이트를 이용한 상호접속 공정에 대한 대안으로서, 본 발명은 상당한 저온에서 처리될 수 있는 이방성 도전 접착물(anisotropic conductive adhesive)을 이용하는 제3의 방법도 고려하고 있다. 본 발명에 의해 해결되는 이 문제에 대한 접근은, 예를 들어, 롤 라미네이션(roll lamination) 또는 직접 액체 코팅(direct liquid coating)에 의해 구조물의 박막을 탑재하는 박막 기판과 같은, 구조물의 한층에 코팅되는 포토이미징 스페이서 물질층(예를 들어, Shipley Ronal 제품 상표명 Dyna Via 2000)을 이용하는 것이다. 박판의 구리 표면은 접착을 향상시키기 위해 [예를 들어, 공지된 내층 흑화 처리(black oxidation process)를 통해] 내층흑화될 수 있다. 이온 이주(ion migration) 및 층 경계면에서의 잠재적 부식을 제한하는 적절한 후속 처리에 의해, 접착에 대한 추가적인 개선이 이루어질 수 있다. 포토그래픽 이미지 공정은, 박막 및 인쇄 회로기판상의 도전 패드에 대응하는 패턴으로 포토이미지 스페이서 물질에서 TF-IO 바이어스를 정의하는데 이용될 수 있다. B-스테이지 베이크는 물질을 부분적으로 큐어링하여, 결합시 PI-TF(폴리이미드-박막) 표면에 접착되도록하는 것 뿐만 아니라, 공정의 다음 단계동안에 물질이 처리하기에 충분히 안정화되도록하는데 이용될 수 있다. 이 삽입물의 두께는 조절될 수 있으며 전형적으로 약 2-3 밀리미터이다. 폴리이미드 막으로의 땜납 마스크의 개선된 접착은, 증기풍 표면 투박화 단계(vapor blast surface roughening step)을 이용하여 이루어질 수 있다.
또한, 드릴링, 라우팅, 레이저 절단, 또는 플라즈마 처리와 같은 다양한 방법에 의해 패터닝가능한 접착성 스페이서(adhesive spacer)를 이용하는 것도 가능하다. 일단, 도전성 접착물이 박판 기판에 접착되면, 도전성 접착물은 기판을 덮어 유지하는 역할을 한다. 최종적인 결합 상태는 스페이서 물질의 속성에 따라 달라지며, 상술한 바와 같은 도전성 접착물의 공정 요건에 의해 강화된다.
따라서, 본 발명의 목적은 박판 인쇄 회로 기판에 박막을 부착시키기 위한 신규한 전기적 상호접속 어셈블리를 제공하는 것이다.
본 발명의 또 다른 특징은, 펀칭된 박막의 기계적 정렬을 요구하지 않는 포토이미징 재료일 수 있는 접착층과 같은 삽입물을 이용하여 박판에 박막을 부착시키기위한 전자적 상호접속 어셈블리를 제공하는 것이다.
본 발명의 또 다른 목적은 덴드라이트 상호접속을 이용하여 박판에 박막을 부착하기 위한 전자적 상호접속 어셈블리를 이용하기 위한 방법을 제공하는 것이다.
본 발명의 역시 또 다른 목적은 유기 박판 또는 세라믹 기판에 박막을 부착시키기 위한 방법을 제공하는 것이다.
도 1a는, 공융 땜납을 갖는 유기 박판으로 도시된 기판에 박판이 부착되기 전으로서, 공지된 세라믹 기판과 유사한 유기 박판 기판과 유사한 유기 박판 기판에 관련된 제1 실시예를 형성하는 제1 단계의 확대도.
도 1b는 박판에 기판이 결합된 후의 도1a의 실시예.
도 1c는 반도체 칩이 박막에 결합되어 있는 도 1a 및 1b의 실시예.
도 2는 덴드라이트를 이용하여 인쇄 회로 기판에 박막을 결합하는 것을 도시한 도면.
도 3은 도전 접착제를 이용하여 박막과 박판 기판을 결합하는 것을 도시한 도면.
도면을 참조하면, 도 1a 내지 1c는 플립플롭 접착물(14) 상에 중첩된 선택적 캐리어 플레이트(12)를 이용한 세라믹 결합 아날로그 시나리오(10)의 처리 단계들을 도시하고 있다. 결합 금속 패턴(16a)을 갖는 박막(16)이 니켈 물질(22)로 도금된다.
도 1a를 참조하면, 어레이 패드(24)와 그 상부에 구리층(28)을 갖는 인쇄 회로 박판(28) 상에는 공융 땜납(23)이 도시되어 있다. 이러한 배치는 정렬을 위해 스페이서 및 접착물(18)을 요구하며 저온 결합의 가능성과 함께 러프 토폴러지(rough topology)를 처리할 수 있을 것이다. 박막을 인쇄 회로 기판에 부착하기 위한 상호접속 수단으로서의 공융 땜납의 사용은 근본적으로 다음과 같은 방식으로 수행된다.
표준 인쇄 회로 박판(26)의 제조후에, 구리 패드(24)상에는 (Entek과 같은) 벤조트리아졸을 포함하는 접착 향상 용액이 사용된다. 참조번호(24a)에 도시된 (선택적인) 금도금과 같은 다른 도금 단계들이 역시 사용될 수 있다.
(Taiyo, Co.사에 의해 판매되는) (선택적인) APSR 4000 BN 땜납 마스크(26a)가 스크리닝되고, 노출 및 현상되어, 6밀리 구리 패드(24) 주변에 결합용의 10밀리 반경의 개구를 남긴다. 땜납 마스크(26a)의 두께는 박판위에서 1.0-1.3밀리이고 구리선(28) 위에서는 0.3-0.5밀리였다. 땜납 마스크는 열적으로 큐어링되어 Entek에 의해 처리되었다. 그 다음, 공융 땜납 페이스트가 구리 패드상에 스크리닝되었다.
(Dupont Corp사에 의해 판매되는) (3밀리 두께의) Pyralux LF 1-1-1이 접착층(18)과의 결합을 위한 10 밀리 개구를 형성하도록 기계적으로 드릴링되었다. 직경 6밀리, 두께 1.5밀리 구리패드(16a)를 갖는 2밀리 폴리이미드 유전체상에 박막(16)이 마련된 다음, 그 상부에 2.5 마이크론 Ni(니켈)과 0.25 마이크론 연성 Au(금)이 플레이팅되어 박판과의 결합을 위한 패드(22)를 형성하였다. 폴리이미드의 상부면은 선택적인 임시 캐리어(12)를 이용하지 않지만, 결합 이후의 전기적 테스트를 위해 (도시되지 않은) Cu 스티치 패턴을 가진다.
결합은 195℃에서 90분간 300 Psi에서 수행되었다. 그 결과의 구조가 도 1b에 도시되어 있으며, 표면 장착 부품이 부착된 이후의 구조가 도 1c에 도시되어 있다. 테스트 결과(전기적 및 기계적 단면)는 훌륭한 정렬 및 전기적 성능을 보여주었다. 박막 패드(24) 상의 패드(22)로부터 박판으로의 연속성이 달성되었다.
도2에 도시된 바와 같이, 다른 실시예에 따르면, 덴드라이트를 이용한 덴드라이트 상호접속이 이용된다. 여기서, 구리(32) 상에서 층의 형태로 된 팔라듐(Pd) 덴드라이트(30)이 유기 박판 인쇄 배선 기판(36)의 위쪽 패드(34)상에 이용되었다. 압력에 의해 적절한 결합이 이루어질 수 있으며, 필요하다면, 스페이서나 언더필(underfill)을 이용할 수 있다.
이 실시예는 전기 접속을 이루기 위한 다른 수단을 제공한다. 이 경우에, 땜납 볼(22c)는 증기 피착, 또는 스크리닝과 같은 공지된 처리를 이용하여 막 패드(22) 상에 형성된다. 땜납 볼(22c)는 다양한 주석-납 합금, 또는 다른 합성물일 수 있다. 인쇄 회로기판의 표면상에는, 본 명세서에 참고용으로 인용하는 Bindra등에 의한 "Method of Fabricating Dendritic Materials"라는 제목의 미국특허 제5,185,073호에 개시된 방법과 같은 공지된 도금 처리를 이용하여 형성되는 팔라듐 덴드라이트가 형성된다.
도 2는 제거가능한 접착물(14)를 이용하여 캐리어(12) 상에서 임시적으로 지지된 박막(16)을 도시하고 있다. 막패드(22)는 내부 배선(16a)에 접속되어 있다.
박막, 스페이서 물질, 및 인쇄 회로 기판은 정렬하여 배치되어 있으며, 열과 압력의 인가시에, 땜납 볼(22c)는 연성 땜납 볼(22c)를 관통하는 덴드라이트에 의해 Pd 덴드라이트(30)과 전기적 상호접속을 형성할 것이다. 동시에, 인쇄 배선 기판으로의 막의 기계적 접착은 접착층(18)의 기계적 접합에 의해 달성된다.
최종적으로, 도3에 도시된 바와 같이, 박판용 도전 접착물(50)이 이용된다. 여기서, 구리선(56)의 상부에는 (Shipley Ronal사의 Dina Via 2000과 같은) 중간스페이서 접착물(52)이 이용되고, 기판 패드(58)은, 인접한 스페이서 접착물과 함께 도전 접착물에 의해 덮힌다. 박막용의 이방성 도전 접착물은 200℃ 이하의 결합을 가능하게하며, 접착물은 큐어링되기 때문에 볼 그리드 어레이(BGA) 납땜(215℃)을 시행할 때 용융은 발생하지 않는다.
도전체들 사이에서 야금학적 접합을 이루도록, 도전성 접착물로서의 열경화성 중합체에서 Bi/Sn 구리 파우더 충전재(filler), 또는 상업적으로 구할 수 있는 Ablestick 8175(은이 충전된 에폭시 열경화성 소재)가 이용될 수도 있다. 또한, 이방성 도전 접착 페이스트를 이용하는 것도 가능하다.
이 실시예는 다음과 같은 방식으로 실시될 수 있다.
감광성 물질(52)가 접착물이 이전에 인가되고 진공 박판 및 포토리쏘그래피와 같은 공지된 처리를 이용하여 개구가 형성된다. 이상태에서 물질(52)를 완전하게 큐어링 또는 크로스-링크하지 않는 것이 바람직하다. 후속해서, 스크리닝이나 스텐실과 같은 공지된 소정의 방법을 이용하여 패드(58)의 상부에 도전 접착물이 선택적으로 피착될 수 있다. 감광성 물질(52) 내의 기존 개구는, 피착되는 접착물의 위치와 부피를 제어하는데 도움이 된다. 도전성 접착물은 도전 입자가 충전된 열경화성 또는 열가소성 수지일 수 있다. 이와 같은 물질은 상업적으로 이용가능하며, 그 예는, 은 입자(silver particles)를 갖는 열경화성 에폭시 수지인Ablestick 8175이다.
도전성 접착물의 피착 이후에, 필요하다면, 부분적으로 큐어링될 수 있다. 돌출 패드(22)를 이용하여 조립하는 단계에서, 박막은 인쇄 회로 기판 및 패드(58)을 기준으로 정렬되어 배치된다. 열과 압력의 인가시에, 패드(22)는 도전 접착물(50)에 접착하여 전기 접속을 형성할 것이다. 물질(52)는 박막상의 표면(16b)에 접합되어 기계적 강화를 제공할 것이다.
상기의 방법을 통해, 제조시에 저온과 저압하에서 접속을 형성하는 것이 가능하며, 접착물은 Bi/Sn 구리 분말 충전재를 포함하는 도전성 페이스트의 은-충전 에폭시 열경화성 소재일 수 있으며, 도전체들사이에서 우수한 야금학적 접합을 생성하여 저저항 접속을 활용할 수 있다.
이방성 도전 접착물을 이용하는 것이 가능하다. 여기서, 스크리닝되는 접착물은, 결합시에 그 부품의 손상을 감소시키기 위해 부분적으로 큐어링될 수도 있는 막이다.
박판처리된 표면은 200℃ 또는 그 이하의 온도에서 박판 결합 단계에 의해 조립된다. 여기서, 전기 접속은 도전 접착물을 통해 이루어진다. 스페이서(52) 내의 개구는 부품의 실장에 도움을 주며, 박막과 박판간의 결합 강도는 스페이서의양호한 접합에 의해 유지된다.
본 발명은 도전체의 이주(migration)를 방지하는 도전성 접착물을 유지하기 위해 삽입물 내에 포토디벨러핑된 비아와 펀칭된 박막의 어떠한 기계적 정렬도 요구하지 않는 포토이미징된 매개체를 이용한다. 웰이 형성되어 박막에 관한 박판 기판의 정렬에 도움을 줄 수도 있다.
공융 땜납 접속을 이용하면, 라미네이션 동안에 박막의 미끄럼을 방지하는 덴드라이트의 이용이 가능해진다. 이것은 열을 인가하지 않고도 그 자체로 압력에 의해 접속이 이루어질 수 있도록 해주어 물질을 충분히 가열 및 큐어링하기 이전에 선택적 박막 캐리어 글래스가 제거될 수 있다. 또한, 캐리어와 박판간의 큰 CTE 부정합 문제가 발생하지 않으며 라미네이션을 영구적으로 형성하기 이전에 결합이 검사될 수 있다는 이점이 있다.
본 발명이 양호한 실시예의 관점에서 도시되고 기술되었지만, 당업자는 첨부된 특허청구범위에 의해서만 제한되는 본 발명의 정신과 영역을 벗어나지 않고도 그 세부사항과 형태에서 다양한 변경이 이루어질 수 있다는 것을 이해할 것이다.
본 발명은 유기 배선 기판상에 박막 배선층을 병렬로(독립적으로) 부착시키는 것을 용이하게 해줌으로써, 보다 정교한 회로선과 보다 높은 품질의 패키징으로생산될 수 있게 하고 생산비용을 감소시킨다.

Claims (23)

  1. 전자 장치용 배선 패키지의 형성시에 박막을 기판에 결합하기 위한 전자적 상호접속 어셈블리에 있어서,
    적어도 하나의 접속 전극이 있는 상부면과 하부면을 갖는 다중층 박막과,
    적어도 하나의 기판 접속 전극을 갖는 제1 면을 포함하는 기판－상기 기판은 그 표면에 결합 물질이 피착되어 있으며, 상기 결합 물질은 소정의 처리 조건에서 상기 박막과 기판 사이에서 접합을 형성함－
    을 포함하는 상호접속 어셈블리.
  2. 제1항에 있어서, 상기 박막의 상부면은 캐리어 플레이트에 고정된 접착물로 코팅되는 상호접속 어셈블리.
  3. 제1항에 있어서, 상기 기판 접속 전극은 땜납 마스크에 의해 둘러싸이는 상호접속 어셈블리.
  4. 제1항에 있어서, 상기 결합 물질은 전기 도전 물질을 포함하는 상호접속 어셈블리.
  5. 제4항에 있어서, 상기 전기 도전 물질은 접착물로 구성되는 상호접속 어셈블리.
  6. 제5항에 있어서, 상기 접착물은 포토리쏘그래피된 접착 물질을 포함하는 상호접속 어셈블리.
  7. 제4항에 있어서, 상기 결합 물질은 유전 스페이서 물질인 상호접속 어셈블리.
  8. 제7항에 있어서, 상기 결합 물질은 포토이미징가능한(photoimagable) 상호접속 어셈블리.
  9. 제1항에 있어서, 상기 박막은 배선 접속부에 제공되는 땜납 볼을 가지며, 상기 기판은 상기 땜납 볼과 정합하는 도전 패드를 가지며, 팔라듐 덴드라이트는 상기 도전 패드상에 도금되는 상호접속 어셈블리.
  10. 제9항에 있어서, 상기 결합 물질은 스페이서 물질을 더 포함하며, 상기 박막은 열과 압력의 선택적 인가를 통해 상기 기판에 접속되어 상기 덴드라이트-도금된 구리 패드가 상기 기판 및 박막 양측의 쌍을 이루는 땜납 물질을 관통하도록 만드는 상호접속 어셈블리.
  11. 제7항에 있어서, 상기 스페이서 물질은, 상기 추가 결합 물질을 형성하는 미리 구멍뚫린 개구를 갖는 스페이서 물질(predrilled apertured spacer material)을 포함하는 상호접속 어셈블리.
  12. 제1항에 있어서, 상기 박막은 폴리이미드막을 포함하는 상호접속 어셈블리.
  13. 제1항에 있어서, 상기 박막 기판은 유기 박판을 포함하는 상호접속 어셈블리.
  14. 제2항에 있어서, 상기 캐리어 플레이트는 유리 세라믹 물질인 상호접속 어셈블리.
  15. 제5항에 있어서, 상기 접착물은 등방성 또는 이방성 도전 접착물인 상호접속 어셈블리.
  16. 제1항에 있어서, 상기 박막은 상기 박막은 덴드라이트 상호접속 삽입물을 통해 상기 기판에 접착되는 상호접속 어셈블리.
  17. 제1항에 있어서, 상기 결합 물질은, 은-충전 에폭시 열경화 도전성 페이스트를 포함하는인 상호접속 어셈블리.
  18. 제17항에 있어서, 상기 은-충전 에폭시 열경화 소재는 Abelstick 8175를 포함하는 상호접속 어셈블리.
  19. 제17항에 있어서, 상기 도전 페이스트는 Bi/Sn 구리 충전재인 상호접속 어셈블리.
  20. 제1항에 있어서, 상기 결합 물질은, 상기 박막과 상기 기판 사이에 위치한 패터닝된 삽입 스페이서 물질을 포함하는 상호접속 어셈블리.
  21. 제1항에 있어서, 상기 박막과 기판 사이의 상기 접합은 낮은 처리 온도와 압력의 상기 소정 조건에서 형성되는 상호접속 어셈블리.
  22. 적어도 하나의 기판 접속 전극이 있는 상부면과 하부면을 갖는 다중층 박막을 기판에 결합하여 전자 장치용 배선 패키지를 형성하기 위한 방법에 있어서,
    상기 박막과 상기 기판 사이에 결합 물질을 삽입하여 소정의 처리 조건에서 상기 기판과 상기 박막 사이에 접합을 형성하는 방법.
  23. 제22항에 있어서, 상기 결합 물질은 도전 접착물과, 상기 박막 및 상기 기판 사이에 위치한 패터닝된 삽입물을 포함하는 다층 박막 결합 방법.
KR10-2001-0065470A 2000-10-31 2001-10-23 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 KR100466680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/703,062 2000-10-31
US09/703,062 US6600224B1 (en) 2000-10-31 2000-10-31 Thin film attachment to laminate using a dendritic interconnection

Publications (2)

Publication Number Publication Date
KR20020033522A true KR20020033522A (ko) 2002-05-07
KR100466680B1 KR100466680B1 (ko) 2005-01-24

Family

ID=27613788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0065470A KR100466680B1 (ko) 2000-10-31 2001-10-23 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착

Country Status (2)

Country Link
US (1) US6600224B1 (ko)
KR (1) KR100466680B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
US20040104463A1 (en) * 2002-09-27 2004-06-03 Gorrell Robin E. Crack resistant interconnect module
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4993068B2 (ja) * 2006-08-21 2012-08-08 富士電機株式会社 絶縁膜形成方法
KR20080095354A (ko) * 2007-04-24 2008-10-29 삼성전기주식회사 카메라 모듈용 수지기판과 그 제조 방법, 그리고 이를 포함하는 카메라 모듈과 그 제조방법
JP4986738B2 (ja) * 2007-06-27 2012-07-25 新光電気工業株式会社 半導体パッケージおよびこれを用いた半導体装置
DE102007038514A1 (de) * 2007-08-16 2009-02-19 Robert Bosch Gmbh Elektrische Schaltungsanordnung und Verfahren zur Herstellung einer elektrischen Schaltungsanordnung
TW201008421A (en) * 2008-06-18 2010-02-16 N trig ltd Methods for connecting two substrates having conductive pads thereon using a double-sided adhesive
US8236615B2 (en) * 2009-11-25 2012-08-07 International Business Machines Corporation Passivation layer surface topography modifications for improved integrity in packaged assemblies
US8247895B2 (en) 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure
US8330262B2 (en) 2010-02-02 2012-12-11 International Business Machines Corporation Processes for enhanced 3D integration and structures generated using the same
JP2012248812A (ja) * 2011-05-31 2012-12-13 Sumitomo Electric Ind Ltd 半導体光集積素子の製造方法
JP5904638B2 (ja) * 2012-04-11 2016-04-13 株式会社日本マイクロニクス 多層配線基板とその製造方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9994741B2 (en) 2015-12-13 2018-06-12 International Business Machines Corporation Enhanced adhesive materials and processes for 3D applications
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860007851A (ko) * 1985-03-04 1986-10-17 풀 와인스타인 다층 회로 조립체 및 그 형성 공정
US5187020A (en) 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5518674A (en) * 1991-06-28 1996-05-21 Texas Instruments Incorporated Method of forming thin film flexible interconnect for infrared detectors
US5412539A (en) * 1993-10-18 1995-05-02 Hughes Aircraft Company Multichip module with a mandrel-produced interconnecting decal
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
US5805426A (en) 1996-09-24 1998-09-08 Texas Instruments Incorporated Microelectronic assemblies including Z-axis conductive films
US5798050A (en) 1997-01-10 1998-08-25 International Business Machines Corporation Process for fabrication of a selectively filled flexible adhesive device for solderless connection of electronic modules to a substrate
US5893765A (en) 1997-01-29 1999-04-13 Micron Technology, Inc. Compliant contact integrator
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
US5905638A (en) 1997-12-18 1999-05-18 Ericsson Inc. Method and apparatus for packaging a microelectronic device with an elastomer gel
US6203967B1 (en) * 1998-07-31 2001-03-20 Kulicke & Soffa Holdings, Inc. Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
US6090633A (en) * 1999-09-22 2000-07-18 International Business Machines Corporation Multiple-plane pair thin-film structure and process of manufacture

Also Published As

Publication number Publication date
KR100466680B1 (ko) 2005-01-24
US6600224B1 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP4145730B2 (ja) 半導体内蔵モジュール
JP3262497B2 (ja) チップ実装回路カード構造
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
US8028403B2 (en) Method for forming laminated multiple substrates
US6544428B1 (en) Method for producing a multi-layer circuit board using anisotropic electro-conductive adhesive layer
WO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
KR20060126832A (ko) 다층 적층 배선판
JPH05267402A (ja) 薄膜多層配線基板およびその製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
US5884397A (en) Method for fabricating chip carriers and printed circuit boards
JPH10335528A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2007027255A (ja) 半導体実装基板及びその製造方法
TW200910558A (en) Method for manufacturing substrate embedded with chip
JPH11168279A (ja) 多層回路基板及びその製造方法
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP2005244164A (ja) 中継基板付き基板及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee