JP2022547951A - アディティブ製造技術(amt)反転パッドインタフェース - Google Patents
アディティブ製造技術(amt)反転パッドインタフェース Download PDFInfo
- Publication number
- JP2022547951A JP2022547951A JP2022515686A JP2022515686A JP2022547951A JP 2022547951 A JP2022547951 A JP 2022547951A JP 2022515686 A JP2022515686 A JP 2022515686A JP 2022515686 A JP2022515686 A JP 2022515686A JP 2022547951 A JP2022547951 A JP 2022547951A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- solder
- circuit board
- printed circuit
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000000654 additive Substances 0.000 title description 3
- 230000000996 additive effect Effects 0.000 title description 3
- 238000005516 engineering process Methods 0.000 title description 2
- 229910000679 solder Inorganic materials 0.000 claims abstract description 90
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims description 79
- 229910052802 copper Inorganic materials 0.000 claims description 37
- 239000010949 copper Substances 0.000 claims description 37
- 238000005553 drilling Methods 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 230000015556 catabolic process Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 39
- 239000000758 substrate Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010146 3D printing Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000976 ink Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000383 hazardous chemical Substances 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10242—Metallic cylinders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
Description
Claims (20)
- 第1の誘電体層及び第2の誘電体層を含む多層プリント回路基板であって、前記第1の誘電体層は頂面及び底面を有し、前記第2の誘電体層は頂面及び底面を有し、前記第1の誘電体層は、前記第1の誘電体層の前記底面を前記第2の誘電体層の前記頂面に面させて、前記第2の誘電体層の上に配置され、前記第2の誘電体層の前記頂面は導電トレースを有し、前記第2の誘電体層は、前記導電トレースを貫通するスルーホールを有し、当該多層プリント回路基板は、
反転パッドインタフェース構造であり、
前記第1の誘電体層の前記底面上に設けられた反転パッドと、
前記反転パッドの表面上に設けられた第1のはんだ層と、
前記導電トレース上に設けられた第2のはんだ層と、
前記スルーホール内に位置して、前記導電トレースとの上下方向の電気接続を提供する銅ワイヤと、
を含む反転パッドインタフェース構造、
を有する、多層プリント回路基板。 - 前記第1及び第2のはんだ層のリフロー温度まで前記反転パッドインタフェース構造が加熱されたことで、前記銅ワイヤを前記反転パッドに取り付けている、請求項1に記載の多層プリント回路基板。
- 当該多層プリント回路基板は更に、前記第2の誘電体層の前記底面上に実装された部品を有し、該部品への電気通信を提供すべく該部品は前記銅ワイヤに接続されている、請求項1に記載の多層プリント回路基板。
- 前記第1のはんだ層及び前記第2のはんだ層は各々、歪み誘起降伏を防止するために、はんだ合金を含んでいる、請求項1に記載の多層プリント回路基板。
- 前記銅ワイヤは断面において円形である、請求項1に記載の多層プリント回路基板。
- 前記第1の誘電体層の前記頂面に部品を実装するように構成された垂直銅立ち上げインタフェース構造、を更に有する請求項1に記載の多層プリント回路基板。
- 前記垂直銅立ち上げインタフェース構造は、前記第1の誘電体層を貫通するスルーホールと、前記第2の誘電体層の頂面に設けられた導電トレースにはんだ付けされた第2の銅ワイヤとを含む、請求項6に記載の多層プリント回路基板。
- 反転パッドインタフェース構造を製造する方法であって、
第1の誘電体層の底面上に反転パッドを形成し、
前記反転パッド上に、はんだバンプの形態ではんだを付与し、
第2の誘電体層の頂面上に導電トレースを設け、該導電トレース上にはんだ又ははんだペーストを付与し、
前記第2の誘電体層内にスルーホールを形成し、
前記第2の誘電体層内に設けられたスルーホールに銅ワイヤを挿入し、
ラミネートしたパッケージに熱及び/又は加圧を加えて前記反転パッドインタフェース構造を組み立てて作製する、
ことを有する方法。 - 前記スルーホールは前記導電トレースとアライメントされる、請求項8に記載の方法。
- 当該方法は更に、前記第2の誘電体層の底面上に部品を取り付けることを有し、該部品は、該部品への電気通信を提供すべく前記銅ワイヤに接続される、請求項8に記載の方法。
- 前記熱を加えることは、前記反転パッドインタフェース構造をリフロー温度に加熱して、前記銅ワイヤを前記反転パッドに取り付けることを含む、請求項8に記載の方法。
- 前記はんだは、歪み誘起降伏を防止するために、はんだ合金を含む、請求項8に記載の方法。
- 底部誘電体層、中間誘電体層、及び頂部誘電体層を含む多層プリント回路基板であって、各誘電体層が頂面及び底面を有し、前記底部誘電体層は、前記底部誘電体層の前記頂面を前記中間誘電体層の前記底面に面させて、前記中間誘電体層の下に配置され、前記中間誘電体層は、前記中間誘電体層の前記頂面を前記頂部誘電体層の前記底面に面させて、前記頂部誘電体層の下に配置され、前記底部誘電体層の前記頂面は導電トレースを有し、前記中間誘電体層及び前記頂部誘電体層は各々、互いにアライメントされて前記導電トレースまで延在するスルーホールを有し、当該多層プリント回路基板は、
インタフェース構造であり、
前記導電トレース上に付与されたはんだバンプであり、前記アライメントされたスルーホールを介してアクセス可能なはんだバンプと、
前記アライメントされたスルーホール内に位置して、前記導電トレースとの上下方向の電気接続を提供する銅ワイヤと、
前記頂部誘電体層の前記頂面上に設けられた導電パッドと、
を含むインタフェース構造、
を有する、多層プリント回路基板。 - 前記はんだバンプのリフロー温度まで前記インタフェース構造が加熱されたことで、前記銅ワイヤを前記反転パッドに取り付けている、請求項13に記載の多層プリント回路基板。
- 当該多層プリント回路基板は更に、前記導電パッド上に実装された部品を有し、該部品への電気通信を提供すべく該部品は前記銅ワイヤに接続されている、請求項13に記載の多層プリント回路基板。
- 前記はんだバンプは、歪み誘起降伏を防止するために、はんだ合金を含んでいる、請求項13に記載の多層プリント回路基板。
- インタフェース構造を製造する方法であって、
信号トレースを有する底部誘電体層を用意し、
前記信号トレース上にはんだバンプを付与し、
前記底部誘電体層の上に中間誘電体層を位置付け、
前記中間誘電体層を貫くスルーホールを作製して、前記底部誘電体層の前記はんだバンプが前記スルーホール内にリフローするための空間を持たせ、
前記中間誘電体層の上に頂部誘電体層を位置付け、
前記頂部誘電体層を貫くスルーホールを作製し、該頂部誘電体層の該スルーホール及び前記中間誘電体層の前記スルーホールは、互いにアライメントされて前記はんだバンプへのアクセスを可能にし、
前記頂部誘電体層及び前記中間誘電体層の前記アライメントされたスルーホールに銅ワイヤを、該銅ワイヤが前記はんだバンプに触れるまで挿入し、
はんだバンプをリフロー温度に加熱して前記銅ワイヤを前記信号トレースに固定する、
ことを有する方法。 - 前記アライメントされたスルーホールに穿孔して、前記アライメントされたスルーホールに流れ込んだ接合膜を除去する、ことを更に有する請求項17に記載の方法。
- 前記銅ワイヤは直径で5ミルである、請求項17に記載の方法。
- 前記頂部誘電体層の前記スルーホールを取り囲むパッドを前記頂部誘電体層に作製する、ことを更に有する請求項17に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/576,895 US10631405B1 (en) | 2019-09-20 | 2019-09-20 | Additive manufacturing technology (AMT) inverted pad interface |
US16/576,895 | 2019-09-20 | ||
PCT/US2020/026186 WO2021055015A1 (en) | 2019-09-20 | 2020-04-01 | Additive manufacturing technology (amt) inverted pad interface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022547951A true JP2022547951A (ja) | 2022-11-16 |
JP7291292B2 JP7291292B2 (ja) | 2023-06-14 |
Family
ID=70285240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022515686A Active JP7291292B2 (ja) | 2019-09-20 | 2020-04-01 | アディティブ製造技術(amt)反転パッドインタフェース |
Country Status (6)
Country | Link |
---|---|
US (1) | US10631405B1 (ja) |
EP (1) | EP4032375A1 (ja) |
JP (1) | JP7291292B2 (ja) |
KR (1) | KR20220037485A (ja) |
TW (1) | TW202114488A (ja) |
WO (1) | WO2021055015A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11089673B2 (en) | 2019-07-19 | 2021-08-10 | Raytheon Company | Wall for isolation enhancement |
US11122692B1 (en) * | 2020-06-11 | 2021-09-14 | Raytheon Company | Preparation of solder bump for compatibility with printed electronics and enhanced via reliability |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318545A (ja) * | 2002-04-22 | 2003-11-07 | Sony Corp | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
JP2016152397A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 多層回路基板、半導体装置、多層回路基板の製造方法 |
US20190150296A1 (en) * | 2017-11-10 | 2019-05-16 | Raytheon Company | Additive manufacturing technology microwave vertical launch |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB945575A (en) * | 1961-11-15 | 1964-01-02 | Btr Industries Ltd | Improvements in and relating to printed circuits |
US5147084A (en) * | 1990-07-18 | 1992-09-15 | International Business Machines Corporation | Interconnection structure and test method |
US6747217B1 (en) | 2001-11-20 | 2004-06-08 | Unisys Corporation | Alternative to through-hole-plating in a printed circuit board |
JP2006203114A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Plastics Ind Ltd | 多層プリント配線基板 |
JP2015128100A (ja) | 2013-12-27 | 2015-07-09 | 富士通株式会社 | 配線基板及びその製造方法 |
US9875988B2 (en) * | 2015-10-29 | 2018-01-23 | Semtech Corporation | Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars |
US11617272B2 (en) * | 2016-12-07 | 2023-03-28 | D-Wave Systems Inc. | Superconducting printed circuit board related systems, methods, and apparatus |
CN212463677U (zh) * | 2017-05-26 | 2021-02-02 | 株式会社村田制作所 | 多层布线基板以及电子设备 |
-
2019
- 2019-09-20 US US16/576,895 patent/US10631405B1/en active Active
-
2020
- 2020-04-01 WO PCT/US2020/026186 patent/WO2021055015A1/en unknown
- 2020-04-01 KR KR1020227006089A patent/KR20220037485A/ko unknown
- 2020-04-01 JP JP2022515686A patent/JP7291292B2/ja active Active
- 2020-04-01 EP EP20720717.6A patent/EP4032375A1/en active Pending
- 2020-04-10 TW TW109112223A patent/TW202114488A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003318545A (ja) * | 2002-04-22 | 2003-11-07 | Sony Corp | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
JP2016152397A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 多層回路基板、半導体装置、多層回路基板の製造方法 |
US20190150296A1 (en) * | 2017-11-10 | 2019-05-16 | Raytheon Company | Additive manufacturing technology microwave vertical launch |
Also Published As
Publication number | Publication date |
---|---|
KR20220037485A (ko) | 2022-03-24 |
US10631405B1 (en) | 2020-04-21 |
TW202114488A (zh) | 2021-04-01 |
WO2021055015A1 (en) | 2021-03-25 |
JP7291292B2 (ja) | 2023-06-14 |
EP4032375A1 (en) | 2022-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102443287B1 (ko) | 스냅-rf 상호연결 | |
US20230121347A1 (en) | Additive manufacturing technology microwave vertical launch | |
EP2954760B1 (en) | Fusion bonded liquid crystal polymer circuit structure | |
US7985926B2 (en) | Printed circuit board and electronic component device | |
US10051740B2 (en) | Wiring substrate and method for manufacturing same | |
US20150282317A1 (en) | Edge contacts of circuit boards, and related apparatus and methods | |
KR20130081694A (ko) | 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법 | |
JP7291292B2 (ja) | アディティブ製造技術(amt)反転パッドインタフェース | |
US20070107935A1 (en) | Method and apparatus for electrically connecting printed circuit boards or other panels | |
JP2007273654A (ja) | フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器 | |
US20200367357A1 (en) | Flat-wire copper vertical launch microwave interconnection method | |
US20230100232A1 (en) | Multilayer circuit board | |
KR102088323B1 (ko) | 인쇄회로기판의 결합구조 | |
CN107026666B (zh) | 无线通信组件 | |
US11171101B2 (en) | Process for removing bond film from cavities in printed circuit boards | |
US6391211B1 (en) | Method for making an electrical circuit board | |
WO2023218719A1 (ja) | 接合プリント配線板および接合プリント配線板の製造方法 | |
KR20230018480A (ko) | 인쇄 전자장치와의 호환성 및 향상된 비아 신뢰성을 위한 솔더 범프의 제조 | |
JP2023502938A (ja) | 加算式通信アレイ | |
JP2008270361A (ja) | 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7291292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |